JP2003086645A

JP2003086645A - 検査装置および検査システム並びに半導体デバイスの製造方法

Info

Publication number: JP2003086645A
Application number: JP2001278750A
Authority: JP
Inventors: Takashi Okabe; 隆史岡部; Shunji Maeda; 俊二前田; Kaoru Sakai; 薫酒井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-09-13
Filing date: 2001-09-13
Publication date: 2003-03-20
Anticipated expiration: 2021-09-13
Also published as: US7869966B2; US6799130B2; US20050033538A1; JP3904419B2; US20030050761A1

Abstract

(57)【要約】【課題】半導体集積回路などの電子デバイスを形成する
ワークの異物やパターン欠陥の検査において、電気的に
不良になる可能性の高い欠陥を優先的に解析する方法を
提供する。【解決手段】検査装置６０の検査結果である欠陥情報と
補助記憶装置６３に格納されたレイアウトデータを比
較、あるいは検査処理演算部６１で欠陥をその背景であ
る配線パターンと比較再検査した結果を基に、補助記憶
装置６３に蓄えたレビュー条件を用いて、レビュー対象
を選択する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路な
ど電子デバイスの製造過程における検査方法と、それを
実現するための検査装置や検査システムおよび半導体デ
バイスの製造方法に関する。

【０００２】

【従来の技術】半導体集積回路を代表とする電子デバイ
スの製造においては、異物検査装置や外観検査装置で欠
陥を検出した後、検出した個々の欠陥を分析する目的
で、検査装置自体に搭載された欠陥観察機能、あるいは
電子顕微鏡などを搭載した専用の画像取得装置、例えば
レビュー装置を用いて観察することがある。

【０００３】なお、異物検査装置はウエハに付着した異
物を検出し、外観検査装置は異物、並びにウエハに形成
されたパターン欠陥を検出するものであるが、以後、異
物とパターン欠陥を総称して単に欠陥と呼ぶこととす
る。

【０００４】レビュー装置は、異物検査装置や外観検査
装置に比べて、個々の欠陥の位置を高分解能な画像とし
て撮像する。そのため、レビュー装置では、検査装置で
検出したすべての欠陥位置を撮像するのではなく、ウエ
ハ面内での欠陥位置のサンプリングを行い、数箇所に限
定して画像を撮像する。

【０００５】このサンプリングは、従来、ランダムサン
プリング、すなわち、検出した欠陥から無作為に欠陥を
選出することが行われていた。

【０００６】また、特開平１０−２１４８６６号公報に
記載があるように、傷や密集欠陥などのクラスタ状欠陥
が存在する場合に、検査装置が検出した欠陥をクラスタ
状欠陥の内部と外部に分類する技術であるが、この場合
でもクラスタ状欠陥の内部から数箇所をランダムサンプ
リング、また、外部から数箇所をランダムサンプリング
していた。

【０００７】

【発明が解決しようとする課題】従来のランダムサンプ
リングでは、統計的に欠陥の傾向を把握することはでき
るが、これでは効率よく必要な欠陥をレビューすること
とはならず、例えば、電気的に不良になる致命欠陥を優
先的に対策することができず、効果的に歩留りを向上さ
せることは困難であった。

【０００８】また、半導体の回路パターンの微細化に伴
い、検査装置に要求される検出欠陥サイズも小さくなっ
ており、それに対する検査装置の性能向上の結果、検出
する欠陥数が増大していく。そのため、効率的なレビュ
ー方式の確立が望まれている。

【０００９】本発明の目的は、優先的にレビューを実施
すべき欠陥を判断して検査効率を向上させた検査方式を
提供することにある。

【００１０】また、本発明の他の目的は、優先的にレビ
ューを実施すべき欠陥を判断して検査効率を向上させた
結果、不良対策が効率的に行われ、半導体デバイスの歩
留りを向上させる半導体デバイスの製造方法を提供する
ことにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、欠陥サイズとＬＳＩチップのレイアウト
との関係、あるいは欠陥と配線パターンとの関係に着目
して優先的にレビューを実施すべき欠陥を選択すること
を特徴とする。

【００１２】また、本発明は、被検査対象上に存在する
欠陥の画像を取得する画像取得部と、該画像取得部で取
得された欠陥の画像を基に、該欠陥の位置とその大きさ
からなる検査データを検出する検査処理演算部と、該検
査処理演算部が検出した検査データと被検査対象に形成
されるＬＳＩチップ内に設定された複数の機能領域の位
置情報と該各機能領域におけるパターンの配線に関する
情報とを記憶する記憶装置と、該記憶装置に記憶された
前記検査データの欠陥の位置と前記複数の機能領域の位
置情報とを基に、欠陥がどの機能領域に位置するかを算
出し、該算出された欠陥が位置する機能領域における前
記記憶装置に記憶されたパターンの配線に関する情報と
前記検査データの欠陥のサイズとの関係を基に、任意に
設定された分類基準によって欠陥を分類判定する判定部
とを備えることを特徴とする検査装置である。

【００１３】また、本発明は、前記検査装置において、
前記判定部は、更に、欠陥の位置座標を基に、欠陥の高
密度部分を予め登録された複数の幾何学的パターン
（円、半円、ドーナツ、楕円、直線状など）のうちいず
れかに分類することを特徴とする。また、本発明は、前
記検査装置において、前記機能領域が、回路機能ブロッ
ク領域であることを特徴とする。

【００１４】また、本発明は、前記検査装置において、
前記判定部は、分類された欠陥についてのレベル情報お
よび各レベルでの検出個数に基づいてレビュー順序を設
定する機能を有することを特徴する。また、本発明は、
前記検査装置において、更に、前記判定部で分類された
欠陥についてのレベル情報および各レベルでの検出個数
を表示し、少なくともレビュー順序を設定可能な表示装
置を有することを特徴する。また、本発明は、前記検査
装置において、前記表示装置に、更に、レビューする欠
陥部の拡大画像を表示可能に構成することを特徴とす
る。また、本発明は、前記検査装置において、前記表示
装置に、更に、被検査対象上の欠陥マップを表示可能に
構成することを特徴とする。

【００１５】また、本発明は、前記検査装置において、
前記画像取得部において、前記判定部で分類された結果
に基いて選択された欠陥について画像を取得するように
構成したことを特徴とする。また、本発明は、前記検査
装置を設け、該検査装置における判定部で分類された結
果に基いて選択された欠陥についての情報の提供を受
け、この情報に基づいてその欠陥についてレビューを実
行するレビュー装置を設けたことを特徴とする検査シス
テムである。また、本発明は、前記検査システムにおい
て、前記検査装置と前記レビュー装置とをネットワーク
で接続したことを特徴とする。また、本発明は、前記検
査装置において、前記検査装置は、取得される設計レイ
アウト情報を基に、欠陥分類に利用するための情報を生
成するレイアウト変換演算部を設けることを特徴とす
る。

【００１６】本発明は、被検査対象上に存在する欠陥の
画像を取得する画像取得部、該画像取得部で取得された
欠陥の画像を基に、該欠陥の位置とその大きさからなる
検査データを検出する検査処理演算部、および該検査処
理演算部が検出した検査データと被検査対象に形成され
るＬＳＩチップ内に設定された複数の機能領域の位置情
報と該各機能領域におけるパターンの配線に関する情報
とを記憶する記憶装置を備えた検査装置を設け、該検査
装置の記憶装置から読み出されてネットワークを介して
提供を受けた前記検査データの欠陥の位置と前記複数の
機能領域の位置情報とを基に、欠陥がどの機能領域に位
置するかを算出し、該算出された欠陥が位置する機能領
域における前記記憶装置に記憶されたパターンの配線に
関する情報と前記検査データの欠陥のサイズとの関係を
基に、任意に設定された分類基準によって欠陥を分類判
定する判定部を備えた検査管理部を設け、前記検査装置
と前記検査管理部とをネットワークで接続して構成した
ことを特徴とする検査システムである。また、本発明
は、前記検査装置を設け、取得される設計レイアウト情
報を基に、欠陥分類に利用するための情報を生成するレ
イアウト変換演算部を備えた検査管理部を設け、該検査
管理部から前記生成された情報を、ネットワークを介し
て前記検査装置に転送するよう構成したことを特徴とす
る検査システムである。

【００１７】また、本発明は、被検査対象が有する異物
もしくはパターン欠陥を検出する検査装置と、該検査装
置で検出した異物もしくはパターン欠陥の画像を取得す
るレビュー装置と、前記検査装置が検出して得た検査デ
ータと被検査対象のレイアウト情報とを記憶する記憶
部、及び該レイアウトパターン情報を用いて検査データ
の中からレビューすべき異物もしくはパターン欠陥を選
択する選択部を有し、前記検査装置および前記レビュー
装置とネットワークを介して接続される解析ユニットと
を備え、前記レビュー装置が前記解析ユニットによって
選択された異物もしくはパターン欠陥の画像を取得する
ように構成したことを特徴とする検査システムである。
また、本発明は、前記検査システムにおいて、前記レイ
アウト情報が、被検査対象に形成されるＬＳＩチップ内
の領域に関する位置情報であることを特徴とする。

【００１８】また、本発明は、ウエハに配線パターンを
形成する製造ラインにおいて配線が形成されたウエハの
有する異物もしくはパターン欠陥の位置と大きさを検出
する検査工程と、該検査工程において検出した異物もし
くはパターン欠陥の画像を取得するレビュー工程とを有
し、前記検査工程で得た検査結果と前記レビュー工程で
得たレビュー結果を用いて前記製造ラインを管理して半
導体デバイスを製造する半導体デバイスの製造方法であ
って、前記ウエハに形成されるＬＳＩチップ内に設定、
分割した領域、及び該領域に位置する欠陥に対して、そ
の大きさによって欠陥を分類し、所定の分類コードに属
する欠陥を抽出し、該抽出した欠陥の画像をレビュー工
程において取得することを特徴とする。また、本発明
は、前記半導体デバイスの製造方法において、前記ＬＳ
ＩチップがシステムＬＳＩであり、前記回路ブロックが
メモリ部分とロジック部分を含むことを特徴とする。

【００１９】また、本発明は、ウエハに配線パターンを
形成する製造ラインにおいて配線が形成されたウエハの
有する異物もしくはパターン欠陥を検出する検査工程
と、該検査工程において検出した欠陥の画像を取得する
レビュー工程とを有し、前記検査工程で得た検査結果と
前記レビュー工程で得たレビュー結果を用いて前記製造
ラインを管理して半導体デバイスを製造する半導体デバ
イスの製造方法であって、前記ウエハに形成されるＬＳ
Ｉチップのレイアウト情報を用いて前記検査工程におい
て検出して得た検査データを分類し、該分類したコード
の中からレビューすべき欠陥を抽出し、前記レビュー工
程において抽出した欠陥の画像を取得することを特徴と
する。また、本発明は、前記半導体デバイスの製造方法
において、前記レイアウト情報がＬＳＩチップ内に設定
した複数個の領域の位置情報であり、前記検出して得た
検査データから指定された領域に位置する欠陥を抽出し
てその画像を取得することを特徴とする。

【００２０】図９は、検査装置で検出される欠陥のチッ
プ内位置分布である。図は、ＬＳＩチップの設計回路レ
イアウトの概略図３２に検査装置で検出した欠陥のデー
タ３５をプロットしたものである。すなわち、検出した
欠陥をウエハ上の各ＬＳＩチップ内の位置座標で打点し
たものである。黒丸が個々の欠陥を表わす。Ｂ１からＢ
７の四角い枠は、それぞれＬＳＩブロック１からＬＳＩ
ブロック７の位置である。ここで、ＬＳＩブロックと
は、例えば、携帯電話用のＬＳＩであれば、Ａ／Ｄ変換
ブロック、Ｄ／Ａ変換ブロック、メモリブロック、プロ
セッサブロックなどである。ＬＳＩブロックは、一般に
回路ブロックと呼ばれ、ＬＳＩの内部で独立の機能を有
し、配置も配線の接続以外は分かれている。

【００２１】同図から分かるように、検査装置が検出し
た欠陥の分布は、回路レイアウトと密接に関連があり、
次に示す傾向がある。（１）欠陥の密度は、回路レイアウトの疎密度によって
違う。検査装置によっては、回路レイアウトが粗な領域
では、密な領域より欠陥が多めに検出される。一般にＬ
ＳＩブロック毎に回路パターンの疎密度は異なり、例え
ば、メモリブロックよりもプロセッサブロックの方がそ
の配線幅が狭く、レイアウトが密になる場合、上記検査
装置ではメモリブロックよりもプロセッサブロックの方
が、欠陥が多めに検出される。（２）回路レイアウトのＬＳＩブロック端部（輪郭部）
では、多数の欠陥が検出されている。この現象は、実際
には欠陥ではないものを、検査装置が欠陥として誤って
検出しているものであることが多い。検査装置は、回路
パターンの凹凸の差が大きい部分で、このような誤った
検出をしやすい。ここで端部（輪郭部）とは、各回路ブ
ロックと回路ブロックの境界であり、数十から数百マイ
クロメータの幅を有している。

【００２２】以上を鑑み、本発明は、上記目的を達成す
るために、ＬＳＩの設計レイアウトを用いてレビューす
べき欠陥を選択することとした。すなわち、ＬＳＩの設
計レイアウト情報を用いてＬＳＩブロック輪郭部近傍に
ない欠陥を優先的にレビューしたり、配線幅の密なＬＳ
Ｉブロックにある欠陥を優先的にレビューしたりするこ
ととした。

【００２３】更に、図１１に示すように、設計レイアウ
ト情報の代わりに配線パターン画像を用いて、欠陥との
関係を直接的に、詳細に調べることによって、欠陥の致
命度をより高い精度で判定することもできる。

【００２４】これによって歩留りに影響を与える可能性
の高い欠陥から効率よくレビューでき、影響を与える直
接の要因を短時間で究明、かつ対策し易くなり、不良品
を作り込む時間が短くなり、歩留まりを向上させるもの
である。

【００２５】特にシステムＬＳＩのように、一つのＬＳ
Ｉの中に様々な回路ブロックが存在する品種では、レビ
ューを優先的に実施すべき欠陥を判断することは、歩留
りの早期向上に重要である。

【００２６】

【発明の実施の形態】以下、本発明に係る半導体デバイ
スの検査方法及びその装置並びに半導体デバイスの製造
方法の実施の形態について図面を用いて説明する。

【００２７】ところで、図９は、検査装置６０の検査処
理部６１で検出される欠陥のチップ内位置分布である。
この検出される欠陥のチップ内位置分布は、ＬＳＩチッ
プの回路レイアウトの概略図３２に、検出した欠陥のデ
ータ３５をプロットしたものである。すなわち、検出し
た欠陥をウエハ上の各ＬＳＩチップ内の位置座標で打点
したものである。黒丸が個々の欠陥を表わす。Ｂ１から
Ｂ７の四角い枠は、それぞれＬＳＩ機能ブロック１から
ＬＳＩ機能ブロック７の位置である。ここで、ＬＳＩ機
能ブロックとは、例えば、携帯電話用のＬＳＩであれ
ば、Ａ／Ｄ変換ブロック、Ｄ／Ａ変換ブロック、メモリ
ブロック、プロセッサブロックなどを有することにな
る。ＬＳＩ機能ブロックは、一般に回路ブロックと呼ば
れ、ＬＳＩの内部で独立の機能を有し、配置も配線の接
続以外は分かれている。

【００２８】同図から分かるように、検査装置６０が検
出した欠陥の分布は、回路レイアウトと密接に関連があ
り、次に示す傾向がある。（１）欠陥の密度は、回路レイアウトの疎密度によって
違う。検査装置６０によっては、回路レイアウトが粗な
領域では、密な領域より欠陥が多めに検出される。一般
にＬＳＩ機能ブロック毎に回路パターンの疎密度は異な
り、例えば、メモリブロックよりもプロセッサブロック
の方がその配線幅が狭く、レイアウトが密になる場合に
は、検査装置６０ではメモリブロックよりもプロセッサ
ブロックの方が、欠陥が多めに検出される。（２）回路レイアウトのＬＳＩ機能ブロック端部（輪郭
部）では、多数の欠陥が検出されている。この現象は、
実際には欠陥ではないものを、検査装置６０が欠陥とし
て誤って検出しているものであることが多い。検査装置
６０は、回路パターンの凹凸の差が大きい部分で、この
ような誤った検出をしやすい。ここで端部（輪郭部）と
は、各回路機能ブロックと回路機能ブロックの境界であ
り、数十から数百マイクロメータの幅を有している。

【００２９】そこで、本発明においては、ＬＳＩの設計
レイアウトを用いてレビューすべき欠陥を選択すること
とした。すなわち、ＬＳＩの設計レイアウト情報を用い
てＬＳＩブロック輪郭部近傍にない欠陥を優先的にレビ
ューしたり、配線幅の密なＬＳＩブロックにある欠陥を
優先的にレビューしたりすることとした。

【００３０】図１は、本発明に係る半導体デバイスの検
査システムの構成の一実施例を示すブロック図である。

【００３１】本発明に係る半導体デバイスの検査システ
ムは、回路パターン形状不良を検査する光学又はＳＥＭ
等の外観検査装置や異物検出を行なう光学異物検査装置
で構成される各種の検査装置６０と、各種の複数の検査
装置６０やレビュー装置５２や計測装置やテスタなどの
各装置から得られる検査・計測・レビュー・分析データ
等を収集、統合的に管理・解析することにより、歩留り
向上を支援するデータ解析システムで構成される検査管
理部５１と、検査装置６０から得られるレビューを優先
的に実施すべき欠陥の情報を基に欠陥のレビューを行な
うレビュー装置５２と、レイアウトＣＡＤのデータを作
成するレイアウトＣＡＤ５３とを、必要に応じてデータ
のやり取りを行うことができるように、ＬＡＮ(ネット
ワーク)５４で接続して構成される。

【００３２】上記各種の検査装置６０は、システムＬＳ
Ｉ等のＬＳＩが形成される半導体ウエハ等の被検査対象
上に、ＵＶ光、ＤＵＶ光を含む光ビームまたは荷電粒子
ビームを照射し、上記被検査対象から得られる反射光ま
たは反射若しくは透過荷電粒子を検出器により検出して
被検査対象上に生じた回路パターン欠陥や異物やキズな
どの欠陥の検出画像を取得して例えば主記憶装置６２に
記憶する画像取得部６７と、該画像取得部６７で取得さ
れて画像メモリに記憶されて出力された検出画像と基準
となる参照画像と位置合わせをして比較して不一致とし
て欠陥を検出し、該検出された欠陥の位置およびその大
きさ（面積やＸ，Ｙ軸への投影長など）などの検査結果
データ６１ａを検出して例えばＲＡＭ等を有する主記憶
装置６２に一時記憶して補助記憶装置６３に記憶する検
査処理演算部６１と、レイアウトＣＡＤ５３から得られ
るＣＡＤデータを基に、図５に示す回路ブロックレイア
ウトデータ５３ａ及び図６に示すパターン密度データ６
６ａを作成して例えばＲＡＭ等を有する主記憶装置６２
に一時記憶して補助記憶装置６３に記憶するレイアウト
変換演算部６６と、上記補助記憶装置６３に記憶された
検査結果データ２１、回路レイアウトパターン情報３２
及びパターン密度データ７２に基づいて、レビュー選択
条件プログラム６８ａに従って、各欠陥についての重要
度（致命性）を判定してレビューを優先的に実施すべき
欠陥の情報等を作成して例えばＲＡＭ等の主記憶装置６
２に一時記憶して補助記憶装置６３に記憶する欠陥重要
度判定部６８と、図１３〜図１７に示す画面を表示する
表示装置や入力手段等を備えて形成されるユーザインタ
フェース６４と、上記ＲＡＭの他、検査処理演算部６
１、レイアウト変換演算部６６及び欠陥重要度判定部６
８等において実行するプログラムを格納したＲＯＭを備
えた主記憶装置６２と、検査結果データ６１ａ、レビュ
ー選択条件プログラム６８ａ、レイアウトデータ５３ａ
及びパターン密度データ７２を記憶し、ここから記録媒
体に記録して出力することもできる補助記憶装置６３と
をバスを介して接続して構成される。さらに、検査装置
６０には、レイアウトＣＡＤ５３、レビュー装置５２、
検査管理部５１とＬＡＮ５４を介してデータのやり取り
をするネットワークインタフェース６５を設けている。

【００３３】検査装置６０は、異物検査装置や外観検査
装置などであり、半導体ウエハ等の被検査対象面内の欠
陥の座標位置とその大きさ（面積やＸ，Ｙ軸への投影長
など）の情報を、検査結果データ２１として例えば検査
処理演算部６１で演算して補助記憶装置６３に記憶す
る。上記検査結果データ（欠陥マップデータ）２１は、
半導体ウエハ面内の欠陥の座標位置とその大きさの情報
の他、品種名、ロット番号、ウエハ番号、レイヤ名など
が付加されて補助記憶装置６３の検査結果データベース
に格納される。

【００３４】図２には、検査装置６０の検査処理演算部
６１で検出した欠陥マップデータの一実施例を示す。欠
陥マップデータ２１は、欠陥毎にウエハ面内の座標位置
と大きさの情報を有する。本実施例においては、欠陥マ
ップデータ（検査結果データ）２１は、欠陥毎に欠陥番
号、チップ列、チップ行、Ｘ座標、Ｙ座標、欠陥サイズ
（欠陥の大きさ）他が記されている。欠陥番号は、検査
装置６０で検出した欠陥に付した通し番号であり、検査
演算処理部６１において検出された欠陥に対して自動的
に付与される。チップ列、チップ行、Ｘ座標、Ｙ座標
は、欠陥の座標位置である。チップ行、チップ列はウエ
ハ内におけるチップの位置を示し、Ｘ座標、Ｙ座標はチ
ップ内の欠陥の位置を示す。なお、チップ列、及びチッ
プ行については、例えば、チップのレイアウトデータを
用いて検査処理演算部６１において算出される。欠陥サ
イズ（欠陥の大きさ）は、例えば欠陥の面積ＳやＸ，Ｙ
軸への投影長（ＬＸ，ＬＹ）を示す。

【００３５】すなわち、検査処理演算部６１は、画像取
得部６７から取得される画像を基に、図３及び図４に示
す状態を記述させた欠陥マップデータ２１を作成するも
のである。図３は、図２の欠陥マップデータ２１を、二
次元マップとして描いたものである。円２２は、ウエハ
を表わし、２２の内側の四角い枠は、それぞれチップを
表わす。欠陥マップデータ２１のチップ列、チップ行
は、ウエハ端からのチップの配列を示している。１０１
から１１０の黒い打点は、欠陥マップデータ２１におけ
る欠陥番号１から１０を、チップ列、チップ行、Ｘ座
標、Ｙ座標に基づいた欠陥の位置である。図４は、図３
に示すチップ列２、チップ行２のチップを拡大したもの
である。３１の四角い枠がチップであり、左下端を原点
として欠陥マップデータ２１のＸ座標、Ｙ座標に基づ
き、欠陥番号１の位置を打点したものが１０１である。

【００３６】一方、レイアウトＣＡＤ５３で設計を完了
した回路レイアウトデータは、品種名、レイヤ名と共
に、ＬＡＮ５４を介して検査装置６０に入力されて主記
憶装置６２を介して補助記憶装置６３に格納される。例
えば、レイアウト変換演算部６６で、回路レイアウトデ
ータから、チップにおけるブロックＢ１〜Ｂ７の位置情
報を生成し、回路レイアウトパターン情報３２として主
記憶装置６２を介して補助記憶装置６３に格納される。
なお、この回路レイアウトパターン情報３２は必ずしも
レイアウトＣＡＤ５３からレイアウト変換演算部６６に
おいて生成する必要はなく、品種名、レイヤ名とともに
補助記憶装置６３に記憶されていればよい。

【００３７】補助記憶装置６３には、その他、後述する
ように、欠陥重要度判定部６８において、レビューすべ
き欠陥を選択するためのレビュー選択条件プログラムな
どが記憶されている。なお、補助記憶装置６３には、例
えば欠陥重要度判定部６８において欠陥の重要度を判定
して作成されたレビューを優先的に実施すべき欠陥の情
報等を格納してもよい。

【００３８】次に、レイアウト変換演算部６６が回路レ
イアウトデータを基に作成する回路レイアウトパターン
情報３２の一例及びパターン密度データ７２の一例につ
いて図５及び図６を用いて説明する。

【００３９】図５は、回路レイアウトパターン情報３２
の一例を示す。３２は回路レイアウトパターン情報を概
略図で示したもので、Ｂ１からＢ７の四角い枠は、それ
ぞれＬＳＩ機能ブロック１からＬＳＩ機能ブロック７の
位置を示す。３３は、Ｂ６内の一部（四角い枠内に斜線
で示した部分）の拡大図である。３３の白い部分は、回
路パターンがない部分、３３の灰色の部分は、回路パタ
ーンである。

【００４０】図６は、パターン密度データ７２の一例を
示す。パターン密度データファイル７２は、品種名ＬＯ
ＧＩＣ２３４、レイヤＬ１のレイヤ名ＭＥＴＡＬ１、ブ
ロック名Ｂ１１内の最小線幅、最小配線間隔データと共
にブロックＢ１１の位置情報から構成されて、パターン
密度データとして補助記憶装置６３に格納される。な
お、ブロックＢ１１は、その位置座標(位置情報)をチッ
プ内のＸ＝５、Ｙ＝８０と、Ｘ＝２０、Ｙ＝９５を対角
の頂点座標とする長方形であることを意味する。

【００４１】次に、例えば、欠陥重要度判定部６８におい
て、上記補助記憶装置６３に記憶された検査結果データ
２１、回路レイアウトパターン情報３２及びパターン密
度データ７２に基づいて、レビュー選択条件プログラム
６８ａに従って、各欠陥についての重要度（致命性）を
判定してレビューを優先的に実施すべき欠陥の情報等を
作成して例えばＲＡＭ等の主記憶装置６２に一時記憶し
て補助記憶装置６３に記憶することについて説明する。

【００４２】図７は、回路パターンと欠陥サイズの関係
を示す図であり、３４は回路パターンと仮想欠陥を照合
した拡大図である。１２１から１３５は仮想欠陥（異
物、パターン欠陥等）を表し、どの欠陥が電気的に不良
になる欠陥かを分析する。欠陥１２１〜１２３、欠陥１
２４〜１２６、欠陥１２７〜１２９、欠陥１３０〜１３
２、欠陥１３３〜１３５は、いずれも同一欠陥サイズで
あるが、配線パターンに対してそれぞれ発生位置が異な
っている。この図を用いて検査結果２１から得られる欠
陥サイズによる欠陥分類方法の一例について説明する。

【００４３】欠陥１２１〜１２３は、何れも欠陥サイズ
が、パターン配線幅及びパターン配線間隔よりも小さい
ため欠陥と配線パターンの位置関係がいずれの場合であ
っても不良の可能性は低い。従って、このサイズの欠陥
１２１〜１２３を例えばラベル１とする。

【００４４】次に、欠陥１２４〜１２６は、配線幅より
大きいが、配線間隔より小さい。従って、欠陥１２４は
断線などの不良発生の可能性があるが、１２５、１２６
は不良になる可能性が低い。そこで、このサイズの欠陥
１２４〜１２６を、例えばラベル２とする。

【００４５】欠陥１２７〜１２９は、線幅、線間隔のど
ちらよりも大きい。従って、欠陥１２８は不良になる可
能性が低いが、欠陥１２７は断線の可能性があり、１２
９は電気的な短絡不良の可能性が高い。そこで、このサ
イズの欠陥１２７〜１２９を、例えばラベル３とする。

【００４６】欠陥１３０〜１３２は、線幅、線間隔を合
わせたよりも大きい。従って、欠陥１３０は断線の、１
３１、１３２は短絡不良の可能性が高い。そこで、この
サイズの欠陥１３０〜１３２を、例えばラベル４とす
る。

【００４７】欠陥１３３〜１３５は大きく、いずれの場
合にもパターン配線２本以上と接触しており、短絡不良
の可能性が高い。このサイズの欠陥１３３〜１３５を、
例えばラベル５とする。

【００４８】次に、例えば、欠陥重要度判定部６８におい
て行なうレビューの優先順位を選択するためのラベル付
けの手順の一実施例を、図８を用いて説明する。

【００４９】まず、例えば、欠陥重要度判定部６８は、
補助記憶装置６３に記憶された検査結果２１である全欠
陥情報の中から欠陥を1個ずつ選択し、その座標やその
サイズ（Ｓ）などの欠陥情報を入手する（Ｓ０１）。続
いて、例えば、欠陥重要度判定部６８は、同欠陥の座標
から、補助記憶装置６３に記憶された回路レイアウトパ
ターン情報に基づいてその欠陥の属するＬＳＩ機能ブロ
ックＢｎを選択し、その機能ブロックＢｎにおけるパタ
ーン密度データ（線幅、線間隔等）を補助記憶装置６３
から入手する（Ｓ０２）。

【００５０】まず、例えば、欠陥重要度判定部６８は、
ＬＳＩ機能ブロック内の線幅、線間隔データを比較し、
線幅、線間隔のサイズの小さいほう（ＭＩＮ（線幅、線
間隔））を選択する。そして、検査結果２１から得られ
る欠陥サイズ（Ｓ）が上記選択されたＭＩＮ（線幅、線
間隔）よりも小さい場合には、この欠陥のラベルをＢｎ
１と決定する（Ｓ０３）。欠陥サイズ（Ｓ）が小さくな
い場合には、次に、線幅、線間隔データのサイズの大き
いほう（ＭＡＸ（線幅、線間隔））と比較し（Ｓ０
４）、欠陥サイズ（Ｓ）がＭＡＸ（線幅、線間隔）より
も小さければ、この欠陥ラベルをＢｎ２に設定する。続
いて、線幅と線間隔を加えたサイズと欠陥サイズＳを比
較する（Ｓ０５）。欠陥サイズＳが（線幅＋線間隔）よ
りも小さい場合には、この欠陥ラベルをＢｎ３に、そう
でない場合は次のステップに進む。線幅と線間隔の大き
いサイズ（ＭＡＸ（線幅、線間隔））に線幅と線間隔を
加えたサイズ（ＭＡＸ（線幅、線間隔）＋線幅＋線間
隔）と、欠陥サイズＳとを比較し（Ｓ０６）、欠陥サイ
ズＳが（ＭＡＸ（線幅、線間隔）＋線幅＋線間隔）より
も小さければ欠陥ラベルはＢｎ４、そうでない場合は、
Ｂｎ５を設定する。

【００５１】以上、例えば、欠陥重要度判定部６８は、
Ｓ０１〜Ｓ０６のステップのラベル設定を全欠陥に対し
て行い、その結果を例えば補助記憶装置６３に記憶する
ことによって、全欠陥に対して、チップ３１を構成する
各種のＬＳＩ機能ブロック内における線幅及び線間隔と
欠陥サイズＳとの相関関係に基づいて、レビューの優先
順位を選択することのできるラベル付けすることが可能
となる。

【００５２】以上のように付けたラベルの例では、ラベ
ル１（Ｂｎ１）は不良の可能性が低く、ラベル番号が大
きい程不良の可能性は高くなる。これらのラベルの使い
方としては、例えばラベル２とラベル３の欠陥だけを選
んで検査装置６０上でレビュー機能を用いて観察すると
か、例えばラベル２の欠陥が検査装置６０のレビュー機
能では十分な観察が行えない場合、別の専用のＳＥＭ等
のレビュー装置５２に欠陥座標データを転送して、専用
のレビュー装置５２で観察する、などの使い分けが考え
られる。

【００５３】しかし、レビューの優先順位はチップ３１
を構成する各種のＬＳＩ機能ブロックにおいて欠陥サイ
ズ(ラベル)のみで決まる訳ではなく、そのラベルに属す
る欠陥の個数にも依存する。すなわち、不良可能性の低
いラベルでも、数が多い場合には、不良解析・対策によ
る歩留り向上の効果が期待できるため、レビューの優先
順位は高くなる。そこで、例えば、欠陥重要度判定部６
８は、チップ３１を構成する各種のＬＳＩ機能ブロック
における同じラベルに属する欠陥の個数を計数してレビ
ューの優先順位を選択するデータとして例えば補助記憶
装置６３に記憶すればよい。

【００５４】また、ラベルは、欠陥の存在する場所、す
なわちパターン配線密度の情報に基づいて付けられるた
め、ラベル分類数が上記の数倍になる可能性があり、配
線密度の高いＬＳＩ機能ブロックにある欠陥を優先的に
レビューするなど、よりきめ細かいレビュー手順、優先
順位の決め方が可能となる。

【００５５】次に、検査装置６０の検査処理演算部６１
において、更に、欠陥部の画像に対して再検査処理を行
い、パターンと欠陥の関係をより詳細に調べることによ
って、不良の判定精度をより高めることができる実施例
について、図１０および図１１を用いて説明する。

【００５６】図１０において、３６は、ＬＳＩのブロッ
ク図に、欠陥データを重ね合わせた分布図であり、３７
は分布図３６のブロックＢ６の一部を拡大した図であ
る。

【００５７】欠陥候補の重要度は、前述のように欠陥サ
イズと背景である配線パターンの関係によって決まる。
ただ、上記回路レイアウトパターン情報３２及びパター
ン密度データ７２を用いる方法は、その欠陥の含まれる
機能ブロックの代表的なパターン情報によって重要度を
判定するため、判定精度が低く、単に確率を求めている
にすぎない。例えば図１０に示す拡大図３７の場合、サ
イズの等しい２つの欠陥１５０、１５１は同一ブロック
Ｂ６に含まれているが、欠陥の背景である配線パターン
の間隔が異なるため、この場合、欠陥１５０は不良の可
能性が高く、欠陥１５１は可能性が極めて低い。従っ
て、両欠陥に付加するラベルを区別し、レビューの優先
度を、欠陥１５０は高く、欠陥１５１は低くすることに
よって対応する。欠陥１５１のような欠陥を候補から削
除してしまうこともできる。

【００５８】このように、欠陥と配線パターンとの関係
を調べる方法の一実施例を、図１１を用いて説明する。

【００５９】即ち、検査装置６０の検査処理演算部６１
における検査処理は、同一配線パターン部分を撮像した
２枚の検出画像Ｂと参照画像Ａとの比較によって行な
う。画像を比較して濃淡差の大きい部分が欠陥候補とな
り、欠陥情報（検査結果情報）２１として、欠陥中心座
標（ＣＸ，ＣＹ）、欠陥サイズ（面積：Ｓ、Ｘ，Ｙ長
さ：ＬＸ，ＬＹ）等を求める。

【００６０】本提案の実施例では、例えば、検査処理演
算部６１において、その欠陥候補に対して、画像メモリ
に記憶されている欠陥部分の座標を含む適当なサイズの
画像を用いて再検査処理を実施する。２枚の画像のう
ち、欠陥を含む検出画像Ｂは１枚（図１１の３７）であ
り、残るもう１枚の参照画像Ａは欠陥に相当する部分が
純粋に配線パターン画像（図１１の３８）のみである。
そこで、例えば、検査処理演算部６１は、その画像Ａを
用いてパターン情報を計測する。例えば、画像Ａを用い
てのＸ、Ｙ方向の濃淡値変化、エッジの検出等によりパ
ターンの線幅、線間隔、エッジ座標（Ｅ）等を算出して
検査結果として補助記憶装置６３に記憶する。

【００６１】なお、上記処理に先駆けて、画像を検査に
適した状態にするために、エッジの強調、あるいは平滑
化等を目的としたフィルタ処理を行うことも考えられ
る。フィルタの種類としては、ボケや歪みなど劣化した
画像の復元を目的としたウイーナフィルタ、制限付最小
２乗フィルタ、射影フィルタ等が、あるいは雑音成分の
除去を目的とした局所平均フィルタ、メディアンフィル
タ、弛緩法による平滑化等、様々挙げられる。

【００６２】ついで、例えば、欠陥重要度判定部６８
は、補助記憶装置６３に検査結果として記憶された欠陥
情報（検査結果情報）２１と配線パターンの情報との関
係を基に、次の処理を行なって、欠陥のラベルを設定若
しくは決定し、レビューの優先順位を選択するデータと
して、例えば補助記憶装置６３に記憶される。

【００６３】欠陥１５０、１５１の場合、欠陥位置と配
線パターンの関係は、それぞれ、次に示す（式１）、
（式２）が成り立つため、見かけ上、欠陥１５０は配線
パターンに接触し、欠陥１５１は接触しないことがわか
り、この結果より、それぞれの欠陥のラベルを決定でき
る。あるいは、欠陥１５０は不良、欠陥１５１は良品と
判定しても良い。

【００６４】欠陥１５０：(CX150-LX150/2)<E1、E2<(CX150+LX150/2) （式１）欠陥１５１：E3<(CX151-LX151/2)、(CX151+LX151/2)<E4 （式２）また、同様に次のような方法でも判定が可能である。画
像Ａで欠陥と判定した画素に対応する画像Ｂの全画素に
ついて、ｘ方向、ｙ方向、ｘ，ｙに対して４５度の２方
向、計４方向の方向微分（一次微分）を行い、それぞれ
の最大値、最小値を求める。最大値＞０、最小値＜０、
｜最大値｜＞一定値、｜最小値｜＞一定値の場合、欠陥
の幅が配線１本以上であると判定することができる。

【００６５】他の方法としては、上記同様、画像Ａ、Ｂ
で欠陥部に相当する全画素に対して、それぞれの画像毎
に濃淡値の平均値を求め、その差が一定値を越えるか否
かで判定することもできる。あるいは、比較するパラメ
ータとして、それぞれの画像の明るさの最大値−最小
値、微分値の総和（または平均値）、微分値の最大値、
標準偏差などいろいろ考えられる。

【００６６】以上説明したように、設計レイアウト情報
の代わりに配線パターン画像を用いて、欠陥との関係を
直接的に、詳細に調べることによって、欠陥に対してラ
ベル付けを行なって、欠陥の致命度を、より高い精度で
判定することもできる。

【００６７】これによって、歩留りに影響を与える可能
性の高い欠陥から効率よくレビューでき、影響を与える
直接の要因を短時間で究明、かつ対策し易くなり、不良
品を作り込む時間が短くなり、歩留まりを向上させるこ
とが可能となる。

【００６８】更に、上記再検査処理（欠陥情報（検査結
果情報）２１と配線パターンの情報との関係処理）の処
理方式としては、図１２に示すように（ａ）検査処理演
算部６１において本検査処理１２３が終了した後に、本
検査の欠陥情報（欠陥中心座標（ＣＸ，ＣＹ）、欠陥サ
イズ（面積：Ｓ、Ｘ，Ｙ長さ：ＬＸ，ＬＹ）等）２１と
画像メモリ１２２から得られる欠陥部分の座標を含む適
当なサイズの画像（欠陥画像）１２５を元にして、本検
査と同一検査処理部を用いて再検査処理１２４を行う方
式、（ｂ）同一検査処理演算部６１内で本検査処理１２
３と再検査処理１２４とを並行に（マルチタスクで）行
う方式、あるいは（ｃ）検査処理演算部６１ａにおいて
本検査処理１２３を行い、専用再検査処理演算部６１ｂ
で欠陥情報２１及び上記欠陥画像１２５を基に再検査処
理１２４を行う方式等が考えられる。なお、検出画像及
び参照画像の画像取得１２１は、画像取得部６７で行な
われて、検査処理演算部６１内または外に設けられた画
像メモリ１２２に記憶される。

【００６９】次に、欠陥重要度判定部６８において欠陥
毎に設定されたラベル及びラベル毎の欠陥の個数に基づ
いてレビューの優先順位を選択することの実施例につい
て説明する。即ち、レビューの優先順位を選択するレビ
ュー条件は、ユーザが自由に設定できるものであって、
例えば、欠陥サイズが所定値以上もしくは所定値以下の
欠陥だけを抽出するような条件、所定のＬＳＩ機能ブロ
ックだけに存在する欠陥だけを抽出するような条件、各
ＬＳＩ機能ブロックから所定個数づつ抽出するような条
件などが挙げられる。また、これらを組合わせるような
条件であっても良い。これらのメリットは、検査装置６
０で多数検出された欠陥から、電気的な不良の原因とな
る欠陥を効率的に選出できることである。実用的な意味
の有るレビュー条件は、歩留りに影響しない欠陥をレビ
ュー対象から除外し、歩留りに影響しそうな欠陥を選出
することである。

【００７０】図１３は、欠陥重要度判定部６８からのユ
ーザインタフェース６４に表示されるレビュー画面１３
０の一例である。同図は、ある品種、製造工程のウエハ
の欠陥マップデータを表示したものである。この例で
は、右上には、検査処理演算部６１から得られる欠陥マ
ップデータ１３１を示し、左上には、画像取得部６７か
ら得られるラベル付けされた欠陥部の拡大画像(レビュ
ー画像)１３３を示し、上部中央には欠陥重要度判定部
６８において全欠陥に対してラベル付けした結果および
ラベル毎の欠陥個数一覧１３２を示す。上記欠陥マップ
データ１３１としては、図１０に３６で示すチップ内の
マップデータでもよく、欠陥部の拡大画像(レビュー画
像)１３３としては、図１０に３７で示す欠陥部の拡大
画像であってもよい。即ち、検査装置６０においても、
大きな欠陥については、欠陥部の拡大画像(レビュー画
像)１３３を、レビュー画面１３０に表示することによ
って、レビューすることが可能である。

【００７１】画面下のウインドウにはレビューを行う条
件設定の基本的なメニュー、ボタンが並んでいる。ここ
で設定できるようにした条件は、レビューすべきラベル
の選択と、それらのレビュー順序、及び各ラベルでレビ
ューしたい欠陥個数である。それぞれ、全数、標準、設
定からなる設定ボタンで構成され、それぞれの設定ボタ
ンを押すと、個別の設定画面が表示される。

【００７２】図１４は、図１３の画面でラベル設定基準
ボタン１３３を押した場合に表示される画面の一例であ
る。この設定画面１４０は、図８で説明したフローに関
係なく、パターンの線幅と欠陥サイズの関係を任意に設
定できるメニューを示す。いくつかのラベルを任意に設
定した後、整合チェックボタン１４１を押すと、設定し
たラベル条件に重複、抜けがないか、等の整合チェック
を自動的に実行する。

【００７３】図１５は、図１３でレビュー順序の設定ボ
タン１３４を押すと表示される、各ラベルをレビューす
る順序を設定するための画面である。

【００７４】図１６は、図１３でレビューラベル選択の
設定ボタン１３５を押すと表示される、各ラベルをレビ
ューするか否かを設定するための画面である。

【００７５】図１７は、レビューラベル選択、レビュー
順序、ラベル毎代表個数の全てを設定可能な画面の一例
である。ラベル毎の検出数も同時に表示されている。

【００７６】以上の説明では、ＬＳＩチップ領域を機能
ブロックに分割して、各機能ブロックのパターン密度情
報を用いて欠陥をサンプリングする方式について述べて
きたが、検査装置６０の欠陥座標検出精度が高い場合に
は、パターン密度情報ではなく、回路レイアウト情報か
らチップ内のＬＳＩ機能ブロック毎のパターン自体の描
画イメージを作成し、そのイメージに欠陥情報を重ね合
わせて上記（式１）および(式２)に基づく欠陥の致命性
を判断してラベル付けをすれば、より効率的である。

【００７７】また、以上の説明では、各欠陥に対してラ
ベル付けをする欠陥重要度判定部６８を、検査装置６０
に搭載されていたが、必ずしもその必要はなく、検査管
理部５１に搭載してもよい。この場合、同種の検査装置
から得られる検査結果に対して同じレビュー条件でレベ
ルを付与することができる。また、回路レイアウトパタ
ーン情報やパターン密度データを得るレイアウト変換演
算部６６も、検査装置６０に搭載されていたが、必ずし
もその必要はなく、図１８に示すように検査管理部５１
に搭載し、変換したレイアウト情報を、ネットワーク５
４を介して検査装置６０の補助記憶装置６３に、あるい
は主記憶装置６２に転送してもよい。また、欠陥重要度
判定部６８およびレイアウト変換演算部６６を、検査管
理部５１に搭載してもよい。また、図１９に示すように
検査装置６０の演算部６７において、検査処理演算、レ
イアウト変換演算および欠陥重要度判定を行わせること
も可能である。

【００７８】以上説明したように、欠陥重要度判定部６
８において、チップ内のＬＳＩ機能ブロック毎に、欠陥
サイズ（面積：Ｓ、Ｘ，Ｙ長さ：ＬＸ，ＬＹ等）とパタ
ーン密度データ（線幅、線間隔等）との関係に基づいて
行なったラベル付けとその欠陥の個数のデータを作成し
てレビュー装置５２に提供することができるので、レビ
ュー装置５２は、一つのＬＳＩの中に様々な回路機能ブ
ロックが存在する品種においてレビューを優先的に実施
すべき欠陥を容易に選択することが可能になった。

【００７９】また、以上の説明では、検査を行う製造工
程のみのレイアウト情報を用いて欠陥のラベル付けを行
う方式について述べたが、必ずしもその製造工程だけで
なく、それ以前のレイアウト情報（下層のレイアウト情
報）を重ね合わせて他の製造工程（下層の製造工程）の
配線データにおける欠陥ラベル付けも可能である。また
同様に、その製造工程では欠陥の可能性が低くてもそれ
以降の製造工程（上層の製造工程）で欠陥になる可能性
も予測することが可能である。

【００８０】以上説明したように、電子デバイスを形成
するワークの異物やパターン欠陥の検査において、電気
的に不良になる可能性が高い欠陥をサンプリングし、そ
の欠陥を優先的にレビューすることで、従来よりも効率
よく検査することができる。

【００８１】特にシステムＬＳＩのように、一つのＬＳ
Ｉの中に様々な回路機能ブロックが存在する品種では、
レビューを優先的に実施すべき欠陥を判断することは、
歩留りの早期向上に重要である。

【００８２】

【発明の効果】本発明によれば、レイアウト情報を用い
ることで、レビューを優先的に実施すべき欠陥を判断し
て検査効率を向上させることができる効果を奏する。

【００８３】また本発明によれば、これによって、不良
対策が効率的に行われた結果、半導体デバイスの歩留り
を向上させることができる効果を奏する。

【図面の簡単な説明】

【図１】本発明に係るシステム構成の一実施例を示すブ
ロック図である。

【図２】欠陥マップデータの一例を示す図である。

【図３】図２に示す欠陥マップデータの二次元マップの
一例を示す図である。

【図４】図３に示すチップ列１チップ行１の拡大図であ
る。

【図５】回路レイアウトパターン情報の一例を示す図で
ある。

【図６】パターン密度データのファイルの一例を示す図
である。

【図７】回路パターン（配線パターン）と欠陥サイズの
関係を示す図である。

【図８】本発明に係る欠陥のラベル付けの手順の一実施
例を示す図である。

【図９】本発明に係る検査装置で検出される欠陥のチッ
プ内位置分布の一例を示す図である。

【図１０】欠陥と背景である配線パターンの関係図の一
例を示す図である。

【図１１】欠陥と背景である配線パターンの寸法図の一
例を示す図である。

【図１２】再検査処理の実施方式の一実施例を示す図で
ある。

【図１３】本発明に係る検査装置におけるユーザインタ
フェースの表示画面の一つであるレビュー画面例を示す
図である。

【図１４】本発明に係るラベル設定基準入力画面の一例
を示す図である。

【図１５】本発明に係るレビュー順序設定画面の一例を
示す図である。

【図１６】本発明に係るレビューラベル選択画面の一例
を示す図である。

【図１７】本発明に係るレビュー条件設定画面の一例を
示す図である。

【図１８】本発明に係るシステム構成の他の実施例を示
すブロック図である。

【図１９】本発明に係るシステム構成の更に他の実施例
を示すブロック図である。

【符号の説明】

２１…検査結果情報（欠陥サイズ、チップ列を含む欠陥
の位置）、２２…ウエハ欠陥マップ、３１…チップ列２
チップ行２のチップの欠陥マップ、３２…回路レイアウ
トパターン情報、３３…回路レイアウトの一部の拡大
図、３５…チップ内の欠陥座標分布、３６…チップ内の
欠陥座標分布と回路レイアウトの照合、３７…画像（チ
ップ内の欠陥部分の拡大図）Ｂ、３８…画像（３８の比
較相手部分の拡大図）Ａ、５１…検査装置、５２…レビ
ュー装置、５３…レイアウトＣＡＤ、５４…ローカルエ
リアネットワーク、６０…検査管理部、６１…演算部、
６２…主記憶装置、６３…補助記憶装置、６４…ユーザ
インタフェース（表示装置および入力手段等）、６５…
ネットワークインタフェース、６６…レイアウト変換演
算部、６７…画像取得部、６８…欠陥重要度判定部、７
２…パターン密度データ、１０１〜１１０…欠陥データ
の打点、１２１、１２２…電気的不良にならない欠陥、
１２３〜１３５…電気的不良になる可能性のある欠陥、
１５０…不良になる欠陥、１５１…不良にならない欠
陥。

フロントページの続き (72)発明者酒井薫神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内Ｆターム(参考） 2F065 AA03 AA07 AA22 AA49 BB02 CC19 DD00 DD06 FF01 FF04 FF61 MM03 PP12 QQ03 QQ25 QQ39 RR04 SS04 SS13 UU05 2G051 AA51 AB02 AC04 AC21 EA11 EA12 EA14 EB01 EC01 ED08 ED09 4M106 BA04 CA39 CA41 DA15 DJ18 DJ20 DJ21 DJ24 DJ27

Claims

【特許請求の範囲】

【請求項１】被検査対象上に存在する欠陥の画像を取得
する画像取得部と、該画像取得部で取得された欠陥の画像を基に、該欠陥の
位置とその大きさからなる検査データを検出する検査処
理演算部と、該検査処理演算部が検出した検査データと被検査対象に
形成されるＬＳＩチップ内に設定された複数の機能領域
の位置情報と該各機能領域におけるパターンの配線に関
する情報とを記憶する記憶装置と、該記憶装置に記憶された前記検査データの欠陥の位置と
前記複数の機能領域の位置情報とを基に、欠陥がどの機
能領域に位置するかを算出し、該算出された欠陥が位置
する機能領域における前記記憶装置に記憶されたパター
ンの配線に関する情報と前記検査データの欠陥のサイズ
との関係を基に、任意に設定された分類基準によって欠
陥を分類判定する判定部とを備えることを特徴とする検
査装置。
【請求項２】前記機能領域が、回路機能ブロック領域で
あることを特徴とする請求項１記載の検査装置。
【請求項３】前記判定部は、分類された欠陥についての
レベル情報および各レベルでの検出個数に基づいてレビ
ュー順序を設定する機能を有することを特徴する請求項
１又は２記載の検査装置。
【請求項４】更に、前記判定部で分類された欠陥につい
てのレベル情報および各レベルでの検出個数を表示し、
少なくともレビュー順序を設定可能な表示装置を有する
ことを特徴する請求項１又は２記載の検査装置。
【請求項５】前記表示装置に、更に、レビューする欠陥
部の拡大画像を表示可能に構成することを特徴とする請
求項４記載の検査装置。
【請求項６】前記表示装置に、更に、被検査対象上の欠
陥マップを表示可能に構成することを特徴とする請求項
４記載の検査装置。
【請求項７】前記画像取得部において、前記判定部で分
類された結果に基いて選択された欠陥について画像を取
得するように構成したことを特徴とする請求項１又は２
記載の検査装置。
【請求項８】請求項１又は２記載の検査装置を設け、該検査装置における判定部で分類された結果に基いて選
択された欠陥についての情報の提供を受け、この情報に
基づいてその欠陥についてレビューを実行するレビュー
装置を設けたことを特徴とする検査システム。
【請求項９】前記検査装置と前記レビュー装置とをネッ
トワークで接続したことを特徴とする請求項８記載の検
査システム。
【請求項１０】前記検査装置は、取得される設計レイア
ウト情報を基に、欠陥分類に利用するための情報を生成
するレイアウト変換演算部を設けることを特徴とする請
求項１〜７の何れか一つに記載の検査装置。
【請求項１１】被検査対象上に存在する欠陥の画像を取
得する画像取得部、該画像取得部で取得された欠陥の画
像を基に、該欠陥の位置とその大きさからなる検査デー
タを検出する検査処理演算部、および該検査処理演算部
が検出した検査データと被検査対象に形成されるＬＳＩ
チップ内に設定された複数の機能領域の位置情報と該各
機能領域におけるパターンの配線に関する情報とを記憶
する記憶装置を備えた検査装置を設け、該検査装置の記憶装置から読み出されてネットワークを
介して提供を受けた前記検査データの欠陥の位置と前記
複数の機能領域の位置情報とを基に、欠陥がどの機能領
域に位置するかを算出し、該算出された欠陥が位置する
機能領域における前記記憶装置に記憶されたパターンの
配線に関する情報と前記検査データの欠陥のサイズとの
関係を基に、任意に設定された分類基準によって欠陥を
分類判定する判定部を備えた検査管理部を設け、前記検査装置と前記検査管理部とをネットワークで接続
して構成したことを特徴とする検査システム。
【請求項１２】請求項１又は２記載の検査装置を設け、取得される設計レイアウト情報を基に、欠陥分類に利用
するための情報を生成するレイアウト変換演算部を備え
た検査管理部を設け、該検査管理部から前記生成された
情報を、ネットワークを介して前記検査装置に転送する
よう構成したことを特徴とする検査システム。
【請求項１３】被検査対象が有する異物もしくはパター
ン欠陥を検出する検査装置と、該検査装置で検出した異物もしくはパターン欠陥の画像
を取得するレビュー装置と、前記検査装置が検出して得た検査データと被検査対象の
レイアウト情報とを記憶する記憶部、及び該レイアウト
パターン情報を用いて検査データの中からレビューすべ
き異物もしくはパターン欠陥を選択する選択部を有し、
前記検査装置および前記レビュー装置とネットワークを
介して接続される解析ユニットとを備え、前記レビュー装置が前記解析ユニットによって選択され
た異物もしくはパターン欠陥の画像を取得するように構
成したことを特徴とする検査システム。
【請求項１４】前記レイアウト情報が、被検査対象に形
成されるＬＳＩチップ内の領域に関する位置情報である
ことを特徴とする請求項１３記載の検査システム。
【請求項１５】ウエハに配線パターンを形成する製造ラ
インにおいて配線が形成されたウエハの有する異物もし
くはパターン欠陥の位置と大きさを検出する検査工程
と、該検査工程において検出した異物もしくはパターン欠陥
の画像を取得するレビュー工程とを有し、前記検査工程で得た検査結果と前記レビュー工程で得た
レビュー結果を用いて前記製造ラインを管理して半導体
デバイスを製造する半導体デバイスの製造方法であっ
て、前記ウエハに形成されるＬＳＩチップ内に設定、分割し
た領域、及び該領域に位置する欠陥に対して、その大き
さによって欠陥を分類し、所定の分類コードに属する欠
陥を抽出し、該抽出した欠陥の画像をレビュー工程にお
いて取得することを特徴とする半導体デバイスの製造方
法。
【請求項１６】前記領域が、前記ＬＳＩチップ内に形成
される回路ブロックであることを特徴とする請求項１５
記載の半導体デバイスの製造方法。
【請求項１７】前記ＬＳＩチップがシステムＬＳＩであ
り、前記回路ブロックがメモリ部分とロジック部分を含
むことを特徴とする請求項１５記載の半導体デバイスの
製造方法。
【請求項１８】ウエハに配線パターンを形成する製造ラ
インにおいて配線が形成されたウエハの有する異物もし
くはパターン欠陥を検出する検査工程と、該検査工程において検出した欠陥の画像を取得するレビ
ュー工程とを有し、前記検査工程で得た検査結果と前記レビュー工程で得た
レビュー結果を用いて前記製造ラインを管理して半導体
デバイスを製造する半導体デバイスの製造方法であっ
て、前記ウエハに形成されるＬＳＩチップのレイアウト情報
を用いて前記検査工程において検出して得た検査データ
を分類し、該分類したコードの中からレビューすべき欠
陥を抽出し、前記レビュー工程において抽出した欠陥の
画像を取得することを特徴とする半導体デバイスの製造
方法。
【請求項１９】前記レイアウト情報がＬＳＩチップ内に
設定した複数個の領域の位置情報であり、前記検出して
得た検査データから指定された領域に位置する欠陥を抽
出してその画像を取得することを特徴とする請求項１８
記載の半導体デバイスの製造方法。
【請求項２０】被検査対象の有する欠陥の位置と大きさ
を検出する検査処理演算部と、該検査処理演算部の検出した欠陥の画像を取得する画像
取得部と、該欠陥の欠陥情報をもとに、前記画像取得部から欠陥画
像を抽出し、該欠陥と配線パターン画像の解析により欠
陥か否かの再検査処理を行う再検査処理部と、任意に設定された選択条件によって欠陥を分類する算出
手段を備えるように構成したことを特徴とする検査装
置。
【請求項２１】前記再検査処理を、前記検査処理演算部
にて検査処理と並列に実行することを特徴とする請求項
２０記載の検査装置。