JP4734002B2 - 検査システム及び半導体装置の製造方法 - Google Patents

検査システム及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4734002B2
JP4734002B2 JP2005075410A JP2005075410A JP4734002B2 JP 4734002 B2 JP4734002 B2 JP 4734002B2 JP 2005075410 A JP2005075410 A JP 2005075410A JP 2005075410 A JP2005075410 A JP 2005075410A JP 4734002 B2 JP4734002 B2 JP 4734002B2
Authority
JP
Japan
Prior art keywords
inspection
group
groups
lots
recipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005075410A
Other languages
English (en)
Other versions
JP2006261327A (ja
Inventor
昌史 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005075410A priority Critical patent/JP4734002B2/ja
Priority to US11/373,986 priority patent/US7629550B2/en
Publication of JP2006261327A publication Critical patent/JP2006261327A/ja
Priority to US12/588,685 priority patent/US7982155B2/en
Application granted granted Critical
Publication of JP4734002B2 publication Critical patent/JP4734002B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2894Aspects of quality control [QC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、検査システムに係わり、特に、半導体装置の製造工程における検査に好適な検査システム及び半導体装置の製造方法に関する。
半導体装置の製造は、リソグラフィ、エッチング、熱処理(酸化、アニール、拡散)、イオン注入、薄膜形成(CVD、スパッタリング、蒸着)、洗浄(レジスト除去、溶液による洗浄)等を多数に組み合わせた一連の工程により行われる。各工程における処理後には、処理の妥当性やばらつきの大きさ等を確認するための検査が行われる。例えば、処理ウエハにマスクパターンを転写するリソグラフィ工程においては、転写パターンの寸法測定が行われる。
検査工程においては、抜き取り検査が行われる。即ち、複数枚の半導体ウエハから構成されるロットから数枚のウエハを抜き取り、抜き取ったウエハに対して検査を行う。検査結果は、ロットの代表値とされる。検査工程において抜き取り検査を行うのは、全数検査の時間や労力を省くためである。しかし、昨今の半導体デバイスの高集積化に伴い、各工程の制御も厳しくなり、以前に比べて検査対象項目が多くなってきている。例えば、リソグラフィ後の寸法測定では、露光によるショット内ばらつき、ショット間ばらつき、ウエハ間ばらつき等の全てをモニタすることが要求されている。
現在利用可能な検査方法では、検査対象領域が予め定められている(例えば、特許文献1参照)。そのため、限られた検査数では、全ての検査項目を網羅することが困難である。例えば、検査装置のスループットやコストから決まる検査数の上限が30点と決められている場合には、ショット内5点、ウエハ内6ショット、ロット内1ウエハというように検査項目が定められる。そうすると、検査数の多いショット内ばらつき及びショット間ばらつきはモニタできるが、ウエハは1枚しか測定できないため、ウエハ間ばらつきをモニタすることができない。しかし、ウエハ間にもばらつきがあるため、ロット内からウエハを1枚だけ抜き取るだけでは、適切なロットの代表値を求めているとは言い難い。
特開平2004−12365号公報
本発明は、最小限の検査数で最大限の検査情報を得ることができ、適切なロットの代表値を短時間で効率的に求めることが可能な検査システム及び半導体装置の製造方法を提供する。
本発明の一態様は、(イ)複数のロットをその複数のロットにそれぞれ付された識別番号に応じて複数のグループに分類する分類手段と、(ロ)複数のグループの検査装置を複数のグループ毎に選択する検査選択手段と、(ハ)複数のグループ内の第1グループの不良を、第1の基準で選択された検査位置について検査装置を用いて検査した結果を解析する解析手段と、(ニ)第1の基準とは異なる基準により検査位置を選択して、解析手段による解析の結果に基づいて、複数のグループ内の第1グループの次に検査する第2グループの検査レシピを作成する検査レシピ作成手段とを備え、検査レシピ作成手段は、第1グループの不良の分布に基づいて、第2グループの検査位置を選択するための検査レシピを作成する検査システムであることを要旨とする。
本発明の更に他の態様は、(イ)複数の被処理基体からなるロットを単位として、複数のロットにより被処理基体上に処理を施す工程と、(ロ)複数のロットをその複数のロットにそれぞれ付された識別番号に応じて複数のグループに分類する工程と、(ハ)複数のグループの検査装置をそれぞれ選択する工程と、(ニ)複数のグループ内の第1グループの不良を第1の基準で選択された検査位置について検査位置について検査する工程と、(ホ)検査の結果を解析する工程と、(ヘ)第1の基準とは異なる基準により検査位置を選択し、前記解析の結果に基づいて、前記第1グループの次に検査する第2グループの検査レシピを作成し、作成した検査レシピに基づいて第2グループの不良を検査する工程とを含み、第2グループの不良を検査する工程は、第1グループの不良の分布に基づいて、第2グループの検査位置を選択するための検査レシピを作成する半導体装置の製造方法であることを要旨とする。
本発明によれば、最小限の検査数で最大限の検査情報を得ることができ、適切なロットの代表値を短時間で効率的に求めることが可能な検査システム及び半導体装置の製造方法が提供できる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は構成部品の構造、配置等を下記のものに特定するものではない。この発明の技術的思想は、特許請求の範囲において種々の変更を加えることができる。
本発明の実施の形態に係る検査システムは、図1に示すように、複数のロットを複数のグループに分類する分類手段11と、各グループに応じた検査装置6a,6b,6c,・・・を選択する検査選択手段12と、検査装置6a,6b,6c,・・・の検査結果に基づいて、次に検査するグループの検査レシピを作成する検査レシピ作成手段14とを備える。
分類手段11、検査選択手段12及び検査レシピ作成手段14は、図1に示すように、コンピュータシステムの演算処理部(CPU)1の一部として構成することができる。CPU1は更に、検査装置6a,6b,6c,・・・の検査結果を解析するための解析手段13を有する。分類手段11、検査選択手段12、解析手段13及び検査レシピ作成手段14は、LAN等で結ぶことによりそれぞれ専用のハードウェアで構成してもよい。
検査装置6a,6b,6c,・・・は、CPU1に接続されている。CPU1には、CPU1の処理結果等を記憶するデータ記憶装置2、操作者からの入力等を受け付ける入力装置3、CPU1の処理結果等を出力する出力装置4、及びCPU1の演算処理に必要な各種プログラム等を記憶するプログラム記憶装置5が接続されている。
分類手段11は、複数の被処理基体からなる複数のロットを、ロット毎に複数のグループに分類する。ここで、「被処理基体」とは、半導体装置の製造では半導体基板(半導体ウエハ)、液晶装置の製造では液晶基板、磁気記録媒体や光記録媒体の製造では樹脂基板、薄膜磁気ヘッドの製造では磁性材料基板、超音波素子の製造方法では圧電材料基板、超伝導素子の製造方法では超伝導材料基板等の製造工程の途中の段階における中間生成物を意味する。
被処理基体としては、有機系の種々な合成樹脂、半導体、金属、セラミック、ガラス等の種々の無機系の材料がその目的とする製造物(工業製品)の種類に応じて選択可能である。被処理基体の多くは「製造基板」と称される半導体ウエハ等のような板状の被処理基体であるが、板状である必要はなく、ブロック状等の種々の形状がその目的とする製造物(工業製品)の種類に応じて採用可能である。半導体ウエハ等の場合は、母材としての狭義の半導体ウエハの上に薄膜が積層した状態の中間生成物を含んで「被処理基体」と呼ぶことにする。
分類手段11は、図2に示すように、ロットに付された認識番号Nに基づいて、各ロットを複数のグループにそれぞれ自動的に分類する。より具体的には、分類手段11は、例えばロットの認識番号Nの末尾が「1」であるものをグループAに、認識番号Nの末尾が「1」以外であるものをグループBに分類する。即ち、認識番号Nが「0001」、「0011」、「0021」のロットはグループAに属し、認識番号Nが「0002」〜「0010」、「0012」〜「0020」のロットはグループBに属する。
図1の検査選択手段12は、各グループの検査レシピに応じて好適な検査装置6a,6b,6c,・・・を選択する。検査装置6a,6b,6c,・・・は、データ記憶装置2に記憶された検査レシピに基づいて、生産ラインに投入されたロットに含まれるウエハ上のパターンの寸法、薄膜の膜厚、拡散層やポリシリコン層等の抵抗値等の検査を行う。なお、検査装置6a,6b,6c,・・・としては、顕微鏡、干渉式膜厚計、エリプソメータ、接触式膜厚計、抵抗測定装置等の種々の検査装置、測定装置が採用可能である。解析手段13は、検査装置6a,6b,6c,・・・により得られた検査結果の平均値、最大値、最小値、ばらつき等の統計データを解析する。
検査レシピ作成手段14は、解析手段13による解析情報に基づいて、次に検査するグループの検査レシピを作成する。ここでは、リソグラフィ後のレジストパターンの線幅測定を例に説明する。
リソグラフィ後のロット線幅ばらつきは、例えば、図3(a)に示すような、ロット50iを構成する複数のウエハ間のばらつき、図3(b)に示すような、1枚のウエハを複数の領域(ショット)に分割した場合のショット間のばらつき、図3(c)に示すように、ショットを複数の小領域(サイト)に分割した場合のサイト間のばらつき、及び図3(d)に示すような、サイト内に形成されたパターン(A)〜(E)間のばらつきがある。
このため、検査レシピ作成手段14は、例えば、図2に示すグループAに対しては、図3(c)及び図3(d)に示すサイト間及びパターン間のばらつきを重点的に検査するために、図3(c)と図3(d)の検査数を増加させた検査レシピを作成する。一方、図2のグループBに対しては、グループAでは検査しない項目、例えば図3(a)及び図3(b)に示すウエハ間及びショット間のばらつきを重点的に検査するために、図3 ()及び図3()の検査数を増加させた検査レシピを作成する。
具体的には、グループAに属する検査レシピA1としては、図3(a)に示すように、ロット50iの中から任意に1枚のウエハ51を抽出する。更に、図3(b)に示すように、ウエハ51の中から3箇所のショット52a,52b,52cを抽出する。そして、図3(c)に示すように、ショット52の中の9つのサイトを抽出する。そして、9つのサイトそれぞれに含まれる、例えば図3(d)に示すような5つのパターン形状;即ち(A)密集ライン・アンドスペース(L/S)、(B)中間ピッチライン・アンド・スペース(L/S)(C)孤立ライン、(D)反転パターンの密集ライン・アンド・スペース、及び(E)反転パターンの孤立スペースの寸法についてそれぞれ測定する。
一方、グループBに属するロット50i+1を検査する場合の検査レシピとしては、例えば図4(a)に示すように、ロット50i+1の中から6枚のウエハ51a,51b,51c,51d,51e,51fを抽出する。図4(b)に示すように、ウエハ51aに設定された9つのショット52a,52b,52c,52d,52e,52f,52g,52h,52iを抽出する。図4(c)に示すように、ショット52a〜52iについてそれぞれ「サイト5」を抽出し、それぞれのサイト5に存在する図4(d)に示すようなパターン形状(E)の線幅の寸法を測定する。
図1のデータ記憶装置2は、分類記憶部21、検査記憶部22、解析記憶部23及び検査レシピ記憶部24を有する。分類記憶部21は、分類手段11が分類したロットのグループの分類結果を記憶する。検査記憶部22は、検査選択手段12が決定した検査装置6a,6b,6c,・・・の情報を記憶する。解析記憶部23は、解析手段13の解析情報を記憶する。検査レシピ記憶部24は、検査レシピ作成手段14が作成した検査レシピを記憶する。
図1において入力装置3は、キーボード、マウス、ライトペン又はフレキシブルディスク装置などを含む。操作者は入力装置3から入出力データの指定や、検査条件又は解析条件等の設定等が可能である。出力装置4は、ディスプレイやプリンタ、或いはコンピュータ読み取り可能な記録媒体に保存する記録装置等が使用可能である。「コンピュータ読み取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、カセットテープ、オープンリールテープ等を含む。
図1に示す検査システムによれば、生産ラインに流された一連のロットに対し、同一の検査数でグループ毎に異なる検査装置を用いて異なる内容の検査を行う。このため、ロットの検査項目が多い場合でも精度の高いロットの代表値を求めることが可能となる。更に、分類手段11が、ロットに付された認識番号に基づいて、自動的にロットを複数のグループに分類することにより、生産ラインの自動化が図れる。
次に、実施の形態に係る検査システムを用いた検査方法について、図5のフローチャートを用いて説明する。ここでは、リソグラフィ後のレジストパターンの線幅計測工程を、本検査システムに応用した例を説明する。
(a)図5のステップS10において、検査レシピ、検査装置の種類、複数のロットを複数のグループに分類するための分類情報、及びグループ毎の検査項目等を含む各種情報が、入力装置3を介して入力され、データ記憶装置2に記憶される。ここでは、例えば、図2に示すように、分類情報として、ロットの認識番号Nに基づいて、認識番号Nの末尾が「1」であるものをグループAに、末尾が「1」以外であるものをグループBに分類するための情報が分類記憶部21に記憶される。また、グループAの検査レシピA1として、図3(a)〜図3(d)に示すように、ウエハ1枚、ショット3点、サイト9点、パターン形状5点について測定するための情報が、検査レシピ記憶部24に記憶される。
(b)ステップS11において、分類手段11は、分類記憶部21に記憶されたロットの分類情報を読み出す。そして、分類手段11は、ロットに付された認識番号Nに基づいて、生産ラインに投入されたロットをグループA又はグループBに自動的に分類する。例えば、認識番号Nとして「0001」が付されたロット50iが生産ラインに投入されると、分類手段11は、分類情報に基づいて、ロット50iを「グループA」に分類する。ロット50iの分類結果は、分類記憶部21に記憶される。
(c)ステップS12において、検査選択手段12は、分類記憶部21からロット50iのグループの分類結果を読み出す。検査選択手段12は、検査レシピ記憶部24から検査レシピA1を読み出して、検査レシピA1とロット50iのグループの分類結果に応じて好適な検査装置6a,6b,6c,・・・を選択する。例えば、ロット50iはグループAに属する。グループAの検査レシピは、1枚のウエハにおける種々の領域の微小領域の寸法測定を対象とする。このため、微小領域の寸法測定に好適な走査型電子顕微鏡が、検査装置6aとして選択される。検査装置6aの選択結果は、検査記憶部22に記憶される。
(d)ステップS13において、検査装置6aは、データ記憶装置2に記憶された検査レシピA1を読み出す。そして、検査装置6aは、検査レシピA1に基づいて、ロット50iの中から1枚のウエハ51を抽出し、ウエハ51から3ショット52a,52b,52cを抽出し、各ショットに存在する9つサイトそれぞれについて5つのパターン形状(A)〜(E)の線幅の寸法を検査する。検査装置6aの検査結果は、解析手段13に送信される。
(e)ステップS14において、解析手段13は、検査装置6aから送信されたロット50iの検査結果に基づいて、測定された各微小寸法の最小値、最大値、平均値、ばらつき等の統計データを解析する。そして、解析手段13は、図3(c)に示すサイト1〜9の中から予め設定されたターゲット寸法に最も近い寸法を示すサイトの位置を解析する。解析手段13は、図3(d)に示すパターン形状(A)〜(E)の中からターゲット寸法に最も近い寸法の平均値を表すのパターン形状を解析する。解析手段13の解析情報は、解析記憶部23に記憶される。
(e)ステップS15において、検査レシピ作成手段14は、解析記憶部23に記憶された解析情報を読み出す。検査レシピ作成手段14は、読み出した解析情報に基づいて、次に検査するグループの検査レシピB1を作成する。例えば、検査レシピ作成手段14は、グループAに属するロット50iの検査において、図3(c)に示す「サイト5」の寸法の平均値がターゲット寸法に最も近く、図3(d)に示すパターン形状(E)の寸法の平均値がターゲット寸法に最も近いという解析情報を得たとする。検査レシピ作成手段14は、次に検査するグループBの検査レシピB1として、複数のウエハ間ばらつき及びウエハ内ばらつきを重点的に検査するために、ショット52aにおけるサイト5の寸法、及びパターン形状(E)の検査数を1点に固定して、ウエハ間ばらつき及びウエハ内ばらつきの検査数を増やすような検査レシピB1を作成する。作成された検査レシピB1は、検査レシピ記憶部24に記憶される。
(f)ステップS16において、生産ラインに投入された次のロットが存在するか否かが判定される。次のロットが存在する場合は、ステップS11へ進む。ステップS11において、分類手段11は、データ記憶装置2に記憶されたグループの分類情報を読み出して、新たなロット50i+1の認識番号N(「0002」)に基づいて、ロット50i+1をグループBに分類する。ロット50i+1の分類結果は、分類記憶部21に記憶される。
(g)ステップS12において、検査選択手段12は、分類記憶部21からロット50i+1のグループの種類を読み出す。ロット50i+1はグループBに属するため、検査選択手段12は、検査レシピ記憶部24から検査レシピB1を読み出して、検査レシピB1に応じて好適な検査装置6a,6b,6c,・・・を選択する。ここで、検査レシピB1は、検査位置を固定した状態で、複数のウエハから大量に検査することを目的とするため、検査装置6a,6b,6c,・・・としては、スキャッタロメトリ等の光学式の寸法測定装置が選択される。検査装置6a,6b,6c,・・・の選択結果は、検査記憶部22に記憶される。
(h)ステップS13において、検査装置6bは、データ記憶装置2に記憶された検査レシピB1を読み出す。そして、検査装置baは、検査レシピB1に基づいて、ロット50i+1の中から図4(a)に示す6枚のウエハ51a〜51fを抜き取り、ウエハ51a〜51fから9ショット52a〜52iを選択し、各ショットに存在する1つのサイト及び1つのパターン形状(E)の寸法を検査する。検査装置6aの検査結果は、解析手段13に送信される。ステップS14において、解析手段13が、検査装置6bから送信された検査装置6bの検査結果を解析する。ステップS15において、検査レシピ作成手段14は、解析手段13の解析情報に基づいて、次のグループを検査するための新たな検査レシピを作成し、検査レシピ記憶部24に記憶させる。このようにして、投入された全てのロットについて、認識番号Nに基づいて分類されたグループ毎にステップS11〜S15に示す検査を繰り返す。
リソグラフィ後の検査工程における線幅計測の目的は、(1)計測結果から次ロットの露光条件を求めること、(2)次工程に不良ロットを流さないこと、の2点である。
実施の形態に係る検査システムを用いた検査方法においては、まず、グループAに分類されるロット50i(認識番号「0001」)の検査においては、ロット50iから1枚のウエハ51を抜き取り、ショット52a〜52cに存在するサイトの平均値の寸法及び形状パターンの寸法について測定する。この測定により、ロット50iのショット内、パターン間のばらつきが求められる。しかしながら、グループAの検査項目のみでは、1枚のウエハ51のみしか検査していないため、ウエハ51間のばらつきが不明である。
このため、次に検査するグループBに分類されるロット(認識番号Nが「0002〜0010」のロット)の検査においては、グループAで作成された検査レシピB1に基づいて、サイトの検査位置及びパターン形状の検査対象を固定した状態で、図4(a)〜図4(d)に示すロット50i+1から抜き取るウエハ51a〜51fの点数及びショット52a〜52iの点数を増やす。これにより、何枚目のウエハ51a〜51fに不良が発生しやすく、ウエハ51a〜51fのどの位置に不良が発生しやすいかを解析することができる。
また、グループBの解析結果により、例えば図4(a)に示す1枚目のウエハ51aの線幅が細りやすく、ウエハ51aの中央付近の線幅が細りやすいことが明らかになった場合には、次に検査するグループの検査レシピA2にグループBの解析結果を反映させる。よって、図2に示すように、次に検査するグループAに分類されるロット(認識番号Nが「0011」)の検査においては、線幅の細りやすい1枚目のウエハの中央付近の線幅を多く抽出して検査することができるため、高精度なロットの平均値を得ることができる。
このように、グループ毎に得られた解析情報に基づく検査レシピを、次のグループにおける検査に反映させることにより、上述したリソグラフィ後の寸法計測の2点の目的を満足できる。このため、ウエハの線幅管理に有効な検査システムが提供できる。
次に、図6に示すフローチャートを用いて、実施の形態に係る半導体装置の製造方法を説明する。図6に示すフローチャートは、膨大かつ複雑な半導体装置の製造工程の一部、即ち、S21におけるCVD工程、ステップS22における膜厚検査工程、ステップS23におけるフォトレジスト膜形成工程、ステップS24におけるレジストパターン検査工程を示しているが、ステップS21の前に対応する一連の工程、或いはステップS28の後に対応する一連の工程がそれぞれ存在することは勿論である。図6に示したフローチャートは一例であり、この変形例を含めて、これ以外の種々の検査工程に適用可能である。
(イ)ステップS21において、ウエハ上に熱酸化膜等の絶縁膜をCVD法により成長させる。ステップS22において、ウエハ上に形成された絶縁膜の膜厚を検査する。具体的には、ステップS221において、図1の分類手段11は、ロットに付された認識番号Nに基づいて、生産ラインに投入されたロットを複数のグループに分類する。ステップS222において、検査選択手段12は、データ記憶装置2に記憶された検査レシピとグループの分類情報に基づいて、膜厚検査に好適な検査装置6a,6b,6c,・・・を決定する。ステップS223において、検査装置6a,6b,6c,・・・は、データ記憶装置2に記憶された検査レシピを読み出して、ウエハ上の膜厚を測定する。膜厚検査の結果は解析手段13へ送信され、解析手段13により、膜厚の平均値、最大値、最小値、ばらつき等の統計データが解析される。
(ロ)ステップS224において、検査レシピ作成手段14は、解析手段13の解析情報から得られた膜厚不良等の統計データに基づいて、次に検査を実施するグループの膜厚検査レシピを作成する。ステップS225において、次のロットに付された認識番号Nに基づいて、再び上述したステップS221〜S224に示す工程が繰り返される。ステップS226において、全てのロットの検査が終了すると、ステップS21のCVD工程が適正に行われたか否かの判断がなされる。CVD処理が適正に行われていない場合は、ステップS227において作業を停止する。CVD処理が適正に行われていると判断された場合は、ステップS23に進む。
(ハ)ステップS23において、ウエハ上の絶縁膜の表面にフォトリソグラフィ技術を用いてフォトレジスト膜を形成する。その後、ステップS24において、形成されたフォトレジスト膜のパターンの検査を行う。即ち、ステップS241において、分類手段11は、ロットに付された認識番号Nに基づいて、生産ラインに投入されたロットを複数のグループに分類する。ステップS242において、検査選択手段12は、データ記憶装置2に記憶された検査レシピとグループの分類結果に基づいて、寸法検査に好適な検査装置6a,6b,6c,・・・の種類を選択する。ステップS243において、検査装置6a,6b,6c,・・・は、データ記憶装置2に記憶されたレジストパターンの検査レシピの情報を読み出して、ウエハ上に形成されたレジストパターンの寸法を計測する。寸法計測の結果は、解析手段13へ送信され、解析手段13により検査対象領域毎のパターンの寸法の平均値、最大値、最小値、ばらつき等の統計的なデータが解析される。
(ニ)ステップS244において、検査レシピ作成手段14は、解析手段13の解析情報から得られるレジストパターンの寸法の不良情報に基づいて、次に検査を実施するグループのレジストパターンの検査レシピを作成する。ステップS245において、次のロットに付された認識番号Nに基づいて定められたグループの条件に従って、再びステップS241〜S244に示すレジストパターンの寸法計測を繰り返す。全てのロットの検査が終了すると、ステップS246において、レジストパターンの形成が適正に行われたか否かの判断がなされる。適正に行われていない場合は、ステップS247に進み、作業を停止する。適正に行われている場合は、ステップS25に進み、エッチング(RIE)処理がなされる。
図6に示す半導体装置の製造方法によれば、複数のロットが認識番号Nに応じて自動的に分類され、分類されたグループ毎に検査レシピに基づく所定の検査がなされる。検査レシピは、各グループ毎の検査結果から得られた不良情報に基づいて検査対象が決定されるので、検査が進むにつれて、より精度の高い検査レシピを作成できる。この結果、半導体装置の不良を高精度で検知できる。
(変形例)
本発明の変形例に係る検査システムは、図7に示すように、解析手段13に測定点数算出部131を含む点が、図1に示す検査システムと異なる。分類手段11、検査選択手段12、解析手段13及び検査レシピ作成手段14は、図1と同様に、コンピュータシステムの演算記憶部(CPU)1の一部として構成してもよいし、LAN等で結ぶことにより、それぞれ専用のハードウェアで構成してもよい。
図7に示す分類手段11は、ロットに付された認識番号Nに基づいて、認識番号Nの末尾が「30(n−1)+1」(nは1以上の整数)のロットをグループAに、それ以外のロットをグループBに分類する。即ち、図7に示す分類手段11は、30ロット当たり1ロットをグループAに分類する。図7に示す検査選択手段12は、グループAに対して、パターン間ばらつき及びショット間ばらつきについての検査項目を決定する。検査選択手段12は、グループBに対しては、グループAで検査されなかった、サイト間ばらつき及びウエハ間ばらつきについての検査項目を決定する。
検査装置6a,6b,6c,・・・は、検査記憶部22から送られた検査装置の情報及びデータ記憶装置2に記憶された検査レシピに基づいて、投入されたロットを検査する。例えば、1ロットに含まれるウエハ数が25枚、1ウエハ当たりのショット数が80ショット、1ショット当たりのサイト数が9サイト、1サイト当たりのパターン形状の種類が10パターンある場合は、ロットに含まれる全パターン数は180000パターンとなる。検査装置6a,6b,6c,・・・は、グループAに属する認識番号N「0001」のロット50iに対し、ウエハ6枚、20ショット、9サイト、10パターンの全部で10800パターンの線幅をそれぞれ計測する。10800パターンを高速で測定可能な検査装置6a,6b,6c,・・・としては、スキャッタロメトリ等の光学的の測定装置が好適である。なお、検査装置6a,6b,6c,・・・としてスキャッタロメトリを用いた場合は、1点当たりの計測時間を約2.5秒とすると、10800パターンを計測するのに7.5時間要する。
解析手段13の測定点数算出部131は、検査装置6a,6b,6c,・・・が検査した検査結果に基づいて、パターン間ばらつきp、ショット内ばらつきs、ウエハ内ばらつきf、ウエハ間ばらつきwの標準偏差(σp,σs,σ,σ)をそれぞれ解析することにより、次に検査するグループBのロットのサンプリングウエハ数Nw、サンプリングショット数Nf、ショット内サンプリング数Ns、サンプリングパターン数Npを、次式を用いて算出する;

Nw={(σ2w*N/σ2f2s2p)}1/4 ・・・(1)

Nf={(σ2f*N/σ2w2s2p)}1/4 ・・・(2)

Ns={(σ2s*N/σ2w2f2p)}1/4 ・・・(3)

Np={(σ2p*N/σ2w2f2s)}1/4 ・・・(4)

ここで、Nは全サンプリング点数を示し、N=Nw・Nf・Ns・Npである。解析手段13は、例えば、次に計測するグループBの全サンプリング数Nを120として、それぞれのサンプリング数Nw,Nf,Ns,Npを算出する。なお、全サンプリング数Nが120点の場合の計測時間は、検査装置6a,6b,6c,・・・として1点当たりの計測時間が2.5秒のスキャッタロメトリ等を用いた場合に300秒となる。図7の検査レシピ作成手段14は、解析手段13が解析した解析情報に基づいて、次に検査するグループの検査領域、検査装置の種類及びサンプリング数Nw,Nf,Ns,Np等を含む検査レシピ60を作成する。
ロットのばらつき(σp,σs,σ,σ)が正規分布に従うとき、グループBに属するロットにおける母平均の信頼区間は、係数A{(Nw/σ2w)+(Nf/σ2f)+(Ns/σ2s)+(Np/σ2p)}1/2に比例する。ここで、全サンプリング数Nを一定値に固定した場合は、係数Aにより母平均の信頼区間が最小になるため、次に測定するグループのロット平均の推定精度が高くなる。この結果、次のグループのロットの平均の推定精度が高くなるように検査数が最適化されるため、信頼性の高いロットの代表値を短時間で効率的に求めることが可能となる。
(その他の実施の形態)
本発明は上記の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
上述した検査システムにおいては、複数のウエハからなるロットを一単位とした検査システムを示したが、多数の測定点数からなるウエハを一単位として本検査システムに応用可能であることは勿論である。
また、本発明は半導体装置に使用するウエハに限定されず、例えば液晶装置、磁気記録媒体、光記録媒体、薄膜磁気ヘッド、超伝導素子等の製造工程のような母集団の中から標本を一部抜き取って検査するような他の工業製品の製造工程に利用可能であることは勿論である。例えば、薄膜磁気ヘッドの製造工程は、工程数は少ないものの、半導体集積回路と同様なCVD工程、フォトリソグラフィ工程、エッチング工程等の繰り返しからなるものであり、本発明の検査方法が適用できることは容易に理解できるであろう。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る検査システムを示すブロック図である。 本発明の実施の形態に係る検査システムのロットの分類方法の一例を示す説明図である。 図3(a)は、図2のグループAに属するロットの検査対象の一例を示す。図3(b)は、ウエハ中の測定箇所(ショット)を示す説明図である。図3(c)は、図3(b)に示す1ショット中に含まれる測定箇所(サイト)の一例を示す説明図である。図3(d)は、図3(c)に示すサイト中に含まれるパターンの種類の一例を示す説明図である。 図4(a)は、図2のグループBに属するロットのウエハの検査対象の一例を示す。図4(b)は、ウエハ中の測定箇所(ショット)の一例を示す。図4(c)は、図4(b)のショット中の測定箇所(サイト)の一例を示す。図4(d)は、図4(c)のショット中の測定パターンの一例を示す。 本発明の実施の形態に係る検査システムを用いた検査方法を示すフローチャートである。 本発明の実施の形態に係る半導体装置の製造方法の一例を示すフローチャートである。 本発明の実施の形態の変形例に係る検査システムを示すブロック図である。
符号の説明
1…CPU
2…データ記憶装置
3…入力装置
4…出力装置
5…プログラム記憶装置
6a…検査装置
6a,6b,6c…検査装置
6b…検査装置
11…分類手段
12…検査選択手段
13…解析手段
14…検査レシピ作成手段
21…分類記憶部
22…検査記憶部
23…解析記憶部
24…検査レシピ記憶部
60…検査レシピ

Claims (4)

  1. 複数のロットを該複数のロットにそれぞれ付された識別番号に応じて複数のグループに分類する分類手段と、
    前記複数のグループの検査装置を前記複数のグループ毎に選択する検査選択手段と、
    前記複数のグループ内の第1グループの不良を、第1の基準で選択された検査位置について前記検査装置を用いて検査した結果を解析する解析手段と、
    前記第1の基準とは異なる基準により検査位置を選択して、前記解析手段による解析の結果に基づいて、前記複数のグループ内の前記第1グループの次に検査する第2グループの検査レシピを作成する検査レシピ作成手段
    とを備え
    前記検査レシピ作成手段は、前記第1グループの前記不良の分布に基づいて、前記第2グループの前記検査位置を選択するための前記検査レシピを作成することを特徴とする検査システム。
  2. 前記検査装置は、前記ロットに含まれる被処理基体上に形成されたパターンの寸法を計測することを特徴とする請求項に記載の検査システム。
  3. 複数のロットを該複数のロットにそれぞれ付された識別番号に応じて複数のグループに分類する分類手段と、
    前記複数のグループの検査装置を前記複数のグループ毎に選択する検査選択手段と、
    前記複数のグループ内の第1グループの不良を、第1の基準で選択された検査位置について前記検査装置を用いて検査した結果を解析する解析手段と、
    前記第1の基準とは異なる基準により検査位置を選択して、前記解析手段による解析の結果に基づいて、前記複数のグループ内の前記第1グループの次に検査する第2グループの検査レシピを作成する検査レシピ作成手段
    とを備え、
    前記検査装置は、前記ロットに含まれる被処理基体上に形成されたパターンの寸法を計測することを特徴とする検査システム。
  4. 複数の被処理基体からなるロットを単位として、複数の前記ロットにより前記被処理基体上に処理を施す工程と、
    前記複数のロットを該複数のロットにそれぞれ付された識別番号に応じて複数のグループに分類する工程と、
    前記複数のグループの検査装置をそれぞれ選択する工程と、
    前記複数のグループ内の第1グループの不良を、第1の基準で選択された検査位置について検査する工程と、
    前記検査の結果を解析する工程と、
    前記第1の基準とは異なる基準により検査位置を選択し、前記解析の結果に基づいて、前記第1グループの次に検査する第2グループの検査レシピを作成し、作成した前記検査レシピに基づいて前記第2グループの不良を検査する工程
    とを含み、
    前記第2グループの不良を検査する工程は、前記第1グループの前記不良の分布に基づいて、前記第2グループの前記検査位置を選択するための前記検査レシピを作成することを特徴とする半導体装置の製造方法。
JP2005075410A 2005-03-16 2005-03-16 検査システム及び半導体装置の製造方法 Expired - Fee Related JP4734002B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005075410A JP4734002B2 (ja) 2005-03-16 2005-03-16 検査システム及び半導体装置の製造方法
US11/373,986 US7629550B2 (en) 2005-03-16 2006-03-14 System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices
US12/588,685 US7982155B2 (en) 2005-03-16 2009-10-23 System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005075410A JP4734002B2 (ja) 2005-03-16 2005-03-16 検査システム及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006261327A JP2006261327A (ja) 2006-09-28
JP4734002B2 true JP4734002B2 (ja) 2011-07-27

Family

ID=37082161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005075410A Expired - Fee Related JP4734002B2 (ja) 2005-03-16 2005-03-16 検査システム及び半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7629550B2 (ja)
JP (1) JP4734002B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8670115B2 (en) 2008-12-26 2014-03-11 Hitachi High-Technologies Corporation Inspection method and inspection apparatus
US10522427B2 (en) * 2011-07-06 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques providing semiconductor wafer grouping in a feed forward process
NL2009853A (en) * 2011-12-23 2013-06-26 Asml Netherlands Bv Methods and apparatus for measuring a property of a substrate.
CN103357596A (zh) * 2012-04-09 2013-10-23 中电电气(上海)太阳能科技有限公司 一种光伏组件电流分档方法
CN107138435B (zh) * 2017-07-12 2023-08-08 富士电机(中国)有限公司 功率半导体器件的分类***和分类方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231911A (ja) * 2001-02-06 2002-08-16 Canon Inc Soi基体の欠陥検出方法
JP2003329741A (ja) * 2002-05-16 2003-11-19 Toshiba Microelectronics Corp 半導体製品の管理システム
JP2004296676A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置の品質管理方法
JP2005175052A (ja) * 2003-12-09 2005-06-30 Tokyo Electron Ltd 基板処理装置の制御方法及び基板処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1909318A3 (en) * 1996-03-19 2009-12-09 Hitachi, Ltd. Process management system
JP4250347B2 (ja) * 2000-08-21 2009-04-08 株式会社東芝 不良クラスタリング検索方法、不良クラスタリング検索装置、不良クラスタリング検索プログラムを格納した記録媒体、救済回路最適化方法、工程管理方法、クリーンルーム管理方法、半導体装置の製造方法、問題工程及び問題装置の抽出方法、問題工程及び問題装置の抽出プログラムを格納した記録媒体、問題工程及び問題装置の抽出装置、及び検索母体のスクラップ判断方法
US7395170B2 (en) * 2001-05-24 2008-07-01 Test Advantage, Inc. Methods and apparatus for data analysis
JP2005507557A (ja) * 2001-05-24 2005-03-17 テスト アドバンテージ, インコーポレイテッド 半導体テストのための方法および装置
US8417477B2 (en) * 2001-05-24 2013-04-09 Test Acuity Solutions, Inc. Methods and apparatus for local outlier detection
US6781363B2 (en) * 2001-06-21 2004-08-24 Han-Ping Chen Memory sorting method and apparatus
JP3904419B2 (ja) * 2001-09-13 2007-04-11 株式会社日立製作所 検査装置および検査システム
JP2004012365A (ja) 2002-06-10 2004-01-15 Nikon Corp 基板検査システムおよび基板検査方法
JP4174399B2 (ja) * 2003-09-24 2008-10-29 株式会社東芝 検査システム,検査方法,及び電子装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231911A (ja) * 2001-02-06 2002-08-16 Canon Inc Soi基体の欠陥検出方法
JP2003329741A (ja) * 2002-05-16 2003-11-19 Toshiba Microelectronics Corp 半導体製品の管理システム
JP2004296676A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置の品質管理方法
JP2005175052A (ja) * 2003-12-09 2005-06-30 Tokyo Electron Ltd 基板処理装置の制御方法及び基板処理装置

Also Published As

Publication number Publication date
JP2006261327A (ja) 2006-09-28
US7629550B2 (en) 2009-12-08
US7982155B2 (en) 2011-07-19
US20100068833A1 (en) 2010-03-18
US20060226053A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
TWI784018B (zh) 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法
TWI603409B (zh) 用於半導體檢查處方創建、缺陷檢閱及計量之適應性取樣
JP5965467B2 (ja) 検査データと組み合わせて設計データを使用するための方法及びシステム
US6393602B1 (en) Method of a comprehensive sequential analysis of the yield losses of semiconductor wafers
US8139843B2 (en) Methods and systems for utilizing design data in combination with inspection data
JP4990548B2 (ja) 半導体装置の製造方法
US20120308112A1 (en) Extraction of systematic defects
JP4664708B2 (ja) 欠陥レビューシステム、欠陥レビュー方法、及び電子装置の製造方法
US20090297019A1 (en) Methods and systems for utilizing design data in combination with inspection data
US7897297B2 (en) Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask
JP3175765B2 (ja) 半導体ウエハーの検査方法
JP4734002B2 (ja) 検査システム及び半導体装置の製造方法
TW201514513A (zh) 晶圓的可適性電性測試
US7445945B1 (en) Method and apparatus for dynamic adjustment of a sampling plan based on wafer electrical test data
Chao et al. Scatterometry-based defect detection for DSA in-line process control
JP4538205B2 (ja) 検査データの解析プログラム、検査データ解析装置
US20230411224A1 (en) System and method for detecting defects on a wafer and related non-transitory computer-readable medium
Perez Risk minimization through metrology in semiconductor manufacturing
TWI820680B (zh) 用於模型化邏輯結構之有效單元近似的方法和裝置
JP2005142384A (ja) 検査データ解析プログラム
Ridane et al. Large field of view metrology: detecting critical edge placement error signatures not seen with small field of view in an HVM environment
Engbrecht et al. An approach for improving yield with intentional defects
US7502702B1 (en) Method and apparatus for dynamic adjustment of sensor and/or metrology sensitivities
Warrick et al. Application of intentional defect arrays for assessing wafer inspection tool capabilities
JP2004281482A (ja) 半導体ウェハ検査装置及び検査方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110308

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees