JPH11214462A - 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム - Google Patents

回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム

Info

Publication number
JPH11214462A
JPH11214462A JP10010456A JP1045698A JPH11214462A JP H11214462 A JPH11214462 A JP H11214462A JP 10010456 A JP10010456 A JP 10010456A JP 1045698 A JP1045698 A JP 1045698A JP H11214462 A JPH11214462 A JP H11214462A
Authority
JP
Japan
Prior art keywords
defect
circuit pattern
detected
data
review
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10010456A
Other languages
English (en)
Inventor
Yasuhiro Yoshitake
康裕 吉武
Masataka Shiba
正孝 芝
Atsushi Shimoda
篤 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10010456A priority Critical patent/JPH11214462A/ja
Priority to US09/225,513 priority patent/US6334097B1/en
Publication of JPH11214462A publication Critical patent/JPH11214462A/ja
Priority to US10/012,380 priority patent/US6556955B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】 【課題】半導体ウェハなどの回路パターンを検査する場
合に、レビューをしなくてもその欠陥の致命性を自動的
に判定して、検査の効率を向上させる。また、レビュー
を効率的におこなうため、検査自体の品質を維持しなが
ら、レビューする欠陥を自動的に選択する。 【解決手段】検出された回路パターンの欠陥の座標デー
タから、その欠陥がどの領域に属するかを識別して、検
出された欠陥の大きさと、致命性を判定するためのデー
タとを比較して、その欠陥の致命性を判定する。また、
欠陥サイズの大きさから欠陥の重要性を計算して、その
重要性の高い順にレビュー対象を選択する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路パターン検査
における欠陥致命性判定方法、レビュー対象とする欠陥
選択方法、およびそれらに関連する回路パターンの検査
システムに係り、特に、半導体ウェハ上に半導体装置を
形成する製造プロセスにおいて、各素子の回路パターン
の特性に応じて、外観・異物検査装置で検出した欠陥が
致命的な欠陥であることを効率的に判定する方法、およ
び各工程で発生する欠陥の特性に応じて、欠陥があった
ときにレビューする対象となる欠陥を効率的に選択する
方法とそれらに関連するシステムに関する。
【０００２】
【従来の技術】半導体製造工程では不良原因を早期に発
見し、プロセスおよび製造装置にフィードバックしてい
くことが歩留まりの維持・向上に不可欠である。これに
は検査装置による不良発見とその検査データの分析が重
要である。
【０００３】このような従来技術として、例えば、ウェ
ハプロセスで発生するショート、断線等の欠陥や異物
は、画像処理やレーザ光による暗視野照明を用いた検査
装置により自動的に検査されている。
【０００４】そして、これらの検査装置は、欠陥、異物
の半導体ウェハ内の座標データ、および欠陥のサイズ
を、これらのデータを蓄える解析システムへ出力する。
次に、検査したウェハを金属顕微鏡または走査電子顕微
鏡のステージに移し替え、検出欠陥の座標データの位置
にステージを移動させ、欠陥の拡大像により欠陥の分類
を行う。この分類作業をレビューと言っている。
【０００５】このレビューの分類目的には、次の二つが
ある。
【０００６】一つは、検出した欠陥が断線、ショートや
膜残り、異物によるものであるというように、その欠陥
自体の特性によって分類することである。
【０００７】また、今一つは、欠陥が半導体デバイスの
機能に対して致命的な欠陥となるか否かを判定して、そ
の欠陥が致命的であるか否かの分類をおこなうことであ
る。
【０００８】レビュー終了後は、欠陥自体の分類および
致命／非致命に応じて予め定めた分類番号を、レビュー
ステーションがデータを解析する機能を有する解析シス
テムに出力する。
【０００９】
【発明が解決しようとする課題】上記従来技術は、微細
な加工をおこない半導体ウェハ上に回路を形成する際
に、歩留まりを高めるために必須の技術になっている。
【００１０】半導体ウェハの加工は、欠陥が見出されて
も動作上は支障がない場合もある。また、異物がある場
合に、その半導体チップを不良としては、正常に動作す
るチップまで不良扱いすることになり非現実的である。
【００１１】したがって、その欠陥が致命的であるか否
かの判定は、検査工程において特に重要である。しかし
ながら、従来技術の欠陥が致命的であるか否かの判定
は、以下のような問題点がある。
【００１２】すなわち、上記従来技術でレビューをおこ
なって、致命性を判定するのは、人手による作業である
ため、時間が掛かり、検査工程全体のスループットを向
上させることの足枷となってしまう。
【００１３】また、致命性の判定に関しては、欠陥自体
の見え方のみならず、欠陥の存在する領域の回路パター
ンの機能や構造の知識も必要であり、専門知識をもった
特定の専門家に委ねられていた。さらには、これら専門
家の間でも致命性の判定基準が異なるため、人によって
判定結果が変わるという問題がある。
【００１４】また仮に、スループットを理由にレビュー
による致命性判定を全くおこなわなかったり、欠陥の一
部の判定しかおこわなかった場合には、次のような不都
合が生じる。
【００１５】これを、この問題点を図１９を用いて説明
しよう。図１９は、総欠陥数と歩留まりの関係をプロッ
トしたグラフと検査ウェハの毎に時系列的に出てくる総
欠陥数をプロットしたグラフである。
【００１６】図１９（ａ）に示すように、総欠陥数と半
導体チップの歩留まりには相関がなく，結果として意味
のある管理値が設定できない。ここで、管理値とは、品
質を管理するために設けられた欠陥数の個数である。ま
た、歩留まりとは、ウェハ全チップにおける良品の割合
である。
【００１７】このため，図１９（ｂ）のように検査ウェ
ハ毎の総欠陥数を時系列推移でプロットして、それによ
り歩留まりの異常を予測し、早期対策を打とうとして
も、総欠陥数が歩留まりのモニタ値として機能しないの
で、管理値を設定しても異常は旨く検出できない。この
図の例では、すべての点で総欠陥数が管理値より大きく
なっているのですべて異常と判定されることになる。
【００１８】また、レビュー時は、上で述べたように金
属顕微鏡または走査電子顕微鏡で拡大像を見る必要があ
るが、ステージの移動および欠陥の視野出し、焦点合わ
せ等の作業を伴うため、検査装置で検出した欠陥の全て
のレビューをすることは、検査工程のスループットを向
上させると言う要請に反する。そこで、レビュー対象欠
陥の絞り込みが必要になるが、この絞り込み作業もレビ
ュー作業者に委ねられており、レビュー対象選択結果が
人によって変わり得るという問題点がある。
【００１９】本発明は、上記問題点を解決するためにな
されたもので、その目的は、半導体ウェハなどの基板上
に形成される回路パターンを検査する場合に、レビュー
をしなくてもその欠陥の致命性を自動的に判定して、検
査の効率を向上させ得る欠陥致命性判定方法、およびそ
れを実現するための検査システムを提供することにあ
る。
【００２０】また、その目的は、回路パターンの検査に
おけるレビューを効率的におこなうため、検査自体の品
質を維持しながら、レビューする欠陥を自動的に選択し
得る方法とそれを実現するための検査システムを提供す
ることにある。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の基板上に形成される回路パターン検査にお
ける欠陥致命性判定方法に係る発明の構成は、基板上に
形成される回路パターン検査における欠陥致命性判定方
法において、その回路パターンは、特性の異なるいくつ
かの領域に区分されていて、回路パターンの領域座標デ
ータと、回路パターンの領域の致命性を判定するための
データとを保持し、検査段階で、検出された欠陥の座標
データと、その欠陥の大きさを得ることができるとき
に、（１）前記回路パターンの領域座標データを読み込
むステップ、（２）前記回路パターンの領域の致命性を
判定するためのデータを読み込むステップ、（３）検出
された回路パターンの欠陥の座標データと、その欠陥の
大きさを読み込むステップ、（４）前記検出された回路
パターンの欠陥の座標データから、その欠陥がどの領域
に属するかを識別するステップ、（５）前記検出された
欠陥の大きさと、前記欠陥の属する回路パターンの領域
の致命性を判定するためのデータとを比較して、その欠
陥の致命性を判定するステップを有し、前記（１）ない
し（３）のステップの後、前記（４）のステップを実行
し、しかる後に（５）のステップを実行するようにした
ものである。
【００２２】より詳しくは、上記基板上に形成される回
路パターン検査における欠陥致命性判定方法において、
前記欠陥の大きさが、前記領域に関する長さデータ、前
記領域に関する面積データ、欠陥検出の際の指標にされ
る明るさデータであるようにしたものである。
【００２３】また詳しくは、上記基板上に形成される回
路パターン検査における欠陥致命性判定方法において、
前記回路パターンの領域の致命性を判定するためのデー
タが、前記領域のパターン幅またはパターン間隔にする
ようにしたものである。
【００２４】さらに詳しくは、上記基板上に形成される
回路パターン検査における欠陥致命性判定方法におい
て、回路パターンの領域座標データと、表示するための
画素座標を対応させ、各領域にはその特性に応じた固有
のクラス値を付与する場合において、前記（４）のステ
ップが、（４ａ）予め、画素座標を表す配列にクラス値
を書き込むステップ、（４ｂ）検出された欠陥の座標デ
ータに対応する画素座標を求めるステップ、（４ｃ）そ
の画素座標から属する領域を判定するステップとからな
るようにしたものである。
【００２５】上記目的を達成するために、本発明の基板
上に形成される回路パターン検査で検出される欠陥のレ
ビュー対象を選択する欠陥選択方法に係る発明の構成
は、基板上に形成される回路パターン検査で検出される
欠陥のレビュー対象を選択する欠陥選択方法において、
その回路パターンは、特性の異なるいくつかの領域に区
分されていて、回路パターンの領域座標データと、回路
パターンの領域の致命性を判定するためのデータとを保
持し、検査段階で、検出された欠陥の座標データと、そ
の欠陥の大きさを得ることができるときに、（１１）前
記回路パターンの領域座標データを読み込むステップ、
（１２）前記回路パターンの領域の致命性を判定するた
めのデータを読み込むステップ、（１３）検出された回
路パターンの欠陥の座標データと、その欠陥の大きさを
読み込むステップ、（１４）前記検出された回路パター
ンの欠陥の座標データから、その欠陥がどの領域に属す
るかを識別するステップ、（１５）前記欠陥の属する回
路パターンの領域の致命性を判定するためのデータに対
する前記検出された欠陥の大きさとの比を取るステップ
を有し、前記（１１）ないし（１３）のステップの後、
前記（１４）のステップを実行し、しかる後に（１５）
のステップを実行して、その比を欠陥の重大性を表す指
標としてレビュー対象を選択するようにしたものであ
る。
【００２６】より詳しくは、上記基板上に形成される回
路パターン検査で検出される欠陥のレビュー対象を選択
する欠陥選択方法において、前記レビュー対象として選
択される欠陥は、前記（１５）で求められる比の大きい
もの順に、一定の数だけのものとするようにしたもので
ある。
【００２７】別に詳しくは、上記基板上に形成される回
路パターン検査で検出される欠陥のレビュー対象を選択
する欠陥選択方法において、前記レビュー対象として選
択される欠陥は、前記（１５）で求められる比が、一定
の値以上のものとするようにしたものである。
【００２８】さらに詳しくは、上記基板上に形成される
回路パターン検査で検出される欠陥のレビュー対象を選
択する欠陥選択方法において、前記欠陥の大きさが、前
記領域に関する長さデータ、前記領域に関する面積デー
タ、欠陥検出の際の指標にされる明るさデータであるよ
うにしたものである。
【００２９】さらにまた詳しくは、上記基板上に形成さ
れる回路パターン検査で検出される欠陥のレビュー対象
を選択する欠陥選択方法において、前記回路パターンの
領域の致命性を判定するためのデータが、前記領域のパ
ターン幅またはパターン間隔にするようにしたものであ
る。
【００３０】また詳しくは、上記基板上に形成される回
路パターン検査で検出される欠陥のレビュー対象を選択
する欠陥選択方法において、回路パターンの領域座標デ
ータと、表示するための画素座標を対応させ、各領域に
はその特性に応じた固有のクラス値を付与する場合にお
いて、前記（１４）のステップが、（１４ａ）予め、画
素座標を表す配列にクラス値を書き込むステップ、（１
４ｂ）検出された欠陥の座標データに対応する画素座標
を求めるステップ、（１４ｃ）その画素座標から属する
領域を判定するステップとからなるようにしたものであ
る。
【００３１】より詳しくは、上記基板上に形成される回
路パターン検査で検出される欠陥のレビュー対象を選択
する欠陥選択方法において、工程毎にレビュー対象とす
る欠陥を選択する場合において、現在レビューしようと
している工程より前の工程での欠陥として検出された欠
陥の座標データと、現在レビューしようとしている当該
工程での欠陥として検出された欠陥の座標データとを比
較するステップを有し、一致しない座標を有する欠陥の
みを当該レビューしようとする工程でのレビュー対象の
候補となる欠陥とするようにしたものである。
【００３２】さらに詳しくは、上記基板上に形成される
回路パターン検査で検出される欠陥のレビュー対象を選
択する欠陥選択方法において、回路パターン上に使用ず
る欠陥をその発生形態から、密集した形態を有する密集
欠陥と、ランダムに発生するランダム欠陥とに分類する
ステップを有し、レビュー対象の選択にあたっては別の
取り扱いをするようにしたものである。
【００３３】さらにまた詳しくは、上記基板上に形成さ
れる回路パターン検査で検出される欠陥のレビュー対象
を選択する欠陥選択方法において、前記密集欠陥に属す
る欠陥をレビュー対象として選択し、そのレビュー結果
を、その密集欠陥に属するすべての欠陥のレビュー結果
と仮定して密集欠陥に対するレビューを簡略化するよう
にしたものである。
【００３４】また詳しくは、上記基板上に形成される回
路パターン検査で検出される欠陥のレビュー対象を選択
する欠陥選択方法において、工程毎にレビュー対象とす
る欠陥を選択する場合において、製造工程において前の
工程で検出された密集欠陥と、後の工程で検出された密
集欠陥が、重複部分を有するときに、レビュー対象とし
て、両方の密集欠陥を前の工程で検出された密集欠陥と
して取り扱うようにしたものである。
【００３５】上記目的を達成するために、本発明の基板
上に形成される回路パターン検査における欠陥致命性判
定システムに係る発明の構成は、基板上に形成される回
路パターン検査における欠陥致命性判定システムにおい
て、その回路パターンは、特性の異なるいくつかの領域
に区分されているときに、このシステムは、検出された
欠陥の座標データと、その欠陥の大きさを得る検査装置
と、データを分析し、致命性を判定する解析システムと
から構成され、この解析システムは、制御部と、データ
を一時的に保持するメモリと、データを恒久的に格納す
る格納部と、演算部と、入出力インターフェイスとを備
え、前記回路パターンの領域座標データを格納する手段
と、前記回路パターンの領域の致命性を判定するための
データを格納する手段と、検出された回路パターンの欠
陥の座標データと、その欠陥の大きさを格納する手段
と、前記検出された回路パターンの欠陥の座標データか
ら、その欠陥がどの領域に属するかを識別する手段と、
前記検出された欠陥の大きさと、前記欠陥の属する回路
パターンの領域の致命性を判定するためのデータとを比
較して、その欠陥の致命性を判定する手段を有するよう
にしたものである。
【００３６】より詳しくは、上記基板上に形成される回
路パターン検査における欠陥致命性判定システムにおい
て、前記欠陥の大きさが、前記領域に関する長さデー
タ、前記領域に関する面積データ、欠陥検出の際の指標
にされる明るさデータであるようにしたものである。
【００３７】また詳しくは、上記基板上に形成される回
路パターン検査における欠陥致命性判定システムにおい
て、前記回路パターンの領域の致命性を判定するための
データが、前記領域のパターン幅またはパターン間隔に
するようにしたものである。
【００３８】さらに詳しくは、上記基板上に形成される
回路パターン検査における欠陥致命性判定システムにお
いて、前記検査装置と、前記解析システムがネットワー
クで接続され、データやコマンドのやり取りをおこなえ
るようにしたものである。
【００３９】また詳しくは、上記基板上に形成される回
路パターン検査における欠陥致命性判定システムにおい
て、回路パターンの領域座標データと、表示するための
画素座標を対応させ、各領域にはその特性に応じた固有
のクラス値を付与する場合において、前記解析システム
は、さらに、画素座標格納部を備え、画素座標を表す配
列にクラス値を書き込む手段と、検出された欠陥の座標
データに対応する画素座標を求める手段と、その画素座
標から属する領域を判定する手段を有するようにしたも
のである。
【００４０】上記目的を達成するために、本発明の基板
上に形成される回路パターン検査で検出される欠陥のレ
ビュー対象を選択する欠陥選択システムに係る発明の構
成は、基板上に形成される回路パターン検査で検出され
る欠陥のレビュー対象を選択する欠陥選択システムにお
いて、このシステムは、検出された欠陥の座標データ
と、その欠陥の大きさを得る検査装置と、データを分析
し、レビュー対象を選択する解析システムとから構成さ
れ、この解析システムは、制御部と、データを一時的に
保持するメモリと、データを恒久的に格納する格納部
と、演算部と、入出力インターフェイスとを備え、前記
回路パターンの領域座標データを格納する手段と、前記
回路パターンの領域の致命性を判定するためのデータを
格納する手段と、検出された回路パターンの欠陥の座標
データと、その欠陥の大きさを格納する手段と、前記検
出された回路パターンの欠陥の座標データから、その欠
陥がどの領域に属するかを識別する手段と、前記欠陥の
属する回路パターンの領域の致命性を判定するためのデ
ータに対する前記検出された欠陥の大きさとの比を取る
手段を有し、その比を欠陥の重大性を表す指標としてレ
ビュー対象を選択するようにしたものである。
【００４１】より詳しくは、上記基板上に形成される回
路パターン検査で検出される欠陥のレビュー対象を選択
する欠陥選択システムにおいて、前記レビュー対象とし
て選択される欠陥は、前記比を取る手段で求められる比
の大きいもの順に、一定の数だけのものとするようにし
たものである。
【００４２】また詳しくは、上記基板上に形成される回
路パターン検査で検出される欠陥のレビュー対象を選択
する欠陥選択システムにおいて、前記レビュー対象とし
て選択される欠陥は、前記比を取る手段で求められる比
が、一定の値以上のものとするようにしたものである。
【００４３】別に詳しくは、上記基板上に形成される回
路パターン検査で検出される欠陥のレビュー対象を選択
する欠陥選択システムにおいて、前記欠陥の大きさが、
前記領域に関する長さデータ、前記領域に関する面積デ
ータ、欠陥検出の際の指標にされる明るさデータである
ようにしたものである。
【００４４】さらにまた詳しくは、上記基板上に形成さ
れる回路パターン検査で検出される欠陥のレビュー対象
を選択する欠陥選択システムにおいて、前記回路パター
ンの領域の致命性を判定するためのデータが、前記領域
のパターン幅またはパターン間隔にするようにしたもの
である。
【００４５】より詳しくは、上記基板上に形成される回
路パターン検査で検出される欠陥のレビュー対象を選択
する欠陥選択システムにおいて、このシステムは、さら
に、レビューをおこなうためのレビューステーションを
有し、このレビューステーションと、前記検査装置と、
前記解析システムとの三者がネットワークで接続され、
互いにデータとコマンドをやり取りできるようにしたも
のである。
【００４６】また詳しくは、上記基板上に形成される回
路パターン検査で検出される欠陥のレビュー対象を選択
する欠陥選択システムにおいて、前記解析システムは、
さらに、画素座標格納部を備え、画素座標を表す配列に
クラス値を書き込む手段と、検出された欠陥の座標デー
タに対応する画素座標を求める手段と、その画素座標か
ら属する領域を判定する手段を有するようにしたもので
ある。
【００４７】さらに詳しくは、上記基板上に形成される
回路パターン検査で検出される欠陥のレビュー対象を選
択する欠陥選択システムにおいて、工程毎にレビュー対
象とする欠陥を選択する場合において、現在レビューし
ようとしている工程より前の工程での欠陥として検出さ
れた欠陥の座標データと、現在レビューしようとしてい
る当該工程での欠陥として検出された欠陥の座標データ
とを比較する手段を有し、一致しない座標を有する欠陥
のみを当該レビューしようとする工程でのレビュー対象
の候補となる欠陥とするようにしたものである。
【００４８】さらにまた詳しくは、上記基板上に形成さ
れる回路パターン検査で検出される欠陥のレビュー対象
を選択する欠陥選択システムにおいて、回路パターン上
に使用ずる欠陥をその発生形態から、密集した形態を有
する密集欠陥と、ランダムに発生するランダム欠陥とに
分類する手段を有し、レビュー対象の選択にあたっては
別の取り扱いをするようにしたものである。
【００４９】また詳しくは、上記基板上に形成される回
路パターン検査で検出される欠陥のレビュー対象を選択
する欠陥選択システムにおいて、前記密集欠陥に属する
欠陥をレビュー対象として選択し、そのレビュー結果
を、その密集欠陥に属するすべての欠陥のレビュー結果
と仮定して密集欠陥に対するレビューを簡略化するよう
にしたものである。
【００５０】より詳しくは、上記基板上に形成される回
路パターン検査で検出される欠陥のレビュー対象を選択
する欠陥選択システムにおいて、工程毎にレビュー対象
とする欠陥を選択する場合において、製造工程において
前の工程で検出された密集欠陥と、後の工程で検出され
た密集欠陥が、重複部分を有するときに、レビュー対象
として、両方の密集欠陥を前の工程で検出された密集欠
陥として取り扱うようにしたものである。
【００５１】上記のような発明の構成によれば、以下よ
うな効果を達成できる。
【００５２】上記基板上に形成される回路パターン検査
における欠陥致命性判定方法をおこなうと、検査装置の
検出した欠陥の致命性の判定が、金属顕微鏡や走査電子
顕微鏡で拡大像を取り直すことなく、自動的におこなう
ことができる。したがって、欠陥の致命性判定を高速に
実施することができ、検出欠陥全ての致命性判定が可能
になる。
【００５３】ここで、図２０を用いて欠陥の致命性を判
定する利点について説明しよう。図２０は、致命的と判
定された欠陥数と歩留まりの関係をプロットしたグラフ
と検査ウェハの毎に時系列的に出てくる致命的と判定さ
れた欠陥数をプロットした（グラフ致命性欠陥数管理
図）である。
【００５４】欠陥の致命性を判定すると言うことは、検
出された全ての欠陥から致命的と判定された欠陥にフィ
ルタリングをおこなうことである。この欠陥の致命性を
判定して、致命的と判断された欠陥の数を求めれば、図
２０（ａ）に示されるように、致命的と判断された欠陥
の数は、チップの歩留まりと相関がとれる。このため、
図１９に示した総欠陥数のときとは異なり、歩留まりの
値から管理値を設定することができる。
【００５５】したがって、致命的と判断された欠陥数
で、検査ウェハ毎の異常を管理すれば、精度よく異常を
検出することができる。図２０（ｂ）のように致命的な
欠陥数が管理値を上回るときには、異常であると判断で
きるわけである。このような致命性欠陥数による管理に
より、歩留まりと相関のある異常を精度よく検出するこ
とが可能になり、歩留まり向上のための対策を早期に打
つことができる。
【００５６】また、領域の座標と画素座標を関連させ、
予め、画素座標データにクラス値を割り付けておくこと
により、発生した欠陥がどの領域に属するかを高速に判
定できるようになる。
【００５７】次に、本発明の回路パターン検査で検出さ
れる欠陥のレビュー対象を選択する欠陥選択方法によれ
ば、レビューの重要性の高い順に自動的に選択すること
が可能になる。したがって、レビューの質を保ちつつ、
効率良くレビューすることができる。
【００５８】また、本発明のレビュー対象欠陥選択方法
は、前記検出欠陥の座標データおよび大きさデータを読
み込んだ後、半導体プロセスの前の工程での検出欠陥の
座標データと当該工程での検出欠陥の座標データを比較
し、一致しない当該工程での検出欠陥だけを選択するス
テップを有するものである。
【００５９】それにより、前の工程で既にレビューした
欠陥を再び選択するような無駄を無くすことができる。
【００６０】また、本発明のレビュー対象欠陥選択方法
は、上記、半導体プロセスの前の工程での検出欠陥と一
致しない検出欠陥に対して、検出欠陥の座標データから
密集欠陥とランダム欠陥に分類するステップを有し、そ
れから選択してレビューおこなおうとするものである。
【００６１】したがって、それにより同一の密集欠陥に
属して、同一の分類とすべき欠陥をレビュー対象として
複数選択するような無駄を無くすことができる。
【００６２】さらに、本発明のレビュー対象欠陥選択方
法は、上記、当該工程での密集欠陥とランダム欠陥の分
類後、前の工程での密集欠陥と当該工程での密集欠陥に
含まれる検出欠陥の座標データを比較し、一つ以上の検
出欠陥が一致する場合は、前の工程での密集欠陥と当該
工程での密集欠陥に含まれる全ての欠陥を同一の分類に
するステップを有するものである。
【００６３】これにより、前の工程で発生した密集欠陥
に起因して発生した当該工程での欠陥をレビュー選択対
象から省き、効率的にレビューの結果を得ることができ
る。
【００６４】
【発明の実施の形態】以下、本発明に係る各実施形態
を、図１ないし図１８を用いて説明する。
【００６５】以下の各実施形態は、半導体ウェハ上に半
導体装置を形成する例を想定して説明するが、同様の手
法は、液晶ディスプレイ、ハードディスクドライブの薄
膜ヘッドなどの製造にも用いることができる。
【００６６】〔実施形態１〕以下、本発明に係る一実施
形態を、図１ないし図８を用いて説明する。先ず、図１
を用いて本実施形態の回路パターン検査システムの構成
について説明する。図１は、本発明の第一の実施形態に
係る回路パターン検査システムのシステム構成図であ
る。
【００６７】本実施形態に係る回路パターン検査システ
ムは、解析システム１と、検査装置ＷＩとからなり、そ
れらがネットワークＮｔを介して接続され、コマンドや
データのやり取りができるようになっている。
【００６８】検査装置WＩは、半導体ウェハＷを検査す
るための装置である。半導体ウェハWは、成膜装置、露
光装置、エッチング装置と処理される。ここで、例え
ば、エッチング終了時点の半導体ウェハWを検査すると
すると、検査終了後、半導体ウェハWは、再び成膜装置
から始まる処理過程に戻される。検査装置WＩで発見さ
れた欠陥に関するデータ、例えば、欠陥の座標、大きさ
のデータは、ネットワークＮｔを介して、解析システム
１に設けられた検査データ格納部２１に格納される。
【００６９】一方の解析システムは、通信制御部３、デ
ータ入出力部４、検索部５、メモリ６、入出力インタフ
ェース、プログラム記憶部８、演算部９、主制御部１
０、表示部１１が設けられている。また、データを格納
する部分として、検査データ格納部２１、チップ領域座
標データ格納部２３、判定ルールデータ格納部２４を有
している。
【００７０】通信制御部３は、上記のネットワークによ
る通信の制御をおこなう部分である。
【００７１】また、データ入出力部４は、ネットワーク
を介して送られてくるデータの入出力をおこなう。
【００７２】検索部５は、検査データ格納部２１、チッ
プ領域座標データ格納部２３、判定ルールデータ格納部
２４に格納された各データを検索する機能を有する。
【００７３】メモリ６は、この検索部５によって検索さ
れたデータを一時的に記憶する部分である。
【００７４】入出力インタフェース７は、データの格納
される部分、すなわち、検査データ格納部２１、チップ
領域座標データ格納部２３、判定ルールデータ格納部２
４とのデータやり取りのタイミングを調整するインタフ
ェースである。
【００７５】主制御部１０は、解析システム１における
全ての制御を司っており、この主制御部１０にはデータ
入出力部４、検索部５、メモリ６、演算部９ならびにプ
ログラム記憶部８が接続されていて、指令を受けるよう
になっている。
【００７６】プログラム記憶部８は、必要な処理をおこ
なうソフトウエアであるプログラムが格納されている。
そして、主制御部１０により、随時読み出されて実行さ
れる。また、このプログラムに基づいて演算部９は、必
要な演算をおこなう。
【００７７】表示部１１は、データ入出力部４と接続さ
れていて検査データ格納部２１、チップ領域座標データ
格納部２３、判定ルールデータ格納部２４のデータを表
示する。表示部１１には、これらの様々な検査データを
表示し、確認できるが、統計的な処理が施されたもの、
例えば、図２０（ｂ）に示すような致命性欠陥数管理図
なども表示することができる。
【００７８】また、表示部１１は、解析システム１とは
別の場所に設け、ネットワークＮｔを介し、通信制御部
３およびデータ入出力部４と接続しても良い。
【００７９】また、検査データ格納部２１、チップ領域
座標データ格納部２３、判定ルールデータ格納部２４
は、通常、ハードディスク、光ディスク、フロッピディ
スクなどの補助記憶装置に格納されるが、これらは、異
なった記憶媒体でも、同一の記憶媒体であっても良い。
【００８０】さらに、解析システム１をネットワークＮ
ｔを介し別のシステムと接続し、検査データ格納部２
１、チップ領域座標データ格納部２３、判定ルールデー
タ格納部２４のデータの送受信をおこなっても良い。こ
の別のシステムとは、例えば、これらのデータから統計
データを算出するシステムなとが考えられる。
【００８１】また、本実施形態の解析システムは、ネッ
トワークＮｔを介さず検査装置WＩ本体に組み込んでも
良い。
【００８２】演算部９と主制御部１０は、同一の半導体
回路として構成しても良いし、別の半導体回路として構
成しても良い。また、検索部５、メモリ６、データ入出
力部４、通信制御部３も、同一の半導体回路として構成
しても良いし、別の半導体回路として構成しても良い。
【００８３】次に、図２ないし図７を用いて本発明の回
路パターン検査における欠陥致命性判定方法の原理につ
いて説明する。図２は、半導体素子回路の構造を示すチ
ップレイアウト図である。図３は、領域別にＸ−Ｙ座標
とクラス値を示した表である。図４は、クラス値毎の判
定ルールを示す表である。図５は、検査装置における欠
陥の測定原理を示す模式図である。図６は、暗視野検出
の原理を示す模式図である。図７は、暗視野検出におけ
る欠陥の出力である明度の分布を示す図である。
【００８４】チップ領域の座標データは、図２のチップ
レイアウト図に示すように、例えば使用されている回路
パターン幅の別によってチップを複数の領域に分割し、
それぞれの領域を長方形で表して、各長方形の左下の座
標と右上の座標で各領域を表現する。例えば、領域Ｒ０
は座標Ｃ０１とＣ０２で、領域Ｒ１０は座標Ｃ１０１と
Ｃ１０２、領域Ｒ４０は座標Ｃ４０１とＣ４０２で表す
ことができる 本実施形態の解析システムは、図３に示すようにこのよ
うな座標を用いて領域別に分割し、それぞれの領域に対
応するクラス値を保持している。この図３に示されるテ
ーブルの各レコードは、領域を区別するための領域Ｎ
ｏ、チップ領域座標データとして各領域の左下座標（Ｘ
１，Ｙ１）と右上座標（Ｘ２，Ｙ２）と領域の種類を表
す領域クラスから構成されている。チップ領域座標デー
タは、手入力あるいはＣＡＤデータからのファイル読み
込みによって書き込まれる。また、チップ領域座標デー
タの座標原点Ｃ０１は検査装置のチップ座標原点と一致
するように変換されている。
【００８５】次に、図４ないし図７を用いて欠陥の致命
性判定ルールについて説明しよう。欠陥の致命性判定ル
ールとは、欠陥サイズの大きさ、すなわち、検査におい
て半導体の欠陥の致命性を判定するために領域毎に設け
られたルールである。このことを具体的に、検査装置の
具体的な測定方法に沿って説明しよう。
【００８６】半導体ウェハ上の欠陥は、図５に示される
ように縦横の欠陥の大きさまたは面積として測定され
る。
【００８７】もちろん、Ｘ，Ｙが大きいほど欠陥が大き
いわけである。
【００８８】また、この欠陥の大きさを検査装置の検出
した面積Ａで表すと、以下の（式１）になる。
【００８９】
【数１】
【００９０】あるいは、同じ視点であるが、欠陥の大き
さを長さで表すと、以下の（式２）、または（式３）と
なる。
【００９１】
【数２】
【００９２】
【数３】 ＳL ＝ Ｍａｘ（Ｘ， Ｙ） … （式３） また、別の視点として、欠陥の大きさを欠陥を検出され
るときの明るさで表すこともできる。図６に示されてい
るのは、暗視野検出の原理を示したものであり、この検
出方法は、レーザ光源２００から、半導体ウェハＷにレ
ーザ光線２０１を照射して、半導体ウェハＷ上の欠陥２
０２を、反射してくるレーザ光の明るさを検知装置２０
３により、検知しようとするものである。すなわち、欠
陥が大きいときは、明るい場所が多くなり、図７に示さ
れるグラフの形状で欠陥の所在と大きさを測定すること
ができる。この例では、欠陥の大きさをLサイズ、Ｍサ
イズ、Ｓサイズに分類し、図７の線よりも測定される明
るさが上に来たときには、そのサイズの欠陥であると分
類するものとする。
【００９３】これらの概念を使って、判定ルールを、そ
のクラス値に対応する領域に対し、そこでの測定値が図
４に表される値よりも大きいときに致命的な欠陥である
とする。
【００９４】図４は、この判定ルールに関するデータと
クラス値との対応を具体的に長さ、面積、明るさに関し
て表にしたものである。
【００９５】したがって、長さに関しては、以下の（式
４）が成立するときに、致命的な欠陥であると判定され
る。
【００９６】
【数４】 ＳL ≧ ＲL … （式４） また、面積に関しては、以下の（式５）が成立するとき
に、致命的な欠陥であると判定される。
【００９７】
【数５】 ＳS ≧ ＲS … （式５） 明るさについては、表のＬ，Ｍ，Ｓサイズよりも大きい
明るさが測定されたときには、致命的な欠陥であると判
定される。したがって、以下の（式６）で特徴づけられ
る。
【００９８】
【数６】 ＳB ≧ ＲB … （式６） ここで、ＳBは、図７で表されるグラフの明るさの最大
値、ＲBは、Ｌサイズ、Ｍサイズ、Ｓサイズの明るさの
いずれかを取る。
【００９９】これらのＲL，ＲS，ＲBは、そのクラス値
に対応する領域に関する欠陥サイズのしきい値を表す欠
陥サイズしきい値であるということができる。
【０１００】この表のデータのきめ方は、測定する領域
の代表的なパターン幅またはパターン間隔の設計値を考
慮して決めることができる。長さに関する欠陥サイズし
きい値ＲＬは、パターン幅またはパターン間隔の設計値
と一致させても良い。例えば、図４に示される通り領域
の半導体回路のパターン幅が、０.２５［μｍ］である
ときに、クラス値０で、欠陥サイズしきい値ＲLが０.２
５［μｍ］であるとすることができる。
【０１０１】次に、図８を用いて本実施形態に係る回路
パターン検査における欠陥致命性判定方法について説明
する。図８は、本発明の第一の実施形態に係る回路パタ
ーン検査における欠陥致命性判定方法を示すフローチャ
ートである。以下、図８のフローチャートを追いながら
説明しよう。
【０１０２】先ず、図１に示される検査データ格納部２
１に格納されている検査工程、欠陥座標、欠陥の大きさ
等の検査データを検索部５が検索し、メモリ６に読み込
む（Ｓ２０２）。また、各々の欠陥は、欠陥Ｎｏ．が付
与されていることとする。
【０１０３】続いて、チップ領域座標データ格納部２３
よりチップ領域座標データを読み込む（Ｓ１０１）。
【０１０４】次に、ステップＳ２０２で読み込んだ検査
工程に対応する判定ルールデータを判定ルールデータ格
納部２４の中から検索部５が検索して、メモリ６に読み
込む（Ｓ２０３）。
【０１０５】判定ルールデータは、上述の如く図４で示
されるものである。
【０１０６】次に、ステップＳ２０２で読み込んだ欠陥
座標（ｘ，ｙ）より欠陥存在領域を判定して、欠陥存在
領域に対応するクラス値Ｌをメモリ６に書き込む。
【０１０７】これは、欠陥の致命性判定のために、この
領域に対応するクラス値を参照して判定ルールデータを
切り変えるための前準備である。
【０１０８】欠陥存在領域の判定は、図３のデータで言
えば、領域Ｎｏ．毎に以下の（式７）を満たすか否かで
判定される。
【０１０９】
【数７】 Ｘ１ ＜ ｘ ＜Ｘ２， Ｙ１ ＜ ｙ ＜ Ｙ２ … （式７） チップ領域に対応するクラス値は、領域Ｎｏ順に上書き
していくことにする。このようにしておくと、上式を満
たす領域の内で、領域Ｎｏの大きな値のクラス値を欠陥
のクラス値としてメモリに書き込むことになる。
【０１１０】これらの前準備が終わった後に、欠陥の致
命性判定をおこなう（Ｓ２０７）。
【０１１１】すなわち、その欠陥Ｎｏ．Ｎの欠陥の領域
に対応するクラス値Ｌを読み込み、図４に示されるその
クラス値の属する欠陥サイズしきい値と測定値を比較し
て、判定することになる。欠陥サイズしきい値として
は、具体的には、長さ、面積、明るさがあり、判定は、
（式４）、（式５）、（式６）を用いてなされるのは上
述の通りである。
【０１１２】致命的な欠陥であると判定されたときに
は、欠陥Ｎｏ．Ｎの欠陥に対応して致命欠陥の分類番号
Ｆをメモリ６に書き込む（Ｓ２０８）。致命的な欠陥で
はないと判定されたときには、欠陥Ｎｏ．Ｎの欠陥に対
応して非致命欠陥の分類番号ＮＦをメモリ６に書き込む
（Ｓ２０９）。
【０１１３】さらに、Ｎ＝Ｎ＋１とし、カウンタをイン
クリメントする（Ｓ２１０）。そして、欠陥データがま
だあるときには（Ｓ２１１）、ステップＳ２０６に戻
り、ループを続ける。
【０１１４】欠陥データが無くなったときには（Ｓ２１
１）、ステップＳ２０８、Ｓ２０９でメモリ６に書き込
まれた致命欠陥の分類番号Ｆと非致命欠陥の分類番号Ｎ
ＦおよびステップＳ２０６でメモリ６に書き込まれたク
ラスＬをそれぞれの欠陥Ｎｏ．に対応して検査データ格
納手段に書き込む（Ｓ２１２）。
【０１１５】〔実施形態２〕以下、図９ないし図１１を
用いて本発明に係る第二の実施形態を説明する。第一の
実施形態では、半導体ウェハ上の欠陥を探すために、半
導体ウェハ上に取った座標を用いていた。本実施形態で
は、半導体ウェハ上の座標を画素上の座標に変換し、そ
の上で欠陥の検索とクラス値の割り当てをおこなおうと
するものである。
【０１１６】先ず、図９を用いて本実施形態に係る回路
パターン検査システムのシステム構成を第一の実施形態
と比較し異なる所を詳細に説明しよう。図９は、本発明
の第二の実施形態に係る回路パターン検査システムのシ
ステム構成図である。
【０１１７】本実施形態の回路パターン検査システム
は、第一の実施形態と比較してほとんど異なる所はない
が、解析システム１は、第一の実施形態の構成に加えて
チップ領域画像データ格納部２２を有している。
【０１１８】チップ領域画像データ格納部２２は、主制
御部１０の指示に従って入出力インタフェース７を介し
て、データの読み書きが可能になっている。
【０１１９】次に、図１０を用いて領域画像座標の各画
素にクラス値を付与する処理を説明しよう。図１０は、
領域画像座標の各画素にクラス値を付与する処理を示す
フローチャートである。
【０１２０】この処理は、本実施形態の致命性判定方法
における準備処理であるということができる。
【０１２１】最初に、カウンタの初期値を設定後（Ｓ１
００）、チップ領域座標データ格納部２３に格納されて
いるチップ領域の座標データを検索部５が検索し、メモ
リ６に読み込む（Ｓ１０１）。
【０１２２】次に、ステップＳ１０１で読み込んだチッ
プ領域座標データのうちで、領域Ｎｏ.ｎの領域のデー
タを領域画像データの座標（画素座標）に変換する（Ｓ
１０２）。
【０１２３】すなわち、図３に示されるチップ領域座標
データ各領域の左下座標（Ｘ１，Ｙ１）と右上座標（Ｘ
２，Ｙ２）を以下の（式８）により、画素座標に変換す
る。
【０１２４】
【数８】 ＩＸ１ ＝ Ｉｎｔ（Ｘ１／Ｐ） ＩＸ２ ＝ Ｉｎｔ（Ｘ２／Ｐ） ＩＹ１ ＝ Ｉｎｔ（Ｙ１／Ｐ） … （式８） ＩＹ２ ＝ Ｉｎｔ（Ｙ２／Ｐ） ここに、Ｐは予め設定した画素ピッチ、Ｉｎｔは小数点
以下の切り捨てをおこなう関数である。なお、ＸＹ方向
の画素は、同じ縮尺ピッチであることを仮定している。
【０１２５】次に、変換した画素座標（ＩＸ１，ＩＹ
１）と座標（ＩＸ２，ＩＹ２）で表される長方形の領域
内の各画素ＩＰ（Ｉ，Ｊ）にクラスＬのデータを書き込
む（Ｓ１０３）。
【０１２６】さらに、領域Ｎｏ．ｎをｎ＝ｎ＋１とし
て、カウンタをインクリメントし（Ｓ１０３）、チップ
領域座標データに領域Ｎｏ．ｎのデータがあるかを判定
する（Ｓ１０５）。データが無い場合には書き込み終了
として、ループを脱出し、未だにある場合には、ステッ
プＳ１０２に戻って、ループを続行する。
【０１２７】上記ステップＳ１０２〜Ｓ１０４は演算部
９がおこない、ステップＳ１０５の判定は主制御部１０
がおこなう。主制御部１０が書き込み終了と判断した場
合には、メモリ６に記憶された領域画像データＩＰ
（Ｉ，Ｊ）をデータ入出力部４および入出力インタフェ
ース７を介して、チップ領域画像データ格納部２２に格
納する。
【０１２８】なお、チップ領域画像データ格納部２２へ
の書き込み時はチップ領域画像データを圧縮して書き込
み、読み出し時に再び解凍するといった処理により、チ
ップ領域画像データ格納部２２の記憶容量を節約しても
良い。
【０１２９】次に、図１１を用いて本実施形態に係る回
路パターン検査における欠陥致命性判定方法について説
明する。図１１は、本発明の第二の実施形態に係る回路
パターン検査における欠陥致命性判定方法を示すフロー
チャートである。
【０１３０】以下、第一の実施形態と異なる所を中心と
して図１１のフローチャートを追いながら説明しよう。
【０１３１】先ず、チップ領域画像データ格納部２２に
格納されている領域画像データを検索部５が検索し、メ
モリ６に読み込む（Ｓ２０１）。このデータは、先に説
明したように画素座標にクラス値が割り当てられている
ものである。
【０１３２】次に、検査データ格納部２１に格納されて
いる検査工程、欠陥座標、欠陥の大きさ等の検査データ
を検索部５が検索し、メモリ６に読み込む（Ｓ２０
２）。
【０１３３】さらに、ステップＳ２０２で読み込んだ検
査工程に対応する判定ルールデータを判定ルールデータ
格納部２４の中から検索部５が検索し、メモリ６に読み
込む（Ｓ２０３）。判定ルールデータは、図４に示した
ようにクラス値Ｌに対応した欠陥サイズしきい値ＲL，
ＲS，ＲBが書き込まれている。
【０１３４】次に、欠陥Ｎｏ．Ｎのカウンタの初期設定
としてＮ＝１とする（Ｓ２０４）。
【０１３５】そして、欠陥Ｎｏ．Ｎの欠陥座標（ｘ，
ｙ）を以下の（式９）により画素座標（ＫＸ、ＫＹ）に
変換する（Ｓ２０４）。
【０１３６】
【数９】 ＫＸ ＝ Ｉｎｔ（ｘ／Ｐ） ＫＹ ＝ Ｉｎｔ（ｙ／Ｐ） … （式９） ここに、Ｐは予め設定した画素ピッチであり、（式８）
と同一の値である。
【０１３７】さらに、ステップＳ２０１で読み込んだ領
域画像データの画素座標（ＫＸ，ＫＹ）の値に対応する
ＩＰ（ＫＸ，ＫＹ）、すなわちその場所に対応するクラ
ス値Ｌをメモリ６に読み込む（Ｓ２０６）。
【０１３８】次に、既に説明した判定条件（式４）、
（式５）、（式６）などより欠陥Ｎｏ．Ｎの欠陥サイズ
（ＳL，ＳS，ＳB）とクラス値Ｌに対応した欠陥サイズ
しきい値（ＲL，ＲS，ＲB）から致命性判定をおこなう
（Ｓ２０７） その欠陥が致命的であると判定された場合には、その欠
陥Ｎｏ．Ｎの欠陥に対応して致命欠陥の分類番号Ｆをメ
モリ６に書き込む（Ｓ２０８）。その欠陥が致命的では
ないと判定された場合には、その欠陥Ｎｏ．Ｎの欠陥に
対応して非致命欠陥の分類番号ＮＦをメモリ６に書き込
む（Ｓ２０９）。
【０１３９】次に、Ｎ＝Ｎ＋１とし欠陥Ｎｏ．Ｎのカウ
ンタをインクリメントする（Ｓ２１０）。
【０１４０】そして、検査データにさらに調べる欠陥が
残っているか否かを判定して（Ｓ２１１）、残っている
場合にはステップＳ２０５に戻り、ループを続ける。調
べる欠陥が残っていない場合には、処理が終了する。そ
のとき、最後にステップＳ２０８、Ｓ２０９でメモリ６
に書き込まれた致命欠陥の分類番号Ｆと非致命欠陥の分
類番号ＮＦおよびステップＳ２０６でメモリ６に書き込
まれたクラス値Ｌをそれぞれの欠陥Ｎｏに対応して検査
データ格納部２２に書き込む（Ｓ２１２）。
【０１４１】本実施形態のように予め画像データにクラ
ス値を割り当て、それを利用するようにするば、高速に
その欠陥の存在領域に対応するクラス値を求めることが
できるという長所がある。
【０１４２】〔実施形態３〕次に、図１２ないし図１８
を用いて本発明に係る第三の実施形態を説明する。先
ず、図１２を用いて本発明のレビュー対象とする欠陥選
択機能を有する回路パターンの検査システムの構成につ
いて説明する。図１２は、本発明のレビュー対象とする
欠陥選択機能を有する回路パターンの検査システムのシ
ステム構成図である。
【０１４３】本実施形態に係るレビュー対象とする欠陥
選択機能を有する回路パターン検査システムは、解析シ
ステム２と、検査装置ＷＩと、レビューステーションＲ
Ｓとからなり、それらがネットワークＮｔを介して接続
され、コマンドやデータのやり取りができるようになっ
ている。
【０１４４】レビューステーションＲＳは、断線、ショ
ート、異物などをの欠陥を金属顕微鏡、走査電子顕微鏡
などの拡大画像を見て欠陥の分類をおこなう装置であ
る。
【０１４５】検査装置WＩは、半導体ウェハＷを検査す
るための装置である。半導体ウェハWは、成膜装置、露
光装置、エッチング装置と処理される。ここで、例え
ば、エッチング終了時点の半導体ウェハWを検査すると
すると、検査終了後、半導体ウェハＷは、レビューステ
ーションＲＳに送られ、レビューされ、欠陥の分類、解
析がなされる。そして、それが終了後は、再び成膜装置
から始まる処理過程に戻される。
【０１４６】検査装置ＷＩから出力される欠陥の座標、
大きさのデータは、解析システム２に設けられた検査デ
ータ格納部２１に格納される。また、レビューステーシ
ョンＲＳは、レビュー対象データ格納部２５からレビュ
ーすべき欠陥の座標データを読み込み欠陥位置へステー
ジを移動させる。
【０１４７】一方解析システム２は、第二の実施形態の
構成と類似しているが、それに加えてレビュー対象格納
部２５を有している。
【０１４８】また、通信機能としては、検査装置ＷＩと
通信する機能はもちろん、これに加えてレビューステー
ションＲＳと通信し、コマンドやデータをやり取りする
機能も有していて、レビュー対象データのやり取りをす
る。
【０１４９】また、本実施形態の解析システムは、単な
る回路パターンを検査するだけはなく、レビュー対象を
選択する機能を有しているために、これを実行するため
のプログラムもプログラム記憶部８に保持している。
【０１５０】次に、図１３を用いて本発明の回路パター
ン検査におけるレビュー対象とする欠陥選択方法につい
て説明する。図１３は、レビュー対象とする欠陥選択方
法の処理手順を示すフローチャートである。ここでは、
図１３を追いながら、レビュー対象を選択する原理につ
いても説明する。
【０１５１】なお、ここでは説明を簡単にするため、欠
陥サイズとして長さをとり、欠陥サイズ値をＳL、欠陥
サイズしきい値ＲLであらわすが、同様の手法は、欠陥
サイズとして面積や暗視野検出における明るさを採って
も良い。
【０１５２】さて、このレビュー対象とする欠陥を選択
する処理に先立って、実施形態１と実施形態２で説明し
た欠陥の致命性判定処理がおこなわれて、欠陥の分類番
号およびクラス値Ｌが解析され、検査データに書き込ま
れているものとする。
【０１５３】先ず、レビューする検査工程およびレビュ
ー対象欠陥選択個数Ｎｍａｘを表示部１１より入力し、
データ入出力部４を介して転送し、メモリ６に記憶する
（Ｓ３０１）。ここで、レビュー対象欠陥選択個数Ｎｍ
ａｘとは、この数を超えたときには、もうレビューをお
こなわないとする上限の数である。
【０１５４】次に、ステップＳ３０１で記憶した検査工
程を基に、検査データ格納部２１に格納されているその
検査工程の欠陥座標・欠陥サイズ・クラス値Ｌを検索部
５が検索して、メモリ６に読み込む（Ｓ３０２）。
【０１５５】次に、判定ルールデータを、判定ルール格
納部２４から、メモリ６に読み込む（Ｓ３０３）。
【０１５６】さらに、欠陥毎に欠陥サイズＳLとクラス
値Ｌに対応した欠陥サイズしきい値ＲLの比ＳL／ＲLを
取る。一般には、この比が大きい欠陥が重大な欠陥、す
なわち、レビューの必要性の大きい欠陥であると考えら
れる。したがって、この比Ｓ L／ＲLを大きい順にソート
する（Ｓ３０４）。
【０１５７】次に、ステップＳ３０４の処理で昇順に並
べられた列の上からＮｍａｘ個の欠陥を選択して（Ｓ３
０５）、それをレビュー対象データとするために、レビ
ュー対象データ格納部２５に書き込む（Ｓ３０６）。
【０１５８】ここでは、最初にレビュー対象データとす
る上限の個数を定めておいたが、比ＳL／ＲLが一定の値
以上であるときに、それらは重大な欠陥であるとしてレ
ビュー対処として選択しても良い。また、ステップＳ３
０１でレビュー選択で優先するクラスの順番を入力し
て、ステップＳ３０４で優先するクラスの順番に欠陥を
並び替えても良い。
【０１５９】この原理によって、レビュー作業者が優先
してレビューするべきチップ領域の欠陥を選択し、優先
度を勘案してレビュー対象とすることが可能になる。
【０１６０】また、ステップＳ３０１でウェハ内チップ
当たりの最大レビュー選択数Ｉｃｍａｘを入力し、ステ
ップＳ３０５での欠陥選択時にチップ当たりの選択数が
Ｉｃｍａｘを越える場合には、Ｉｃｍａｘを越える欠陥
をレビュー対象として選択しないようにする処理を加え
ても良い。
【０１６１】このようにして、チップあたりのレビュー
数の上限を設けることにより、同一チップに欠陥が集中
する場合も、ウェハ全体から適切にレビュー対象欠陥を
選択することが可能になる。
【０１６２】以上が本発明の回路パターン検査における
レビュー対象とする欠陥選択方法の原理と処理手順であ
るが、次に、本発明のさらなる改良点について説明す
る。
【０１６３】先ず、図１４および図１５を用いて工程毎
に出てくる欠陥を考慮して適切なレビュー選択をおこな
う方法について説明する。図１４は、工程毎のレビュー
対象欠陥数の推移を示す棒グラフである。図１５は、欠
陥の原因となる工程の特定の仕方の一例を示す模式図で
ある。
【０１６４】一般に、半導体装置は、各工程で成膜、露
光、エッチングを繰り返すことにより製造され、検査も
各工程で行われる。
【０１６５】ここで、工程と発生するレビュー対象とす
る欠陥数の因果関係とについて考察する。仮に、工程
Ａ、工程Ｂ、工程Ｃがこの順におこなわれるとする。そ
のときに、工程別に検出されるレビュー対象とする欠陥
数は、図１４に示されるようになる。すなわち、後の工
程に行くほど前の工程で発生した欠陥が累積されて検出
することになる。したがって、後の工程後におこなわれ
るレビュー対象の欠陥において、前の工程が原因で発生
した欠陥を考慮していては非効率である。したがって、
レビュー対象の選択においては、その工程でのみ発生し
た欠陥を見つけ出してレビュー対象とすることが重要で
ある。
【０１６６】したがって、本発明では、工程毎に発生す
る欠陥を区分して以下の様に処理することした。
【０１６７】図１５は、半導体ウェハＷにおける発生す
る欠陥の座標を工程毎に模式的にプロットしている。前
の工程で発生する欠陥の座標データ２１２は、□と△
で、その後の工程で発生する座標は、×で表している。
現在の工程で発生する座標データ２１１は、これらの両
方の座標データの両方が検出されることになる。
【０１６８】したがって、現在の工程の欠陥の座標デー
タ２１１と前の工程の欠陥の座標データ２１２の座標系
の位置合わせをおこない、一致するか、または予め設定
した許容値より近い位置にある現在の工程の欠陥の座標
データを取り除いて、現在の工程で新たに見つかった欠
陥の座標データ２１３をレビュー対象とする欠陥データ
として、レビュー対象データ格納部２５に格納するよう
にする。
【０１６９】このようにすれば、現在の工程で発生する
欠陥のみをレビュー対象として選択することができるの
で、前の工程で既にレビューした欠陥を再びレビューす
るような無駄をなくすことができる。
【０１７０】次に、図１６ないし図１８を用いて欠陥の
発生形態と工程との関係を考慮したレビュー対象欠陥選
択方法について説明する。図１６は、クラスタ内からレ
ビュー対象を選択する様子を示す模式図である。図１７
は、従来技術において、クラスタ欠陥の原因となる工程
を特定するための問題点を指摘するための図である。
【０１７１】図１８は、工程別に発生するクラスタを示
した模式図である。
【０１７２】検査装置ＷＩが検出する半導体ウェハＷに
例えば、キズ等の大きな欠陥があった場合には、多数の
欠陥の集まり、すなわち密集欠陥（「クラスタ」とも言
う）として検出される。この密集欠陥は、半導体ウェハ
Ｗ上にランダムに現れるランダム欠陥と対比されるもの
である。
【０１７３】密集欠陥をレビューする際に、従来のやり
方では、検査データ格納部２１の中で個々の欠陥として
登録されているため、それが生ずる原因が一つのもので
あっても大きな欠陥を構成する個々の欠陥を１つ１つレ
ビューしなければならないので非効率であった。
【０１７４】そこで、本発明ではこの密集欠陥がある場
合に以下の様にして欠陥のレビュー対象の分類を合理的
におこなうものである。
【０１７５】図１６に示されるように、座標の近いデー
タをある基準でクラスタに分類する。図では、密集欠陥
が二つあり、クラスタ分類番号１とクラスタ分類番号２
に分類されていて、その他の欠陥、すなわちランダム欠
陥のクラスタ分類番号は、０であるとする。
【０１７６】このときに、同一のクラスタのなかの欠陥
をすべてレビューするのではなく、その中のいくつかを
レビュー対象とする。ここで、欠陥Ｃをレビュー対象と
して選択して、レビューの結果付与されるレビュー分類
番号が１００であるとする。レビュー分類番号とは、レ
ビューの結果（例えば、欠陥が断線である、ショートし
ている、異物が存在するなど）を分類するためのコード
である。
【０１７７】そして、同じクラスタ分類番号を持つ欠陥
は、改めてレビューをおこなうことなく、Ｃと同じレビ
ュー分類番号を付与する。この例では、欠陥Ａと欠陥Ｂ
が欠陥Ｃと同じレビュー分類番号１００を付与されてい
る。
【０１７８】もし、同一のクラスタに属する欠陥を複数
レビューして違うレビュー分類番号を得たときには、見
出されるレビュー分類番号の多いものを選んで、そのク
ラスタに属する欠陥に付与するレビュー分類番号とする
などの規則を定めておけば良い。
【０１７９】このようにすれば、キズ等の大きな欠陥で
あるクラスタがあった場合も、それを構成する数欠陥の
レビューを行うだけで、クラスタ全体のレビュー分類番
号を割り当てることが可能になる。
【０１８０】なお、上記のクラスタでは距離の近い密集
欠陥を１つのグループとしたが、検査装置で検出した欠
陥の大きさ、明るさ、色、形状といった欠陥の物理的特
徴を検査データ格納部２１に取り込み、これらを元にグ
ループ分けをおこなっても良い。これにより、密集欠陥
以外にも、同一の物理的特徴をもつ欠陥をグループ化す
ることで、上記と同様の処理により、グループ内の数欠
陥をレビューをおこなうだけで、グループ全体のレビュ
ー分類番号を割り当てることができる。
【０１８１】次に、図１７および図１８を用いて工程別
に発生するクラスタが重複する場合のレビュー方法につ
いて説明しよう。
【０１８２】ここで、工程Ａが前の工程であり、工程Ｂ
が前の工程であると仮定する。
【０１８３】半導体ウェハ上の欠陥は、前の工程が引き
金になり、後の工程に影響することが多い。このときに
は、欠陥が拡散するときには、図１８（ａ）に示すよう
に工程Ｂのクラスタ２１６が工程Ａのクラスタを含む形
態になる。
【０１８４】また、図１８（ａ）に示すように包含関係
にならずとも、工程Ａの欠陥が原因で工程Ｂに欠陥が発
生した場合には、図１８（ｂ）に示すように一部一致す
ることもある。さらに、検査装置ＷＩの検出感度が工程
間で異なる場合、例えば、前の工程Ａでの検出感度が後
の工程Ｂの検出感度よりも低い場合、工程Ａで既に発生
していた欠陥が後の工程Ｂで初めて検出される場合もあ
る。
【０１８５】このような場合に、図１５に示すように形
式的に座標の引き算をしても正しいレビュー分類がおこ
なえるとは言い難い。すなわち、図１８（ａ）の形態で
は、図１７に示すように現在の工程Ｂのクラスタ２１６
から前の工程Ａのクラスタを引くと、ドーナツ型の形状
が残るがこれを現在の工程から生じた欠陥であるとする
と事実に反することになる。
【０１８６】そこで、このように工程間でまたがってク
ラスタが検出する場合には、前の工程で発生した欠陥で
あると仮定し、そこで得られたレビュー分類番号を両方
のクラスタに属する欠陥に対して付与することにする。
このようにすれば、工程毎に発生するクラスタを別々に
レビューすることがなくなり、かつ、工程毎の検査装置
の感度の差を吸収でき、欠陥の発生原因に即したレビュ
ーがおこなえるので、レビューの品質を維持しつつ、レ
ビュー能率向上を図ることができる。
【０１８７】実際のやり方としては、工程Ａと工程Ｂの
クラスタに含まれる個々の欠陥の座標から、クラスタの
存在領域を、例えば、クラスタ内欠陥座標の最大値最小
値（すなわち、クラスタを面として捉える）として表
し、工程Ａのクラスタの存在領域が工程Ｂのクラスタ内
の欠陥の存在領域と一致する部分がある場合には、工程
Ｂのクラスタに含まれる全ての欠陥に対して、工程Ａの
クラスタに含まれる欠陥と同じレビュー分類番号を与え
る処理を加えるようにすれば良い。
【０１８８】または、ウェハ全体を数百μｍ程度のブロ
ックに分割して、ブロックに番地を割り振り、クラスタ
内の欠陥の存在するブロックを番地として表し、工程Ａ
のクラスタの存在領域が工程Ｂのクラスタ内欠陥の存在
領域と一致するブロックがある場合は、工程Ｂのクラス
タに含まれる全ての欠陥に対して、工程Ａのクラスタに
含まれる欠陥と同じレビュー分類番号を与える処理を加
えても良い。
【０１８９】
【発明の効果】本発明によれば、半導体ウェハなどの基
板上に形成される回路パターンを検査する場合に、レビ
ューをしなくてもその欠陥の致命性を自動的に判定し
て、検査の効率を向上させ得る欠陥致命性判定方法、お
よびそれを実現するための検査システムを提供すること
ができる。
【０１９０】また、本発明によれば、回路パターンの検
査におけるレビューを効率的におこなうため、検査自体
の品質を維持しながら、レビューする欠陥を自動的に選
択し得る方法とそれを実現するための検査システムを提
供することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態に係る回路パターン検
査システムのシステム構成図である。
【図２】半導体素子回路の構造を示すチップレイアウト
図である。
【図３】領域別にＸ−Ｙ座標とクラス値を示した表であ
る。
【図４】クラス値毎の判定ルールを示す表である。
【図５】検査装置における欠陥の測定原理を示す模式図
である。
【図６】暗視野検出の原理を示す模式図である。
【図７】暗視野検出における欠陥の出力である明度の分
布を示す図である。
【図８】本発明の第一の実施形態に係る回路パターン検
査における欠陥致命性判定方法を示すフローチャートで
ある。
【図９】本発明の第二の実施形態に係る回路パターン検
査システムのシステム構成図である。
【図１０】領域画像座標の各画素にクラス値を付与する
処理を示すフローチャートである。
【図１１】本発明の第二の実施形態に係る回路パターン
検査における欠陥致命性判定方法を示すフローチャート
である。
【図１２】本発明のレビュー対象とする欠陥選択機能を
有する回路パターンの検査システムのシステム構成図で
ある。
【図１３】レビュー対象とする欠陥選択方法の処理手順
を示すフローチャートである。
【図１４】工程毎のレビュー対象欠陥数の推移を示す棒
グラフである。
【図１５】欠陥の原因となる工程の特定の仕方の一例を
示す模式図である。
【図１６】クラスタ内からレビュー対象を選択する様子
を示す模式図である。
【図１７】従来技術において、クラスタ欠陥の原因とな
る工程を特定するための問題点を指摘するための図であ
る。
【図１８】工程別に発生するクラスタを示した模式図で
ある。
【図１９】総欠陥数と歩留まりの関係をプロットしたグ
ラフと検査ウェハの毎に時系列的に出てくる総欠陥数を
プロットしたグラフである。
【図２０】致命的と判定された欠陥数と歩留まりの関係
をプロットしたグラフと検査ウェハの毎に時系列的に出
てくる致命的と判定された欠陥数をプロットしたグラフ
（致命性欠陥数管理図）である。
【符号の説明】
１…欠陥致命性判定装置 ２…解析システム ２１…検査データ格納手段 ２２…チップ領域画像データ格納手段 ２３…チップ領域座標データ格納手段 ２４…判定ルール格納手段 ２５…レビュー対象データ格納手段 ３…通信制御部 ４…データ入出力部 ５…検索部 ６…メモリ ７…入出力インタフェース ８…プログラム記憶部 ９…演算部 １０…主制御部 １１…表示部 Ｎｔ…ネットワーク ＷＩ…検査装置 ＲＳ…レビューステーション ２１１…当該工程欠陥のマップ ２１２…前工程欠陥のマップ ２１３…前工程欠陥削除後のマップ ２１４…前工程欠陥削除後でクラスタを含む欠陥のマッ
プ ２１５…クラスタ分類後クラスタ内レビュー対象欠陥を
示すマップ ２１６…工程Ｂ（当該工程）のクラスタを示すマップ ２１７…工程Ａ（前工程）のクラスタを示すマップ ２１８…前工程削除後のクラスタを示すマップ

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成される回路パターン検査に
    おける欠陥致命性判定方法において、 その回路パターンは、特性の異なるいくつかの領域に区
    分されていて、 回路パターンの領域座標データと、回路パターンの領域
    の致命性を判定するためのデータとを保持し、 検査段階で、検出された欠陥の座標データと、その欠陥
    の大きさを得ることができるときに、（１）前記回路パ
    ターンの領域座標データを読み込むステップ、（２）前
    記回路パターンの領域の致命性を判定するためのデータ
    を読み込むステップ、（３）検出された回路パターンの
    欠陥の座標データと、その欠陥の大きさを読み込むステ
    ップ、（４）前記検出された回路パターンの欠陥の座標
    データから、その欠陥がどの領域に属するかを識別する
    ステップ、（５）前記検出された欠陥の大きさと、前記
    欠陥の属する回路パターンの領域の致命性を判定するた
    めのデータとを比較して、その欠陥の致命性を判定する
    ステップを有し、 前記（１）ないし（３）のステップの後、前記（４）の
    ステップを実行し、 しかる後に（５）のステップを実行することを特徴とす
    る基板上に形成される回路パターン検査における欠陥致
    命性判定方法。
  2. 【請求項２】 前記欠陥の大きさが、前記領域に関する
    長さデータ、前記領域に関する面積データ、欠陥検出の
    際の指標にされる明るさデータであることを特徴とする
    請求項１記載の基板上に形成される回路パターン検査に
    おける欠陥致命性判定方法。
  3. 【請求項３】 前記回路パターンの領域の致命性を判定
    するためのデータが、前記領域のパターン幅またはパタ
    ーン間隔にすることを特徴する請求項１記載の基板上に
    形成される回路パターン検査における欠陥致命性判定方
    法。
  4. 【請求項４】 回路パターンの領域座標データと、表示
    するための画素座標を対応させ、 各領域にはその特性に応じた固有のクラス値を付与する
    場合において、 前記（４）のステップが、（４ａ）予め、画素座標を表
    す配列にクラス値を書き込むステップ、（４ｂ）検出さ
    れた欠陥の座標データに対応する画素座標を求めるステ
    ップ、（４ｃ）その画素座標から属する領域を判定する
    ステップとからなることを特徴とする請求項１ないし請
    求項３記載のいずれかの基板上に形成される回路パター
    ン検査における欠陥致命性判定方法。
  5. 【請求項５】 基板上に形成される回路パターン検査で
    検出される欠陥のレビュー対象を選択する欠陥選択方法
    において、 その回路パターンは、特性の異なるいくつかの領域に区
    分されていて、 回路パターンの領域座標データと、回路パターンの領域
    の致命性を判定するためのデータとを保持し、 検査段階で、検出された欠陥の座標データと、その欠陥
    の大きさを得ることができるときに、（１１）前記回路
    パターンの領域座標データを読み込むステップ、（１
    ２）前記回路パターンの領域の致命性を判定するための
    データを読み込むステップ、（１３）検出された回路パ
    ターンの欠陥の座標データと、その欠陥の大きさを読み
    込むステップ、（１４）前記検出された回路パターンの
    欠陥の座標データから、その欠陥がどの領域に属するか
    を識別するステップ、（１５）前記欠陥の属する回路パ
    ターンの領域の致命性を判定するためのデータに対する
    前記検出された欠陥の大きさとの比を取るステップを有
    し、 前記（１１）ないし（１３）のステップの後、前記（１
    ４）のステップを実行し、 しかる後に（１５）のステップを実行して、その比を欠
    陥の重大性を表す指標としてレビュー対象を選択するこ
    とを特徴とする基板上に形成される回路パターン検査で
    検出される欠陥のレビュー対象を選択する欠陥選択方
    法。
  6. 【請求項６】 前記レビュー対象として選択される欠陥
    は、前記（１５）で求められる比の大きいもの順に、一
    定の数だけのものとすることを特徴とする請求項５記載
    の基板上に形成される回路パターン検査で検出される欠
    陥のレビュー対象を選択する欠陥選択方法。
  7. 【請求項７】 前記レビュー対象として選択される欠陥
    は、前記（１５）で求められる比が、一定の値以上のも
    のとすることを特徴とする請求項５記載の基板上に形成
    される回路パターン検査で検出される欠陥のレビュー対
    象を選択する欠陥選択方法。
  8. 【請求項８】 前記欠陥の大きさが、前記領域に関する
    長さデータ、前記領域に関する面積データ、欠陥検出の
    際の指標にされる明るさデータであることを特徴とする
    請求項５ないし請求項７記載のいずれかの基板上に形成
    される回路パターン検査で検出される欠陥のレビュー対
    象を選択する欠陥選択方法。
  9. 【請求項９】 前記回路パターンの領域の致命性を判定
    するためのデータが、前記領域のパターン幅またはパタ
    ーン間隔にすることを特徴する請求項５記載の基板上に
    形成される回路パターン検査で検出される欠陥のレビュ
    ー対象を選択する欠陥選択方法。
  10. 【請求項１０】 回路パターンの領域座標データと、表
    示するための画素座標を対応させ、 各領域にはその特性に応じた固有のクラス値を付与する
    場合において、 前記（１４）のステップが、（１４ａ）予め、画素座標
    を表す配列にクラス値を書き込むステップ、（１４ｂ）
    検出された欠陥の座標データに対応する画素座標を求め
    るステップ、（１４ｃ）その画素座標から属する領域を
    判定するステップとからなることを特徴とする請求項５
    ないし請求項９記載のいずれかの基板上に形成される回
    路パターン検査で検出される欠陥のレビュー対象を選択
    する欠陥選択方法。
  11. 【請求項１１】 工程毎にレビュー対象とする欠陥を選
    択する場合において、 現在レビューしようとしている工程より前の工程での欠
    陥として検出された欠陥の座標データと、現在レビュー
    しようとしている当該工程での欠陥として検出された欠
    陥の座標データとを比較するステップを有し、 一致しない座標を有する欠陥のみを当該レビューしよう
    とする工程でのレビュー対象の候補となる欠陥とするこ
    とを特徴とする請求項５ないし請求項１０記載のいずれ
    かの基板上に形成される回路パターン検査で検出される
    欠陥のレビュー対象を選択する欠陥選択方法。
  12. 【請求項１２】 回路パターン上に使用ずる欠陥をその
    発生形態から、密集した形態を有する密集欠陥と、ラン
    ダムに発生するランダム欠陥とに分類するステップを有
    し、 レビュー対象の選択にあたっては別の取り扱いをするこ
    とを特徴とする請求項５ないし請求項１１記載のいずれ
    かの基板上に形成される回路パターン検査で検出される
    欠陥のレビュー対象を選択する欠陥選択方法。
  13. 【請求項１３】 前記密集欠陥に属する欠陥をレビュー
    対象として選択し、 そのレビュー結果を、その密集欠陥に属するすべての欠
    陥のレビュー結果と仮定して密集欠陥に対するレビュー
    を簡略化することを特徴とする請求項１２記載の基板上
    に形成される回路パターン検査で検出される欠陥のレビ
    ュー対象を選択する欠陥選択方法。
  14. 【請求項１４】 工程毎にレビュー対象とする欠陥を選
    択する場合において、 製造工程において前の工程で検出された密集欠陥と、後
    の工程で検出された密集欠陥が、重複部分を有するとき
    に、 レビュー対象として、両方の密集欠陥を前の工程で検出
    された密集欠陥として取り扱うことを特徴とする請求項
    １２記載の基板上に形成される回路パターン検査で検出
    される欠陥のレビュー対象を選択する欠陥選択方法。
  15. 【請求項１５】 基板上に形成される回路パターン検査
    における欠陥致命性判定システムにおいて、 その回路パターンは、特性の異なるいくつかの領域に区
    分されているときに、 このシステムは、 検出された欠陥の座標データと、その欠陥の大きさを得
    る検査装置と、 データを分析し、致命性を判定する解析システムとから
    構成され、 この解析システムは、 制御部と、データを一時的に保持するメモリと、データ
    を恒久的に格納する格納部と、演算部と、入出力インタ
    ーフェイスとを備え、 前記回路パターンの領域座標データを格納する手段と、 前記回路パターンの領域の致命性を判定するためのデー
    タを格納する手段と、 検出された回路パターンの欠陥の座標データと、その欠
    陥の大きさを格納する手段と、 前記検出された回路パターンの欠陥の座標データから、
    その欠陥がどの領域に属するかを識別する手段と、 前記検出された欠陥の大きさと、前記欠陥の属する回路
    パターンの領域の致命性を判定するためのデータとを比
    較して、その欠陥の致命性を判定する手段を有すること
    を特徴とする基板上に形成される回路パターン検査にお
    ける欠陥致命性判定システム。
  16. 【請求項１６】 前記欠陥の大きさが、前記領域に関す
    る長さデータ、前記領域に関する面積データ、欠陥検出
    の際の指標にされる明るさデータであることを特徴とす
    る請求項１５記載の基板上に形成される回路パターン検
    査における欠陥致命性判定システム。
  17. 【請求項１７】 前記回路パターンの領域の致命性を判
    定するためのデータが、前記領域のパターン幅またはパ
    ターン間隔にすることを特徴する請求項１５記載の基板
    上に形成される回路パターン検査における欠陥致命性判
    定システム。
  18. 【請求項１８】 前記検査装置と、前記解析システムが
    ネットワークで接続され、データやコマンドのやり取り
    をおこなえることを特徴とする請求項１５ないし請求項
    １７記載のいずれかの基板上に形成される回路パターン
    検査における欠陥致命性判定システム。
  19. 【請求項１９】 回路パターンの領域座標データと、表
    示するための画素座標を対応させ、 各領域にはその特性に応じた固有のクラス値を付与する
    場合において、 前記解析システムは、さらに、画素座標格納部を備え、 画素座標を表す配列にクラス値を書き込む手段と、 検出された欠陥の座標データに対応する画素座標を求め
    る手段と、 その画素座標から属する領域を判定する手段を有するこ
    とを特徴とする請求項１５ないし請求項１８記載のいず
    れかの基板上に形成される回路パターン検査における欠
    陥致命性判定システム。
  20. 【請求項２０】 基板上に形成される回路パターン検査
    で検出される欠陥のレビュー対象を選択する欠陥選択シ
    ステムにおいて、 このシステムは、 検出された欠陥の座標データと、その欠陥の大きさを得
    る検査装置と、 データを分析し、レビュー対象を選択する解析システム
    とから構成され、 この解析システムは、 制御部と、データを一時的に保持するメモリと、データ
    を恒久的に格納する格納部と、演算部と、入出力インタ
    ーフェイスとを備え、 前記回路パターンの領域座標データを格納する手段と、 前記回路パターンの領域の致命性を判定するためのデー
    タを格納する手段と、 検出された回路パターンの欠陥の座標データと、その欠
    陥の大きさを格納する手段と、 前記検出された回路パターンの欠陥の座標データから、
    その欠陥がどの領域に属するかを識別する手段と、 前記欠陥の属する回路パターンの領域の致命性を判定す
    るためのデータに対する前記検出された欠陥の大きさと
    の比を取る手段を有し、 その比を欠陥の重大性を表す指標としてレビュー対象を
    選択することを特徴とする基板上に形成される回路パタ
    ーン検査で検出される欠陥のレビュー対象を選択する欠
    陥選択システム。
  21. 【請求項２１】 前記レビュー対象として選択される欠
    陥は、前記比を取る手段で求められる比の大きいもの順
    に、一定の数だけのものとすることを特徴とする請求項
    ２０記載の基板上に形成される回路パターン検査で検出
    される欠陥のレビュー対象を選択する欠陥選択システ
    ム。
  22. 【請求項２２】 前記レビュー対象として選択される欠
    陥は、前記比を取る手段で求められる比が、一定の値以
    上のものとすることを特徴とする請求項２０記載の基板
    上に形成される回路パターン検査で検出される欠陥のレ
    ビュー対象を選択する欠陥選択システム。
  23. 【請求項２３】 前記欠陥の大きさが、前記領域に関す
    る長さデータ、前記領域に関する面積データ、欠陥検出
    の際の指標にされる明るさデータであることを特徴とす
    る請求項２０ないし請求項２２記載の基板上に形成され
    る回路パターン検査で検出される欠陥のレビュー対象を
    選択する欠陥選択システム。
  24. 【請求項２４】 前記回路パターンの領域の致命性を判
    定するためのデータが、前記領域のパターン幅またはパ
    ターン間隔にすることを特徴する請求項２０記載の基板
    上に形成される回路パターン検査で検出される欠陥のレ
    ビュー対象を選択する欠陥選択システム。
  25. 【請求項２５】 このシステムは、 さらに、レビューをおこなうためのレビューステーショ
    ンを有し、 このレビューステーションと、前記検査装置と、前記解
    析システムとの三者がネットワークで接続され、 互いにデータとコマンドをやり取りできることを特徴と
    する請求項２０ないし請求項２４記載のいずれかの基板
    上に形成される回路パターン検査で検出される欠陥のレ
    ビュー対象を選択する欠陥選択システム。
  26. 【請求項２６】 前記解析システムは、さらに、画素座
    標格納部を備え、 画素座標を表す配列にクラス値を書き込む手段と、 検出された欠陥の座標データに対応する画素座標を求め
    る手段と、 その画素座標から属する領域を判定する手段を有するこ
    とを特徴とする請求項２０ないし請求項２５記載のいず
    れかの基板上に形成される回路パターン検査で検出され
    る欠陥のレビュー対象を選択する欠陥選択システム。
  27. 【請求項２７】 工程毎にレビュー対象とする欠陥を選
    択する場合において、 現在レビューしようとしている工程より前の工程での欠
    陥として検出された欠陥の座標データと、現在レビュー
    しようとしている当該工程での欠陥として検出された欠
    陥の座標データとを比較する手段を有し、 一致しない座標を有する欠陥のみを当該レビューしよう
    とする工程でのレビュー対象の候補となる欠陥とするこ
    とを特徴とする請求項２０ないし請求項２６記載のいず
    れかの基板上に形成される回路パターン検査で検出され
    る欠陥のレビュー対象を選択する欠陥選択システム。
  28. 【請求項２８】 回路パターン上に使用ずる欠陥をその
    発生形態から、密集した形態を有する密集欠陥と、ラン
    ダムに発生するランダム欠陥とに分類する手段を有し、 レビュー対象の選択にあたっては別の取り扱いをするこ
    とを特徴とする請求項２０ないし請求項２７記載のいず
    れかの基板上に形成される回路パターン検査で検出され
    る欠陥のレビュー対象を選択する欠陥選択システム。
  29. 【請求項２９】 前記密集欠陥に属する欠陥をレビュー
    対象として選択し、 そのレビュー結果を、その密集欠陥に属するすべての欠
    陥のレビュー結果と仮定して密集欠陥に対するレビュー
    を簡略化することを特徴とする請求項２８記載の基板上
    に形成される回路パターン検査で検出される欠陥のレビ
    ュー対象を選択する欠陥選択システム。
  30. 【請求項３０】 工程毎にレビュー対象とする欠陥を選
    択する場合において、 製造工程において前の工程で検出された密集欠陥と、後
    の工程で検出された密集欠陥が、重複部分を有するとき
    に、 レビュー対象として、両方の密集欠陥を前の工程で検出
    された密集欠陥として取り扱うことを特徴とする請求項
    ２８記載の基板上に形成される回路パターン検査で検出
    される欠陥のレビュー対象を選択する欠陥選択システ
    ム。
JP10010456A 1998-01-22 1998-01-22 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム Pending JPH11214462A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10010456A JPH11214462A (ja) 1998-01-22 1998-01-22 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム
US09/225,513 US6334097B1 (en) 1998-01-22 1999-01-06 Method of determining lethality of defects in circuit pattern inspection method of selecting defects to be reviewed and inspection system of circuit patterns involved with the methods
US10/012,380 US6556955B2 (en) 1998-01-22 2001-12-12 Method of determining lethality of defects in circuit pattern inspection, method of selecting defects to be reviewed, and inspection system of circuit patterns involved with the methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10010456A JPH11214462A (ja) 1998-01-22 1998-01-22 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム

Publications (1)

Publication Number Publication Date
JPH11214462A true JPH11214462A (ja) 1999-08-06

Family

ID=11750655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10010456A Pending JPH11214462A (ja) 1998-01-22 1998-01-22 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム

Country Status (2)

Country Link
US (2) US6334097B1 (ja)
JP (1) JPH11214462A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002257739A (ja) * 2001-03-06 2002-09-11 Nippon Steel Corp 画像処理方法、画像処理装置及びコンピュータ読み取り可能な記憶媒体
JP2002323458A (ja) * 2001-02-21 2002-11-08 Hitachi Ltd 電子回路パターンの欠陥検査管理システム，電子回路パターンの欠陥検査システム及び装置
WO2005093819A1 (ja) * 2004-03-26 2005-10-06 Advantest Corporation 処理装置、表示方法および表示プログラム
JP2006098163A (ja) * 2004-09-29 2006-04-13 Dainippon Screen Mfg Co Ltd 欠陥検出装置および欠陥検出方法
JP2006245485A (ja) * 2005-03-07 2006-09-14 Toshiba Corp 欠陥レビューシステム、欠陥レビュー方法、及び電子装置の製造方法
JP2009180627A (ja) * 2008-01-31 2009-08-13 Fuji Electric Holdings Co Ltd 欠陥検査装置
JP2013531880A (ja) * 2010-05-17 2013-08-08 ケーエルエー−テンカー コーポレイション 欠陥レビュー中における欠陥場所のランタイム補正方法及び装置
JP6703201B1 (ja) * 2019-05-28 2020-06-03 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスの製造方法
JP2020153854A (ja) * 2019-03-20 2020-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板検査装置、基板処理装置、基板検査方法および基板処理方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3350477B2 (ja) * 1999-04-02 2002-11-25 セイコーインスツルメンツ株式会社 ウエハ検査装置
KR100303321B1 (ko) * 1999-05-20 2001-09-26 박종섭 반도체 라인 자동화 시스템에서의 오류발생 로트 제어 장치 및그 방법
JP2001230289A (ja) * 2000-02-15 2001-08-24 Hitachi Ltd 欠陥解析方法および欠陥解析システム
JP2002031525A (ja) * 2000-07-14 2002-01-31 Seiko Instruments Inc 半導体ウエハのパターン形状評価方法及び装置
JP3619132B2 (ja) * 2000-08-25 2005-02-09 株式会社日立製作所 電子顕微鏡
US6999835B2 (en) * 2001-07-23 2006-02-14 Fuji Machine Mfg. Co., Ltd. Circuit-substrate working system and electronic-circuit fabricating process
JP3904419B2 (ja) * 2001-09-13 2007-04-11 株式会社日立製作所 検査装置および検査システム
JP2004012779A (ja) * 2002-06-06 2004-01-15 Sony Corp マスクの検査方法およびマスク欠陥検査装置
KR100472776B1 (ko) * 2002-06-11 2005-03-10 동부전자 주식회사 반도체 장치의 웨이퍼 결함 검사 방법
TWI229192B (en) * 2003-03-17 2005-03-11 Advanced Semiconductor Eng Test system for testing a device under test and a test method thereof
US7451009B2 (en) * 2005-09-07 2008-11-11 General Instrument Corporation Method and apparatus for product defect classification
US9152433B2 (en) 2007-03-15 2015-10-06 Ricoh Company Ltd. Class object wrappers for document object model (DOM) elements for project task management system for managing project schedules over a network
US8826282B2 (en) * 2007-03-15 2014-09-02 Ricoh Company, Ltd. Project task management system for managing project schedules over a network
US20090287522A1 (en) * 2008-05-16 2009-11-19 Tetsuro Motoyama To-Do List Representation In The Database Of A Project Management System
US8706768B2 (en) 2008-05-16 2014-04-22 Ricoh Company, Ltd. Managing to-do lists in task schedules in a project management system
US8321257B2 (en) * 2008-05-16 2012-11-27 Ricoh Company, Ltd. Managing project schedule data using separate current and historical task schedule data
KR101647010B1 (ko) * 2008-06-19 2016-08-10 케이엘에이-텐코어 코오포레이션 웨이퍼의 하나 이상의 특성들을 결정하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들
US8862489B2 (en) * 2008-09-16 2014-10-14 Ricoh Company, Ltd. Project management system with inspection functionality
US20100070328A1 (en) * 2008-09-16 2010-03-18 Tetsuro Motoyama Managing Project Schedule Data Using Project Task State Data
JP2015230982A (ja) * 2014-06-05 2015-12-21 株式会社東芝 対象物分布解析装置および対象物分布解析方法
CN105466318A (zh) * 2015-12-12 2016-04-06 重庆荣成玻璃制品有限公司 表盖的检测装置
CN108509308A (zh) * 2018-02-08 2018-09-07 广州视源电子科技股份有限公司 板卡数据监控方法、***、可读存储介质及计算机设备
CN111403309A (zh) * 2020-03-30 2020-07-10 上海华力集成电路制造有限公司 晶圆聚集状缺陷检测方法及其检测***
US12020417B2 (en) * 2020-04-24 2024-06-25 Camtek Ltd. Method and system for classifying defects in wafer using wafer-defect images, based on deep learning

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185324B1 (en) * 1989-07-12 2001-02-06 Hitachi, Ltd. Semiconductor failure analysis system
US5680207A (en) * 1992-12-14 1997-10-21 Nikon Corporation Defect inspecting apparatus and defect inspecting method
US5744381A (en) * 1995-03-13 1998-04-28 Kabushiki Kaisha Toshiba Method of inspecting a pattern formed on a sample for a defect, and an apparatus thereof
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
US6064484A (en) * 1996-03-13 2000-05-16 Fujitsu Limited Pattern inspection method and system
JPH10247245A (ja) * 1997-03-05 1998-09-14 Toshiba Corp パターン欠陥検査装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323458A (ja) * 2001-02-21 2002-11-08 Hitachi Ltd 電子回路パターンの欠陥検査管理システム，電子回路パターンの欠陥検査システム及び装置
JP2002257739A (ja) * 2001-03-06 2002-09-11 Nippon Steel Corp 画像処理方法、画像処理装置及びコンピュータ読み取り可能な記憶媒体
WO2005093819A1 (ja) * 2004-03-26 2005-10-06 Advantest Corporation 処理装置、表示方法および表示プログラム
US7646908B2 (en) 2004-09-29 2010-01-12 Dainippon Screen Mfg. Co., Ltd. Defect detection apparatus and defect detection method
JP2006098163A (ja) * 2004-09-29 2006-04-13 Dainippon Screen Mfg Co Ltd 欠陥検出装置および欠陥検出方法
JP4562126B2 (ja) * 2004-09-29 2010-10-13 大日本スクリーン製造株式会社 欠陥検出装置および欠陥検出方法
JP2006245485A (ja) * 2005-03-07 2006-09-14 Toshiba Corp 欠陥レビューシステム、欠陥レビュー方法、及び電子装置の製造方法
JP4664708B2 (ja) * 2005-03-07 2011-04-06 株式会社東芝 欠陥レビューシステム、欠陥レビュー方法、及び電子装置の製造方法
JP2009180627A (ja) * 2008-01-31 2009-08-13 Fuji Electric Holdings Co Ltd 欠陥検査装置
JP2013531880A (ja) * 2010-05-17 2013-08-08 ケーエルエー−テンカー コーポレイション 欠陥レビュー中における欠陥場所のランタイム補正方法及び装置
US10354405B2 (en) 2010-05-17 2019-07-16 Kla-Tencor Corporation Run-time correction of defect locations during defect review
JP2020153854A (ja) * 2019-03-20 2020-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板検査装置、基板処理装置、基板検査方法および基板処理方法
JP6703201B1 (ja) * 2019-05-28 2020-06-03 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスの製造方法
WO2020240704A1 (ja) * 2019-05-28 2020-12-03 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスの製造方法

Also Published As

Publication number Publication date
US6556955B2 (en) 2003-04-29
US20020042682A1 (en) 2002-04-11
US6334097B1 (en) 2001-12-25

Similar Documents

Publication Publication Date Title
JPH11214462A (ja) 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム
JP4014379B2 (ja) 欠陥レビュー装置及び方法
US5539752A (en) Method and system for automated analysis of semiconductor defect data
KR101600209B1 (ko) 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법
US7756658B2 (en) Systems and methods for detecting defects on a wafer and generating inspection results for the wafer
JP3699776B2 (ja) 電子部品の製造方法
US7962864B2 (en) Stage yield prediction
US6826735B2 (en) Inspection data analysis program, defect inspection apparatus, defect inspection system and method for semiconductor device
US6941009B2 (en) Method for evaluating pattern defects on a water surface
US20020052053A1 (en) Inspection system and semiconductor device manufacturing method
US10719655B2 (en) Method and system for quickly diagnosing, classifying, and sampling in-line defects based on CAA pre-diagnosis database
KR20180034677A (ko) 시편 상의 관심 패턴의 하나 이상의 특성의 결정
JP4357134B2 (ja) 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム
US9280814B2 (en) Charged particle beam apparatus that performs image classification assistance
JP2020041889A (ja) ワーク検査方法及びワーク検査システム
EP2212909B1 (en) Patterned wafer defect inspection system and method
KR100289271B1 (ko) 메모리 엘에스아이 용 특정 부분 검색방법 및 장치
KR100429883B1 (ko) 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템
JP3920003B2 (ja) 検査データ処理方法およびその装置
JP2012173017A (ja) 欠陥分類装置
JP2000306964A (ja) 検査データ処理方法および検査データ処理装置
TW202328665A (zh) 分析缺陷的方法
JP2020085705A (ja) 判定装置及び判定方法
JP5804834B2 (ja) 検査プログラム、同プログラムを格納した記録媒体及び検査装置
JP4146655B2 (ja) 欠陥源候補抽出プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212