JP4920305B2 - 過熱検出回路および該過熱検出回路を内蔵した半導体装置および電子機器 - Google Patents

Description

本発明は、半導体チップの温度を検出して過熱保護を行うための過熱検出回路に関し、特に検出感度が高く、しかもＭＯＳ型トランジスタを用いた半導体装置に有用な過熱検出回路、および該過熱検出回路を内蔵した半導体装置、ならびに該半導体装置を内蔵した電子機器に関する。

定電圧回路や、モータ駆動回路、照明コントロール回路などに用いられているパワートランジスタを内蔵した半導体装置では、パワートランジスタに大電流が流れるのに伴って発熱し、当該パワートランジスタを破壊するなどの障害を起こす場合がある。従来は、電流制限回路を設けてパワートランジスタに流れる電流を制限することによって発熱を所定値以下に抑えるようにしていた。

しかし、半導体装置の温度は消費される電力と周囲温度によって決まるので、たとえば周囲温度が低い場合や、パワートランジスタに印加されている電圧が低い場合は、電流制限回路に所定値以上の電流を流すことができる場合もある。

逆に、電流制限回路が作動する前に半導体装置の温度が最大定格を超えてしまう場合もありうる。すなわち、電流制限回路だけでは半導体装置の保護は不十分である。

そのため、従来、パワートランジスタの近辺に温度感知素子を配置し、該パワートランジスタ近辺の温度が所定の温度に達したことを検出して、パワートランジスタの電流を制限するなどの方法により過熱保護を行っていた。

このような過熱保護を行うための従来の過熱検出回路の例として、特開平１−１７５６１５号公報（特許文献１）に開示されたものがある。図４は、特許文献１の図１として開示されている熱保護回路を説明し易いようにブロック図にまとめたものである。

特許文献１に開示されている従来の過保護回路は、図４に示すように、３つの定電流源Ｉ11〜Ｉ13、抵抗Ｒ11、ＮＰＮトランジスタＱ１とＱ２、ダイオードＤ１、インバータ回路１１と１２で構成されている。なお、特許文献１の図４においては、定電流源Ｉ11〜Ｉ13はＰＮＰトランジスタを用いたカレントミラー回路で構成されており、比例した電流値を供給している。

この熱保護回路の温度検出には、ＮＰＮトランジスタＱ１のベース−エミッタ間電圧が温度により変化することを利用している。一般にトランジスタのベース−エミッタ間電圧は−２ｍＶ〜−３ｍＶ／℃の負の温度特性を持っている。

抵抗Ｒ11には定電流源Ｉ11から定電流が供給されているので、抵抗Ｒ11の両端の電圧ＶＢは一定電圧である。また、電流源Ｉ11と抵抗Ｒ11は温度特性を持たないようにしているので、電圧ＶＢは温度に対して変化しない。

電流源Ｉ11と抵抗Ｒ11の値を適当に選んで、電圧ＶＢの値が、常温時のＮＰＮトランジスタＱ１のベース−エミッタ間電圧より少し低い電圧に設定しておく。

この構成において、温度が上昇するに伴って、ＮＰＮトランジスタＱ１のベース−エミッタ間電圧は、負の温度特性（−２ｍＶ〜−３ｍＶ／℃）を有するために低下していく。

その結果、ＮＰＮトランジスタＱ１のベース−エミッタ間電圧が電圧ＶＢより低くなると、ＮＰＮトランジスタＱ１のベース電流が流れ出し、ＮＰＮトランジスタＱ１がオンとなる。この信号がインバータ回路１１と１２を介して出力端子Ｖoに出力される。

ＮＰＮトランジスタＱ２は、ＮＰＮトランジスタＱ１がオフの時はオンしているので、ダイオードＤ11のアノードの電位を接地電位ＧＮＤまで下げている。ダイオードＤ11のカソードには電圧ＶＢが接続されているのでダイオードＤ11はオフしている。

ＮＰＮトランジスタＱ１がオンすると、ＮＰＮトランジスタＱ２のベース電位が低下しＮＰＮトランジスタＱ２はオフとなるので、ダイオードＤ11のアノード側の電位が電圧ＶＢ以上となりダイオードＤ11はオンする。すると、電流源Ｉ13の電流が抵抗Ｒ11に供給されるので電圧ＶＢが上昇してＮＰＮトランジスタＱ１のオンを助長する。

この状態から温度が低下した場合は、電圧ＶＢは以前より高い電圧となっているので、ＮＰＮトランジスタＱ１がオンしたときの温度よりさらに低い温度になるまで、ＮＰＮトランジスタＱ１はオフできない。すなわち、電流源Ｉ13とダイオードＤ11とＮＰＮトランジスタＱ２は温度検出にヒステリシスをもたせる働きをしている。

特開平１−１７５６１５号公報

しかしながら、上記熱保護回路は、検出温度の基準電圧として電流源Ｉ11の電流が抵抗Ｒ11に流れるときの抵抗Ｒ11の電圧降下ＶＢを利用し、温度検出にＮＰＮトランジスタＱ１のベース−エミッタ間電圧の温度特性を利用しているため、温度が上昇して、ＮＰＮトランジスタＱ１のベース−エミッタ間電圧が減少し、電圧ＶＢに近づくと、電流源Ｉ11の電流の一部がＮＰＮトランジスタＱ１のベース電流となってしまうので、抵抗Ｒ11に流れる電流が減少してしまう。

すると、抵抗Ｒ11の電圧降下が小さくなるので電圧ＶＢも低下してしまうため、ＮＰＮトランジスタＱ１が確実にオンとなる温度がＮＰＮトランジスタＱ１の電流増幅率の変化で変動してしまうという問題が発生する。

言い換えると、検出温度付近になると、ＮＰＮトランジスタＱ１のベース電流の影響で基準電圧ＶＢが低下してしまうので、前記したトランジスタのベース−エミッタ間電圧の温度特性−２ｍＶ〜−３ｍＶ／℃より変化が小さくなったのと同様の結果となるため、温度検出感度が落ちてしまうことになる。

本発明は、上述した実情を考慮してなされたものであって、温度検出感度が高く、しかも素子数を少なくでき、半導体チップ内に占める面積が小さくて済む過熱検出回路および該過熱検出回路を内蔵した半導体装置および電子機器を提供することを目的とする。

本発明は、上記の課題を解決するために、次のような構成を備えている。以下、請求項毎の構成と効果を述べる。なお、括弧書きで示した符号は、各請求項の構成と実施例との対応を明確にするために図１（第１の実施例）および図３（第２の実施例）に示した参照符号であるが、本発明は本明細書に記載した実施例の構成に限定されるものではなく、当業者が周知技術から容易に類推できる範囲に及ぶものであることはいうまでもない。

ａ）請求項１では、半導体装置の温度を検出して過熱保護を行うための過熱検出回路において、定電圧を与える第１の電圧電源と第２の電圧電源の間に設けられた抵抗（Ｒ１，Ｒ２）と温度検出用ダイオード（Ｄ１）と定電流源（Ｉ１）の直列回路と、前記第１の電圧電源と前記第２の電圧電源の間に設けられた第１のＭＯＳトランジスタ（Ｍ１）を含むインバータとを有し、前記定電流源（Ｉ１）の両端の電圧を、前記インバータを構成している第１のＭＯＳトランジスタ（Ｍ１）のゲート−ソース間電圧としたことを特徴としている。この構成により、温度検出の感度が高くなり、高精度の過熱検出が可能となった。

ｂ）請求項２記載の発明は、請求項１記載の過熱検出回路において、前記抵抗は直列に接続された複数の抵抗（Ｒ１，Ｒ２）で構成され、該複数の抵抗のうち、少なくとも一つ（Ｒ１）にスイッチング手段（Ｍ３）が並列に接続され、前記第１のＭＯＳトランジスタ（Ｍ１）がオンした場合に、前記スイッチング手段（Ｍ３）をオンにして、前記スイッチング手段（Ｍ３）に並列接続されている抵抗（Ｒ１）をショートするようにしたことを特徴としている。この構成により、検出温度にヒステリシスを付けることができ、安定した動作が可能となった。

ｃ）請求項３記載の発明は、請求項２記載の過熱検出回路において、前記複数の抵抗のうち、少なくとも一つ（Ｒ２）はトリミングにより抵抗値を調整可能としたことを特徴としている。この構成により、製造プロセスのバラツキを補正することができ、高精度の過熱検出が可能となった。

ｄ）請求項４記載の発明は、請求項１から３のいずれかに記載の過熱検出回路において、前記インバータを構成している前記第１のＭＯＳトランジスタ（Ｍ１）の負荷は、定電流負荷であることを特徴とし、請求項５記載の発明は、第１の電圧電源（Ｖｄｄ）と第２の電圧電源（ＧＮＤ）の間に設けられた定電圧電源回路（定電圧が印加されるＲ３，Ｒ４の抵抗直列回路）を更に有し、前記前記定電流負荷は、前記抵抗直列回路（Ｒ３，Ｒ４）から得られる定電圧がゲートに印加される第２のＭＯＳトランジスタ（Ｍ２）からなることを特徴としている。この構成により、インバータ回路の利得を高くすることができ検出感度を上げることが可能となった。

ｅ）請求項６記載の発明は、請求項１から５のいずれかに記載の過熱検出回路を内蔵したことを特徴とする半導体装置であり、請求項７記載の発明は、該半導体装置を内蔵した電子機器である。ここでいう電子機器とは、例えば携帯電話、ビデオカメラ、デジタルカメラ、携帯用音響機器などの小型の電子機器に適用した場合に特に有効である。

本発明の一般的な効果を記すと、本発明は、正の温度特性を持たせた電圧（Ｖ１）と、負の温度特性を備えたＭＯＳトランジスタ（Ｍ１）のスレッショルド電圧(Ｖｔｈ)を相互比較することで、温度検出の感度が極めて高くなり、高精度な過熱検出が可能となった。

また、温度検出用ＭＯＳトランジスタ（Ｍ１）でインバータ回路を構成すると共に、該トランジスタの負荷として電流源（Ｒ３，Ｒ４，Ｍ２）を用いたのでインバータ回路の利得を高く取ることができ、感度をさらに向上させることが可能となった。

さらに、スイッチング素子（Ｍ３）を設けることにより温度検出にヒステリシス幅を持たせたので、安定した過熱検出が行えるようになった。

さらに、過熱検出回路の能動素子を全てＭＯＳトランジスタ（Ｍ１，Ｍ２，Ｍ３）で構成したので、最新の半導体の主流であるＭＯＳプロセスに適している。

以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は、本発明の第１の実施例を示す過熱検出回路図である。

同図に示すように、本実施例に係る過熱検出回路１０は、ＮＭＯＳトランジスタＭ１、ＰＭＯＳトランジスタＭ２とＭ３、ダイオードＤ１、電流源Ｉ１、抵抗Ｒ１〜Ｒ４、インバータ回路１１と１２で構成されており、少なくともインバータ回路１１と１２以外の電源として定電圧Ｖｄｄ（第１の電圧電源）が用いられている。

ダイオードＤ１は温度検出用素子である。ダイオードＤ１には抵抗Ｒ１と抵抗Ｒ２、および電流源Ｉ１が直列接続されており、この直列回路は定電圧Ｖｄｄ（第１の電圧電源）と接地電位ＧＮＤ（第２の電圧電源）間に接続されている。

ＮＭＯＳトランジスタＭ１のソースは接地電位ＧＮＤ（第２の電圧電源）に接続され、ゲートはダイオードＤ１と電流源Ｉ１の交点に接続されている。また、電流源Ｉ１の他端は接地電位ＧＮＤ（第２の電圧電源）に接続されているので、ＮＭＯＳトランジスタＭ１のゲート−ソース間には電流源Ｉ１の両端の電圧が印加されていることになる。

ＮＭＯＳトランジスタＭ１のドレインは、ＰＭＯＳトランジスタＭ２を介して定電圧Ｖｄｄ（第１の電圧電源）に接続されている。ＰＭＯＳトランジスタＭ２のゲートは、直列に接続され定電圧Ｖｄｄ（第１の電圧電源）と接地電位ＧＮＤ（第２の電圧電源）に接続されている抵抗Ｒ３と抵抗Ｒ４の交点に接続されている。

ＮＭＯＳトランジスタＭ１のドレインは、さらにインバータ回路１１の入力に接続され、インバータ回路１１の出力はインバータ回路１２の入力に接続され、インバータ回路１２の出力が過熱検出回路１０の出力Ｖoとなっている。

インバータ回路１２の出力は、さらにＰＭＯＳトランジスタＭ３のゲートに接続されている。ＰＭＯＳトランジスタＭ３のソースは定電圧Ｖｄｄに、ドレインは抵抗Ｒ１と抵抗Ｒ２の交点に接続されている。すなわち抵抗Ｒ１に並列に接続されている。

抵抗Ｒ２はトリミング可能な構成で、製造プロセスの変動によって生じる検出温度の変動を、抵抗Ｒ２の抵抗値を変更することで補正するようにしている。

図２は、本発明の第１実施例の回路動作を説明するためのタイミングチャートで、ＮＭＯＳトランジスタＭ１のスレッショルド電圧(Ｖｔｈ)と、ＮＭＯＳトランジスタＭ１のゲート電圧である電圧Ｖ１の関係を示している。

次に、図２のタイミングチャートを参照しながら、図１の回路動作を説明する。
ダイオードＤ１は、−２ｍＶ〜−３ｍＶ／℃の負の温度特性を持っているので、電流源Ｉ１の両端の電圧Ｖ１は温度が上昇するほど高くなる。すなわち、電圧Ｖ１は＋２ｍＶ〜＋３ｍＶの正の温度特性を持つことになる(図２の「過熱検出前のＶ１」参照)。

常温時において、電圧Ｖ１はＮＭＯＳトランジスタＭ１のスレッショルド電圧(Ｖｔｈ)より低くなるように、抵抗Ｒ１とＲ２の値、および電流源Ｉ１の電流値を設定しておく。

ＮＭＯＳトランジスタＭ１のスレッショルド電圧(Ｖｔｈ)の温度特性も−数ｍＶの負の温度特性を備えているので、温度上昇と共にＮＭＯＳトランジスタＭ１のスレッショルド電圧(Ｖｔｈ)は低下する(図２の「Ｍ１のＶｔｈ」参照)。

温度が上昇して過熱検出を行う場合は、図２の実線で示した「過熱検出前のＶ１」と、ＮＭＯＳトランジスタＭ１のスレッショルド電圧(Ｖｔｈ)がクロスするポイント(Ａ点)が検出温度である。

検出温度に到達すると、ＮＭＯＳトランジスタＭ１はオンするので、ドレイン電圧が低下する。その電圧はインバータ回路１１と１２を介して出力端子Ｖoから出力される。

ＮＭＯＳトランジスタＭ１のドレイン電圧が低下して、インバータ回路１２の出力が低下すると、ＰＭＯＳトランジスタＭ３のゲート電圧が低下するのでＰＭＯＳトランジスタＭ３はオンとなり、抵抗Ｒ１をショートする。すると電圧Ｖ１は上昇し、図２のＢ点にジャンプする。

温度が低下する場合は、電圧Ｖ１は図２の破線で示す「過熱検出後のＶ１」線上を右上から左下へ移動する。ＮＭＯＳトランジスタＭ１のスレッショルド電圧(Ｖｔｈ)は温度の低下と共に上昇する。ある温度まで下がると再び、Ｃ点で電圧Ｖ１と、ＮＭＯＳトランジスタＭ１のスレッショルド電圧(Ｖｔｈ)がクロスする。この温度が復帰温度となる。

この温度を下回ると、ＮＭＯＳトランジスタＭ１はオフとなるので、ドレイン電圧は上昇する。その出力がインバータ回路１１と１２を介して出力端子Ｖoから出力される。

ＮＭＯＳトランジスタＭ１のドレイン電圧が上昇して、インバータ回路１２の出力がハイレベルになると、ＰＭＯＳトランジスタＭ３はオフとなり、抵抗Ｒ１のショートを解除するので、電圧Ｖ１は低下して、図２のＤ点にジャンプする。このようにして検出温度にヒステリシスを持たせている。

ＰＭＯＳトランジスタＭ２のゲートには、定電圧Ｖｄｄを抵抗Ｒ３と抵抗Ｒ４で分圧した電圧が印加されているので、ＰＭＯＳトランジスタＭ２はＮＭＯＳトランジスタＭ１の定電流負荷として作用している。すなわち、ＮＭＯＳトランジスタＭ１とＰＭＯＳトランジスタＭ２はインバータ回路を構成しており、ＰＭＯＳトランジスタＭ２を定電流負荷としたことでＮＭＯＳトランジスタＭ１は高い利得を得ている。

上述したように、本発明においては、正の温度特性を持たせた電圧Ｖ１と、負の温度特性を備えたＮＭＯＳトランジスタＭ１のスレッショルド電圧(Ｖｔｈ)による相互比較を行うようにしたので、温度検出の感度が極めて高くなり、高精度な過熱検出が可能となった。

また、ＮＭＯＳトランジスタＭ１の負荷にＰＭＯＳトランジスタＭ２による電流負荷を構成したのでＮＭＯＳトランジスタＭ１とＰＭＯＳトランジスタＭ２で構成されたインバータ回路の利得を高く取ることができ、検出感度をさらに高めることが可能となった。

さらに、ＰＭＯＳトランジスタＭ３により温度検出にヒステリシスを持たせたので、安定した過熱検出が行えるようになった。

さらに、本過熱検出回路の能動素子は全てＭＯＳトランジスタで構成しているので、最新の半導体装置に適した回路になった。

図３は、本発明の第２の実施例を示す過熱検出回路図である。
図３の過熱検出回路が、第１の実施例に係る図１の過熱検出回路と異なる点は、ＭＯＳトランジスタのチャネル構成を逆にしたことにより、回路構成を定電圧Ｖｄｄ側と接地電位ＧＮＤ側を全て逆にしたものである。動作については、図１、図２で説明した内容と全く同様なので省略する。

なお、上記実施例に係る過熱検出回路を、パワートランジスタを内蔵した半導体装置や電子機器に組み込むことにより、過熱による半導体装置や電子機器の破壊を防止することができる。

本発明の第１の実施例を示す過熱検出回路の構成図である。 本発明の第１実施例の回路動作を説明するための図である。 本発明の第２の実施例を示す過熱検出回路の構成図である。 従来の過熱保護を行うための過熱検出回路の例を示す図である。

符号の説明

１０：過熱検出回路
１１，１２：インバータ回路
Ｍ１：ＮＭＯＳトランジスタ
Ｍ２，Ｍ３：ＰＭＯＳトランジスタ
Ｄ１，Ｄ１１：ダイオード
Ｒ１〜Ｒ４，Ｒ１１：抵抗
Ｑ１，Ｑ２：ＮＰＮトランジスタ
Ｉ１：電流源
Ｉ１１〜Ｉ１３：定電流源
Ｖｄｄ：定電圧（第１の電圧電源）
ＧＮＤ：接地電位（第２の電圧電源）
Ｖ１，ＶＡ，ＶＢ：電圧
Ｖｏ：出力
Ｖｔｈ：スレッショルド電圧

Claims (7)

1. 半導体装置の温度を検出して過熱保護を行うための過熱検出回路において、
   定電圧を与える第１の電圧電源と第２の電圧電源の間に設けられた抵抗と温度検出用ダイオードと定電流源の直列回路と、
   前記第１の電圧電源と前記第２の電圧電源の間に設けられた第１のＭＯＳトランジスタを含むインバータとを有し、
   前記定電流源の両端の電圧を、前記インバータを構成している第１のＭＯＳトランジスタのゲート−ソース間電圧としたことを特徴とする過熱検出回路。
2. 請求項１記載の過熱検出回路において、
   前記抵抗は直列に接続された複数の抵抗で構成され、
   該複数の抵抗のうち、少なくとも一つにスイッチング手段が並列に接続され、
   前記第１のＭＯＳトランジスタがオンした場合に、前記スイッチング手段をオンにして、前記スイッチング手段に並列接続されている抵抗をショートするようにしたことを特徴とする過熱検出回路。
3. 請求項２記載の過熱検出回路において、
   前記複数の抵抗のうち、少なくとも一つはトリミングにより抵抗値を調整可能としたことを特徴とする過熱検出回路。
4. 請求項１から３のいずれかに記載の過熱検出回路において、
   前記インバータを構成している前記第１のＭＯＳトランジスタの負荷は、定電流負荷であることを特徴とする過熱検出回路。
5. 請求項４に記載の過熱検出回路において、
   前記第１の電圧電源と前記第２の電圧電源の間に設けられて前記定電圧が印加される抵抗直列回路とを更に有し、
   前記定電流負荷は、前記抵抗直列回路から得られる定電圧がゲートに印加される第２のＭＯＳトランジスタからなることを特徴とする過熱検出回路。
6. 請求項１から５のいずれかに記載の過熱検出回路を内蔵したことを特徴とする半導体装置。
7. 請求項６に記載の半導体装置を内蔵したことを特徴とする電子機器。

Images