JPH1124764A - 直流安定化電源装置 - Google Patents
直流安定化電源装置Info
- Publication number
- JPH1124764A JPH1124764A JP9174499A JP17449997A JPH1124764A JP H1124764 A JPH1124764 A JP H1124764A JP 9174499 A JP9174499 A JP 9174499A JP 17449997 A JP17449997 A JP 17449997A JP H1124764 A JPH1124764 A JP H1124764A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- power supply
- output current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
流安定化電源装置を提供する。 【解決手段】 直流安定化電源装置1の出力電流Io1
に応じて、マルチコレクタ構造の出力トランジスタQ1
の一方のコレクタQC2から流れ込む電流を出力電流検
知回路4bが検知する。バイアス電流制御回路4aは出
力電流検知回路4bにより検知された電流に応じて誤差
増幅器A1に流れるバイアス電流Ibias1を制御す
る。直流安定化電源装置1が無負荷のときはバイアス電
流Ibias1を極力抑制し、負荷が接続されると出力
電流Io1の増加に伴ってバイアス電流Ibias1を
増加させる。
Description
置における負荷変動率の改善及び低消費電流化に関する
ものである。
接続される負荷の消費電流や入力電圧の変動に関わら
ず、常に一定の直流電圧を負荷へ印加する装置であり、
携帯電話機やパーソナル・ハンディホン・システム(以
後PHSと称する)等のバッテリー駆動型機器の電源装
置として従来より広く用いられている。
定化電源装置101は、PNP型出力トランジスタQ1
01と出力トランジスタQ101制御用のIC110か
ら構成され、さらに、出力トランジスタQ101制御用
のIC110は、出力トランジスタドライブ用トランジ
スタQ102、誤差増幅器A101、出力電圧分圧回路
102及び基準電圧回路103から構成される。さら
に、出力電圧分圧回路102は、直流安定化電源装置1
01の出力端子と接地端子との間に直列に接続される出
力電圧分圧用抵抗R101・R102から構成される。
また、誤差増幅器A101及び基準電圧回路103に供
給されるバイアス電流Ibias101及びIbias
102は各々一定値に設定されている。
流Id101に応じた出力電流Io101を負荷に供給
している。一方、直流安定化電源装置101の出力電圧
Vout101は、出力電圧分圧用抵抗R101・R1
02によって分圧され、生成された帰還電圧Vadj1
01が誤差増幅器A101の反転入力端子へフィードバ
ックされる。誤差増幅器A101は、この帰還電圧Va
dj101と基準電圧回路103から非反転入力端子に
印加される基準電圧Vref101とを比較する。
f101よりも高い場合、誤差増幅器A101は出力ト
ランジスタドライブ用トランジスタQ102のベース電
位を低下させる。この結果、ドライブ電流Id101が
減少し、出力電圧Vout101を低下させる。これと
は逆に、帰還電圧Vadj101が基準電圧Vref1
01よりも低い場合、誤差増幅器A101は出力トラン
ジスタドライブ用トランジスタQ102のベース電位を
上昇させる。この結果、ドライブ電流Id101が増加
し、出力電圧Vout101を上昇させる。これによ
り、帰還電圧Vadj101は基準電圧Vref101
に一致するように制御される。従って、直流安定化電源
装置101は、負荷の消費電流や入力電圧Vin101
の変動に関わらず、出力電圧Vout101を一定の値
に保つ。
場要望として、前記バッテリー駆動型機器の動作時間拡
大に対応する低消費電流化が挙げられる。特に携帯電話
機やPHSでは、直流安定化電源装置が無負荷のときの
消費電流が、通話時間・待ち受け時間に大きく関係する
ため、動作時間拡大に向けてさらなる低消費電流化が要
望されている。このため、携帯電話機やPHS等のバッ
テリー駆動型機器では、通常、機器内に用いる数個の直
流安定化電源装置を各回路ブロックごとにON/OFF
制御することでパワーマネージメントを細かく行い、低
消費電流化を図っている。
化電源装置の使用例(ブロック図)を示す。携帯電話機
201は、通信に適した高周波信号を処理する高周波回
路202と、音声データ等の通信データを処理するベー
スバンド回路203と、電力源としての2次電池E及び
制御マイクロコンピュータ205から構成される。
路203は、各々幾つかの回路204…から構成されて
おり、各回路204…に対応して直流安定化電源装置3
01…が設けられている。各直流安定化電源装置301
…は、制御マイクロコンピュータ205によってON/
OFF制御されており、2次電池Eから印加される電圧
を安定化して接続されている回路204…に電力を供給
している。
…が、制御マイクロコンピュータ205によって個別に
ON/OFF制御されるため、きめ細かなパワーマネー
ジメントが可能となり、携帯電話機201の消費電流を
低減することができる。
直流安定化電源装置101では、無負荷時の低消費電流
化を図るために誤差増幅器A101のバイアス電流Ib
ias101を低減させているため、誤差増幅器A10
1の増幅度が下がり、負荷変動率が悪くなる。すなわ
ち、負荷電流が増大するにつれて出力電圧Vout10
1が低下するという問題点を有している。例えば、誤差
増幅器A101のバイアス電流Ibias101が30
μAで負荷電流を150mA流した場合、図9の実線で
示すように、出力電圧Vout101の低下分ΔVou
t101は約100mVになる。誤差増幅器A101の
バイアス電流Ibias101をさらに低減した場合
は、図9の破線で示すように、負荷電流が増大するにつ
れ出力電圧Vout101がより低下する。これにより
出力電圧Vout101が規定の出力電圧範囲を越えて
しまい、負荷としてつながる後段の機器に悪影響を与え
る可能性がある。
て、無負荷時の低消費電流化を図る他の方法として、基
準電圧回路103のバイアス電流Ibias102ある
いは出力電圧分圧回路102のバイアス電流Ibias
103の低減が挙げられる。
アス電流Ibias102の低減を実施した場合、基準
電圧値のばらつきが大きくなり、ひいては、出力電圧V
out101の精度が低下し、直流安定化電源装置10
1として好ましくない。
電流Ibias103の低減を実施した場合、出力電圧
分圧用抵抗R102を大きい値にする必要があり、IC
110のチップサイズが大きくなってコストアップを招
来するという不都合がある。
たものであって、その目的は、負荷変動率が小さく、か
つ低消費電流型の直流安定化電源装置を提供することに
ある。
流安定化電源装置は、上記課題を解決するために、出力
端子に電圧を出力する出力トランジスタと、上記出力ト
ランジスタの出力電圧が分圧された電圧を所定の基準電
圧に一致させるように上記出力トランジスタの動作を制
御する誤差増幅器とを有する直流安定化電源装置におい
て、上記出力トランジスタの出力電流を検知する出力電
流検知手段と、上記出力電流検知手段により検知した上
記出力電流に応じて上記誤差増幅器に流れるバイアス電
流を制御するバイアス電流制御手段とを有することを特
徴としている。
力トランジスタの出力電流を検知する出力電流検知手段
と、誤差増幅器に流れるバイアス電流を制御するバイア
ス電流制御手段とを備えることにより、出力電流検知手
段により検知されたトランジスタの出力電流に応じてバ
イアス電流制御手段が誤差増幅器に流れるバイアス電流
を変化させる。
は、上記課題を解決するために、請求項1に記載の直流
安定化電源装置において、上記出力電流検知手段は上記
出力トランジスタの出力電流の一部を検知することを特
徴としている。
は、出力トランジスタの出力電流の一部を取り出して検
知し、この電流がバイアス電流制御手段に伝わると、バ
イアス電流制御手段は誤差増幅器を流れるバイアス電流
を制御する。
は、上記課題を解決するために、請求項1に記載の直流
安定化電源装置において、上記出力電流検知手段は上記
出力トランジスタのベース電流を上記出力電流として検
知することを特徴としている。
ベース電流の大きさは出力電流値に対応しているため、
出力電流検知手段が出力電流を検知するにはこのベース
電流を検知すればよく、検知されたベース電流に応じて
バイアス電流制御手段が誤差増幅器を流れるバイアス電
流を制御する。
は、上記課題を解決するために、請求項1に記載の直流
安定化電源装置において、上記出力電流検知手段は上記
出力電流が所定の電流値を越えると上記出力電流を検知
することを特徴としている。
が無負荷時あるいは低負荷時には、出力電流が小さいた
め出力電流検知手段が出力電流を検知せず、従って、バ
イアス電流制御手段は誤差増幅器のバイアス電流を一定
に保つ。出力電流が所定の値を越えると出力電流検知手
段が出力電流を検知してバイアス電流制御手段に伝え、
バイアス電流制御手段は出力電流が増加するにつれて誤
差増幅器のバイアス電流を増加させる。
は、上記課題を解決するために、請求項1ないし4のい
ずれかに記載の直流安定化電源装置において、上記出力
電流検知手段が上記誤差増幅器に上記出力電流を流す第
1カレントミラー回路を有し、上記バイアス電流制御手
段が上記誤差増幅器に上記出力電流を流す第2カレント
ミラー回路を有することを特徴としている。
検知された出力電流が第1カレントミラーを介して誤差
増幅器に流れ、第2カレントミラー回路を介して誤差増
幅器に流れる電流に加えられることにより、誤差増幅器
に流れるバイアス電流が決定される。
一形態について図1ないし図3に基づいて説明すれば、
以下の通りである。
定化電源装置1は、PNP型出力トランジスタQ1、出
力電圧分圧回路2、誤差増幅器A1、出力トランジスタ
ドライブ用トランジスタQ2、基準電圧回路3、及び誤
差増幅器バイアス電流制御回路4から構成される。
C1・QC2を有するマルチコレクタ構造となってお
り、外部直流電源からの入力電圧Vin1が印加される
入力端子と出力電圧Vout1が出力される出力端子と
の間に設けられ、入力端子にエミッタが、出力端子にコ
レクタQC1が接続されている。また、ベースは出力ト
ランジスタドライブ用トランジスタQ2のコレクタに接
続されている。
との間に2つの出力電圧分圧用抵抗R1・R2が直列に
接続された形で設けられている。また、誤差増幅器A1
の反転入力端子は出力電圧分圧用抵抗R1と出力電圧分
圧用抵抗R2との接続点に接続されており、非反転入力
端子には基準電圧回路3の出力線が接続されている。
が接続されている。誤差増幅器A1の出力線は出力トラ
ンジスタドライブ用トランジスタQ2のベースに接続さ
れており、出力トランジスタドライブ用トランジスタQ
2のエミッタは接地されている。
はバイアス電流制御手段としてのバイアス電流制御回路
4aと出力電流検知手段としての出力電流検知回路4b
とから構成されている。出力電流検知回路4bの入力側
には、出力トランジスタQ1の一方のコレクタQC2が
接続されており、出力電流検知回路4bの出力側にバイ
アス電流制御回路4aが接続されている。
について説明する。
電圧分圧用抵抗R1と出力電圧分圧用抵抗R2との接続
点において生成される帰還電圧Vadj1がフィードバ
ックされ、非反転入力端子に入力される基準電圧回路3
からの所定の基準電圧Vref1と比較される。帰還電
圧Vadj1が基準電圧Vref1よりも高い場合は、
出力トランジスタドライブ用トランジスタQ2のベース
電位を低下させる。この結果、ドライブ電流Id1が減
少し、出力電圧Vout1を低下させる。これとは逆
に、帰還電圧Vadj1が基準電圧Vref1よりも低
い場合は、出力トランジスタドライブ用トランジスタQ
2のベース電位を上昇させる。この結果、ドライブ電流
Id1が増加し、出力電圧Vout1を上昇させる。こ
れにより、帰還電圧Vadj1は基準電圧Vref1に
一致するように制御される。従って、直流安定化電源装
置1は、負荷の消費電流や入力電圧Vin1の変動に関
わらず、出力電圧Vout1を一定の値に保つ。
コレクタQC1に流れる出力電流Io1に比例した微小
な電流が他方のコレクタQC2から出力電流検知回路4
bに流れ込み、この電流に応じてバイアス電流制御回路
4aは誤差増幅器A1のバイアス電流Ibias1を制
御する。本実施の形態においては、負荷電流が増大した
ときの出力電圧Vout1の低下を極力抑制するため、
出力電流Io1が増大するにつれて、すなわち、出力電
流検知回路4bが検知する電流が増大するにつれて誤差
増幅器A1のバイアス電流Ibias1を増加させる。
s1を極力小さくして消費電流を低減する。
の直流安定化電源装置101(図7参照)では出力電流
Io101に関係なく誤差増幅器A101のバイアス電
流Ibias101が一定であったのに対し、本実施の
形態の直流安定化電源装置1では無負荷時に誤差増幅器
A1のバイアス電流Ibias1を極力抑制し、重負荷
時にバイアス電流Ibias1を増加させて負荷変動に
よる出力電圧Vout1の低下を抑制する。図2の実線
で示した例では、無負荷時の消費電流を約20μA低減
することができる。
流検知回路4bの具体例について図3を用いて説明す
る。
・Q4、及び抵抗R3から構成される。トランジスタQ
3とトランジスタQ4とはベースが共通のカレントミラ
ー回路を構成している。トランジスタQ3のコレクタは
バイアス電流制御回路4aと接続され、エミッタは抵抗
R3の一端に接続され、抵抗R3の他端は接地されてい
る。トランジスタQ4のコレクタは出力トランジスタQ
1のコレクタQC2に接続されると共に、自身のベース
と接続されている。また、トランジスタQ4のエミッタ
は接地されている。
ジスタQ5・Q6から構成される。
ベースが共通のカレントミラー回路を構成している。ト
ランジスタQ6のコレクタはトランジスタQ3のコレク
タに接続されていると共に、誤差増幅器A1の一方の電
源端子と接続されている。誤差増幅器A1の他方の電源
端子は、直流安定化電源装置1の入力端子に接続されて
いる。また、トランジスタQ6のエミッタは接地されて
いる。トランジスタQ5のコレクタは定電流源I1と接
続されていると共に、自身のベースと接続されている。
また、トランジスタQ5のエミッタは接地されている。
回路4の動作について以下に説明する。
出力電流検知回路4bは検知する電流i1が0であるた
め、誤差増幅器A1に流れるバイアス電流Ibias1
は、バイアス電流制御回路4a内の電流で決定される。
すなわち、トランジスタQ5とトランジスタQ6とで構
成される第2カレントミラー回路により、トランジスタ
Q6のコレクタ・エミッタ間に流れる電流i3は定電流
源I1から供給される電流にほぼ等しくなり、これが誤
差増幅器A1に流れるバイアス電流Ibias1とな
る。
れて出力電流Io1が増大すると、出力トランジスタQ
1のコレクタQC2には出力電流Io1に比例した微小
な電流i1が流れ、この電流i1が出力電流検知回路4
bで検知される。ここで、トランジスタQ3とトランジ
スタQ4とから構成される第1カレントミラー回路によ
り、トランジスタQ3のコレクタ・エミッタ間に流れる
電流i2は検知される電流i1に対して大きくなるた
め、誤差増幅器A1に流れるバイアス電流Ibias1
は、電流i2と電流i3との和になる。
のときには定電流源I1によって決まる電流が誤差増幅
器A1のバイアス電流Ibias1として流れ、これを
小さい値に設定することによって消費電流の低減を図る
ことができる。また、負荷が接続されて出力電流Io1
が大きくなるにつれて、誤差増幅器A1のバイアス電流
Ibias1が増加して負荷変動率を小さくすることが
でき、出力電圧Vout1の低下を抑制することができ
る。
1における出力電流検知回路4bには第1カレントミラ
ー回路を使用したが、これに限らず、抵抗を用いること
もできる。この場合、抵抗はコレクタQC2と接地端子
との間に接続され、コレクタQC2側における抵抗の一
端はバイアス電流制御回路に接続されている。
装置の他の実施の形態について図4を用いて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の実
施の形態1の図面に示した構成要素と同一の機能を有す
る構成要素については、同一の符号を付し、その説明を
省略する。
定化電源装置11は、PNP型出力トランジスタQ1
1、出力電圧分圧回路2、誤差増幅器A1、出力トラン
ジスタドライブ用トランジスタQ2、基準電圧回路3、
及び誤差増幅器バイアス電流制御回路4から構成され
る。
A1、出力トランジスタドライブ用トランジスタQ2、
基準電圧回路3、及び誤差増幅器バイアス電流制御回路
4内のバイアス電流制御回路4aは実施の形態1と同一
の機能を有する。
おいては、出力トランジスタQ11と誤差増幅器バイア
ス電流制御回路4内の出力電流検知回路4cとが実施の
形態1と異なる。
出力トランジスタであり、エミッタは直流安定化電源装
置11の入力端子に接続されており、コレクタは直流安
定化電源装置11の出力端子に接続されている。また、
ベースは出力トランジスタドライブ用トランジスタQ2
のコレクタに接続されている。また、出力電流検知回路
4cは、トランジスタQ3・Q4、及び抵抗R3・R4
から構成されている。
ベースが共通のカレントミラー回路を構成している。ト
ランジスタQ3のコレクタはバイアス電流制御回路4a
と接続され、エミッタは抵抗R3の一端に接続され、抵
抗R3の他端は接地されている。トランジスタQ4のコ
レクタは出力トランジスタドライブ用トランジスタQ2
のエミッタに接続されると共に、自身のベースと接続さ
れている。また、トランジスタQ4のエミッタは抵抗R
4の一端に接続され、抵抗R4の他端は接地されてい
る。なお、本実施の形態においては、直流安定化電源装
置11が動作する最低の入力電圧Vin11があまり大
きくならないように抵抗R4の値を1kΩ以下といった
比較的小さい値に設定する。
回路4の動作について以下に説明する。
は出力電流検知回路4cが検知するベース電流としての
ドライブ電流Id11は0であるため、誤差増幅器A1
に流れるバイアス電流Ibias11は、バイアス電流
制御回路4a内の電流で決定される。すなわち、トラン
ジスタQ5とトランジスタQ6とで構成されるカレント
ミラー回路により、トランジスタQ6のコレクタ・エミ
ッタ間に流れる電流i13は定電流源I1から供給され
る電流にほぼ等しくなり、これが誤差増幅器A1に流れ
るバイアス電流Ibias11となる。
されて出力電流Io11が増大すると、出力電流Io1
1の大きさに対応した出力トランジスタQ11のドライ
ブ電流Id11が増大する。従って、出力電流検知回路
4cがこのドライブ電流Id11を検知すれば、出力電
流Io11を検知することができる。トランジスタQ3
とトランジスタQ4とから構成されるカレントミラー回
路により、トランジスタQ3のコレクタ・エミッタ間に
流れる電流i12は検知されるドライブ電流Id11に
ほぼ等しくなるため、誤差増幅器A1に流れるバイアス
電流Ibias11は、電流i12と電流i13との和
となる。
荷のときには定電流源I1によって決まる電流が誤差増
幅器A1のバイアス電流Ibias11として流れ、こ
れを小さい値に設定することによって消費電流の低減を
図ることができる。また、負荷が接続されて出力電流I
o11が大きくなるにつれて、出力電流検知回路4cが
検知するドライブ電流Id11が大きくなるので、誤差
増幅器A1のバイアス電流Ibias11が増加して負
荷変動率を小さくすることができ、重負荷時における出
力電圧Vout11の低下を抑制することができる。
装置のさらに他の実施の形態について図5及び図6を用
いて説明すれば、以下の通りである。なお、説明の便宜
上、前記の実施の形態1及び2の図面に示した構成要素
と同一の機能を有する構成要素については、同一の符号
を付し、その説明を省略する。
定化電源装置21は、PNP型出力トランジスタQ1、
出力電圧分圧回路2、誤差増幅器A1、出力トランジス
タドライブ用トランジスタQ2、基準電圧回路3、及び
誤差増幅器バイアス電流制御回路4から構成される。
出力電圧分圧回路2、誤差増幅器A1、出力トランジス
タドライブ用トランジスタQ2、基準電圧回路3、及び
誤差増幅器バイアス電流制御回路4内のバイアス電流制
御回路4aは実施の形態1と同一の機能を有する。
は、誤差増幅器バイアス電流制御回路4内の出力電流検
知回路4dが実施の形態1と異なる。
Q3・Q4、及び抵抗R3・R5から構成されている。
トランジスタQ3とトランジスタQ4とはベースが共通
のカレントミラー回路を構成している。トランジスタQ
3のコレクタはバイアス電流制御回路4aの入力側と接
続され、エミッタは抵抗R3の一端に接続され、抵抗R
3の他端は接地されている。トランジスタQ4のコレク
タは出力トランジスタQ1のコレクタQC2に接続され
ると共に、自身のベースと接続されている。また、トラ
ンジスタQ4のエミッタは接地されている。抵抗R5の
一端はトランジスタQ4のコレクタと接続されており、
他端は接地されている。
回路4の動作について以下に説明する。
は出力電流検知回路4dは検知する電流が0であるた
め、誤差増幅器A1に流れるバイアス電流Ibias2
1は、バイアス電流制御回路4a内の電流で決定され
る。すなわち、トランジスタQ5とトランジスタQ6と
で構成されるカレントミラー回路により、トランジスタ
Q6のコレクタ・エミッタ間に流れる電流i23は定電
流源I1から供給される電流にほぼ等しくなり、これが
誤差増幅器A1に流れるバイアス電流Ibias21と
なる。
続されて出力電流Io21が流れる場合、この出力電流
Io21に比例した微小な電流i21がコレクタQC2
から出力電流検出回路4dに流れ込む。このとき、トラ
ンジスタQ4のベース・エミッタ間の電圧VBEがしきい
値よりも小さいとトランジスタQ4はOFF状態であ
り、電圧VBEは、抵抗R5の抵抗値をr5とすると、抵
抗R5における電圧降下i21×r5に等しい。直流安
定化電源装置21に接続される負荷の消費電流が増加し
て出力電流Io21が増加し、所定の出力電流値Iok
を越えると、電圧VBEがしきい値を越え、トランジスタ
Q4がON状態になる。
も小さいと、トランジスタQ4はOFF状態であるの
で、出力電流検知回路4dは出力電流Io21を検知し
てバイアス電流制御回路4aに伝えることができない。
この結果、誤差増幅器A1のバイアス電流Ibias2
1は無負荷時と同じままである。これに対し、直流安定
化電源装置21に重負荷が接続されて出力電流Io21
が所定の電流値Iokを越えると、トランジスタQ4が
ON状態になる。従って、出力電流検知回路4dは出力
電流Io21を検知し、トランジスタQ3・Q4から構
成されるカレントミラー回路を介してバイアス電流制御
回路4aに伝えることができる。ここで、トランジスタ
Q3とトランジスタQ4とから構成されるカレントミラ
ー回路により、トランジスタQ3のコレクタ・エミッタ
間に流れる電流i22は検知される電流i21にほぼ等
しくなるため、誤差増幅器A1に流れるバイアス電流I
bias21は、電流i22と電流i23との和にな
る。従って、図6に示すように、出力電流Io21が所
定の電流値Iok以下であるときには誤差増幅器A1の
バイアス電流Ibias21は一定値i23となり、出
力電流Io21が所定の電流値Iokを越えるとバイア
ス電流Ibias21が増加していく。
電流Io21が所定の電流値Iok以下であるときには
定電流源I1によって決まる電流i23が誤差増幅器A
1のバイアス電流Ibias21として流れ、これを小
さい値に設定することによって消費電流の低減を図るこ
とができる。また、負荷が接続されて出力電流Io21
が所定の電流値Iokを越えると、誤差増幅器A1のバ
イアス電流Ibias21が増加するため、負荷変動率
を小さくすることができ、出力電圧Vout21の低下
を抑制することができる。
置は、以上のように、出力端子に電圧を出力する出力ト
ランジスタと、上記出力トランジスタの出力電圧が分圧
された電圧を所定の基準電圧に一致させるように上記出
力トランジスタの動作を制御する誤差増幅器とを有する
直流安定化電源装置において、上記出力トランジスタの
出力電流を検知する出力電流検知手段と、上記出力電流
検知手段により検知した上記出力電流に応じて上記誤差
増幅器に流れるバイアス電流を制御するバイアス電流制
御手段とを有する構成である。
ときの誤差増幅器のバイアス電流を小さくすることがで
きるため、消費電流の低減が可能となり、負荷が接続さ
れて出力電流が増大するにつれ誤差増幅器のバイアス電
流を大きくすることができる。従って、重負荷時の負荷
変動率を小さくし、出力電圧の低下の抑制が可能になる
という効果を奏する。
は、以上のように、請求項1に記載の直流安定化電源装
置において、上記出力電流検知手段は上記出力トランジ
スタの上記出力電流の一部を検知する構成である。
ができ、誤差増幅器のバイアス電流を正確に制御するこ
とができるという効果を奏する。
は、以上のように、請求項1に記載の直流安定化電源装
置において、上記出力電流検知手段は上記出力トランジ
スタのベース電流を上記出力電流として検知する構成で
ある。
路と出力電流検知回路の入力部分とを共通化することが
でき、また、検出用の電流を出力電流から取り出す必要
がなく出力電流を全て負荷に供給することができるため
出力電流を極力有効に利用することができるという効果
を奏する。
は、以上のように、請求項1に記載の直流安定化電源装
置において、上記出力電流検知手段は上記出力電流が所
定の電流値を越えると上記出力電流を検知する構成であ
る。
増幅器のバイアス電流を一定の小さい値に設定すること
ができ、無負荷時あるいは低負荷時における直流安定化
電源装置の消費電流を低減することが可能になるという
効果を奏する。
は、以上のように、請求項1ないし4のいずれかに記載
の直流安定化電源装置において、上記出力電流検知手段
が上記誤差増幅器に上記出力電流を流す第1カレントミ
ラー回路を有し、上記バイアス電流制御手段が上記誤差
増幅器に上記出力電流を流す第2カレントミラー回路を
有する構成である。
応じて検出した電流がカレントミラー回路を介してその
ままバイアス電流制御手段に伝わり、バイアス電流制御
手段のカレントミラー回路に流れる電流に加えられて誤
差増幅器のバイアス電流が決定されるため、比較的簡単
な構成の回路で上記バイアス電流の制御が可能になると
いう効果を奏する。
装置の構成を示す回路図である。
差増幅器のバイアス電流との関係を示すグラフである。
段とバイアス電流制御手段とが共にカレントミラー回路
を有する直流安定化電源装置の構成を示す回路図であ
る。
源装置の構成を示す回路図である。
定化電源装置の構成を示す回路図である。
差増幅器のバイアス電流との関係を示すグラフである。
である。
機の構成を示すブロック図である。
圧との関係を示すグラフである。
制御手段) 4b 出力電流検知回路(出力電流検知手
段) 4c 出力電流検知回路(出力電流検知手
段) 4d 出力電流検知回路(出力電流検知手
段) 11 直流安定化電源装置 21 直流安定化電源装置 Q1 出力トランジスタ Q11 出力トランジスタ Vout1 出力電圧 Vout11 出力電圧 Vout21 出力電圧 Io1 出力電流 Io11 出力電流 Io21 出力電流 Id11 ドライブ電流(ベース電流) Vadj1 帰還電圧(電圧) Vadj11 帰還電圧(電圧) Vadj21 帰還電圧(電圧) Vref1 基準電圧 A1 誤差増幅器 Ibias1 バイアス電流 Ibias11 バイアス電流 Ibias21 バイアス電流 Iok 電流値 Q3・Q4 トランジスタ(第1カレントミラー回
路) Q5・Q6 トランジスタ(第2カレントミラー回
路)
Claims (5)
- 【請求項1】出力端子に電圧を出力する出力トランジス
タと、上記出力トランジスタの出力電圧が分圧された電
圧を所定の基準電圧に一致させるように上記出力トラン
ジスタの動作を制御する誤差増幅器とを有する直流安定
化電源装置において、 上記出力トランジスタの出力電流を検知する出力電流検
知手段と、上記出力電流検知手段により検知した上記出
力電流に応じて上記誤差増幅器に流れるバイアス電流を
制御するバイアス電流制御手段とを有することを特徴と
する直流安定化電源装置。 - 【請求項2】上記出力電流検知手段は上記出力トランジ
スタの上記出力電流の一部を検知することを特徴とする
請求項1に記載の直流安定化電源装置。 - 【請求項3】上記出力電流検知手段は上記出力トランジ
スタのベース電流を上記出力電流として検知することを
特徴とする請求項1に記載の直流安定化電源装置。 - 【請求項4】上記出力電流検知手段は上記出力電流が所
定の電流値を越えると上記出力電流を検知することを特
徴とする請求項1に記載の直流安定化電源装置。 - 【請求項5】上記出力電流検知手段が上記誤差増幅器に
上記出力電流を流す第1カレントミラー回路を有し、上
記バイアス電流制御手段が上記誤差増幅器に上記出力電
流を流す第2カレントミラー回路を有することを特徴と
する請求項1ないし4のいずれかに記載の直流安定化電
源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9174499A JPH1124764A (ja) | 1997-06-30 | 1997-06-30 | 直流安定化電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9174499A JPH1124764A (ja) | 1997-06-30 | 1997-06-30 | 直流安定化電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1124764A true JPH1124764A (ja) | 1999-01-29 |
Family
ID=15979573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9174499A Pending JPH1124764A (ja) | 1997-06-30 | 1997-06-30 | 直流安定化電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1124764A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001034351A (ja) * | 1999-07-21 | 2001-02-09 | Hitachi Ltd | 電圧安定化回路およびそれを用いた半導体装置 |
JP2003015750A (ja) * | 2001-05-01 | 2003-01-17 | Agere Systems Guardian Corp | 低静止電流増幅器のための動的入力段バイアス |
US6650524B2 (en) | 2001-04-16 | 2003-11-18 | Denso Corporation | Power supply circuit with adaptive error detection and an electronic control circuit including the same |
JP2005174208A (ja) * | 2003-12-15 | 2005-06-30 | Ricoh Co Ltd | 定電圧電源装置 |
JP2006099526A (ja) * | 2004-09-30 | 2006-04-13 | Ricoh Co Ltd | 定電圧回路 |
JP2006099378A (ja) * | 2004-09-29 | 2006-04-13 | Ricoh Co Ltd | 定電圧回路 |
JP2006164098A (ja) * | 2004-12-10 | 2006-06-22 | Denso Corp | 電源回路 |
CN104575360A (zh) * | 2015-02-05 | 2015-04-29 | 合肥京东方光电科技有限公司 | 偏置电流调整电路及其调整方法和运算放大电路 |
JP2021033875A (ja) * | 2019-08-28 | 2021-03-01 | トレックス・セミコンダクター株式会社 | レギュレータ |
-
1997
- 1997-06-30 JP JP9174499A patent/JPH1124764A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001034351A (ja) * | 1999-07-21 | 2001-02-09 | Hitachi Ltd | 電圧安定化回路およびそれを用いた半導体装置 |
US6650524B2 (en) | 2001-04-16 | 2003-11-18 | Denso Corporation | Power supply circuit with adaptive error detection and an electronic control circuit including the same |
JP2003015750A (ja) * | 2001-05-01 | 2003-01-17 | Agere Systems Guardian Corp | 低静止電流増幅器のための動的入力段バイアス |
JP2005174208A (ja) * | 2003-12-15 | 2005-06-30 | Ricoh Co Ltd | 定電圧電源装置 |
JP2006099378A (ja) * | 2004-09-29 | 2006-04-13 | Ricoh Co Ltd | 定電圧回路 |
JP2006099526A (ja) * | 2004-09-30 | 2006-04-13 | Ricoh Co Ltd | 定電圧回路 |
JP4568568B2 (ja) * | 2004-09-30 | 2010-10-27 | 株式会社リコー | 定電圧回路 |
JP2006164098A (ja) * | 2004-12-10 | 2006-06-22 | Denso Corp | 電源回路 |
CN104575360A (zh) * | 2015-02-05 | 2015-04-29 | 合肥京东方光电科技有限公司 | 偏置电流调整电路及其调整方法和运算放大电路 |
JP2021033875A (ja) * | 2019-08-28 | 2021-03-01 | トレックス・セミコンダクター株式会社 | レギュレータ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6522111B2 (en) | Linear voltage regulator using adaptive biasing | |
US6897715B2 (en) | Multimode voltage regulator | |
USRE39374E1 (en) | Constant voltage power supply with normal and standby modes | |
US7002329B2 (en) | Voltage regulator using two operational amplifiers in current consumption | |
US7847530B2 (en) | Voltage regulator | |
US9429971B2 (en) | Short-circuit protection for voltage regulators | |
US8570013B2 (en) | Power regulator for converting an input voltage to an output voltage | |
US6664773B1 (en) | Voltage mode voltage regulator with current mode start-up | |
US5966004A (en) | Electronic system with regulator, and method | |
US20230229182A1 (en) | Low-dropout regulator for low voltage applications | |
JPH1124764A (ja) | 直流安定化電源装置 | |
EP0468760A1 (en) | Amplifier having two operating modes | |
US6710584B2 (en) | Series regulator | |
US4743833A (en) | Voltage regulator | |
JP3920371B2 (ja) | 充電装置、電流検出回路、及び、電圧検出回路 | |
JP2003216251A (ja) | 直流安定化電源装置 | |
US6020727A (en) | Setting of a linear regulator to stand-by | |
JP2003029855A (ja) | 定電圧回路装置 | |
US5059923A (en) | Fractional load current detector | |
EP1127407B1 (en) | An amplifier for use in a mobile phone | |
JPH1097328A (ja) | 安定化電源回路及びそれを用いた電源装置 | |
JPH11259152A (ja) | シリーズレギュレータ | |
JP3102635B2 (ja) | 電圧安定化回路 | |
JP2001042954A (ja) | レギュレータ回路 | |
JPH09297625A (ja) | バッテリーセーブ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20040422 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040422 |
|
A621 | Written request for application examination |
Effective date: 20060228 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20060411 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20071010 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20071010 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111026 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121026 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121026 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |