JP2016139247A - 定電流駆動回路 - Google Patents
定電流駆動回路 Download PDFInfo
- Publication number
- JP2016139247A JP2016139247A JP2015013369A JP2015013369A JP2016139247A JP 2016139247 A JP2016139247 A JP 2016139247A JP 2015013369 A JP2015013369 A JP 2015013369A JP 2015013369 A JP2015013369 A JP 2015013369A JP 2016139247 A JP2016139247 A JP 2016139247A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- output
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 93
- 230000007423 decrease Effects 0.000 claims description 21
- 238000012544 monitoring process Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Led Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【解決手段】GNDに接続される端子P1と、GNDに接続される端子P2と、端子P2とノードN1との間に接続された抵抗R1と、ノードN1と出力端子P3との間に接続された出力トランジスタMN01と、ノードN1の電圧が端子P1を基準端子とする電圧源V1で設定される基準電圧V1と等しくなるように前記出力トランジスタMN01を制御するエラーアンプA1とを備える定電流駆動本体回路10を有し、端子P1とP2の間にダイオードD1が接続される定電流駆動回路において、端子P1の電圧と端子P2の電圧に所定の差分が生じたとき出力トランジスタMN01の出力電流IOUTが減少するように出力トランジスタMN01を制御する過電流保護回路を設けた。
【選択図】図1
Description
IOUT=V1/R1 (1)
で決まる値に設定される。
前記出力端子の電圧が所定を超えたとき検出信号を出力する電圧監視回路を備え、該電圧監視回路が前記検出信号を出力すると、前記端子オープン検出回路が前記出力信号を出すことを特徴とする。
図1に本発明の第1の実施例の定電流駆動回路を示す。本実施の定電流駆動回路は、定電流駆動本体回路10と端子オープン検出回路20と保護回路30とで構成される。定電流駆動本体回路10は、エラーアンプA1、出力トランジスタMN01、基準電圧源V1、電流設定用の抵抗R1、ESD保護ダイオードD1,D2、回路GND端子P1、パワーGND端子P2、出力端子P3を備える。端子オープン検出回路20は、基準電流源I1、NMOSトランジスタMN1〜MN3、PMOSトランジスタMP1〜MP3を備える。保護回路30は抵抗R2で構成される。
図2に本発明の第2の実施例の定電流駆動回路を示す。定電流駆動本体回路10と端子オープン検出回路20は、前述の第1の実施例の定電流駆動回路と同じである。本実施例は、保護回路30に代えて保護回路40を新たに構成している。この保護回路40は、図8の従来回路で説明した保護回路40Bと類似であるが、トランジスタMN02と抵抗R3の共通接続点とエラーアンプA2の反転入力端子との間に新たに抵抗R4を接続し、その反転入力端子に端子オープン検出回路20のトランジスタMP3のドレインを接続して構成している点が異なっている。
図3に本発明の第3の実施例の定電流駆動回路を示す。10Aは定電流駆動本体回路であり、第1および第2の実施例の定電流駆動本体回路10とは、定電流制御用のエラーアンプとして、電流出力型(Gmアンプ形式)のエラーアンプA3を使用している点が異なっている。20Aは端子オープン検出回路であり、第1および第2の実施例で説明した端子オープン検出回路20とは、トランジスタMP2,MN2の共通ドレインから検出信号を取り出す点と、トランジスタMN1のソースをパワーGND端子P2に接続した点が異なっている。
図4に第4の実施例の定電流駆動回路を示す。20Bは端子オープン検出回路であり、トランジスタMN1のソースが電流設定ノードN1に接続されている点が、図3の第3の実施例の端子オープン検出回路20Aと異なる。ここでは、請求項に記載の「第1のトランジスタ」はトランジスタMN2,MN3で構成され、「第2のトランジスタ」はトランジスタMN1,MP1,MP2で構成されている。
図5に第5の実施例の定電流駆動回路を示す。本実施例は、第1の実施例において、ダイオードD1を削除し、ダイオードD2のカソードを電流設定用のノードN1に接続し、電流設定用の抵抗R1を電流設定用のノードN1とGNDとの間に接続したものである。また、端子オープン検出回路20Bは、第4の実施例の端子オープン検出回路20Bを使用している。本実施例でも、端子オープン検出回路20BのトランジスタMN1のソースを電流設定用のノードN1に接続しているので、出力トランジスタMN01、電流設定用の抵抗R1、パワーGND端子等が半導体集積回路に外付けされる場合にも適用できる。
図6に第6の実施例の定電流駆動回路を示す。本実施例の定電流駆動回路は、第1の実施例で説明した定電流駆動本体回路10と端子オープン検出回路20を備えるが、さらに、出力端子P3の電圧を監視するための電圧監視回路60を備える。
図7に第7の実施例の定電流駆動回路を示す。本実施例は、第5の実施例の定電流駆動回路に、第6の定電流駆動回路の電圧監視回路60を追加したものである。ここでは、電圧監視回路60のトランジスタMP4のドレインを端子オープン検出回路20BのトランジスタMP2,MN2の共通接続点に接続している。
20,20A,20B:端子オープン検出回路
30:保護回路
40,40A,40B:保護回路、41:乗算部
50:保護回路
60:電圧監視回路
Claims (9)
- 第1の電源端子に接続される第1の端子と、前記第1の電源端子に接続される第2の端子と、前記第2の端子と第1のノードとの間に接続された電流設定用の第1の抵抗と、第2の電源端子との間に負荷が接続される出力端子と、該出力端子と前記第1のノードとの間に接続された出力トランジスタと、前記第1のノードの電圧が前記第1の端子を基準端子とする電圧源で設定される基準電圧と等しくなるように前記出力トランジスタを制御する第1のエラーアンプと、を備える定電流駆動本体回路を有し、前記第1の端子と前記第2の端子との間に第1のESD保護素子が接続されるようにした定電流駆動回路において、
前記第1の端子の電圧と前記第2の端子の電圧に所定の差分が生じたとき前記出力トランジスタの出力電流が減少するように前記出力トランジスタを制御する過電流保護回路を設けたことを特徴とする定電流駆動回路。 - 第1の電源端子に接続される第1の端子と、前記第1の電源端子と第1のノードとの間に接続された電流設定用の第1の抵抗と、第2の電源端子との間に負荷が接続される出力端子と、該出力端子と前記第1のノードとの間に接続された出力トランジスタと、前記第1のノードの電圧が前記第1の端子を基準端子とする電圧源で設定される基準電圧と等しくなるように前記出力トランジスタを制御する第1のエラーアンプと、を備える定電流駆動本体回路を有し、前記第1の端子と前記第1のノードとの間に第2のESD保護素子が接続されるようにした定電流駆動回路において、
前記第1の端子の電圧と前記第1のノードの電圧に所定の差分が生じたとき前記出力トランジスタの出力電流が減少するように前記出力トランジスタを制御する過電流保護回路を設けたことを特徴とする定電流駆動回路。 - 請求項1又は2に記載の定電流駆動回路において、
前記過電流保護回路は、前記第1の端子が前記第1の電源端子からオープン状態になったとき該オープン状態を示す検出信号を出力する端子オープン検出回路と、該端子オープン検出回路が前記検出信号を出力するときに前記出力トランジスタの出力電流を低減する保護回路と、からなることを特徴とする定電流駆動回路。 - 請求項3に記載の定電流駆動回路において、
前記端子オープン検出回路は、前記第1の端子の電圧を検出する第1のトランジスタと、前記第2の端子の電圧を検出する第2のトランジスタとを備え、前記第1の端子の電圧と前記第2の端子の電圧に所定の差分が生じているとき前記検出信号を出力することを特徴とする定電流駆動回路。 - 請求項3に記載の定電流駆動回路において、
前記端子オープン検出回路は、前記第1の端子の電圧を検出する第1のトランジスタと、前記第1のノードの電圧を検出する第2のトランジスタとを備え、前記第1の端子の電圧と前記第1のノードの電圧に所定の差分が生じているとき前記検出信号を出力することを特徴とする定電流駆動回路。 - 請求項3、4又は5に記載の定電流駆動回路において、
前記保護回路は、前記第1のノードと前記第1のエラーアンプの一方の入力端子との間に接続され、且つ前記端子オープン検出回路が前記検出信号を出力することにより電圧が発生する第2の抵抗からなり、該第2の抵抗に発生する該電圧により前記第1のエラーアンプが前記出力トランジスタを前記出力電流を低減するよう制御することを特徴とする定電流駆動回路。 - 請求項3、4又は5に記載の定電流駆動回路において、
前記保護回路は、前記出力トランジスタとゲートおよびドレインが共通接続された保護用トランジスタと、該保護用トランジスタのソースと前記第1のノードとの間に接続された第3の抵抗と、前記第3の抵抗に生ずる電圧が所定の電圧となるように前記出力トランジスタおよび前記保護用トランジスタのゲートを制御する第2のエラーアンプとを備え、
前記端子オープン検出回路が前記検出信号を出力することにより、前記第2のエラーアンプが前記出力トランジスタの前記出力電流および前記保護用トランジスタに流れる電流を減少させることを特徴とする定電流駆動回路。 - 請求項3、4又は5に記載の定電流駆動回路において、
前記保護回路は、前記出力トランジスタのゲート・ソース間に接続され、且つ前記端子オープン検出回路が前記検出信号を出力することにより導通する第3のトランジスタからなることを特徴とする定電流駆動回路。 - 請求項3乃至8のいずれか1つに記載の定電流駆動回路において、
前記出力端子の電圧が所定を超えたとき検出信号を出力する電圧監視回路を備え、
該電圧監視回路が前記検出信号を出力すると、前記端子オープン検出回路が前記出力信号を出すことを特徴とする定電流駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013369A JP6445878B2 (ja) | 2015-01-27 | 2015-01-27 | 定電流駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013369A JP6445878B2 (ja) | 2015-01-27 | 2015-01-27 | 定電流駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016139247A true JP2016139247A (ja) | 2016-08-04 |
JP6445878B2 JP6445878B2 (ja) | 2018-12-26 |
Family
ID=56560305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015013369A Active JP6445878B2 (ja) | 2015-01-27 | 2015-01-27 | 定電流駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6445878B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106774584A (zh) * | 2017-02-14 | 2017-05-31 | 上海华虹宏力半导体制造有限公司 | 一种电流模电流最小值电路 |
CN108334146A (zh) * | 2018-04-08 | 2018-07-27 | 杭州欣美成套电器制造有限公司 | 一种断线检测的恒流驱动电路 |
CN109960303A (zh) * | 2019-04-30 | 2019-07-02 | 深圳市明微电子股份有限公司 | 一种自适应恒流控制装置 |
CN112867203A (zh) * | 2021-02-04 | 2021-05-28 | 深圳市晟碟半导体有限公司 | 一种led调光电路、装置及其调光方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6441646A (en) * | 1987-08-06 | 1989-02-13 | Nippon Denso Co | Electric device for vehicle |
JP2001244418A (ja) * | 2000-03-01 | 2001-09-07 | Nec Corp | 半導体集積回路装置 |
JP2009010477A (ja) * | 2007-06-26 | 2009-01-15 | Nec Electronics Corp | 半導体装置 |
JP2009133815A (ja) * | 2007-10-30 | 2009-06-18 | Denso Corp | 断線検出回路 |
JP2010256064A (ja) * | 2009-04-22 | 2010-11-11 | Fujitsu Semiconductor Ltd | グランドオープン検出回路を有する集積回路装置 |
JP2013030573A (ja) * | 2011-07-28 | 2013-02-07 | Elpida Memory Inc | 半導体装置 |
JP2014215733A (ja) * | 2013-04-24 | 2014-11-17 | 新日本無線株式会社 | 定電流保護回路 |
-
2015
- 2015-01-27 JP JP2015013369A patent/JP6445878B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6441646A (en) * | 1987-08-06 | 1989-02-13 | Nippon Denso Co | Electric device for vehicle |
JP2001244418A (ja) * | 2000-03-01 | 2001-09-07 | Nec Corp | 半導体集積回路装置 |
JP2009010477A (ja) * | 2007-06-26 | 2009-01-15 | Nec Electronics Corp | 半導体装置 |
JP2009133815A (ja) * | 2007-10-30 | 2009-06-18 | Denso Corp | 断線検出回路 |
JP2010256064A (ja) * | 2009-04-22 | 2010-11-11 | Fujitsu Semiconductor Ltd | グランドオープン検出回路を有する集積回路装置 |
JP2013030573A (ja) * | 2011-07-28 | 2013-02-07 | Elpida Memory Inc | 半導体装置 |
JP2014215733A (ja) * | 2013-04-24 | 2014-11-17 | 新日本無線株式会社 | 定電流保護回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106774584A (zh) * | 2017-02-14 | 2017-05-31 | 上海华虹宏力半导体制造有限公司 | 一种电流模电流最小值电路 |
CN106774584B (zh) * | 2017-02-14 | 2018-07-20 | 上海华虹宏力半导体制造有限公司 | 一种电流模电流最小值电路 |
CN108334146A (zh) * | 2018-04-08 | 2018-07-27 | 杭州欣美成套电器制造有限公司 | 一种断线检测的恒流驱动电路 |
CN109960303A (zh) * | 2019-04-30 | 2019-07-02 | 深圳市明微电子股份有限公司 | 一种自适应恒流控制装置 |
CN112867203A (zh) * | 2021-02-04 | 2021-05-28 | 深圳市晟碟半导体有限公司 | 一种led调光电路、装置及其调光方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6445878B2 (ja) | 2018-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5971720B2 (ja) | 電圧レギュレータ | |
TWI489239B (zh) | 電壓調節器 | |
KR102252365B1 (ko) | 과열 보호 회로 및 전압 레귤레이터 | |
US9600006B2 (en) | Short activation time voltage regulator | |
US7923978B2 (en) | Regulator circuit having over-current protection | |
JP5279544B2 (ja) | ボルテージレギュレータ | |
US9740222B2 (en) | Overcurrent protection circuit for controlling a gate of an output transistor based on an output current | |
US9455628B2 (en) | Voltage regulator with overshoot suppression circuit and capability to stop overshoot suppression | |
JP2008052516A (ja) | 定電圧回路 | |
TW201428442A (zh) | 電壓調節器 | |
CN106066419B (zh) | 电流检测电路 | |
JP6445878B2 (ja) | 定電流駆動回路 | |
TWI639910B (zh) | 電壓調節器 | |
JP2018073288A (ja) | ボルテージレギュレータ | |
TWI672572B (zh) | 電壓調節器 | |
JP2019160011A (ja) | ボルテージレギュレータ | |
JP4727294B2 (ja) | 電源回路 | |
JP2022044215A (ja) | 電源用半導体集積回路 | |
KR101659901B1 (ko) | 과전류 보호회로를 구비한 전원 레귤레이터 | |
JP6688648B2 (ja) | 電流検出回路 | |
JP5403592B2 (ja) | 電流駆動回路 | |
JP2009282908A (ja) | レギュレータ | |
JP2018022280A (ja) | ボルテージレギュレータ | |
JP2008134687A (ja) | 電圧生成回路 | |
JP2003067062A (ja) | ボルテージレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6445878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |