JP2002351413A - 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 - Google Patents

信号駆動回路、表示装置、電気光学装置及び信号駆動方法

Info

Publication number
JP2002351413A
JP2002351413A JP2001155194A JP2001155194A JP2002351413A JP 2002351413 A JP2002351413 A JP 2002351413A JP 2001155194 A JP2001155194 A JP 2001155194A JP 2001155194 A JP2001155194 A JP 2001155194A JP 2002351413 A JP2002351413 A JP 2002351413A
Authority
JP
Japan
Prior art keywords
signal
driving
voltage
signal line
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001155194A
Other languages
English (en)
Other versions
JP3744819B2 (ja
Inventor
Akira Morita
晶 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001155194A priority Critical patent/JP3744819B2/ja
Priority to TW091109822A priority patent/TW580669B/zh
Priority to US10/154,436 priority patent/US7030869B2/en
Priority to KR10-2002-0028595A priority patent/KR100488863B1/ko
Priority to CNB021201986A priority patent/CN1197050C/zh
Publication of JP2002351413A publication Critical patent/JP2002351413A/ja
Priority to US11/053,097 priority patent/US7030850B2/en
Application granted granted Critical
Publication of JP3744819B2 publication Critical patent/JP3744819B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0471—Vertical positioning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0478—Horizontal positioning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 パネルサイズの変化に柔軟に対応し、かつ低
消費電力化を図ることができる信号駆動回路、これを用
いた表示装置、電気光学装置及び信号駆動方法を提供す
る。 【解決手段】 信号ドライバ（信号駆動回路）は、複数
の信号ラインごとに分割したブロックを単位として、当
該ブロックの信号ラインに対応して画像データを順次シ
フトするシフトレジスタ１４０、水平同期信号ＬＰに同
期して画像データをラッチするラインラッチ３６、画像
データに基づいて駆動電圧を生成する駆動電圧生成回路
３８、及び信号ライン駆動回路４０を含み、ブロック単
位で指定されたブロック出力選択データＢＬＫに基づい
て信号ラインへの出力のハイインピーダンス制御、さら
にパーシャル表示データＰＡＲＴに基づいてパーシャル
表示制御される。ブロック出力選択データＢＬＫは、パ
ーシャル表示データＰＡＲＴより優先して、ブロック単
位で表示制御される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、信号駆動回路、こ
れを用いた表示装置、電気光学装置及び信号駆動方法に
関する。
【０００２】
【背景技術及び発明が解決しようとする課題】近年の携
帯電話機やその他携帯型の電子機器の普及により、様々
なサイズの液晶パネルが用いられるようになっている。
このような液晶パネルとして、ＳＴＮ（SuperTwisted N
ematic）液晶を用いた単純マトリクス型液晶パネルと、
薄膜トランジスタ（Thin Film Transistor：以下、ＴＦ
Ｔと略す。）液晶を用いたアクティブマトリクス型液晶
パネルとが知られている。ＳＴＮ液晶を用いた単純マト
リクス型液晶パネルは、駆動方法を工夫することでフレ
ーム応答の低下を防ぐことによってコントラストの低下
を防ぎ、低消費電力化を実現することができる。これに
対して、ＴＦＴ液晶を用いたアクティブマトリクス型液
晶パネルは、本来の高速フレーム応答による高コントラ
ストにより、動画表示にはＴＦＴ液晶の方が適してい
る。
【０００３】一般的に、このような液晶パネルを搭載す
る電子機器には、少なくとも液晶パネルのサイズによっ
て決められたライン数分の信号ライン駆動回路を有する
駆動回路が実装され、小型軽量化の最適化が図られる。
【０００４】しかしながら、ＴＦＴ液晶を用いたアクテ
ィブマトリクス型液晶パネルは、製造工程の複雑さ等に
起因して、ＳＴＮ液晶を用いた単純マトリクス型液晶パ
ネルに比べて製造コストが高くなる。しかも液晶パネル
のサイズごとに駆動回路の設計変更をしていたのでは、
ますます開発工数の増加による製品のコスト高や、製品
の市場投入の遅れ等を招くという問題がある。さらに、
ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネル
は、消費電力が大きく、低消費電力化を図る必要があ
る。
【０００５】本発明は以上のような技術的課題に鑑みて
なされたものであり、その目的とするところは、パネル
サイズの種類に応じたライン数分の信号ライン駆動回路
を駆動制御することで、パネルサイズの変化に柔軟に対
応し、かつ低消費電力化を図ることができる信号駆動回
路、これを用いた表示装置、電気光学装置及び信号駆動
方法を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明は、互いに交差する複数の走査ライン及び複数
の信号ラインにより特定される画素を有する電気光学装
置の信号ラインを、画像データに基づいて駆動する信号
駆動回路であって、水平走査周期で、画像データをラッ
チするラインラッチと、前記ラインラッチにラッチされ
た画像データに基づいて、信号ラインごとに駆動電圧を
生成する駆動電圧生成手段と、前記駆動電圧生成手段に
よって生成された駆動電圧に基づいて、各信号ラインを
駆動する信号ライン駆動手段とを含み、前記信号ライン
駆動手段は、所与の複数の信号ラインごとに分割された
ブロックを単位として、その出力をハイインピーダンス
制御することを特徴とする。
【０００７】ここで、電気光学装置としては、例えば互
いに交差する複数の走査ライン及び複数の信号ライン
と、前記走査ラインと前記信号ラインに接続されたスイ
ッチング手段と、前記スイッチング手段に接続された画
素電極とを有するように構成しても良い。
【０００８】また、ブロック単位に分割される信号ライ
ンは、互いに隣接した複数の信号ラインであっても良い
し、任意に選択された複数の信号ラインであっても良
い。
【０００９】本発明によれば、電気光学装置の信号ライ
ンを画像データに基づいて駆動する信号駆動回路によ
り、所与の複数の信号ラインごとに分割されたブロック
を単位として、信号ライン駆動手段の出力をハイインピ
ーダンス制御するようにしたので、パネルサイズの種類
の多様化にも柔軟に適用可能な信号駆動回路を提供する
ことができる。したがって、パネルサイズの変更に伴う
信号駆動回路の設計変更等が不要となり、低コスト化
と、早期の市場投入とを図ることができる。
【００１０】また本発明は、前記駆動電圧生成手段は、
前記ブロック単位で動作停止制御することを特徴とす
る。
【００１１】本発明によれば、パネルサイズの種類によ
って、不要となった信号ラインに対応する駆動電圧生成
手段の動作を停止させることが可能となるので、上記し
た効果に加えて、効果的な低消費化を実現することがで
きる。
【００１２】また本発明は、信号ラインに対応するフリ
ップフロップが順次接続され、前記ラインラッチにラッ
チされる一水平走査単位の画像データを一旦保持するた
めのシフトレジスタと、ハイインピーダンス制御される
ブロックの信号ラインをバイパスして、入力された画像
データを順次隣りのブロックのフリップフロップに供給
するための入力切り替え手段とを含むことを特徴とす
る。
【００１３】本発明によれば、実装状態に応じて出力が
ハイインピーダンス制御されたブロックの設定が変更に
なった場合でも、当該ブロックをバイパスして、対応す
る信号ラインに画像データを供給することができるの
で、画像データの供給側にとって、出力がハイインピー
ダンス制御されたブロックの設定に応じて画像データを
変更する必要がなくなり、ユーザにとって使い勝手を向
上させることができる。
【００１４】また本発明は、前記ブロック単位での制御
指示データを保持する制御指示データ保持手段を含み、
前記制御指示データに基づいて、前記ブロック単位で、
前記信号ライン駆動手段の出力のハイインピーダンス制
御又は前記駆動電圧生成手段の動作停止制御を行うこと
を特徴とする。
【００１５】本発明によれば、制御指示データ保持手段
を備え、ブロック単位に設定された制御指示データに基
づいて、信号ライン駆動手段の出力制御又は駆動電圧生
成手段の動作停止制御を行うようにしたので、容易にパ
ネルサイズの種類の変化に対応することができ、低コス
ト化を図ることができる。
【００１６】また本発明は、前記信号ライン駆動手段の
出力がハイインピーダンス制御されない１又は複数のブ
ロックについて、前記ブロック単位に信号ラインの駆動
電圧の出力制御が行われることを特徴とする。
【００１７】本発明によれば、信号ライン駆動手段の出
力がハイインピーダンス制御されない１又は複数のブロ
ックについて、ブロック単位に信号ラインの駆動電圧の
出力制御を行うようにしたので、表示エリア及び非表示
エリアの設定によるパーシャル表示制御が可能となり、
より一層の低消費電力化を図ることができる。
【００１８】また本発明は、前記ブロック単位に画像デ
ータに基づく信号ラインへの出力可否を示すパーシャル
表示データを保持するパーシャル表示データ保持手段を
含み、前記信号ライン駆動手段の出力がハイインピーダ
ンス制御されない１又は複数のブロックの信号ライン駆
動手段は、前記パーシャル表示データに基づいて前記ブ
ロック単位に信号ラインの駆動電圧の出力制御を行うこ
とを特徴とする。
【００１９】本発明によれば、電気光学装置の信号ライ
ンを、画像データに基づいて駆動する信号駆動回路に、
所与の複数の信号ラインごとに分割されたブロックを単
位として、画像データに基づく信号ラインへの出力可否
を示すパーシャル表示データを保持するパーシャル表示
データ保持手段を備えさせるとともに、このブロック単
位に指定されたパーシャル表示データに基づいて、一水
平走査単位の画像データをブロック単位に出力制御する
ようにしたので、任意に設定可能なパーシャル表示制御
を行うことができるようになる。これにより、非表示エ
リアの信号駆動による電力消費を削減することができ
る。
【００２０】また本発明は、前記信号ライン駆動手段
は、前記駆動電圧生成手段によって生成された駆動電圧
をインピーダンス変換し、各信号ラインに出力するイン
ピーダンス変換手段と、前記信号ラインに所与の非表示
レベル電圧を供給する非表示レベル電圧供給手段とを含
み、前記信号ライン駆動手段の出力がハイインピーダン
ス制御されない１又は複数のブロックの各信号ライン
は、前記パーシャル表示データに基づいて、前記インピ
ーダンス変換手段又は前記非表示レベル電圧供給手段の
うち、いずれか一方によりブロック単位で駆動されるこ
とを特徴とする。
【００２１】本発明によれば、パーシャル表示データに
設定された内容に基づいて、ブロック単位で、インピー
ダンス変換手段による画像データに基づく信号ラインの
駆動、若しくは非表示レベル電圧供給手段による信号ラ
インへの所与の非表示レベル電圧の供給のいずれかを行
うようにしたので、非表示エリアを所与のノーマリ色に
設定することができる。これにより、上述した効果に加
えて、パーシャル表示制御により設定される表示エリア
を際立たせることができる。
【００２２】また本発明は、前記インピーダンス変換手
段は、前記パーシャル表示データにより出力がオンに指
定されたブロックの信号ラインに対し、前記駆動電圧を
インピーダンス変換して出力し、前記パーシャル表示デ
ータにより出力がオフに指定されたブロックの信号ライ
ンを、ハイインピーダンス状態にし、前記非表示レベル
電圧供給手段は、前記パーシャル表示データにより出力
がオンに指定されたブロックの信号ラインを、ハイイン
ピーダンス状態にし、前記パーシャル表示データにより
出力がオフに指定されたブロックの信号ラインに対し、
所与の非表示レベル電圧を供給することを特徴とする。
【００２３】本発明によれば、パーシャル表示データに
基づいて、ブロック単位に、非表示エリアに設定された
ブロックのインピーダンス変換手段及び非表示レベル電
圧供給手段を制御することができ、非表示エリアに設定
されたブロックの電力消費を効果的に抑えることができ
る。
【００２４】また本発明は、前記駆動電圧生成手段は、
前記パーシャル表示データにより出力がオフに指定され
たブロックの信号ラインを駆動するための駆動電圧の生
成動作を停止することを特徴とする。
【００２５】本発明によれば、パーシャル表示データに
基づいて、ブロック単位に、非表示エリアに設定された
ブロックの駆動電圧生成手段を制御することができ、非
表示エリアに設定されたブロックの電力消費を効果的に
抑えることができる。
【００２６】また本発明は、前記電気光学装置は、画素
に対応して、前記走査ラインと前記信号ラインに接続さ
れたスイッチング手段を介して設けられた画素電極を有
し、前記非表示レベルの電圧は、前記画素電極の印加電
圧と、前記画素電極と電気光学素子を介して設けられた
対向電極との電圧差を、所与の閾値より小さくする電圧
であることを特徴とする。
【００２７】本発明によれば、走査ラインと信号ライン
に接続されたスイッチング手段を介して設けられた画素
電極の印加電圧と、この画素電極と電気光学素子を介し
て設けられた対向電極との電圧差を、所与の閾値より小
さくするような非表示レベル電圧を設定するようにした
ので、少なくとも電気光学装置の画素の透過率が変化し
ない範囲で非表示エリアを設定することができ、パーシ
ャル非表示レベル電圧の精度に依存することなくパーシ
ャル表示制御の簡素化を図ることができる。
【００２８】また本発明は、前記電気光学装置は、画素
に対応して、前記走査ラインと前記信号ラインに接続さ
れたスイッチング手段を介して設けられた画素電極を有
し、前記非表示レベルの電圧は、前記画素電極と電気光
学素子を介して設けられた対向電極と同等の電圧である
ことを特徴とする。
【００２９】本発明によれば、画素電極と、これに対向
する対向電極との電圧差がほぼ０になるように非表示レ
ベル電圧を設定するようにしたので、パーシャル表示制
御の簡素化を図るとともに、非表示エリアの表示色を一
定させ、表示エリアを際立たせるような画像表示が可能
となる。
【００３０】また本発明は、前記非表示レベルの電圧
は、前記画像データに基づいて生成可能な階調電圧の最
大値及び最小値のいずれか一方であることを特徴とす
る。
【００３１】本発明によれば、非表示レベルの電圧とし
て、駆動電圧生成手段で生成可能な階調電圧の両端の電
圧のいずれかを一方を供給するようにしたので、ユーザ
は任意に非表示エリアのノーマリ色を指定することがで
き、ユーザにとっての使い勝手を向上させることができ
る。
【００３２】また本発明は、前記ブロック単位は、８ピ
クセル単位であることを特徴とする。
【００３３】本発明によれば、キャラクタ文字単位で表
示エリアと非表示エリアの設定が可能となり、パーシャ
ル表示制御の簡素化と、効果的なパーシャル表示による
画像を提供することができる。
【００３４】また本発明に係る表示装置は、互いに交差
する複数の走査ライン及び複数の信号ラインにより特定
される画素を有する電気光学装置と、前記走査ラインを
走査駆動する走査駆動回路と、画像データに基づいて、
前記信号ラインを駆動する上記いずれか記載の信号駆動
回路とを含むことを特徴とする。
【００３５】本発明によれば、パネルサイズの種類が変
更になった場合でも、適切な信号ライン駆動と消費電力
の低減とを低コストで実現できる表示装置の市場投入を
いち早く行うことができる。
【００３６】また本発明は、前記電気光学装置の信号ラ
インの配置と、前記信号駆動回路の信号ライン駆動手段
の配置との関係に応じて、前記信号駆動回路の信号ライ
ン駆動手段の出力をハイインピーダンス制御するブロッ
クを異ならせることを特徴とする。
【００３７】本発明によれば、電気光学装置の信号ライ
ンの駆動に必要な信号駆動回路を、電気光学装置のサイ
ズに応じて最適な位置に配置させることができるので、
実装面の融通性を向上させることができる。
【００３８】また本発明は、前記信号駆動回路は、左側
端部と右側端部を除く中央部付近に配置される信号ライ
ン駆動手段の出力をハイインピーダンス制御することを
特徴とする。
【００３９】本発明によれば、電気光学装置と信号駆動
回路との配線距離を短くして、これらが配置されたとき
の間隔を狭めることができるので、実装面積の縮小化を
も図ることができる。
【００４０】また本発明に係る電気光学装置は、互いに
交差する複数の走査ライン及び複数の信号ラインにより
特定される画素と、前記走査ラインを走査駆動する走査
駆動回路と、画像データに基づいて、前記信号ラインを
駆動する上記いずれか記載の信号駆動回路とを含むこと
を特徴とする。
【００４１】本発明によれば、パネルサイズの種類が変
更になった場合でも、適切な信号ライン駆動と消費電力
の低減とを低コストで実現できる電気光学装置の市場投
入をいち早く行うことができる。
【００４２】また本発明は、前記信号ラインの配置と、
前記信号駆動回路の信号ライン駆動手段の配置との関係
に応じて、前記信号駆動回路の信号ライン駆動手段の出
力をハイインピーダンス制御するブロックを異ならせる
ことを特徴とする。
【００４３】本発明によれば、電気光学装置の信号ライ
ンの駆動に必要な信号駆動回路を、画素を特定する信号
ラインの配置に応じて最適な位置に配置させることがで
きるので、実装面の融通性を向上させることができる。
【００４４】また本発明は、水平走査周期で、画像デー
タをラッチするラインラッチと、前記ラインラッチにラ
ッチされた画像データに基づいて、信号ラインごとに駆
動電圧を生成する駆動電圧生成手段と、前記駆動電圧生
成手段によって生成された駆動電圧に基づいて、各信号
ラインを駆動する信号ライン駆動手段とを有し、互いに
交差する複数の走査ライン及び複数の信号ラインにより
特定される画素を有する電気光学装置の信号ラインを、
画像データに基づいて駆動する信号駆動回路の信号駆動
方法であって、所与の複数の信号ラインごとに分割され
たブロックを単位に設定される制御指示データに基づい
て、ブロック単位に前記信号ライン駆動手段をハイイン
ピーダンス制御することを特徴とする。
【００４５】本発明によれば、ブロック単位に信号ライ
ンへの出力をハイインピーダンス制御することができる
ので、パネルサイズの種類の変化に柔軟に対応でき、し
かも低消費電力化を図ることができる。
【００４６】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を用いて詳細に説明する。
【００４７】１． 表示装置 １．１ 表示装置の構成 図１に、本実施形態における信号駆動回路（信号ドライ
バ）を適用した表示装置の構成の概要を示す。
【００４８】表示装置としての液晶装置１０は、液晶デ
ィスプレイ（Liquid Crystal Display：以下、ＬＣＤと
略す。）パネル２０、信号ドライバ（信号駆動回路）
（狭義には、ソースドライバ）３０、走査ドライバ（走
査駆動回路）（狭義には、ゲートドライバ）５０、ＬＣ
Ｄコントローラ６０、電源回路８０を含む。
【００４９】ＬＣＤパネル（広義には、電気光学装置）
２０は、例えばガラス基板上に形成される。このガラス
基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸
びる走査ライン（狭義には、ゲートライン）Ｇ1〜Ｇ
N（Ｎは、２以上の自然数）と、Ｘ方向に複数配列され
それぞれＹ方向に伸びる信号ライン（狭義には、ソース
ライン）信号ラインＳ1〜ＳM（Ｍは、２以上の自然数）
とが配置されている。また、走査ラインＧn（１≦ｎ≦
Ｎ、ｎは自然数）と信号ラインＳm（１≦ｍ≦Ｍ、ｍは
自然数）との交差点に対応して、ＴＦＴ２２nm（広義に
は、スイッチング手段）が設けられている。
【００５０】ＴＦＴ２２nmのゲート電極は、走査ライン
Ｇnに接続されている。ＴＦＴ２２n mのソース電極は、
信号ラインＳmに接続されている。ＴＦＴ２２nmのドレ
イン電極は、液晶容量（広義には液晶素子）２４nmの画
素電極２６nmに接続されている。
【００５１】液晶容量２４nmにおいては、画素電極２６
nmに対向する対向電極２８nmとの間に液晶が封入されて
形成され、これら電極間の印加電圧に応じて透過率が変
化するようになっている。
【００５２】対向電極２８nmには、電源回路８０により
生成された対向電極電圧Ｖｃｏｍが供給されている。
【００５３】信号ドライバ３０は、一水平走査単位の画
像データに基づいて、ＬＣＤパネル２０の信号ラインＳ
1〜ＳMを駆動する。
【００５４】走査ドライバ５０は、一垂直走査期間内
に、水平同期信号に同期して、ＬＣＤパネル２０の走査
ラインＧ1〜ＧNを順次走査駆動する。
【００５５】ＬＣＤコントローラ６０は、図示しない中
央処理装置（Central Processing Unit：以下、ＣＰＵ
と略す。）等のホストにより設定された内容に従って、
信号ドライバ３０、走査ドライバ５０及び電源回路８０
を制御する。より具体的には、ＬＣＤコントローラ６０
は、信号ドライバ３０及び走査ドライバ５０に対して、
例えば動作モードの設定や内部で生成した垂直同期信号
や水平同期信号の供給を行い、電源回路８０に対しては
対向電極電圧Ｖｃｏｍの極性反転タイミングの供給を行
う。
【００５６】電源回路８０は、外部から供給される基準
電圧に基づいて、ＬＣＤパネル２０の液晶駆動に必要な
電圧レベルや、対向電極電圧Ｖｃｏｍを生成する。この
ような各種電圧レベルは、信号ドライバ３０、走査ドラ
イバ５０及びＬＣＤパネル２０に供給される。また、対
向電極電圧Ｖｃｏｍは、ＬＣＤパネル２０のＴＦＴの画
素電極に対向して設けられた対向電極に供給される。
【００５７】このような構成の液晶装置１０は、ＬＣＤ
コントローラ６０の制御の下、外部から供給される画像
データに基づいて、信号ドライバ３０、走査ドライバ５
０及び電源回路８０が協調してＬＣＤパネル２０を表示
駆動する。
【００５８】なお、図１では、液晶装置１０にＬＣＤコ
ントローラ６０を含めて構成するようにしているが、Ｌ
ＣＤコントローラ６０を液晶装置１０の外部に設けて構
成するようにしても良い。或いは、ＬＣＤコントローラ
６０と共にホストを液晶装置１０に含めるように構成す
ることも可能である。
【００５９】（信号ドライバ）図２に、図１に示した信
号ドライバの構成の概要を示す。
【００６０】信号ドライバ３０は、シフトレジスタ３
２、ラインラッチ３４、３６、ディジタル・アナログ変
換回路（広義には、駆動電圧生成回路）３８、信号ライ
ン駆動回路４０を含む。
【００６１】シフトレジスタ３２は、複数のフリップフ
ロップを有しており、これらフリップフロップが順次接
続される。このシフトレジスタ３２は、クロック信号Ｃ
ＬＫに同期してイネーブル入出力信号ＥＩＯを保持する
と、順次クロック信号ＣＬＫに同期して隣接するフリッ
プフロップにイネーブル入出力信号ＥＩＯをシフトす
る。
【００６２】また、このシフトレジスタ３２には、シフ
ト方向切り替え信号ＳＨＬが供給される。シフトレジス
タ３２は、このシフト方向切り替え信号ＳＨＬにより、
画像データ（ＤＩＯ）のシフト方向と、イネーブル入出
力信号ＥＩＯの入出力方向が切り替えられる。したがっ
て、このシフト方向切り替え信号ＳＨＬによりシフト方
向を切り替えることによって、信号ドライバ３０の実装
状態により信号ドライバ３０に対して画像データを供給
するＬＣＤコントローラ６０の位置が異なった場合であ
っても、その配線の引き回しによって実装面積が拡大す
ることなく、柔軟な実装を可能にすることができる。
【００６３】ラインラッチ３４は、ＬＣＤコントローラ
６０から例えば１８ビット（６ビット（階調データ）×
３（ＲＧＢ各色））単位で画像データ（ＤＩＯ）が入力
される。ラインラッチ３４は、この画像データ（ＤＩ
Ｏ）を、シフトレジスタ３２の各フリップフロップで順
次シフトされたイネーブル入出力信号ＥＩＯに同期して
ラッチする。
【００６４】ラインラッチ３６は、ＬＣＤコントローラ
６０から供給される水平同期信号ＬＰに同期して、ライ
ンラッチ３４でラッチされた一水平走査単位の画像デー
タをラッチする。
【００６５】ＤＡＣ３８は、信号ラインごとに、画像デ
ータに基づいてアナログ化された駆動電圧を生成する。
【００６６】信号ライン駆動回路４０は、ＤＡＣ３８に
よって生成された駆動電圧に基づいて、信号ラインを駆
動する。
【００６７】このような信号ドライバ３０は、ＬＣＤコ
ントローラ６０から順次入力される所与の単位（例えば
１８ビット単位）の画像データを順次取り込み、水平同
期信号ＬＰに同期して一水平走査単位の画像データをラ
インラッチ３６で一旦保持する。そして、この画像デー
タに基づいて、各信号ラインを駆動する。この結果、Ｌ
ＣＤパネル２０のＴＦＴのソース電極には、画像データ
に基づく駆動電圧が供給される。
【００６８】（走査ドライバ）図３に、図１に示した走
査ドライバの構成の概要を示す。
【００６９】走査ドライバ５０は、シフトレジスタ５
２、レベルシフタ（Level Shifter：以下、Ｌ／Ｓと略
す。）５４、５６、走査ライン駆動回路５８を含む。
【００７０】シフトレジスタ５２は、各走査ラインに対
応して設けられたフリップフロップが順次接続される。
このシフトレジスタ５２は、クロック信号ＣＬＫに同期
してイネーブル入出力信号ＥＩＯをフリップフロップに
保持すると、順次クロック信号ＣＬＫに同期して隣接す
るフリップフロップにイネーブル入出力信号ＥＩＯをシ
フトする。ここで入力されるイネーブル入出力信号ＥＩ
Ｏは、ＬＣＤコントローラ６０から供給される垂直同期
信号である。
【００７１】Ｌ／Ｓ５４は、ＬＣＤパネル２０の液晶材
とＴＦＴのトランジスタ能力とに応じた電圧レベルにシ
フトする。この電圧レベルとしては、例えば２０Ｖ〜５
０Ｖの高い電圧レベルが必要とされるため、他のロジッ
ク回路部とは異なる高耐圧プロセスが用いられる。
【００７２】走査ライン駆動回路５８は、Ｌ／Ｓ５４に
よってシフトされた駆動電圧に基づいて、ＣＭＯＳ駆動
を行う。また、この走査ドライバ５０は、Ｌ／Ｓ５６を
有しており、ＬＣＤコントローラ６０から供給される出
力イネーブル信号ＸＯＥＶの電圧シフトが行われる。走
査ライン駆動回路５８は、Ｌ／Ｓ５６によってシフトさ
れた出力イネーブル信号ＸＯＥＶにより、オンオフ制御
が行われる。
【００７３】このような走査ドライバ５０は、垂直同期
信号として入力されたイネーブル入出力信号ＥＩＯが、
クロック信号ＣＬＫに同期してシフトレジスタ５２の各
フリップフロップに順次シフトされる。シフトレジスタ
５２の各フリップフロップは、各走査ラインに対応して
設けられているため、各フリップフロップに保持された
垂直同期信号のパルスにより、走査ラインが択一的に順
次選択される。選択された走査ラインは、Ｌ／Ｓ５４に
よってシフトされた電圧レベルで、走査ライン駆動回路
５８により駆動される。これにより、ＬＣＤパネル２０
のＴＦＴのゲート電極には、一垂直走査周期で所与の走
査駆動電圧が供給されることになる。このとき、ＬＣＤ
パネル２０のＴＦＴのドレイン電極は、ソース電極に接
続される信号ラインの電位に対応して、ほぼ同等の電位
となる。
【００７４】（ＬＣＤコントローラ）図４に、図１に示
したＬＣＤコントローラの構成の概要を示す。
【００７５】ＬＣＤコントローラ６０は、制御回路６
２、ランダムアクセスメモリ（RandomAccess Memory：
以下、ＲＡＭと略す。）（広義には、記憶手段）６４、
ホスト入出力回路（Ｉ／Ｏ）６６、ＬＣＤ入出力回路６
８を含む。さらに、制御回路６２は、コマンドシーケン
サ７０、コマンド設定レジスタ７２、コントロール信号
生成回路７４を含む。
【００７６】制御回路６２は、ホストによって設定され
た内容にしたがい、信号ドライバ３０、走査ドライバ５
０及び電源回路８０の各種動作モード設定や同期制御等
を行う。より具体的には、コマンドシーケンサ７０が、
ホストからの指示に従って、コマンド設定レジスタ７２
で設定された内容に基づいて、コントロール信号生成回
路７４で同期タイミングを生成したり、信号ドライバ等
に対して所与の動作モードを設定したりする。
【００７７】ＲＡＭ６４は、画像表示を行うためのフレ
ームバッファとしての機能を有するとともに、制御回路
６２の作業領域にもなる。
【００７８】このＬＣＤコントローラ６０は、ホストＩ
／Ｏ６６を介して、画像データや、信号ドライバ３０及
び走査ドライバ５０を制御するためのコマンドデータが
供給される。ホストＩ／Ｏ６６には、図示しないＣＰＵ
や、ディジタル信号処理装置（Digital Signal Process
or：ＤＳＰ）或いはマイクロプロセッサユニット（Micr
o Processor Unit：ＭＰＵ）が接続される。
【００７９】ＬＣＤコントローラ６０は、画像データと
して図示しないＣＰＵより静止画データが供給された
り、ＤＳＰ或いはＭＰＵより動画データが供給される。
また、ＬＣＤコントローラ６０は、コマンドデータとし
て図示しないＣＰＵより、信号ドライバ３０又は走査ド
ライバ５０を制御するためのレジスタの内容や、各種動
作モードを設定するためのデータが供給される。
【００８０】画像データとコマンドデータは、それぞれ
別個のデータバスを介してデータを供給するようにして
も良いし、データバスを共用化しても良い。この場合、
例えばコマンド（CoMmanD：ＣＭＤ）端子に入力された
信号レベルによって、データバス上のデータが、画像デ
ータか、或いはコマンドデータかを識別できるようにす
ることで、画像データとコマンドデータとの共用化を容
易に図ることができ、実装面積の縮小化が可能になる。
【００８１】ＬＣＤコントローラ６０は、画像データが
供給された場合、この画像データをフレームバッファと
してのＲＡＭ６４に保持する。一方、コマンドデータが
供給された場合、ＬＣＤコントローラ６０は、コマンド
設定レジスタ７２若しくはＲＡＭ６４に保持する。
【００８２】コマンドシーケンサ７０は、コマンド設定
レジスタ７２に設定された内容にしたがって、コントロ
ール信号生成回路７４により各種タイミング信号を生成
させる。また、コマンドシーケンサ７０は、コマンド設
定レジスタ７２に設定された内容にしたがって、ＬＣＤ
入出力回路６８を介して、信号ドライバ３０、走査ドラ
イバ５０若しくは電源回路８０のモード設定を行う。
【００８３】また、コマンドシーケンサ７０は、コント
ロール信号生成回路７４で生成された表示タイミングに
より、ＲＡＭ６４に記憶された画像データから所与の形
式の画像データを生成し、ＬＣＤ入出力回路６８を介し
て、信号ドライバ３０に供給するようになっている。
【００８４】１．２ 反転駆動方式 ところで、液晶を表示駆動する場合、液晶の耐久性や、
コントラストの観点から、周期的に液晶容量に蓄積され
る電荷を放電する必要がある。そのため、上述した液晶
装置１０では、交流化駆動によって、所与の周期で液晶
に印加される電圧の極性を反転させることが行われる。
この交流化駆動方式としては、例えばフレーム反転駆動
方式や、ライン反転駆動方式がある。
【００８５】フレーム反転駆動方式は、フレームごとに
液晶容量に印加される電圧の極性を反転する方式であ
る。一方、ライン反転駆動方式は、ラインごとに液晶容
量に印加される電圧の極性を反転する方式である。な
お、ライン反転駆動方式の場合も、各ラインに着目すれ
ば、フレーム周期で液晶容量に印加される電圧の極性も
反転される。
【００８６】図５（Ａ）、（Ｂ）に、フレーム反転駆動
方式の動作を説明するための図を示す。図５（Ａ）は、
フレーム反転駆動方式による信号ラインの駆動電圧及び
対向電極電圧Ｖｃｏｍの波形を模式的に示したものであ
る。図５（Ｂ）は、フレーム反転駆動方式を行った場合
に、フレームごとに、各画素に対応した液晶容量に印加
される電圧の極性を模式的に示したものである。
【００８７】フレーム反転駆動方式では、図５（Ａ）に
示すように信号ラインに印加される駆動電圧の極性が１
フレーム周期ごとに反転されている。すなわち、信号ラ
インに接続されるＴＦＴのソース電極に供給される電圧
ＶSは、フレームｆ１では正極性「＋Ｖ」、後続のフレ
ームｆ２では負極性の「−Ｖ」となる。一方、ＴＦＴの
ドレイン電極に接続される画素電極に対向する対向電極
に供給される対向電極電圧Ｖｃｏｍも、信号ラインの駆
動電圧の極性反転周期に同期して反転される。
【００８８】液晶容量には、画素電極と対向電極との電
圧の差が印加されるため、図５（Ｂ）に示すようにフレ
ームｆ１では正極性、フレーム２では負極性の電圧がそ
れぞれ印加されることになる。
【００８９】図６（Ａ）、（Ｂ）に、ライン反転駆動方
式の動作を説明するための図を示す。
【００９０】図６（Ａ）は、ライン反転駆動方式による
信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形
を模式的に示したものである。図６（Ｂ）は、ライン反
転駆動方式を行った場合に、フレームごとに、各画素に
対応した液晶容量に印加される電圧の極性を模式的に示
したものである。
【００９１】ライン反転駆動方式では、図６（Ａ）に示
すように信号ラインに印加される駆動電圧の極性が、各
水平走査周期（１Ｈ）ごとに、かつ１フレーム周期ごと
に反転されている。すなわち、信号ラインに接続される
ＴＦＴのソース電極に供給される電圧ＶSは、フレーム
ｆ１の１Ｈでは正極性「＋Ｖ」、２Ｈでは負極性の「−
Ｖ」となる。なお、当該電圧Ｖｓは、フレームｆ２の１
Ｈでは負極性「−Ｖ」、２Ｈでは正極性の「＋Ｖ」とな
る。
【００９２】一方、ＴＦＴのドレイン電極に接続される
画素電極に対向する対向電極に供給される対向電極電圧
Ｖｃｏｍも、信号ラインの駆動電圧の極性反転周期に同
期して反転される。
【００９３】液晶容量には、画素電極と対向電極との電
圧の差が印加されるため、走査ラインごとに極性を反転
することで、図６（Ｂ）に示すようにフレーム周期で、
各ラインごとに極性が反転する電圧がそれぞれ印加され
ることになる。
【００９４】一般的に、フレーム反転駆動方式に比べて
ライン反転駆動方式のほうが、変化の周期が１ライン周
期となるため、画質の向上に貢献できるものの、消費電
力が大きくなる。
【００９５】１．３ 液晶駆動波形 図７に、上述した構成の液晶装置１０のＬＣＤパネル２
０の駆動波形の一例を示す。ここでは、ライン反転駆動
方式により駆動する場合を示している。
【００９６】上述したように、液晶装置１０では、ＬＣ
Ｄコントローラ６０によって生成された表示タイミング
に従って、信号ドライバ３０、走査ドライバ５０及び電
源回路８０が制御される。ＬＣＤコントローラ６０は、
信号ドライバ３０に対しては一水平走査単位の画像デー
タを順次転送するとともに、内部で生成した水平同期信
号や反転駆動タイミングを示す極性反転信号ＰＯＬを供
給する。また、ＬＣＤコントローラ６０は、走査ドライ
バ５０に対しては、内部で生成した垂直同期信号を供給
する。さらに、ＬＣＤコントローラ６０は、電源回路８
０に対して対向電極電圧極性反転信号ＶＣＯＭを供給す
る。
【００９７】これにより、信号ドライバ３０は、水平同
期信号に同期して、一水平走査単位の画像データに基づ
いて信号ラインの駆動を行う。走査ドライバ５０は、垂
直同期信号をトリガとして、ＬＣＤパネル２０にマトリ
ックス状に配置されたＴＦＴのゲート電極に接続される
走査ラインを、順次駆動電圧Ｖｇで走査駆動する。電源
回路８０は、内部で生成した対向電極電圧Ｖｃｏｍを、
対向電極電圧極性反転信号ＶＣＯＭに同期して極性反転
を行いながら、ＬＣＤパネル２０の各対向電極に供給す
る。
【００９８】液晶容量には、ＴＦＴのドレイン電極に接
続される画素電極と対向電極の電圧Ｖｃｏｍとの電圧に
応じた電荷が充電される。したがって、液晶容量に蓄積
された電荷によって保持された画素電極電圧Ｖｐが、所
与の閾値ＶCLを越えると画像表示が可能となる。画素電
極電圧Ｖｐが所与の閾値ＶCLを越えると、その電圧レベ
ルに応じて画素の透過率が変化し、階調表現が可能とな
る。
【００９９】２． 信号ドライバ ２．１ ブロック単位のハイインピーダンス制御 図８（Ａ）、（Ｂ）に、ＬＣＤパネル２０のサイズと本
実施形態における信号ドライバ３０との接続関係を模式
的に示す。
【０１００】ＬＣＤパネル２０のＹ軸方向に伸びる複数
の信号ラインがＸ軸方向に沿って配列される場合、これ
ら信号ラインを駆動する信号ドライバ３０は、一般的
に、長辺方向に沿って各信号ラインを駆動する信号ライ
ン駆動回路４０が配置される。ここで、ＬＣＤパネル２
０の信号ライン数Ｎより、信号ドライバ３０の出力本数
Ｄが多い場合、左側端部と右側端部を除く中央部付近の
信号ライン駆動回路９４Ａを空けて、ＬＣＤパネル２０
の信号ラインと信号ドライバ３０の信号ライン駆動回路
とを配線により接続する。こうすることで、配線距離を
短くして、ＬＣＤパネル２０と信号ドライバ３０との間
隔を狭めることができ、配線エリア９０Ａを有効活用す
ることができるので、実装面積の縮小化をも図ることが
できる。
【０１０１】また、図８（Ａ）に示すようにＬＣＤパネ
ル２０のサイズが大きい場合、パネルサイズに応じた信
号ライン数分だけ信号ライン駆動回路を用いる際、左側
端部と右側端部を除く中央部付近の信号ライン駆動回路
９４Ａの出力をハイインピーダンス制御する。
【０１０２】一方、図８（Ｂ）に示すようにＬＣＤパネ
ル２０のサイズが小さい場合も同様に、図８（Ａ）の場
合に比べて増加した余分な信号ライン駆動回路を、左側
端部と右側端部を除く中央部付近に配置させることで、
信号ライン駆動回路９４Ｂの出力をハイインピーダンス
制御する。
【０１０３】そのため、本実施形態における信号ドライ
バ３０は、所与の複数の信号ラインごとに分割されたブ
ロックを単位として、任意に選択したブロックの信号ラ
イン駆動回路の出力をハイインピーダンス制御すること
ができるようになっている。そこで、本実施形態におけ
る信号ドライバ３０は、ブロック出力選択レジスタを有
しており、ブロック単位で各ブロックの信号ラインを駆
動する信号ライン駆動回路の出力をハイインピーダンス
制御するか否かを設定するためのブロック出力選択デー
タ（広義には、制御指示データ）を保持するようになっ
ている。ブロック出力選択データにより、オンに設定さ
れたブロックの信号ラインは信号ライン駆動回路により
信号駆動され、オフに設定されたブロックの信号ライン
はハイインピーダンス状態となる。したがって、その出
力をハイインピーダンス制御する信号ライン駆動回路を
変更するだけで、ＬＣＤパネル２０のサイズ変更に対し
て容易に対応でき、駆動不要な信号ライン駆動回路で行
われるインピーダンス変換に伴う消費電流を削減するこ
とができる。また、左側端部と右側端部を除く中央部付
近にその出力をハイインピーダンス制御する信号ライン
駆動回路を配置させることで、ＬＣＤパネル２０の信号
ラインに接続される各配線層の長さをより均等化させる
ことも可能となる。
【０１０４】２．２ 画像データのバイパス入力 上述したように、実装するＬＣＤパネル２０のサイズに
合わせて選択されたブロックの信号ライン駆動回路の出
力がハイインピーダンス状態となるように設定された場
合、以下のような問題が生じる。
【０１０５】図９に、１フレーム分の画像をＬＣＤパネ
ル２０に表示させる場合の問題点を説明するための図を
示す。
【０１０６】例えば、図８に示すように、信号ドライバ
３０の中央部付近の信号ライン駆動回路９４を空けて、
ＬＣＤパネル２０の信号ラインと信号ドライバ３０の信
号ライン駆動回路とが配線により接続されている場合を
考える。
【０１０７】このような信号ドライバ３０に対して、例
えばユーザが作成した１フレーム分の画像データ９６Ａ
に基づいて信号ラインを駆動したとしても、本来ＬＣＤ
パネル２０には画像９６Ｂのように表示させたいとこ
ろ、中央部付近に出力がハイインピーダンス状態とされ
た信号ライン駆動回路９４により、実際にはＬＣＤパネ
ル２０には画像９６Ｃが表示され、ＬＣＤパネル２０の
端部には非表示エリア９８が形成されてしまう。
【０１０８】すなわち、供給すべきでない信号ラインに
対応する信号ライン駆動回路９４に対して画像データが
供給され、供給すべき信号ラインに対応する信号ライン
駆動回路に画像データが供給されない状態で信号ライン
を駆動すると、ユーザが意図しない画像が表示されてし
まうことを意味する。したがって、このような画像をＬ
ＣＤパネル２０に表示させる場合、ユーザは、出力がハ
イインピーダンス状態とされたブロックを認識して、信
号ドライバ３０に画像データを供給する必要がある。
【０１０９】しかしながら、ユーザにとって、その実装
状態に応じて供給すべき画像データを変更することは極
めて不都合となる。
【０１１０】そこで、本実施形態における信号ドライバ
３０は、１水平走査単位の画像データをラッチするた
め、画像データを順次シフトして取り込む際に、上述し
たように出力がハイインピーダンス状態となるように設
定されたブロックの信号ラインに対応するフリップフロ
ップをバイパスして、順次次のブロックの走査ラインに
対応したフリップフロップに画像データをシフトするよ
うになっている。
【０１１１】図１０（Ａ）、（Ｂ）に、このような画像
データのバイパス動作の一例を示す。
【０１１２】例えば、図１０（Ａ）に示すように、各ブ
ロックの出力がハイインピーダンス制御されないように
設定されている場合、信号ドライバ３０に取り込まれた
画像データは、シフトレジスタ３２において順次シフト
される。
【０１１３】一方、本実施形態では、図１０（Ｂ）に示
すように、出力がハイインピーダンス制御されるブロッ
クの信号ラインに対応するシフトレジスタはバイパスさ
れ、出力がハイインピーダンス制御されないブロックの
信号ラインにシフトレジスタに供給される。
【０１１４】こうすることで、ユーザは、その実装状態
に応じて出力がハイインピーダンス制御されたブロック
の設定が変更になった場合でも、供給すべき画像データ
を変更する必要がなくなり、ユーザにとって使い勝手の
良い液晶装置を提供することができる。
【０１１５】２．３ ブロック単位の出力制御 本実施形態における信号ドライバ３０は、所与の複数の
信号ラインごとに分割されたブロックを単位として、画
像データに基づく信号駆動を行って、パーシャル表示を
実現することができるようになっている。そのため信号
ドライバ３０は、パーシャル表示選択レジスタを有して
おり、ブロック単位で各ブロックの出力可否を示すパー
シャル表示データを保持するようになっている。パーシ
ャル表示データにより出力がオンに設定されたブロック
は、当該ブロックの信号ラインに対して画像データに基
づく信号駆動を行う表示エリアとして設定されることに
なる。一方、パーシャル表示データにより表示がオフに
設定されたブロックは、当該ブロックの信号ラインに対
して所与の非表示レベル電圧が供給される非表示エリア
として設定されることになる。
【０１１６】本実施形態では、このブロックを８ピクセ
ル単位としている。ここで、１ピクセルは、ＲＧＢ信号
の３ビットからなる。したがって、信号ドライバ３０
は、計２４出力（例えば、Ｓ1〜Ｓ24）を１ブロックと
している。これにより、ＬＣＤパネル２０の表示エリア
をキャラクタ文字（１バイト）単位で設定することがで
きるので、携帯電話機のようなキャラクタ文字の表示を
行う電子機器において、効率的な表示エリアの設定及び
その画像表示が可能となる。
【０１１７】図１１（Ａ）、（Ｂ）、（Ｃ）に、このよ
うな本実施形態における信号ドライバにより実現したパ
ーシャル表示の一例を模式的に示す。
【０１１８】例えば、図１１（Ａ）に示すようにＬＣＤ
パネル２０に対して、Ｙ方向に複数の信号ラインが配列
されるように信号ドライバ３０を配置し、Ｘ方向に複数
の走査ラインが配列されるように走査ドライバ５０を配
置した場合、図１１（Ｂ）に示すようにブロック単位で
非表示エリア１００Ｂを設定する。こうすることで、表
示エリア１０２Ａ、１０４Ａに対応するブロックの信号
ラインのみを画像データに基づいて駆動すればよい。
【０１１９】或いは、図１１（Ｃ）に示すようにブロッ
ク単位で表示エリア１０６Ａを設定することで、非表示
エリア１０８Ｂ、１１０Ｂに対応するブロックの信号ラ
インを画像データに基づいて駆動する必要がなくなる。
また、図１１（Ｂ）、（Ｃ）において、複数の非表示エ
リア若しくは表示エリアを設定するようにしても良い。
【０１２０】図１２（Ａ）、（Ｂ）、（Ｃ）に、本実施
形態による信号ドライバにより実現したパーシャル表示
の他の例を模式的に示す。
【０１２１】この場合、図１２（Ａ）に示すようにＬＣ
Ｄパネル２０に対して、Ｘ方向に複数の信号ラインが配
列されるように信号ドライバ３０を配置し、Ｙ方向に複
数の走査ラインが配列されるように走査ドライバ５０を
配置すると、図１２（Ｂ）に示すようにブロック単位で
非表示エリア１２０Ｂを設定することで、表示エリア１
２２Ａ、１２４Ａに対応するブロックの信号ラインのみ
を画像データに基づいて駆動すればよい。
【０１２２】或いは、図１２（Ｃ）に示すようにブロッ
ク単位で表示エリア１２６Ａを設定することで、非表示
エリア１２８Ｂ、１３０Ｂに対応するブロックの信号ラ
インを画像データに基づいて駆動する必要がない。な
お、図１２（Ｂ）、（Ｃ）において、複数の非表示エリ
ア若しくは表示エリアを設定するようにしても良い。
【０１２３】また、各表示エリアは、例えば静止画表示
エリアと動画表示エリアとを区切るようにしても良い。
こうすることで、ユーザにとって見やすい画面を提供す
ることができるとともに、低消費電力化を図ることが可
能となる。
【０１２４】本実施形態における信号ドライバ３０にお
いて、信号ライン駆動回路４０はブロック単位に制御さ
れ、ブロックの信号ラインをボルテージフォロワ接続さ
れたオペアンプ、若しくは非表示レベル電圧供給回路に
より駆動する。
【０１２５】図１３（Ａ）、（Ｂ）、（Ｃ）に、本実施
形態における信号ライン駆動回路の制御内容を模式的に
示す。
【０１２６】ブロック出力選択データ（制御指示デー
タ）により出力がハイインピーダンス制御するように設
定されたブロックの信号ラインに対して、図１３（Ａ）
に示すように、ＤＡＣ３８Aによる駆動電圧の生成制御
を停止させるともに、信号ライン駆動回路４０Aにおい
てボルテージフォロワ接続されたオペアンプの出力をハ
イインピーダンス制御する。そして、信号ライン駆動回
路４０Aの非表示レベル電圧供給回路は、その出力がハ
イインピーダンス制御される。
【０１２７】また、ブロック出力選択データ（制御指示
データ）により出力がハイインピーダンス制御されない
ように設定され、パーシャル表示データにより出力がオ
ンに設定された表示エリアに対応するブロックの信号ラ
インを画像データに基づいて駆動する場合、図１３
（Ｂ）に示すように、ＤＡＣ３８Bにより駆動電圧を生
成させ、信号ライン駆動回路４０Bにおいてボルテージ
フォロワ接続されたオペアンプによりインピーダンス変
換を行って、当該ブロックに割り当てられた１又は複数
の信号ラインを駆動する。この際、信号ライン駆動回路
４０Bの非表示レベル電圧供給回路は、その出力がハイ
インピーダンス制御される。
【０１２８】さらに、ブロック出力選択データ（制御指
示データ）により出力がハイインピーダンス制御されな
いように設定され、パーシャル表示データにより出力が
オフに設定された非表示エリアに対応するブロックの信
号ラインについては、図１３（Ｃ）に示すように、ＤＡ
Ｃ３８Cによる駆動電圧の生成制御を停止させるとも
に、信号ライン駆動回路４０Cにおいてボルテージフォ
ロワ接続されたオペアンプの出力をハイインピーダンス
制御する。そして、信号ライン駆動回路４０Cの非表示
レベル電圧供給回路により生成した非表示レベル電圧
で、当該ブロックに割り当てられた１又は複数の信号ラ
インを駆動する。この非表示レベル電圧は、ＴＦＴに接
続される液晶容量に印加される電圧を、少なくとも画素
の透過率が変化して表示可能となる所与の閾値ＶCLより
小さくするような電圧レベルに設定される。
【０１２９】これにより、上述した画像表現による効果
に加えて、オペアンプの定常的な電流消費を削減するこ
とができるので、従来から問題となっていたＴＦＴ液晶
を用いたアクティブマトリクス型液晶パネルの消費電力
を低減し、バッテリ駆動の携帯型の電子機器への搭載が
可能となる。
【０１３０】２．４ シフト方向に応じたブロックの入
れ替え 本実施形態における信号ドライバ３０は、図１１（Ａ）
〜（Ｃ）、図１２（Ａ）〜（Ｃ）に示したように、実装
対象となる電子機器に応じて、ＬＣＤパネル２０に対し
て配置される位置が異なる場合がある。
【０１３１】図１４（Ａ）、（Ｂ）に、ＬＣＤパネル２
０に対して異なる位置に実装される信号ドライバ３０を
模式的に示す。
【０１３２】すなわち、図１４（Ａ）に示す場合では、
ＬＣＤパネル２０に対して下側に信号ドライバ３０が配
置されている。一方、図１４（Ｂ）に示す場合では、Ｌ
ＣＤパネル２０に対して上側に信号ドライバ３０が配置
されている。
【０１３３】信号ドライバ３０の信号ライン駆動出力側
は、固定されているため、図１４（Ａ）に示すようにＬ
ＣＤパネル２０に対して下側に信号ドライバ３０が配置
されたときの駆動側の順番が、図１４（Ｂ）に示すよう
にＬＣＤパネル２０に対して上側に配置されたとき駆動
側の順番と逆になる。したがって、実装状態によって信
号ドライバ３０への配線の引き回しのため実装面積が増
大してしまう。このため、シフト方向入れ替え信号ＳＨ
Ｌによって、画像データのシフト方向を切り替えるよう
にしている。
【０１３４】図１５（Ａ）、（Ｂ）、（Ｃ）に、ライン
ラッチに保持された画像データと、ブロックの対応関係
を模式的に示す。
【０１３５】例えば図１４（Ａ）に示す位置に信号ドラ
イバ３０が配置された場合、シフト方向切り替え信号Ｓ
ＨＬを「Ｈ」にすることで、図１５（Ａ）に示すよう
に、シフトレジスタで順次保持されてラインラッチ３６
でラッチされた一水平走査単位の画像データが、信号ラ
インＳ1〜ＳMに対応して、画像データＰ１〜ＰＭの並び
の順番になるものとする。
【０１３６】これに対して図１４（Ｂ）に示す位置に信
号ドライバ３０が配置された場合、シフト方向切り替え
信号ＳＨＬを「Ｌ」にすることで、図１５（Ｂ）に示す
ように、図１５（Ａ）と同じ並びの順番でＬＣＤコント
ローラ６０から供給される画像データに対して、ライン
ラッチ３６には、信号ラインＳ1〜ＳMに対応して、画像
データＰＭ、・・・、Ｐ３、Ｐ２、Ｐ１の並びの順番で
保持される。
【０１３７】ところが、ユーザにとっては、図１５
（Ａ）、（Ｂ）に示すように、複数の信号ラインを分割
したブロックの並びの順番は変わらない。したがって、
ブロック単位に、上述した画像データを制御する場合、
ユーザもシフト方向に応じてブロックの順番の並びが変
更することを認識して画像表示制御を行わなければなら
なくなる。
【０１３８】そこで、本実施形態では、ユーザがシフト
方向によって入れ替わるブロックの並びの順番を気にす
ることなく、上述したブロック単位のパーシャル表示制
御を可能にするため、図１５（Ｃ）に示すように、これ
らブロック単位で指定されるパーシャル表示データにつ
いてもシフト方向に応じて切り替えるようにしている。
すなわち、本実施形態における信号ドライバ３０は、シ
フト方向を切り替えた場合に上述したパーシャル表示選
択レジスタに記憶されたパーシャル表示データの順番を
逆に入れ替えることができるブロックデータ入れ替え回
路を含む。
【０１３９】これにより、表示エリア及び非表示エリア
が設定されたブロックと、実際のパネルの駆動回路との
対応関係を維持し、信号ドライバ３０の実装状態に依存
することなく、ブロック単位のパーシャル表示切替を実
現させることができる。
【０１４０】以下では、このような本実施形態における
信号ドライバ３０の具体的な構成例について説明する。
【０１４１】３． 本実施形態における信号ドライバの
構成の具体例 ３．１ 信号ドライバの構成（ブロック単位） 図１６に、本実施形態における信号ドライバ３０におい
て制御されるブロック単位の構成の概要を示す。
【０１４２】本実施形態における信号ドライバ３０は、
２８８本の信号ライン出力（Ｓ1〜Ｓ288）を有している
ものとする。
【０１４３】すなわち、本実施形態における信号ドライ
バ３０は、２４出力端子単位（Ｓ1〜Ｓ24、Ｓ25〜
Ｓ48、・・・、Ｓ265〜Ｓ288）に、図１６に示す構成を
備えており、計１２ブロック（Ｂ０〜Ｂ１１）を有して
いる。以下では、図１６は、ブロックＢ０を示すものと
して説明するが、他のブロックＢ１〜Ｂ１１についても
同様である。
【０１４４】信号ドライバ３０のブロックＢ０は、信号
ラインＳ1〜Ｓ24の各信号ラインに対応して、シフトレ
ジスタ１４０0を含むデータバイパス回路１４２0、ライ
ンラッチ３６0、駆動電圧生成回路３８0、信号ライン駆
動回路４０0を含む。ここで、シフトレジスタ１４０
0は、図２に示すシフトレジスタ３２及びラインラッチ
３４の機能を有する。
【０１４５】データバイパス回路１４２0は、シフトレ
ジスタ１４０0を含む。シフトレジスタ１４０0は、各信
号ラインに対応してＳＲ0-1〜ＳＲ0-24を含む。ライン
ラッチ３６0は、各信号ラインに対応してＬＡＴ0-1〜Ｌ
ＡＴ0-24を含む。駆動電圧生成回路３８0は、各信号ラ
インに対応してＤＡＣ0-1〜ＤＡＣ0-24を含む。信号ラ
イン駆動回路４０0は、各信号ラインに対応してＳＤＲ
Ｖ0-1〜ＳＤＲＶ0-24を含む。
【０１４６】３．２ ブロック出力選択レジスタ 上述したように、本実施形態における信号ドライバ３０
は、ブロック単位に、信号ライン駆動回路の出力がハイ
インピーダンス制御される。そのため、信号ドライバ３
０は、図１７に示すようにブロック出力選択レジスタ１
４８を有する。
【０１４７】このブロック出力選択レジスタ１４８は、
ＬＣＤコントローラ６０によって設定される。ＬＣＤコ
ントローラ６０は、ホスト（ＣＰＵ）からの制御によっ
て、所与のタイミングで信号ドライバ３０のブロック出
力選択レジスタ１４８の内容を更新することができるよ
うになっており、その都度実装状態に応じて最適な信号
駆動回路を構成することができる。
【０１４８】ブロック出力選択レジスタ１４８は、ブロ
ックＢ０〜Ｂ１１に対応して、各ブロックの信号ライン
駆動回路の出力をハイインピーダンス状態にするか否か
を示すブロック出力選択データＢＬＫ０〜ＢＬＫ１１を
含む。本実施形態では、ブロック出力選択データＢＬＫ
０〜ＢＬＫ１１のうち、「１」に設定されたブロックの
信号ライン駆動回路にはＬＣＤパネル２０の信号ライン
が接続されて画像データに基づく信号駆動を行い、
「０」に設定されたブロックの信号ライン駆動回路のＬ
ＣＤパネル２０の信号ライン駆動回路にはＬＣＤパネル
２０の信号ラインが接続されないか、若しくは接続され
ても信号駆動を行わない。
【０１４９】３．３ パーシャル表示選択レジスタ 本実施形態における信号ドライバ３０は、図１８に示す
ようにパーシャル表示選択レジスタ１５０を有してい
る。このパーシャル表示選択レジスタ１５０は、ＬＣＤ
コントローラ６０によって設定される。ＬＣＤコントロ
ーラ６０は、ホスト（ＣＰＵ）からの制御によって、所
与のタイミングで信号ドライバ３０のパーシャル表示選
択レジスタ１５０の内容を更新することができるように
なっており、その都度最適なパーシャル表示を実現する
ことができる。
【０１５０】パーシャル表示選択レジスタ１５０は、ブ
ロックＢ０〜Ｂ１１に対応して、各ブロックの信号ライ
ンを画像データに基づいて信号駆動するか否かを示すパ
ーシャル表示データＰＡＲＴ０〜ＰＡＲＴ１１を含む。
本実施形態では、パーシャル表示データＰＡＲＴ０〜Ｐ
ＡＲＴ１１のうち、出力がオンであることを示す「１」
に設定されたブロックを表示エリア、出力がオフである
ことを示す「０」に設定されたブロックを非表示エリア
として、表示制御を行う。
【０１５１】上述したように、信号ドライバ３０の実装
状態に応じて、ユーザにブロックの順番を気にさせる必
要なく、ブロック単位のパーシャル表示を実現させるた
めに、パーシャル表示データをブロック単位で切り替え
る必要がある。
【０１５２】そこで、本実施形態では、以下に示すブロ
ックデータ入れ替え回路により、ブロック出力選択レジ
スタ及びパーシャル表示選択レジスタのブロックの並び
順を、シフト方向に応じて切り替えるようになってい
る。
【０１５３】図１９に、ブロックデータ入れ替え回路の
構成の一例を示す。
【０１５４】ここでは、パーシャル表示データを入れ替
える場合を示す。このブロックデータ入れ替え回路は、
パーシャル表示データ選択レジスタに設定されたパーシ
ャル表示データＰＡＲＴ０〜ＰＡＲＴ１１の並びをシフ
ト方向切り替え信号ＳＨＬに応じて切り替える。より具
体的には、ブロックデータ入れ替え回路は、シフト方向
切り替え信号ＳＨＬに応じて、パーシャル表示データＰ
ＡＲＴ０及びＰＡＲＴ１１のいずれか一方をＰＡＲＴ０
´として選択出力する。同様に、シフト方向切り替え信
号ＳＨＬに応じて、パーシャル表示データＰＡＲＴ１及
びＰＡＲＴ１０のいずれか一方をＰＡＲＴ１´、パーシ
ャル表示データＰＡＲＴ２及びＰＡＲＴ９のいずれか一
方をＰＡＲＴ２´、・・・、パーシャル表示データＰＡ
ＲＴ１１及びＰＡＲＴ０のいずれか一方をＰＡＲＴ１１
´として、それぞれ選択出力する。
【０１５５】このようにシフト方向に応じてブロック単
位の並び順が切り替えられたパーシャル表示データＰＡ
ＲＴ０´〜ＰＡＲＴ１１´は、シフト方向に応じてＰＡ
ＲＴ０、ＰＡＲＴ１、・・・、ＰＡＲＴ１１、又はＰＡ
ＲＴ１１、ＰＡＲＴ１０、・・・、ＰＡＲＴ０のいずれ
かのデータとして、それぞれ対応する各ブロックＢ０〜
Ｂ１１に供給される。各ブロックＢ０〜Ｂ１１は、パー
シャル表示データＰＡＲＴ０´〜ＰＡＲＴ１１´に基づ
いてパーシャル表示制御を行う。
【０１５６】ブロックＢ０は、パーシャル表示データＰ
ＡＲＴ０´に基づいてパーシャル表示制御が行われる。
【０１５７】また、ブロックＢ０は、ブロック出力選択
データＢＬＫ０´に基づいて各信号ラインを駆動する駆
動回路の出力のハイインピーダンス制御が行われる。
【０１５８】３．４ データバイパス回路 ブロックＢ０のデータバイパス回路１４２0は、図１６
に示すように、隣接するブロックから入力される画像デ
ータをブロック出力選択データＢＬＫ（ＢＬＫ０´）で
マスクするＡＮＤ回路１５２0、１５４0を含む。
【０１５９】ＡＮＤ回路１５２0は、左方向データ入力
信号ＬＩＮを、ブロック出力選択データＢＬＫ（ＢＬＫ
０´）でマスクする。ＡＮＤ回路１５４0は、右方向デ
ータ入力信号ＲＩＮを、ブロック出力選択データＢＬＫ
（ＢＬＫ０´）でマスクする。シフトレジスタ１４０0
には、ＡＮＤ回路１５２0、１５４0によりマスクされた
画像データが供給される。
【０１６０】また、データバイパス回路１４２0は、切
り替え回路ＳＷＢ0-0、ＳＷＢ1-0を含む。
【０１６１】切り替え回路ＳＷＢ0-0は、ブロック出力
選択データＢＬＫ（ＢＬＫ０´）が「１」（論理レベル
「Ｈ」）のときＳＲ0-1の出力データを左方向データ出
力信号ＬＯＵＴとして出力する。一方、切り替え回路Ｓ
ＷＢ0-0は、ブロック出力選択データＢＬＫ（ＢＬＫ０
´）が「０」（論理レベル「Ｌ」）のとき右方向データ
入力信号ＲＩＮとして入力されたブロックＢ１からシフ
トされた画像データを左方向データ出力信号ＬＯＵＴと
して出力する。
【０１６２】切り替え回路ＳＷＢ1-0は、ブロック出力
選択データＢＬＫ（ＢＬＫ０´）が「１」（論理レベル
「Ｈ」）のときＳＲ0-24の出力データを右方向データ出
力信号ＲＯＵＴとして出力する。一方、切り替え回路Ｓ
ＷＢ0-0は、ブロック出力選択データＢＬＫ（ＢＬＫ０
´）が「０」（論理レベル「Ｌ」）のとき左方向データ
入力信号ＬＩＮとして入力されたブロックからシフトさ
れた画像データ（ブロックＢ０の場合は、ＤＩＯ）を右
方向データ出力信号ＲＯＵＴとして出力する。
【０１６３】ブロックＢ０のシフトレジスタ１４０
0は、クロック信号ＣＬＫに同期して、隣接するブロッ
クのシフトレジスタからシフトされた画像データを順次
各ＳＲにおいてシフトする。また、シフトレジスタ１４
０0は、シフト方向切り替え信号ＳＨＬに応じて、左方
向データ入力信号ＬＩＮ若しくは右方向データ入力信号
ＲＩＮとして隣接するブロックのシフトレジスタから入
力された画像データを順次シフトする。なお、ブロック
Ｂ０の左方向データ入力信号ＬＩＮ及び左方向データ出
力信号ＬＯＵＴ、ブロックＢ１１の右方向データ入力信
号ＲＩＮ及び右方向データ出力信号ＲＯＵＴは、シフト
切り替え信号ＳＨＬによって入出力方向が切り替えられ
る。
【０１６４】図２０（Ａ）、（Ｂ）に、このようなデー
タバイパス回路の動作の一例を模式的に示す。
【０１６５】ここでは、図２０（Ａ）に示すように、ブ
ロックＳＢ１〜ＳＢ５に対応して設けられたシフトレジ
スタＳＲ１〜ＳＲ５において、シフトレジスタＳＲ１か
ら画像データ（ＤＩＯ）が順次シフトされる場合につい
て説明する。このとき、ブロックＳＢ３が、ブロック出
力選択データによりブロック出力非選択が設定されてい
るものとする。
【０１６６】クロック信号ＣＬＫに同期して、ブロック
ＳＢ５、ＳＢ４、ＳＢ２、ＳＢ１の信号ラインに駆動さ
れるべき画像データ（ＤＩＯ）が順次シフトされる。こ
の際、シフトレジスタＳＲ３はブロック単位でバイパス
されるため、シフトレジスタＳＲ１から順次シフトされ
る画像データは、シフトレジスタＳＲ２の次にシフトレ
ジスタＳＲ４にバイパスされる。
【０１６７】この結果、ブロックＳＢ５、ＳＢ４、ＳＢ
２、ＳＢ１に対応するシフトレジスタＳＲ５、ＳＲ４、
ＳＲ２、ＳＲ１には、それぞれ画像データＡ、Ｂ、Ｃ、
Ｄが順次保持される。この状態で、水平同期信号ＬＰに
より、一水平走査単位としてラインラッチにラッチする
ことで、ユーザはブロック出力非選択を設定したブロッ
クを意識することなく、画像データを信号ドライバに供
給することができるようになる。
【０１６８】なお、データバイパス回路は、上述したよ
うな動作に限定されるものではない。
【０１６９】図２１（Ａ）、（Ｂ）に、データバイパス
回路の動作の他の例を模式的に示す。
【０１７０】ここでは、図２１（Ａ）に示すように、ブ
ロックＳＢ１〜ＳＢ５に対応して設けられたシフトレジ
スタＳＲ１〜ＳＲ５とラッチＬＴ１〜ＬＴ５を備え、シ
フトレジスタＳＲ１〜ＳＲ５において、イネーブル入出
力信号ＥＩＯが、クロック信号ＣＬＫに同期してシフト
される。各シフトレジスタの出力は、シフトレジスタク
ロックＳＲＣＫ１〜ＳＲＣＫ５として、ラッチＬＴ１〜
ＬＴ５に供給される。
【０１７１】画像データ（ＤＩＯ）は、シフトレジスタ
クロックＳＲＣＫに同期して入力される。
【０１７２】ここで、ブロックＳＢ３が、ブロック出力
選択データによりブロック出力非選択が設定されている
ものとする。
【０１７３】クロック信号ＣＬＫに同期して、シフトさ
れたイネーブル入出力信号ＥＩＯは、シフトレジスタＳ
Ｒ３においてブロック単位でバイパスされるため、シフ
トレジスタＳＲ１から順次シフトされるイネーブル入出
力信号は、シフトレジスタＳＲ２の次にシフトレジスタ
ＳＲ４にバイパスされる。
【０１７４】したがって、シフトレジスタクロックＳＲ
ＣＫ１、ＳＲＣＫ２、ＳＲＣＫ４、ＳＲＣＫ５に応じ
て、画像データ（ＤＩＯ）を供給することで、ラッチＬ
Ｔ１、ＬＴ２、ＬＴ４、ＬＴ５に画像データＡ、Ｂ、
Ｃ、Ｄがラッチされる。
【０１７５】この状態で、水平同期信号ＬＰにより、一
水平走査単位としてラインラッチにラッチすることで、
ユーザはブロック出力非選択を設定したブロックを意識
することなく、画像データを信号ドライバに供給するこ
とができるようになる。
【０１７６】次に、このような画像データを順次シフト
するシフトレジスタ１４０0について説明する。
【０１７７】図２２に、シフトレジスタ１４０0を構成
するＳＲ0-1の構成を模式的に示す。
【０１７８】ここでは、ＳＲ0-1の構成について示す
が、他のＳＲ0-2〜ＳＲ0-24についても同様に構成する
ことができる。
【０１７９】ＳＲ0-1は、ＦＦL-R、ＦＦR-L、ＳＷ１を
含む。
【０１８０】ＦＦL-Rは、例えばＤ端子に入力される左
方向データ入力信号ＬＩＮを、ＣＫ端子に入力されるク
ロック信号の立ち上がりエッジに同期してラッチし、Ｑ
端子から右方向データ出力信号ＲＯＵＴとして、ＳＲ
0-2のＤ端子に対して左方向データ入力信号ＬＩＮを供
給する。
【０１８１】ＦＦR-Lは、例えばＤ端子に入力される右
方向データ入力信号ＲＩＮを、ＣＫ端子に入力されるク
ロック信号の立ち上がりエッジに同期してラッチし、Ｑ
端子から左方向データ出力信号ＬＯＵＴを出力する。
【０１８２】ＦＦL-RのＱ端子から出力される右方向デ
ータ出力信号ＲＯＵＴと、ＦＦR-LのＱ端子から出力さ
れる左方向出力信号ＬＯＵＴとは、ＳＷ１にも供給され
る。ＳＷ１は、シフト方向切り替え信号ＳＨＬに応じ
て、右方向データ出力信号ＲＯＵＴと、ＦＦR-LのＱ端
子から出力される左方向出力信号ＬＯＵＴのうち、いず
れか一方を選択して、ラインラッチ３６0のＬＡＴ0-1に
供給する。
【０１８３】このようにして、シフトレジスタ１４０0
の各ＳＲ0-1〜ＳＲ0-24に保持された画像データは、水
平同期信号ＬＰに同期してそれぞれラインラッチ３６0
の各ＬＡＴ0-1〜ＬＡＴ0-24にラッチされる。
【０１８４】３．５ ラインラッチ ラインラッチＬＡＴ0-1にラッチされた信号ラインＳ1に
対応する画像データは、駆動電圧生成回路のＤＡＣ0-1
に供給される。ＤＡＣ0-1は、ＤＡＣイネーブル信号Ｄ
ＡＣｅｎが論理レベル「Ｈ」のときに、ＬＡＴ0-1から
供給された例えば６ビットの階調データに基づいて、６
４レベルの階調電圧を発生する。
【０１８５】３．６ 駆動電圧生成回路 図２３に、ＤＡＣ0-1によって生成される階調電圧を説
明するための図を示す。
【０１８６】ＤＡＣ0-1は、電源回路８０から例えばＶ
０〜Ｖ８の各レベルの基準電圧が供給されている。ＤＡ
Ｃ0-1は、ＤＡＣイネーブル信号ＤＡＣｅｎが論理レベ
ル「Ｈ」になると、各信号ラインの画像データとしての
６ビットの階調データのうち例えば上位３ビットからＶ
０〜Ｖ８によって分割された電圧範囲のうちの１つを選
択する。ここで、例えば基準電圧Ｖ２とＶ３との間を選
択すると、６ビットの階調データのうち例えば下位３ビ
ットによって特定されるＶ２とＶ３の間の８レベルのう
ちいずれか１つであるＶ23を選択する。
【０１８７】このように、信号ラインＳ1に対応するＤ
ＡＣ0-1に選択された駆動電圧は、信号ライン駆動回路
４０0のＳＤＲＶ0-1に供給される。同様に、他の信号ラ
インＳ 2〜Ｓ24についても、駆動電圧の供給が行われ
る。
【０１８８】本実施形態では、ＤＡＣイネーブル信号Ｄ
ＡＣｅｎが、イネーブル信号ｄａｃｅｎ０と、ブロック
出力選択レジスタのブロックＢ０の信号ラインをハイイ
ンピーダンス状態にするか否かを示すブロック出力選択
データＢＬＫ（ＢＬＫ０´）との論理積により生成され
る。このイネーブル信号ｄａｃｅｎ０は、信号ドライバ
３０の図示しない制御回路で生成されたＤＡＣ制御信号
ｄａｃｅｎと、パーシャル表示選択レジスタのブロック
Ｂ０のパーシャル表示の可否を示すパーシャル表示デー
タＰＡＲＴ（ＰＡＲＴ０´）との論理積により生成され
る。
【０１８９】すなわち、ＤＡＣイネーブル信号ＤＡＣｅ
ｎは、ブロック出力選択データＢＬＫ（ＢＬＫ０´）が
「０」の場合には、パーシャル表示データＰＡＲＴ（Ｐ
ＡＲＴ０´）の設定値にかかわらず、ＢＬＫ０の駆動電
圧生成回路３８0は動作を停止する。また、ブロック出
力選択データＢＬＫ（ＢＬＫ０´）が「１」の場合に
は、パーシャル表示エリアとして設定された場合にのみ
ＤＡＣ動作を行う一方、パーシャル非表示エリアとして
設定された場合、ＤＡＣ動作を停止してラダー抵抗に流
れる電流消費を削減する。
【０１９０】なお、このＤＡＣイネーブル信号ＤＡＣｅ
ｎは、他の信号ラインＳ2〜Ｓ24に対応するＤＡＣ0-2〜
ＤＡＣ0-24にも同様に供給され、ブロック単位でＤＡＣ
の動作制御が行われる。
【０１９１】３．７ 信号駆動回路 信号ライン駆動回路４０0のＳＤＲＶ0-1は、インピーダ
ンス変換手段としてのボルテージフォロワ接続されたオ
ペアンプＯＰ0-1と、パーシャル非表示レベル電圧供給
回路ＶＧ0-1を含む。
【０１９２】３．７．１ オペアンプ ボルテージフォロワ接続されたオペアンプＯＰ0-1は、
その出力端子が負帰還され、オペアンプの入力インピー
ダンスも極めて大きくなり、入力電流はほとんど流れな
くなる。そして、オペアンプイネーブル信号ＯＰｅｎが
論理レベル「Ｈ」のときに、ＤＡＣ0-1によって生成さ
れた駆動電圧をインピーダンス変換して、信号ラインＳ
1を駆動する。これにより、信号ラインＳ1の出力負荷に
依存することなく、信号駆動を行うことができる。
【０１９３】本実施形態では、オペアンプイネーブル信
号ＯＰｅｎが、イネーブル信号ｏｐｅｎ０と、ブロック
出力選択レジスタのブロックＢ０の信号ラインをハイイ
ンピーダンス状態にするか否かを示すブロック出力選択
データＢＬＫ（ＢＬＫ０´）との論理積により生成され
る。このイネーブル信号ｏｐｅｎ０は、信号ドライバ３
０の図示しない制御回路で生成されたＤＡＣ制御信号ｄ
ａｃｅｎと、パーシャル表示選択レジスタのブロックＢ
０のパーシャル表示の可否を示すパーシャル表示データ
ＰＡＲＴ（ＰＡＲＴ０´）との論理積により生成され
る。
【０１９４】すなわち、オペアンプイネーブル信号ＯＰ
ｅｎは、ブロック出力選択データＢＬＫ（ＢＬＫ０´）
が「０」の場合には、パーシャル表示データＰＡＲＴ
（ＰＡＲＴ０´）の設定値にかかわらず、ＢＬＫ０のオ
ペアンプは動作を停止する（オペアンプの電流源を停止
して、消費電流を削減する）。また、ブロック出力選択
データＢＬＫ（ＢＬＫ０´）が「１」の場合には、パー
シャル表示エリアとして設定された場合にのみ駆動電圧
生成回路で生成された駆動電圧を、インピーダンス変換
して対応する信号ラインを駆動する一方、パーシャル非
表示エリアとして設定された場合、オペアンプの動作を
停止して、電流消費を削減する。
【０１９５】図２４に、ボルテージフォロワ接続された
オペアンプＯＰ0-1の構成の一例を示す。
【０１９６】このオペアンプＯＰ0-1は、差動増幅部１
６０0-1と、出力増幅部１７０0-1とを含む。このオペア
ンプＯＰ0-1は、オペアンプイネーブル信号ＯＰｅｎに
したがって、ＤＡＣ0-1から供給された入力電圧ＶＩＮ
をインピーダンス変換して、出力電圧ＶＯＵＴを出力す
る。
【０１９７】差動増幅部１６０0-1は、第１及び第２の
差動増幅回路１６２0-1、１６４0-1を含む。
【０１９８】第１の差動増幅回路１６２0-1は、ｐ型ト
ランジスタＱＰ１、ＱＰ２と、ｎ型トランジスタＱＮ
１、ＱＮ２を少なくとも含む。
【０１９９】第１の差動増幅回路１６２0-1において、
ｐ型トランジスタＱＰ１、ＱＰ２のソース端子は、電源
電圧レベルＶＤＤに接続されている。また、ｐ型トラン
ジスタＱＰ１、ＱＰ２のゲート端子は互いに接続され、
これらゲート端子はさらにｐ型トランジスタＱＰ１のド
レイン端子に接続されてカレントミラー構造となってい
る。ｐ型トランジスタＱＰ１のドレイン端子は、ｎ型ト
ランジスタＱＮ１のドレイン端子に接続される。ｐ型ト
ランジスタＱＰ２のドレイン端子は、ｎ型トランジスタ
ＱＮ２のドレイン端子に接続される。
【０２００】ｎ型トランジスタＱＮ１のゲート端子に
は、出力電圧ＶＯＵＴが供給され、負帰還されている。
ｎ型トランジスタＱＮ２のゲート端子には、入力電圧Ｖ
ＩＮが供給されている。
【０２０１】ｎ型トランジスタＱＮ１、ＱＮ２のソース
端子は、基準電圧選択信号ＶＲＥＦＮ１〜ＶＲＥＦＮ３
のいずれかが論理レベル「Ｈ」になることで形成される
電流源１６６0-1を介して、接地レベルＶＳＳに接続さ
れる。
【０２０２】第２の差動増幅回路１６４0-1は、ｐ型ト
ランジスタＱＰ３、ＱＰ４と、ｎ型トランジスタＱＮ
３、ＱＮ４を少なくとも含む。
【０２０３】第２の差動増幅回路１６４0-1において、
ｎ型トランジスタＱＮ３、ＱＮ４のソース端子は、接地
レベルＶＳＳに接続されている。また、ｎ型トランジス
タＱＮ３、ＱＮ４のゲート端子は互いに接続され、これ
らゲート端子はさらにｎ型トランジスタＱＮ３のドレイ
ン端子に接続されてカレントミラー構造となっている。
ｎ型トランジスタＱＮ３のドレイン端子は、ｐ型トラン
ジスタＱＰ３のドレイン端子に接続される。ｎ型トラン
ジスタＱＮ４のドレイン端子は、ｐ型トランジスタＱＰ
４のドレイン端子に接続される。
【０２０４】ｐ型トランジスタＱＰ３のゲート端子に
は、出力電圧ＶＯＵＴが供給され、負帰還されている。
ｐ型トランジスタＱＰ４のゲート端子には、入力電圧Ｖ
ＩＮが供給されている。
【０２０５】ｐ型トランジスタＱＰ３、ＱＰ４のソース
端子は、基準電圧選択信号ＶＲＥＦＰ１〜ＶＲＥＦＰ３
のいずれかが論理レベル「Ｌ」になることで形成される
電流源１６８0-1を介して、電源電圧レベルＶＤＤに接
続される。
【０２０６】また、出力増幅部１７０0-1は、ｐ型トラ
ンジスタＱＰ１１、ＱＰ１２、ｎ型トランジスタＱＮ１
１、ＱＮ１２を含む。
【０２０７】出力増幅部１７０0-1において、ｐ型トラ
ンジスタＱＰ１１のソース端子には電源電圧レベルＶＤ
Ｄが接続され、ゲート端子にはオペアンプイネーブル信
号ＯＰｅｎが供給される。また、ｐ型トランジスタＱＰ
１１のドレイン端子は、ｐ型トランジスタＱＰ２のドレ
イン端子と、ｐ型トランジスタＱＰ１２のゲート端子に
接続される。
【０２０８】ｐ型トランジスタＱＰ１２のソース端子
は、駆動電圧レベルＶＤＤ＿ＤＲＶに接続され、ドレイ
ン端子から出力電圧ＶＯＵＴが出力される。
【０２０９】また、ｎ型トランジスタＱＮ１１のソース
端子に接地レベルＶＳＳが接続され、ゲート端子にオペ
アンプイネーブル信号ＯＰｅｎの反転信号が供給され
る。また、ｎ型トランジスタＱＮ１１のドレイン端子
は、ｎ型トランジスタＱＮ４のドレイン端子と、ｎ型ト
ランジスタＮＰ１２のゲート端子に接続される。
【０２１０】ｎ型トランジスタＱＮ１２のソース端子は
駆動接地レベルＶＳＳ＿ＤＲＶに接続され、ドレイン端
子から出力電圧ＶＯＵＴが出力される。
【０２１１】図２５に、第１及び第２の差動増幅回路１
６２0-1、１６４0-1に供給される基準電圧選択信号生成
回路の構成の概要を示す。
【０２１２】本実施形態では、基準電圧選択信号ＶＲＥ
Ｆ１〜ＶＲＥＦ３により、出力負荷に応じた最適な電流
駆動能力を有する電流源を形成することができるように
なっている。そのため、基準電圧選択信号生成回路は、
基準電圧選択信号ＶＲＥＦ１〜ＶＲＥＦ３により、ｐ型
トランジスタ用の基準電圧選択信号ＶＲＥＦＰ１〜ＶＲ
ＥＦＰ３と、ｎ型トランジスタ用の基準電圧選択信号Ｖ
ＲＥＦＮ１〜ＶＲＥＦＮ３を生成する。
【０２１３】この際、オペアンプイネーブル信号ＯＰｅ
ｎの論理レベルが「Ｈ」のときにのみ、基準電圧選択信
号ＶＲＥＦ１〜ＶＲＥＦ３の状態に応じて、ｐ型トラン
ジスタ用の基準電圧選択信号ＶＲＥＦＰ１〜ＶＲＥＦＰ
３と、ｎ型トランジスタ用の基準電圧選択信号ＶＲＥＦ
Ｎ１〜ＶＲＥＦＮ３により、電流源１６６0-1、１６８
0-1を制御する。一方、オペアンプイネーブル信号ＯＰ
ｅｎの論理レベルが「Ｌ」のときには、基準電圧選択信
号ＶＲＥＦ１〜ＶＲＥＦ３をマスクする。そのため、電
流源１６６0-1、１６８0-1は、電流源に流れる電流がな
くなり、差動増幅動作を停止する。
【０２１４】次に、このような構成のボルテージフォロ
ワ接続されたオペアンプＯＰ0-1の動作の概要を説明す
る。
【０２１５】オペアンプイネーブル信号ＯＰｅｎの論理
レベルが「Ｈ」の場合、出力電圧ＶＯＵＴが入力電圧Ｖ
ＩＮより低いとき、第１の差動増幅回路１６２0-1にお
いて、ｎ型トランジスタＱＮ２のドレイン端子が低くな
って、ｐ型トランジスタＱＰ１２を介して出力電圧ＶＯ
ＵＴの電位を高くする。
【０２１６】これに対して、出力電圧ＶＯＵＴが入力電
圧ＶＩＮより高い場合、第２の差動増幅回路１６４0-1
において、ｐ型トランジスタＱＰ４のドレイン端子の電
位が高くなって、ｎ型トランジスタＱＮ１２を介して出
力電圧ＶＯＵＴの電位を低くする。
【０２１７】一方、オペアンプイネーブル信号ＯＰｅｎ
の論理レベルが「Ｌ」の場合、図２５に示したように基
準電圧選択信号ＶＲＥＦ１〜ＶＲＥＦ３がマスクされる
ため、電流源１６６0-1、１６８0-1の各トランジスタは
オフとなるとともに、ｐ型トランジスタＱＰ１１のドレ
イン端子が電源電圧レベルＶＤＤに接続され、ｎ型トラ
ンジスタＱＮ１１のドレイン端子が接地レベルＶＳＳに
接続される。したがって、出力電圧ＶＯＵＴはハイイン
ピーダンス状態となる。この場合、本来出力電圧ＶＯＵ
Ｔが供給される信号ラインには、後述するパーシャル非
表示レベル電圧供給回路ＶＧ0-1により生成された所与
のパーシャル非表示レベル電圧が供給されることにな
る。
【０２１８】３．７．２ パーシャル非表示レベル電圧
供給回路 パーシャル非表示レベル電圧供給回路ＶＧ0-1は、非表
示レベル電圧供給イネーブル信号ＬＥＶｅｎが論理レベ
ル「Ｈ」の場合に、上述したパーシャル表示選択レジス
タにおいて非表示エリア（出力がオフ）に設定されたと
き、信号ラインに供給する所与の非表示レベル電圧Ｖ
PART-LEVELを生成する。
【０２１９】ここで、非表示レベル電圧Ｖ
PART-LEVELは、画素の透過率が変化する所与の閾値ＶCL
と、この画素電極に対向する対向電極の対向電極電圧Ｖ
ｃｏｍに対して、次の（１）式の関係を有する。
【０２２０】 ｜ＶPART-LEVEL−Ｖｃｏｍ｜＜ＶCL ・・・（１）
【０２２１】すなわち、非表示レベル電圧ＶPART-LEVEL
は、駆動対象の信号ラインに接続されたＴＦＴのドレイ
ン電極に接続される画素電極に印加された場合、液晶容
量の印加電圧が、所与の閾値ＶCLを越えないような電圧
レベルとなっている。
【０２２２】なお、この非表示レベル電圧ＶPART-LEVEL
は、電圧レベルの生成及び制御の容易さから、対向電極
電圧Ｖｃｏｍと同等の電圧レベルであることが望まし
い。したがって、本実施形態では、対向電極電圧Ｖｃｏ
ｍと同等の電圧レベルを供給する。この場合、ＬＣＤパ
ネル２０の非表示エリアには、液晶がオフのときの色が
表示される。
【０２２３】また、本実施形態における非表示レベル電
圧供給回路ＶＧ0-1は、階調レベル電圧の両端の電圧レ
ベルＶ０若しくはＶ８のいずれかを非表示レベル電圧Ｖ
PART -LEVELとして選択出力するができるようになってい
る。ここで、階調電圧レベルの両端の電圧レベルＶ０若
しくはＶ８は、反転駆動方式によりフレームごとに交互
に出力するための電圧レベルである。本実施形態では、
ユーザによって指定された選択信号ＳＥＬにより、非表
示レベル電圧ＶPART-LEVELとして、上述した対向電極電
圧Ｖｃｏｍか、階調レベル電圧の両端の電圧レベルＶ０
若しくはＶ８かを選択できるようにする。これにより、
ユーザは、非表示エリアの色の選択の自由度を高めるこ
とができる。
【０２２４】本実施形態では、非表示レベル電圧供給イ
ネーブル信号ＬＥＶｅｎが、信号ドライバ３０の図示し
ない制御回路で生成された非表示レベル電圧供給回路制
御信号ｌｅｖｅｎと、パーシャル表示選択レジスタのブ
ロックＢ０のパーシャル表示の可否を示すパーシャル表
示データＰＡＲＴ（ＰＡＲＴ０´）の反転との論理積に
より生成される。すなわち、非表示エリア（出力がオ
フ）として設定された場合にのみ所与の非表示レベル電
圧を信号ラインに駆動し、表示エリア（出力がオン）と
して設定された場合、非表示レベル電圧供給回路ＶＧ
0-1の出力はハイインピーダンス状態となって信号ライ
ンの駆動を行わない。
【０２２５】なお、このオペアンプイネーブル信号ＯＰ
ｅｎ及び非表示レベル電圧供給イネーブル信号ＬＥＶｅ
ｎは、他の信号ラインＳ2〜Ｓ24に対応するＳＤＲＶ0-2
〜ＳＤＲＶ0-24にも同様に供給され、ブロック単位で信
号ラインの駆動制御が行われる。
【０２２６】図２６に、本実施形態における非表示レベ
ル電圧供給回路ＶＧ0-1の構成の一例を示す。
【０２２７】非表示レベル電圧供給回路ＶＧ0-1は、非
表示レベル電圧供給イネーブル信号ＬＥＶｅｎにより対
向電極電圧と同等の電圧Ｖｃｏｍを出力するためのトラ
ンスファー回路１８０0-1、インバータ回路１８２
0-1と、スイッチ回路ＳＷ２を含む。
【０２２８】インバータ回路１８２0-1は、互いにドレ
イン端子が接続されたｎ型トランジスタＱＮ２１及びｐ
型トランジスタＱＰ２１を含む。ｎ型トランジスタＱＮ
２１のソース端子には、電圧レベルＶ８が接続される。
ｐ型トランジスタＱＰ２１のソース端子には、電圧レベ
ルＶ０が接続される。ｎ型トランジスタＱＮ２１のゲー
ト端子及びｐ型トランジスタＱＰ２１のゲート端子は、
ＸＯＲ回路１８４0-1が接続される。ＸＯＲ回路１８４
0-1は、極性反転のタイミングを示す極性反転信号ＰＯ
Ｌと、現在の位相を示すＰｈａｓｅとの排他的論理和が
演算される。
【０２２９】このようなインバータ回路１８２0-1は、
極性反転信号ＰＯＬのタイミングにしたがって、現在の
位相を示すＰｈａｓｅの論理レベルが反転し、電圧レベ
ルＶ０若しくはＶ８のいずれかがスイッチ回路ＳＷ２に
供給される。
【０２３０】スイッチ回路ＳＷ２は、選択信号ＳＥＬに
よって、トランスファー回路１８０ 0-1の出力、インバ
ータ回路１８２0-1の出力、又はハイインピーダンス状
態のいずれか１つを非表示レベル電圧ＶPART-LEVELとし
て出力する。
【０２３１】３．８ 動作例 図２７に、本実施形態における信号ドライバ３０の各部
の上述した制御内容を示す。
【０２３２】本実施形態における信号ドライバ３０で
は、図１７及び図１８に示したようにブロック出力選択
レジスタ１４８及びパーシャル表示選択レジスタ１５０
において、ブロック単位にブロック出力をするか否か、
パーシャル表示をするか否かを選択することができる。
【０２３３】ブロック出力選択レジスタ１４８でブロッ
ク出力非選択（ＢＬＫ＝０）を設定した場合、当該ブロ
ックのパーシャル表示データの設定値にかかわらず、シ
フトレジスタにおいて画像データのバイパスを行うとと
もに、当該ブロックの信号ラインに対応して設けられて
いる駆動電圧生成回路及び信号ライン駆動回路の動作を
停止させる。
【０２３４】一方、ブロック出力選択レジスタ１４８で
ブロック出力選択（ＢＬＫ＝１）を設定した場合、当該
ブロックのパーシャル表示データの設定値にかかわら
ず、シフトレジスタにおいて画像データのバイパス機能
をオフにする。
【０２３５】この場合、パーシャル表示選択（ＰＡＲＴ
＝１）が設定されている場合は、駆動電圧生成回路及び
オペアンプを動作させ、非表示レベル電圧供給回路の動
作を停止させる。
【０２３６】また、パーシャル表示非選択（ＰＡＲＴ＝
０）が設定されている場合は、駆動電圧生成回路及びオ
ペアンプの動作を停止させ、非表示レベル電圧供給回路
で生成した非表示レベル電圧を当該ブロックの信号ライ
ンに供給する。
【０２３７】図２８に、本実施形態における信号ドライ
バ３０の動作の一例を示す。
【０２３８】シフトレジスタは、クロック信号ＣＬＫに
同期して、イネーブル入出力信号ＥＩＯがシフトされ
て、ＥＩＯ１〜ＥＩＯＬ（Ｌは、２以上の自然数）を生
成する。そして、各ＥＩＯ１〜ＥＩＯＬに同期してライ
ンラッチに、画像データ（ＤＩＯ）が順次ラッチされ
る。
【０２３９】ラインラッチ３６は、水平同期信号ＬＰの
立ち上がりに同期して、一水平走査単位の画像データを
ラッチし、その立ち下がりからＤＡＣ３８及び信号ライ
ン駆動回路４０により信号ラインの駆動を行う。
【０２４０】本実施形態では、上述したようにブロック
単位で画像データに基づいて信号ラインの駆動を行うか
否かを選択できるようになっており、これにより表示エ
リア及び非表示エリアの設定が可能となる。表示エリア
に設定されたブロックの信号ラインについては、階調デ
ータに基づいて生成された駆動電圧に基づいて信号ライ
ンが駆動される。非表示エリアに設定されたブロックの
信号ラインについては、対向電極電圧Ｖｃｏｍ若しく
は、階調電圧レベルの両端の電圧のうちの一方が選択出
力される。
【０２４１】また、ブロック出力非選択が選択されたブ
ロックの信号ラインは、ハイインピーダンス状態に設定
される（図示せず）。
【０２４２】このような本実施系形態における信号ドラ
イバを用いることにより、液晶パネルのサイズの種類が
変更になっても、柔軟に対応でき、低消費電力化を図る
信号駆動回路を提供することができる。しかも、再度設
計変更する必要がないので、市場投入を遅らせることな
く、製品の提供を行うことができる。
【０２４３】なお、本発明は上述した実施の形態に限定
されるものではなく、本発明の要旨の範囲内で種々の変
形実施が可能である。例えば、上述したＬＣＤパネルの
駆動に適用されるものに限らず、エレクトロルミネッセ
ンス、プラズマディスプレイ装置にも適用可能である。
【０２４４】また、本実施形態では、隣接する２４出力
を１ブロックとして分割するものとして説明したが、こ
れに限定されるものではない。２４出力以下であっても
良い、２４出力以上であっても良い。また、隣接する複
数の信号ラインごとに分割する必要もなく、所与の信号
ライン間隔で選択した複数の信号ラインを１ブロックと
して扱うようにしても良い。
【０２４５】さらにまた、本実施形態における信号ドラ
イバは、ライン反転駆動方式に限らず、フレーム反転駆
動方式にも適用することができる。
【０２４６】また、本実施形態では、表示装置に、ＬＣ
Ｄパネル、走査ドライバ及び信号ドライバを含むように
構成したが、これに限定されるものではない。例えば、
ＬＣＤパネルに、走査ドライバ及び信号ドライバを含ん
で構成するようにしても良い。
【０２４７】さらに、本実施形態では、ＴＦＴ液晶を用
いたアクティブマトリクス型液晶パネルを例に説明した
が、これに限定されるものではない。
【図面の簡単な説明】
【図１】本実施形態における信号駆動回路（信号ドライ
バ）を適用した表示装置の構成の概要を示すブロック図
である。
【図２】図１に示した信号ドライバの構成の概要を示す
ブロック図である。
【図３】図１に示した走査ドライバの構成の概要を示す
ブロック図である。
【図４】図１に示したＬＣＤコントローラの構成の概要
を示すブロック図である。
【図５】図５（Ａ）は、フレーム反転駆動方式による信
号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を
模式的に示す模式図である。図５（Ｂ）は、フレーム反
転駆動方式を行った場合に、フレームごとに、各画素に
対応した液晶容量に印加される電圧の極性を模式的に示
す模式図である。
【図６】図６（Ａ）は、ライン反転駆動方式による信号
ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模
式的に示す模式図である。図６（Ｂ）は、ライン反転駆
動方式を行った場合に、フレームごとに、各画素に対応
した液晶容量に印加される電圧の極性を模式的に示す模
式図である。
【図７】液晶装置のＬＣＤパネルの駆動波形の一例を示
す説明図である。
【図８】図８（Ａ）、（Ｂ）は、ＬＣＤパネルと信号ド
ライバとの接続関係を模式的に示す説明図である。
【図９】１フレーム分の画像をＬＣＤパネルに表示させ
る場合の問題点を説明するための説明図である。
【図１０】図１０（Ａ）、（Ｂ）は、本実施形態におけ
る画像データのバイパス動作の一例を示す説明図であ
る。
【図１１】図１１（Ａ）、（Ｂ）、（Ｃ）は、本実施形
態における信号ドライバにより実現したパーシャル表示
の一例を模式的に示す説明図である。
【図１２】図１２（Ａ）、（Ｂ）、（Ｃ）は、本実施形
態における信号ドライバにより実現したパーシャル表示
の他の例を模式的に示す説明図である。
【図１３】図１３（Ａ）、（Ｂ）、（Ｃ）は、本実施形
態における信号ライン駆動回路の制御内容を模式的に示
す説明図である。
【図１４】図１４（Ａ）、（Ｂ）は、ＬＣＤパネルに対
して異なる位置に実装される信号ドライバを模式的に示
す説明図である。
【図１５】図１５（Ａ）、（Ｂ）、（Ｃ）は、ラインラ
ッチに保持された画像データと、ブロックの対応関係を
模式的に示す説明図である。
【図１６】本実施形態における信号ドライバにおいて制
御されるブロック単位の構成の概要を示す構成図であ
る。
【図１７】本実施形態における信号ドライバが有するブ
ロック出力選択レジスタを示す説明図である。
【図１８】本実施形態における信号ドライバが有するパ
ーシャル表示選択レジスタを示す説明図である。
【図１９】本実施形態におけるブロックデータ入れ替え
回路の構成の一例を示す構成図である。
【図２０】図２０（Ａ）、（Ｂ）は、本実施形態におけ
るデータバイパス回路の動作の一例を模式的に示す説明
図である。
【図２１】図２１（Ａ）、（Ｂ）は、本実施形態におけ
るデータバイパス回路の動作の他の例を模式的に示す説
明図である。
【図２２】本実施形態におけるシフトレジスタを構成す
るＳＲの構成の一例を示す構成図である。
【図２３】本実施形態におけるＤＡＣによって生成され
る階調電圧を説明するための説明図である。
【図２４】本実施形態におけるボルテージフォロワ接続
されたオペアンプＯＰの構成の一例を示す回路構成図で
ある。
【図２５】本実施形態におけるボルテージフォロワ接続
されたオペアンプＯＰの第１及び第２の差動増幅回路に
供給される基準電圧選択信号生成回路の構成の一例を示
す回路構成図である。
【図２６】本実施形態における非表示レベル電圧供給回
路の構成の一例を示す構成図である。
【図２７】本実施形態における信号ドライバの制御内容
を示す説明図である。
【図２８】本実施形態における信号ドライバの動作波形
の一例を示すタイミング図である。
【符号の説明】
１０ 液晶装置（表示装置） ２０ ＬＣＤパネル（電気光学装置） ２２nm ＴＦＴ ２４nm 液晶容量 ２６nm 画素電極 ２８nm 対向電極 ３０ 信号ドライバ ３２、５２、１４０、１４０0 シフトレジスタ ３４、３６、３６0 ラインラッチ ３８、３８0 駆動電圧生成回路（ＤＡＣ） ４０、４０0 信号ライン駆動回路 ５０ 走査ドライバ ５４、５６ Ｌ／Ｓ ５８ 走査ライン駆動回路 ６０ ＬＣＤコントローラ ６２ 制御回路 ６４ ＲＡＭ ６６ ホストＩ／Ｏ ６８ ＬＣＤＩ／Ｏ ７０ コマンドシーケンサ ７２ コマンド設定レジスタ ７４ コントロール信号生成回路 ８０ 電源回路 １００Ｂ、１０８Ｂ、１２０Ｂ、１２８Ｂ 非表示エリ
ア １０２Ａ、１０６Ａ、１２２Ａ、１２６Ａ 表示エリア １４２0 データバイパス回路 １４８ ブロック出力選択レジスタ １５０ パーシャル表示選択レジスタ １６０0 差動増幅部 １６２0 第１の差動増幅回路 １６４0 第２の差動増幅回路 １６６0、１６８0 電流源 １７０0 出力増幅部 １８０0 トランスファー回路 １８２0 インバータ回路 １８４0 ＸＯＲ回路 ＣＬＫ クロック信号 ＤＡＣｅｎ ＤＡＣイネーブル信号 ｄａｃｅｎ ＤＡＣ制御信号 ＥＩＯ イネーブル入出力信号 ＬＥＶｅｎ 非表示レベル電圧供給イネーブル信号 ｌｅｖｅｎ 非表示レベル電圧供給回路制御信号 ＬＰ 水平同期信号 ＯＰｅｎ オペアンプイネーブル信号 ｏｐｅｎ オペアンプ制御信号 ＰＯＬ 極性反転信号 ＳＨＬ シフト方向切り替え信号 ＸＯＥＶ 出力イネーブル信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA32 NA33 NA43 NC15 NC22 NC26 NC59 ND01 ND39 5C006 AB05 AC21 AF43 BB16 BC03 BC16 BF03 BF04 FA47 5C080 AA05 AA06 AA10 BB05 BB06 DD26 FF11 JJ01 JJ02 JJ03 JJ04

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 互いに交差する複数の走査ライン及び複
    数の信号ラインにより特定される画素を有する電気光学
    装置の信号ラインを、画像データに基づいて駆動する信
    号駆動回路であって、 水平走査周期で、画像データをラッチするラインラッチ
    と、 前記ラインラッチにラッチされた画像データに基づい
    て、信号ラインごとに駆動電圧を生成する駆動電圧生成
    手段と、 前記駆動電圧生成手段によって生成された駆動電圧に基
    づいて、各信号ラインを駆動する信号ライン駆動手段
    と、 を含み、 前記信号ライン駆動手段は、 所与の複数の信号ラインごとに分割されたブロックを単
    位として、その出力をハイインピーダンス制御すること
    を特徴とする信号駆動回路。
  2. 【請求項２】 請求項１において、 前記駆動電圧生成手段は、 前記ブロック単位で動作停止制御することを特徴とする
    信号駆動回路。
  3. 【請求項３】 請求項１又は２において、 信号ラインに対応するフリップフロップが順次接続さ
    れ、前記ラインラッチにラッチされる一水平走査単位の
    画像データを一旦保持するためのシフトレジスタと、 ハイインピーダンス制御されるブロックの信号ラインを
    バイパスして、入力された画像データを順次隣りのブロ
    ックのフリップフロップに供給するための入力切り替え
    手段と、 を含むことを特徴とする信号駆動回路。
  4. 【請求項４】 請求項１乃至３のいずれかにおいて、 前記ブロック単位での制御指示データを保持する制御指
    示データ保持手段を含み、 前記制御指示データに基づいて、前記ブロック単位で、
    前記信号ライン駆動手段の出力のハイインピーダンス制
    御又は前記駆動電圧生成手段の動作停止制御を行うこと
    を特徴とする信号駆動回路。
  5. 【請求項５】 請求項１乃至４のいずれかにおいて、 前記信号ライン駆動手段の出力がハイインピーダンス制
    御されない１又は複数のブロックについて、前記ブロッ
    ク単位に信号ラインの駆動電圧の出力制御が行われるこ
    とを特徴とする信号駆動回路。
  6. 【請求項６】 請求項５において、 前記ブロック単位に画像データに基づく信号ラインへの
    出力可否を示すパーシャル表示データを保持するパーシ
    ャル表示データ保持手段を含み、 前記信号ライン駆動手段の出力がハイインピーダンス制
    御されない１又は複数のブロックの信号ライン駆動手段
    は、前記パーシャル表示データに基づいて前記ブロック
    単位に信号ラインの駆動電圧の出力制御を行うことを特
    徴とする信号駆動回路。
  7. 【請求項７】 請求項６において、 前記信号ライン駆動手段は、 前記駆動電圧生成手段によって生成された駆動電圧をイ
    ンピーダンス変換し、各信号ラインに出力するインピー
    ダンス変換手段と、 前記信号ラインに所与の非表示レベル電圧を供給する非
    表示レベル電圧供給手段と、 を含み、 前記信号ライン駆動手段の出力がハイインピーダンス制
    御されない１又は複数のブロックの各信号ラインは、前
    記パーシャル表示データに基づいて、前記インピーダン
    ス変換手段又は前記非表示レベル電圧供給手段のうち、
    いずれか一方によりブロック単位で駆動されることを特
    徴とする信号駆動回路。
  8. 【請求項８】 請求項７において、 前記インピーダンス変換手段は、 前記パーシャル表示データにより出力がオンに指定され
    たブロックの信号ラインに対し、前記駆動電圧をインピ
    ーダンス変換して出力し、 前記パーシャル表示データにより出力がオフに指定され
    たブロックの信号ラインを、ハイインピーダンス状態に
    し、 前記非表示レベル電圧供給手段は、 前記パーシャル表示データにより出力がオンに指定され
    たブロックの信号ライ ンを、ハイインピーダンス状態にし、前記パーシャル表
    示データにより出力がオフに指定されたブロックの信号
    ラインに対し、所与の非表示レベル電圧を供給すること
    を特徴とする信号駆動回路。
  9. 【請求項９】 請求項７又は８において、 前記駆動電圧生成手段は、 前記パーシャル表示データにより出力がオフに指定され
    たブロックの信号ラインを駆動するための駆動電圧の生
    成動作を停止することを特徴とする信号駆動回路。
  10. 【請求項１０】 請求項７乃至９のいずれかにおいて、 前記電気光学装置は、画素に対応して、前記走査ライン
    と前記信号ラインに接続されたスイッチング手段を介し
    て設けられた画素電極を有し、 前記非表示レベルの電圧は、 前記画素電極の印加電圧と、前記画素電極と電気光学素
    子を介して設けられた対向電極との電圧差を、所与の閾
    値より小さくする電圧であることを特徴とする信号駆動
    回路。
  11. 【請求項１１】 請求項７乃至９のいずれかにおいて、 前記電気光学装置は、画素に対応して、前記走査ライン
    と前記信号ラインに接続されたスイッチング手段を介し
    て設けられた画素電極を有し、 前記非表示レベルの電圧は、 前記画素電極と電気光学素子を介して設けられた対向電
    極と同等の電圧であることを特徴とする信号駆動回路。
  12. 【請求項１２】 請求項７乃至９のいずれかにおいて、 前記非表示レベルの電圧は、前記画像データに基づいて
    生成可能な階調電圧の最大値及び最小値のいずれか一方
    であることを特徴とする信号駆動回路。
  13. 【請求項１３】 請求項１乃至１２のいずれかにおい
    て、 前記ブロック単位は、８ピクセル単位であることを特徴
    とする信号駆動回路。
  14. 【請求項１４】 互いに交差する複数の走査ライン及び
    複数の信号ラインにより特定される画素を有する電気光
    学装置と、 前記走査ラインを走査駆動する走査駆動回路と、 画像データに基づいて、前記信号ラインを駆動する請求
    項１乃至１３いずれか記載の信号駆動回路と、 を含むことを特徴とする表示装置。
  15. 【請求項１５】 請求項１４において、 前記電気光学装置の信号ラインの配置と、前記信号駆動
    回路の信号ライン駆動手段の配置との関係に応じて、前
    記信号駆動回路の信号ライン駆動手段の出力をハイイン
    ピーダンス制御するブロックを異ならせることを特徴と
    する表示装置。
  16. 【請求項１６】 請求項１５において、 前記信号駆動回路は、 左側端部と右側端部を除く中央部付近に配置される信号
    ライン駆動手段の出力をハイインピーダンス制御するこ
    とを特徴とする表示装置。
  17. 【請求項１７】 互いに交差する複数の走査ライン及び
    複数の信号ラインにより特定される画素と、 前記走査ラインを走査駆動する走査駆動回路と、 画像データに基づいて、前記信号ラインを駆動する請求
    項１乃至１３いずれか記載の信号駆動回路と、 を含むことを特徴とする電気光学装置。
  18. 【請求項１８】 請求項１７において、 前記信号ラインの配置と、前記信号駆動回路の信号ライ
    ン駆動手段の配置との関係に応じて、前記信号駆動回路
    の信号ライン駆動手段の出力をハイインピーダンス制御
    するブロックを異ならせることを特徴とする電気光学装
    置。
  19. 【請求項１９】 水平走査周期で、画像データをラッチ
    するラインラッチと、 前記ラインラッチにラッチされた画像データに基づい
    て、信号ラインごとに駆動電圧を生成する駆動電圧生成
    手段と、 前記駆動電圧生成手段によって生成された駆動電圧に基
    づいて、各信号ラインを駆動する信号ライン駆動手段
    と、 を有し、 互いに交差する複数の走査ライン及び複数の信号ライン
    により特定される画素を有する電気光学装置の信号ライ
    ンを、画像データに基づいて駆動する信号駆動回路の信
    号駆動方法であって、 所与の複数の信号ラインごとに分割されたブロックを単
    位に設定される制御指示データに基づいて、ブロック単
    位に前記信号ライン駆動手段をハイインピーダンス制御
    することを特徴とする信号駆動方法。
JP2001155194A 2001-05-24 2001-05-24 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 Expired - Lifetime JP3744819B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001155194A JP3744819B2 (ja) 2001-05-24 2001-05-24 信号駆動回路、表示装置、電気光学装置及び信号駆動方法
TW091109822A TW580669B (en) 2001-05-24 2002-05-10 Signal drive circuit, display device, electro-optical device and signal driving method
US10/154,436 US7030869B2 (en) 2001-05-24 2002-05-23 Signal drive circuit, display device, electro-optical device, and signal drive method
KR10-2002-0028595A KR100488863B1 (ko) 2001-05-24 2002-05-23 신호 구동 회로, 표시 장치, 전기 광학 장치 및 신호 구동방법
CNB021201986A CN1197050C (zh) 2001-05-24 2002-05-24 信号驱动电路、显示装置、电光装置及信号驱动方法
US11/053,097 US7030850B2 (en) 2001-05-24 2005-02-08 Signal drive circuit, display device, electro-optical device, and signal drive method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001155194A JP3744819B2 (ja) 2001-05-24 2001-05-24 信号駆動回路、表示装置、電気光学装置及び信号駆動方法

Publications (2)

Publication Number Publication Date
JP2002351413A true JP2002351413A (ja) 2002-12-06
JP3744819B2 JP3744819B2 (ja) 2006-02-15

Family

ID=18999430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001155194A Expired - Lifetime JP3744819B2 (ja) 2001-05-24 2001-05-24 信号駆動回路、表示装置、電気光学装置及び信号駆動方法

Country Status (5)

Country Link
US (2) US7030869B2 (ja)
JP (1) JP3744819B2 (ja)
KR (1) KR100488863B1 (ja)
CN (1) CN1197050C (ja)
TW (1) TW580669B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005010660A (ja) * 2003-06-20 2005-01-13 Nagoya Electric Works Co Ltd 情報表示装置
JP2006058360A (ja) * 2004-08-17 2006-03-02 Seiko Epson Corp ソースドライバ、電気光学装置及び駆動方法
JP2006078556A (ja) * 2004-09-07 2006-03-23 Seiko Epson Corp ソースドライバ、電気光学装置、電子機器及び駆動方法
CN1305019C (zh) * 2003-03-04 2007-03-14 精工爱普生株式会社 显示驱动器及光电装置
JP2007316673A (ja) * 2007-08-27 2007-12-06 Seiko Epson Corp ソースドライバ、電気光学装置及び電子機器
US7327341B2 (en) 2003-01-31 2008-02-05 Seiko Epson Corporation Display driver, display device, and display drive method
JP2008070412A (ja) * 2006-09-12 2008-03-27 Seiko Epson Corp 駆動回路、電気光学装置及び電子機器
JP2009157094A (ja) * 2007-12-26 2009-07-16 Nec Electronics Corp データ線駆動回路、ドライバｉｃ、表示装置
JP2010164937A (ja) * 2009-01-15 2010-07-29 Samsung Mobile Display Co Ltd データ駆動部及び有機電界発光表示装置
JP2012103501A (ja) * 2010-11-10 2012-05-31 Rohm Co Ltd 液晶表示パネル、液晶駆動装置、液晶表示装置
WO2015140956A1 (ja) * 2014-03-19 2015-09-24 堺ディスプレイプロダクト株式会社 表示装置及び３次元画像表示システム

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3704003B2 (ja) * 1999-08-16 2005-10-05 株式会社東芝 無線基地局装置、無線端末装置及び情報通信方法
KR100932379B1 (ko) * 2002-12-30 2009-12-16 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP3786100B2 (ja) * 2003-03-11 2006-06-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP3783691B2 (ja) * 2003-03-11 2006-06-07 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
TW591589B (en) * 2003-04-02 2004-06-11 Toppoly Optoelectronics Corp Driving circuit for display and the operating method thereof
US7424558B2 (en) * 2003-05-01 2008-09-09 Genesis Microchip Inc. Method of adaptively connecting a video source and a video display
US7620062B2 (en) 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
US7733915B2 (en) 2003-05-01 2010-06-08 Genesis Microchip Inc. Minimizing buffer requirements in a digital video system
US7088741B2 (en) 2003-05-01 2006-08-08 Genesis Microchip Inc. Using an auxilary channel for video monitor training
US8059673B2 (en) 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
US8068485B2 (en) 2003-05-01 2011-11-29 Genesis Microchip Inc. Multimedia interface
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
JP4405174B2 (ja) * 2003-05-01 2010-01-27 パナソニック株式会社 画像表示制御方法および画像表示装置
US7068686B2 (en) 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US7839860B2 (en) 2003-05-01 2010-11-23 Genesis Microchip Inc. Packet based video display interface
US7567592B2 (en) * 2003-05-01 2009-07-28 Genesis Microchip Inc. Packet based video display interface enumeration method
US8204076B2 (en) 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
JP3821110B2 (ja) * 2003-05-12 2006-09-13 セイコーエプソン株式会社 データドライバ及び電気光学装置
JP2004341251A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 表示制御回路及び表示駆動回路
JP4082282B2 (ja) * 2003-06-06 2008-04-30 ソニー株式会社 液晶表示装置および携帯端末
US7800623B2 (en) 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7487273B2 (en) * 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line
JP4059180B2 (ja) * 2003-09-26 2008-03-12 セイコーエプソン株式会社 表示ドライバ、電気光学装置及び電気光学装置の駆動方法
US7613300B2 (en) 2003-09-26 2009-11-03 Genesis Microchip Inc. Content-protected digital link over a single signal line
US7634090B2 (en) 2003-09-26 2009-12-15 Genesis Microchip Inc. Packet based high definition high-bandwidth digital content protection
KR100598741B1 (ko) * 2003-12-11 2006-07-10 엘지.필립스 엘시디 주식회사 액정표시장치
KR100982121B1 (ko) * 2003-12-23 2010-09-14 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100619412B1 (ko) * 2004-05-04 2006-09-08 매그나칩 반도체 유한회사 평판표시장치용 드라이버
JP4111185B2 (ja) * 2004-10-19 2008-07-02 セイコーエプソン株式会社 電気光学装置、その駆動方法及び電子機器
KR100649884B1 (ko) * 2005-06-22 2006-11-27 삼성전자주식회사 구동 전압 편차를 보상하는 ａｍｏｌｅｄ용 구동 회로 및그 구동 방법
US7167120B1 (en) * 2006-02-09 2007-01-23 Chunghwa Picture Tubes, Ltd. Apparatus for digital-to-analog conversion and the method thereof
US8264466B2 (en) * 2006-03-31 2012-09-11 3M Innovative Properties Company Touch screen having reduced visibility transparent conductor pattern
JP5137321B2 (ja) * 2006-04-20 2013-02-06 ルネサスエレクトロニクス株式会社 表示装置、ｌｃｄドライバ及び駆動方法
JP4915841B2 (ja) * 2006-04-20 2012-04-11 ルネサスエレクトロニクス株式会社 階調電圧発生回路、ドライバｉｃ、及び液晶表示装置
KR100759697B1 (ko) * 2006-09-18 2007-09-17 삼성에스디아이 주식회사 액정표시장치 및 그 구동방법
JP4285567B2 (ja) * 2006-09-28 2009-06-24 エプソンイメージングデバイス株式会社 液晶装置の駆動回路、駆動方法、液晶装置および電子機器
GB0622900D0 (en) * 2006-11-16 2006-12-27 Liquavista Bv Display of electro-optic displays
JP5238230B2 (ja) * 2007-11-27 2013-07-17 ルネサスエレクトロニクス株式会社 ドライバ及び表示装置
JP4973482B2 (ja) * 2007-12-20 2012-07-11 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
US20090292837A1 (en) * 2008-05-26 2009-11-26 Hisaaki Katagiri Propagation path specifying device, propagation path specifying method and computer program product
US8429440B2 (en) 2009-05-13 2013-04-23 Stmicroelectronics, Inc. Flat panel display driver method and system
US8760461B2 (en) * 2009-05-13 2014-06-24 Stmicroelectronics, Inc. Device, system, and method for wide gamut color space support
US8156238B2 (en) 2009-05-13 2012-04-10 Stmicroelectronics, Inc. Wireless multimedia transport method and apparatus
US8860888B2 (en) 2009-05-13 2014-10-14 Stmicroelectronics, Inc. Method and apparatus for power saving during video blanking periods
US8582452B2 (en) 2009-05-18 2013-11-12 Stmicroelectronics, Inc. Data link configuration by a receiver in the absence of link training data
US8468285B2 (en) 2009-05-18 2013-06-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection
US8370554B2 (en) 2009-05-18 2013-02-05 Stmicroelectronics, Inc. Operation of video source and sink with hot plug detection not asserted
US8291207B2 (en) 2009-05-18 2012-10-16 Stmicroelectronics, Inc. Frequency and symbol locking using signal generated clock frequency and symbol identification
TWI420480B (zh) * 2009-05-19 2013-12-21 Au Optronics Corp 光電裝置及其顯示器
KR101117646B1 (ko) 2009-08-27 2012-03-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 구동 방법
JP5293532B2 (ja) * 2009-09-24 2013-09-18 セイコーエプソン株式会社 集積回路装置及び電子機器
TWI395193B (zh) * 2009-10-09 2013-05-01 Orise Technology Co Ltd 液晶顯示器驅動電路及其驅動方法
US8671234B2 (en) 2010-05-27 2014-03-11 Stmicroelectronics, Inc. Level shifting cable adaptor and chip system for use with dual-mode multi-media device
JP5431290B2 (ja) * 2010-10-29 2014-03-05 インターナショナル・ビジネス・マシーンズ・コーポレーション クロック・ドメイン・クロッシングのデータ転送回路および方法
KR101986708B1 (ko) 2011-01-05 2019-06-11 삼성디스플레이 주식회사 유기전계발광 표시장치
CN102651185A (zh) * 2011-02-23 2012-08-29 联咏科技股份有限公司 显示驱动电路与其操作方法
WO2012161698A1 (en) * 2011-05-24 2012-11-29 Apple Inc. Changing display artifacts across frames
TWI486932B (zh) * 2013-04-03 2015-06-01 Himax Tech Inc 面板驅動電路
CN104599654B (zh) * 2015-02-05 2016-10-19 京东方科技集团股份有限公司 信号转换装置及方法、信号生成***和显示设备
CN106157902A (zh) * 2015-03-26 2016-11-23 群创光电股份有限公司 显示装置及感测装置
US10803824B2 (en) * 2017-04-11 2020-10-13 Sharp Kabushiki Kaisha Driving circuit for non-rectangular display unit
CN110349535B (zh) * 2018-04-02 2021-01-12 联咏科技股份有限公司 增益放大器
TW201944379A (zh) * 2018-04-19 2019-11-16 瑞鼎科技股份有限公司 顯示面板驅動裝置及其驅動方法
TWI713013B (zh) * 2018-08-28 2020-12-11 瑞鼎科技股份有限公司 源極驅動電路及其移位暫存器
JP7225908B2 (ja) * 2019-02-27 2023-02-21 セイコーエプソン株式会社 駆動回路、データ線駆動回路、電気光学装置、電子機器、及び移動体
JP7354735B2 (ja) * 2019-09-30 2023-10-03 セイコーエプソン株式会社 駆動回路、表示モジュール、及び移動体
KR20210045169A (ko) * 2019-10-16 2021-04-26 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
JP2022098574A (ja) * 2020-12-22 2022-07-04 ラピステクノロジー株式会社 ソースドライバ及び表示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3142319B2 (ja) 1991-09-12 2001-03-07 富士通株式会社 制御回路
JP3630489B2 (ja) 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
KR100305874B1 (ko) * 1995-06-02 2001-11-30 모리시타 요이찌 다방식 텔레비전수상기
JP3342995B2 (ja) * 1995-08-17 2002-11-11 シャープ株式会社 画像表示装置およびそれを用いたプロジェクタ
KR100474786B1 (ko) 1995-12-14 2005-07-07 세이코 엡슨 가부시키가이샤 표시장치의구동방법,표시장치및전자기기
JP3675071B2 (ja) 1996-11-27 2005-07-27 関西日本電気株式会社 液晶駆動装置
TW373115B (en) 1997-02-07 1999-11-01 Hitachi Ltd Liquid crystal display device
JP3593448B2 (ja) 1997-02-07 2004-11-24 株式会社 日立ディスプレイズ 液晶表示装置及びデータ信号線ドライバ
DE69838277T2 (de) * 1997-04-18 2008-05-15 Seiko Epson Corp. Schaltung und verfahren zur ansteuerung einer elektrooptischen vorrichtung, elektrooptisches gerät und dieses verwendende elektronische einrichtung
JPH11183880A (ja) 1997-12-22 1999-07-09 Sony Corp 液晶ディスプレイ装置及び液晶ディスプレイ制御方法
JP2001125071A (ja) 1998-02-09 2001-05-11 Seiko Epson Corp 電気光学装置及びその駆動方法、液晶表示装置及びその駆動方法、電気光学装置の駆動回路、並びに電子機器
JP3644240B2 (ja) * 1998-03-24 2005-04-27 セイコーエプソン株式会社 電気光学装置用のデジタルドライバ回路及びこれを備えた電気光学装置
JP3305283B2 (ja) * 1998-05-01 2002-07-22 キヤノン株式会社 画像表示装置及び前記装置の制御方法
TW530287B (en) 1998-09-03 2003-05-01 Samsung Electronics Co Ltd Display device, and apparatus and method for driving display device
JP3317263B2 (ja) * 1999-02-16 2002-08-26 日本電気株式会社 表示装置の駆動回路
JP3622592B2 (ja) * 1999-10-13 2005-02-23 株式会社日立製作所 液晶表示装置
JP3822060B2 (ja) * 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
JP3767315B2 (ja) * 2000-04-17 2006-04-19 セイコーエプソン株式会社 電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器
JP3835113B2 (ja) * 2000-04-26 2006-10-18 セイコーエプソン株式会社 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器
JP2002196732A (ja) * 2000-04-27 2002-07-12 Toshiba Corp 表示装置、画像制御半導体装置、および表示装置の駆動方法
WO2001084226A1 (fr) * 2000-04-28 2001-11-08 Sharp Kabushiki Kaisha Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage
JP2003195815A (ja) * 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP2002162946A (ja) 2000-11-28 2002-06-07 Toshiba Corp 平面表示装置
US7136058B2 (en) * 2001-04-27 2006-11-14 Kabushiki Kaisha Toshiba Display apparatus, digital-to-analog conversion circuit and digital-to-analog conversion method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327341B2 (en) 2003-01-31 2008-02-05 Seiko Epson Corporation Display driver, display device, and display drive method
CN1305019C (zh) * 2003-03-04 2007-03-14 精工爱普生株式会社 显示驱动器及光电装置
JP4602646B2 (ja) * 2003-06-20 2010-12-22 名古屋電機工業株式会社 情報表示装置
JP2005010660A (ja) * 2003-06-20 2005-01-13 Nagoya Electric Works Co Ltd 情報表示装置
JP2006058360A (ja) * 2004-08-17 2006-03-02 Seiko Epson Corp ソースドライバ、電気光学装置及び駆動方法
US7522148B2 (en) 2004-09-07 2009-04-21 Seiko Epson Corporation Source driver, electro-optical device, electronic apparatus, and driving method
JP2006078556A (ja) * 2004-09-07 2006-03-23 Seiko Epson Corp ソースドライバ、電気光学装置、電子機器及び駆動方法
JP2008070412A (ja) * 2006-09-12 2008-03-27 Seiko Epson Corp 駆動回路、電気光学装置及び電子機器
JP2007316673A (ja) * 2007-08-27 2007-12-06 Seiko Epson Corp ソースドライバ、電気光学装置及び電子機器
JP2009157094A (ja) * 2007-12-26 2009-07-16 Nec Electronics Corp データ線駆動回路、ドライバｉｃ、表示装置
JP2010164937A (ja) * 2009-01-15 2010-07-29 Samsung Mobile Display Co Ltd データ駆動部及び有機電界発光表示装置
JP2012103501A (ja) * 2010-11-10 2012-05-31 Rohm Co Ltd 液晶表示パネル、液晶駆動装置、液晶表示装置
WO2015140956A1 (ja) * 2014-03-19 2015-09-24 堺ディスプレイプロダクト株式会社 表示装置及び３次元画像表示システム

Also Published As

Publication number Publication date
KR100488863B1 (ko) 2005-05-11
CN1388512A (zh) 2003-01-01
JP3744819B2 (ja) 2006-02-15
US20050156850A1 (en) 2005-07-21
KR20020090313A (ko) 2002-12-02
US7030869B2 (en) 2006-04-18
US20020190974A1 (en) 2002-12-19
TW580669B (en) 2004-03-21
CN1197050C (zh) 2005-04-13
US7030850B2 (en) 2006-04-18

Similar Documents

Publication Publication Date Title
JP3744819B2 (ja) 信号駆動回路、表示装置、電気光学装置及び信号駆動方法
JP3744818B2 (ja) 信号駆動回路、表示装置、及び電気光学装置
JP3743503B2 (ja) 走査駆動回路、表示装置、電気光学装置及び走査駆動方法
US7079103B2 (en) Scan-driving circuit, display device, electro-optical device, and scan-driving method
KR100984419B1 (ko) 표시제어 구동장치 및 표시 시스템
US9123308B2 (en) Display memory, driver circuit, display, and portable information device
KR101182538B1 (ko) 액정표시장치
JP4942012B2 (ja) 表示装置の駆動回路、および駆動方法
KR20150127500A (ko) 소스 드라이버 및 이를 포함하는 디스플레이 장치.
JP4810840B2 (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2005275382A (ja) 表示装置
US20080062027A1 (en) Source driving circuit and liquid crystal display apparatus including the same
JP3613942B2 (ja) 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置
JP3883817B2 (ja) 表示装置
JP3726910B2 (ja) 表示ドライバ及び電気光学装置
KR101112559B1 (ko) 액정 표시 장치 및 구동 방법
JP4674985B2 (ja) 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器
JPH10161592A (ja) 液晶表示装置の駆動装置
JP2002278519A (ja) アクティブマトリクス液晶表示装置およびその駆動方法
JP2004061985A (ja) 液晶表示装置の駆動回路
JP2024049779A (ja) 表示装置及びソースドライバ
WO2011077825A1 (ja) 液晶表示装置、液晶表示装置の駆動方法並びに電子機器
JP2007171997A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JPH08248924A (ja) 液晶表示装置
KR20080060449A (ko) 액정 표시 장치의 구동 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3744819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term