KR101182538B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101182538B1
KR101182538B1 KR1020050131214A KR20050131214A KR101182538B1 KR 101182538 B1 KR101182538 B1 KR 101182538B1 KR 1020050131214 A KR1020050131214 A KR 1020050131214A KR 20050131214 A KR20050131214 A KR 20050131214A KR 101182538 B1 KR101182538 B1 KR 101182538B1
Authority
KR
South Korea
Prior art keywords
current
output buffers
supplied
control signal
output
Prior art date
Application number
KR1020050131214A
Other languages
English (en)
Other versions
KR20070069283A (ko
Inventor
최진철
장철상
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050131214A priority Critical patent/KR101182538B1/ko
Priority to US11/494,035 priority patent/US7986288B2/en
Priority to CN2006101089499A priority patent/CN1991454B/zh
Publication of KR20070069283A publication Critical patent/KR20070069283A/ko
Application granted granted Critical
Publication of KR101182538B1 publication Critical patent/KR101182538B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

소비전력을 감소시킬 수 있는 액정표시장치가 개시된다.
본 발명에 따른 액정표시장치는 복수의 게이트라인과 복수의 데이터라인이 배열된 액정패널과, 상기 복수의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버와, 상기 데이터 드라이버의 출력 전류를 제어하기 위한 전류 제어신호를 생성하는 제어부 및 상기 복수의 게이트라인으로 스캔신호를 공급하는 게이트 드라이버를 포함한다.
전류 제어신호, 출력버퍼, 드라이버 IC

Description

액정표시장치{Liquid crystal display device}
도 1은 종래의 액정표시장치를 나타낸 도면.
도 2a는 도 1에 도시된 데이터 드라이버의 출력단을 상세히 나타낸 도면.
도 2b는 도 1의 데이터 드라이버의 출력전압을 나타낸 도면.
도 3은 본 발명에 따른 액정표시장치를 나타낸 도면.
도 4는 본 발명의 제 1 실시예에 따른 데이터 드라이버의 출력단을 상세히 나타낸 도면.
도 5는 본 발명의 제 2 실시예에 따른 데이터 드라이버의 출력단을 상세히 나타낸 도면.
도 6은 도 5의 데이터 드라이버의 출력버퍼를 나타낸 도면이다.
도 7은 도 6의 출력버퍼의 다른 실시예를 나타낸 도면이다.
<도면의 주요부분에 대한 간단한 설명>
102:액정패널 104:게이트 드라이버
106:데이터 드라이버 108:타이밍 컨트롤러
110, 210:DAC
112-1 ~ 112-m. 212-1 ~ 212-m:출력버퍼
114, 214:전류 공급원 120:데이터 드라이버의 출력단
216:opamp 218:인버터
본 발명은 액정표시장치에 관한 것으로, 특히 소비전력을 감소시킬 수 있는 액정표시장치에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(TFT)를 이용하여 동화상을 표시하고 있다. 이러한 액정표시장치는 CRT에 비하여 소형화가 가능하여 퍼스널 컴퓨터와 노트북 컴퓨터는 물론, 복사기 등의 사무자동화기기, 휴대전화기나 호출기 등의 휴대기기까지 광범위하게 이용되고 있다.
통상적으로 액정표시장치는 매트릭스 형태로 배열된 다수의 픽셀과 상기 픽셀들 각각에 공급될 데이터 신호를 절환하기 위한 다수의 박막트랜지스터들로 구성된 액정패널에 의해 백라이트에서 공급되는 광의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.
상기 액정표시장치는 소정의 화상을 표시하는 액정패널과, 상기 액정패널을 구동하기 위한 구동부로 이루어져 있다.
도 1은 종래의 액정표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 종래의 액정표시장치는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되어 소정의 화상을 표시하는 액정패널(2)과, 상기 게이트라인(GL0 ~ GLn)을 구동하는 게이트 드라이버(4)와, 상기 데이터라인(DL1 ~ DLm)을 구동하는 데이터 드라이버(6)와, 상기 게이트 드라이버(4)와 데이터 드라이버(6)를 제어하는 타이밍 컨트롤러(8)를 포함한다.
상기 액정패널(2)에는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되고 그 교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다. 상기 박막트랜지스터(TFT)는 도시되지 않은 화소전극과 연결되고 상기 화소전극은 상기 복수의 게이트라인(GL0 ~ GLn)과 오버랩되어 스토리지 캐패시터(Cst)를 형성한다.
상기 게이트 드라이버(4)는 상기 타이밍 컨트롤러(8)에서 생성된 제어신호에 따라 순차적으로 상기 게이트라인(GL0 ~ GLn)에 스캔신호 즉, 게이트 하이 전압(VGH)을 공급한다.
상기 데이터 드라이버(6)는 상기 타이밍 컨트롤러(8)에서 생성된 제어신호에 따라 상기 데이터라인(DL1 ~ DLm)으로 데이터 전압을 공급한다. 이때, 상기 데이터 드라이버(6)의 출력단은 상기 액정패널(2)에 구비된 복수의 데이터라인(DL1 ~ DLm)과 대응되는 출력버퍼부(미도시)를 구비하고 있다.
도 2a는 도 1에 도시된 데이터 드라이버의 출력단을 상세히 나타낸 도면이다.
도 1 및 도 2a에 도시된 바와 같이, 상기 데이터 드라이버(6) 내부에는 디지털 아날로그 컨버터(이하 'DAC'라 함)(10)가 구비되어 있다. 상기 DAC(10)의 출력단에는 상기 액정패널(2) 상에 배열된 데이터라인(DL1 ~ DLm)과 대응되는 복수의 출력 버퍼(12-1 ~ 12-m)가 구비되어 있다. 상기 데이터 드라이버(6)를 포함한 액정표시장치는 차지 쉐어(Charge sharing)를 통한 프리 차징(Pre-Charging)을 수행한다. 상기 복수의 출력 버퍼(12-1 ~ 12-m)는 상기 복수의 데이터라인(DL1 ~ DLm)과 복수의 스위치(sw1, sw2)를 통해 연결된다.
상기 데이터라인(DL1 ~ DLm)으로 원하는 데이터 전압이 공급되기 전에 상기 원하는 데이터 전압 보다는 낮은 레벨의 전압을 미리 충전시켜 원하는 데이터 전압을 충전하는데에 걸리는 소비 전력을 감소시킬 수 있는 방법이 프리 차징(Pre-Charging) 이다.
상기 데이터 드라이버(6)는 도 2b에 도시된 바와 같이, 3개의 동작구간을 가지고 구동하게 된다. 제 1 동작구간은 차지 쉐어(Charge Share) 구간으로, 상기 차지 쉐어구간동안 공통전압(Vcom)에 해당하는 전압이 상기 복수의 데이터라인(DL1 ~ DLm)으로 공급된다. 제 2 동작구간은 프리 차지(Pre-Charge) 구간으로, 상기 복수의 데이터라인(DL1 ~ DLm)으로 프리-차지 전압이 공급된다. 상기 제 1 및 제 2 동작구간 동안 상기 복수의 데이터라인(DL1 ~ DLm)에는 상기 공통전압(Vcom) 보다 큰 전압이 공급되어 있다.
제 3 구간은 데이터 출력(Data-Output) 구간으로, 상기 복수의 데이터라인(DL1 ~ DLm)으로 원하는 데이터 전압이 공급되어 액정패널(도 1의 2) 상에 상기 데이터 전압에 해당하는 화상이 표시되는 구간을 의미한다.
이와 같은 3개의 동작구간에서의 동작방법은 다음과 같다.
제 1 동작구간 동안 차지 쉐어(Charge Share) 제어신호가 제 1 스위치(sw1) 로 공급되는데, 상기 제 1 스위치(sw1)로 상기 차지 쉐어(Charge Share) 제어신호의 하이(High) 신호가 공급되면 상기 제 1 스위치(sw1)는 온(on) 된다. 이때, 상기 제 1 스위치(sw1)는 상기 복수의 데이터라인(DL1 ~ DLm)과 교차되는 방향에 배열되어 상기 제 1 스위치(sw1)를 통해 상기 복수의 데이터라인(DL1 ~ DLm)이 서로 연결된다. 이때, 상기 복수의 데이터라인(DL1 ~ DLm)으로는 공통전압(Vcom)에 해당하는 전압이 공급된다.
연속하여, 제 2 동작구간에서 제 2 스위치(sw2)가 온되어 상기 복수의 데이터라인(DL1 ~ DLm)으로는 프리-차지(Pre-Charge) 전압이 공급된다. 이로인해, 상기 복수의 데이터라인(DL1 ~ DLm)에는 공통전압(Vcom) 보다 레벨이 높은 전압이 공급되어 있다.
이때, 상기 제 1 및 제 2 동작구간 동안 상기 복수의 출력버퍼(12-1 ~ 12-m)는 상기 복수의 데이터라인(DL1 ~ DLm)과 연결되어 있지 않은 상태이다.
이어, 제 3 동작구간에서 상기 복수의 출력버퍼(12-1 ~ 12-m)와 데이터라인(DL1 ~ DLm)의 일직선 상에 배열되어 있는 제 3 스위치(sw3)가 온(on) 된다. 상기 제 3 스위치(sw3)는 출력 이네이블(Output Enable, 이하 'OE' 라 함) 신호에 의해 제어된다. 상기 제 3 동작구간에서 상기 출력 이네이블(OE) 신호의 하이(High) 신호가 상기 제 3 스위치(sw3)로 공급되어 상기 복수의 출력버퍼(12-1 ~ 12-m)와 상기 복수의 데이터라인(DL1 ~ DLm)이 전기적으로 연결된다.
이때, 상기 복수의 출력버퍼(12-1 ~ 12-m)는 상기 DAC(10)로부터 공급된 데이터 전압을 상기 제 3 스위치(sw3)를 통해 상기 복수의 데이터라인(DL1 ~ DLm)으 로 공급한다. 이로인해, 상기 제 3 동작구간에서 상기 데이터 전압에 해당하는 화상이 상기 액정패널(2) 상에 표시된다.
상기 액정패널(2) 상에 실제로 화상이 표시되는 구간은 제 3 동작구간 동안이고, 상기 복수의 출력버퍼(12-1 ~ 12-m)와 데이터라인(DL1 ~ DLm)이 연결되는 구간 또한 제 3 동작구간이다.
한편, 상기 복수의 출력버퍼(12-1 ~ 12-m)는 제 1 내지 제 3 동작구간에 상관없이 도시되지 않은 전류 공급원으로부터 전류를 공급받아 구동하게 된다. 즉, 상기 복수의 출력버퍼(12-1 ~ 12-m)는 상기 DAC(10)로부터 변환된 데이터 전압을 비반전(+) 입력단자로 공급받아 구동을 하게 된다. 상기 복수의 출력버퍼(12-1 ~ 12-m)는 제 1 및 제 2 동작구간 동안 구동을 하게 되고 제 3 동작구간에서 상기 복수의 데이터라인(DL1 ~ DLm)과 연결되어 상기 DAC(10)로부터 공급된 데이터 전압을 상기 데이터라인(DL1 ~ DLm)으로 공급한다.
이와 같이, 실제로 액정패널(2) 상에 화상이 표시되지 않는 구간인 제 1 및 제 2 동작구간에서도 상기 복수의 출력버퍼(12-1 ~ 12-n)가 구동되기 때문에, 구동과는 상관없는 구간인 제 1 및 제 2 동작구간에서 상기 출력버퍼(12-1 ~ 12-m)의 구동에 따른 전류가 소모된다. 상기 출력버퍼(12-1 ~ 12-m)의 구동으로 인해 전류가 소모됨에 따라 소비 전력이 증가되는 문제가 있다. 더군다나, 이러한 불필요한 전류로 인한 상기 출력버퍼(12-1 ~ 12-m)의 발열 현상을 인해 소자의 동작 특성을 악화시켜 오동작을 초래할 수도 있다.
본 발명은 구동전류를 최소화 시켜 소비전력을 감소시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 액정표시장치는 복수의 게이트라인과 복수의 데이터라인이 배열된 액정패널과, 상기 복수의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버와, 상기 데이터 드라이버의 출력 전류를 제어하기 위한 전류 제어신호를 생성하는 제어부 및 상기 복수의 게이트라인으로 스캔신호를 공급하는 게이트 드라이버를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3은 본 발명에 따른 액정표시장치를 나타낸 도면이다.
도 3에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되어 소정의 화상을 표시하는 액정패널(102)과, 상기 복수의 게이트라인(GL0 ~ GLn)을 구동하는 게이트 드라이버(104)와, 상기 복수의 데이터라인(DL1 ~ DLm)을 구동하는 데이터드라이버(106)와, 상기 게이트 드라이버(104)와 데이터 드라이버(106)를 제어하는 타이밍 컨트롤러(108)를 포함한다.
상기 액정패널(102)에는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되고 그 교차부에는 박막트랜지스터(TFT)가 형성된다. 상기 박막트랜지스터(TFT)는 화소전극(미도시)과 연결되어 있으며 상기 화소전극은 상기 복수의 게이트라인(GL0 ~ GLn)과 오버랩되어 스토리지 캐패시터(Cst)를 형성한다.
상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(108)로부터 공급된 게이트 제어신호에 따라 상기 복수의 게이트라인(GL0 ~ GLn)으로 스캔신호 즉, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 공급한다.
상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터 공급된 데이터 제어신호에 따라 상기 복수의 데이터라인(DL1 ~ DLm)으로 아날로그 전압인 데이터 전압을 공급한다. 또한, 상기 데이터 드라이버(106)의 출력단(120, 이하 '출력단' 이라 함)에는 상기 복수의 데이터라인(DL1 ~ DLm)과 대응되는 복수의 출력버퍼(미도시)가 구비된다.
상기 출력단(120)은 상기 타이밍 컨트롤러(108)로부터 공급된 전류 제어신호에 의해 제어된다. 일예로, 상기 전류 제어신호가 하이(High) 일 경우, 상기 출력단(120)은 구동을 하지 않고 상기 전류 제어신호가 로우(Low) 일 경우, 상기 출력단(120)은 구동을 하게 된다.
상기 타이밍 컨트롤러(108)는 도시되지 않은 시스템으로부터 공급된 수직/수평동기신호(Vsync/Hsync)와, 데이터 이네이블(DE) 신호 및 소정의 클럭신호를 이용하여 상기 게이트 제어신호와 데이터 제어신호 및 전류 제어신호를 생성한다.
도 4는 본 발명의 제 1 실시예에 따른 데이터 드라이버의 출력단을 상세히 나타낸 도면이다.
도 3 및 도 4에 도시된 바와 같이, 상기 데이터 드라이버(106) 내부에는 상기 타이밍 컨트롤러(108)로부터 공급된 디지털 데이터 신호를 아날로그 전압인 데이터 전압으로 변환시키는 디지털 아날로그 컨버터(110, 이하 'DAC' 라 함)가 구비 되어 있다. 상기 DAC(110)는 각각 상기 복수의 데이터라인(DL1 ~ DLm)과 대응되는 복수의 출력버퍼(112-1 ~ 112-m)와 연결되어 있다.
상기 복수의 출력버퍼(112-1 ~ 112-m)는 전류 공급원(114)으로부터 공급된 전류를 이용하여 구동된다. 상기 전류 공급원(114)으로 상기 타이밍 컨트롤러(108)로부터 생성된 전류 제어신호가 공급된다. 상기 전류 공급원(114)은 상기 전류 제어신호에 의해 구동의 유무가 결정된다.
상기 데이터 드라이버(106)는 위에서 언급한 바와 같이 3개의 동작구간으로 구분되어 구동된다. 제 1 동작구간은 차지 쉐어(Charge Share) 구간이고, 제 2 동작구간은 프리 차지(Pre-Charge) 구간이고, 제 3 동작구간은 데이터 출력(Data-Output) 구간이다.
상기 제 1 및 제 2 동작구간 동안 상기 타이밍 컨트롤러(108)는 하이(High) 신호를 갖는 전류 제어신호를 생성하여 상기 전류 공급원(114)으로 공급한다. 상기 전류 공급원(114)은 상기 하이(High) 신호의 전류 제어신호에 따라 동작이 오프(off) 되어 상기 복수의 출력버퍼(112-1 ~ 112-m)로 구동전류를 공급하지 않게된다.
즉, 상기 전류 공급원(114)은 상기 제 1 및 제 2 동작구간 동안 상기 타이밍 컨트롤러(108)로부터 공급된 하이(High) 신호의 전류 제어신호에 따라 오프(off) 되어 상기 복수의 출력버퍼(112-1 ~ 112-m)로 구동전류를 공급하지 않는다.
이로인해, 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 제 1 및 제 2 동작구간 동안 구동을 하지 않게 된다. 상기 제 1 및 제 2 동작구간 동안 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 복수의 데이터라인(DL1 ~ DLm)과 연결되지 않는다.
상기 제 1 및 제 2 동작구간 동안 제 1 및 제 2 스위치(sw1, sw2)가 온(on)되어 상기 복수의 데이터라인(DL1 ~ DLm)으로는 공통전압(Vcom) 보다 높은 레벨의 전압이 공급된다. 상기 제 1 및 제 2 스위치(sw1,sw2)는 제 1 및 제 2 동작구간 동안 하이(High) 신호의 차지 쉐어(Charge Share) 제어신호 및 프리 차지(Pre- Charge) 전압이 공급되어 온(on) 상태가 되고, 이로인해 상기 복수의 데이터라인(DL1 ~ DLm)으로 공통전압(Vcom) 보다 높은 레벨의 전압이 공급된다.
연속하여, 상기 제 3 동작구간 동안 상기 타이밍 컨트롤러(108)는 로우(Low) 신호를 갖는 전류 제어신호를 생성하여 상기 전류 공급원(114)으로 공급한다. 상기 전류 공급원(114)은 상기 로우(Low) 신호의 전류 제어신호에 따라 동작이 온(on) 되어 상기 복수의 출력버퍼(112-1 ~ 112-m)로 구동전류를 공급한다.
즉, 상기 전류 공급원(114)은 상기 제 3 동작구간 동안 상기 타이밍 컨트롤러(108)로부터 공급된 로우(Low) 신호의 전류 제어신호에 따라 온(on) 되어 상기 복수의 출력버퍼(112-1 ~ 112-m)로 구동전류를 공급하게 된다. 이로인해, 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 제 3 동작구간 동안 구동하게 된다.
상기 제 3 동작구간에서 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 DAC(110)로부터 데이터 전압을 공급받아서 상기 복수의 데이터라인(DL1 ~ DLm)으로 공급한다. 상기 제 3 동작구간 동안 상기 복수의 출력버퍼(112-1 ~ 112-m)는 제 3 스위치(sw3)를 통해 상기 복수의 데이터라인(DL1 ~ DLm)과 전기적으로 연결된다.
상기 제 3 스위치(sw3)는 상기 제 3 동작구간에서 하이(High) 신호를 갖는 출력 이네이블(Output Enable, 이하 'OE' 라 함) 신호가 공급되어 온(on) 상태가 되고, 이로인해 상기 복수의 출력버퍼(112-1 ~ 112-m)와 상기 복수의 데이터라인(DL1 ~ DLm)이 연결된다. 상기 제 3 동작구간에서 상기 복수의 출력버퍼(112-1 ~ 112-m)와 상기 복수의 데이터라인(DL1 ~ DLm)이 연결되어 상기 복수의 데이터라인(DL1 ~ DLm)으로 데이터 전압이 공급되고 상기 액정패널(102) 상에 상기 데이터 전압에 해당하는 화상이 표시된다.
이와 같이, 상기 제 1 및 제 2 동작구간 동안 상기 타이밍 컨트롤러(108)로부터 하이(High) 신호의 전류 제어신호가 상기 전류 공급원(114)으로 공급되어 상기 전류 공급원(114)이 오프(off) 상태가 되고 상기 복수의 출력버퍼(112-1 ~ 112-m)로 구동전류가 공급되지 않는다. 이로인해 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 제 1 및 제 2 동작구간 동안 구동되지 않는다.
이어, 상기 제 3 동작구간 동안 상기 타이밍 컨트롤러(108)로부터 로우(Low) 신호의 전류 제어신호가 상기 전류 공급원(114)으로 공급되어 상기 전류 공급원(114)이 온(on) 상태가 되고 상기 복수의 출력버퍼(112-1 ~ 112-m)로 구동전류가 공급된다. 이로인해 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 제 3 동작구간 동안 구동되고 상기 복수의 데이터라인(DL1 ~ DLm)과 연결되어 상기 액정패널(102) 상에 화상이 표시된다.
상기 액정패널(102) 상에 화상이 표시되지 않는 제 1 및 제 2 동작구간에서 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 전류 공급원(114)으로부터 구동전류 를 공급받지 않기 때문에 구동되지 않는다. 상기 제 1 및 제 2 동작구간 동안 상기 복수의 출력버퍼(112-1 ~ 112-m)가 구동되지 않아 이에 따른 소비전력을 감소시킬 수 있게 된다. 또한, 상기 제 1 및 제 2 동작구간 동안 상기 복수의 출력버퍼(112-1 ~ 112-m)가 구동되지 않기 때문에 상기 복수의 출력버퍼(112-1 ~ 112-m) 내부에 위치하는 소자에서 열이 발생하지 않게 된다.
도 5는 본 발명의 제 2 실시예에 따른 데이터 드라이버의 출력단을 상세히 나타낸 도면이다.
도 3 및 도 5에 도시된 바와 같이, 상기 데이터 드라이버(206) 내부에는 상기 타이밍 컨트롤러(108)로부터 공급된 디지털 데이터 신호를 아날로그 전압인 데이터 전압으로 변환시키는 디지털 아날로그 컨버터(210, 이하 'DAC' 라 함)가 구비되어 있다. 상기 DAC(210)는 각각 상기 복수의 데이터라인(DL1 ~ DLm)과 대응되는 복수의 출력버퍼(212-1 ~ 212-m)와 연결되어 있다.
상기 복수의 출력버퍼(212-1 ~ 212-m)는 전류 공급원(214)으로부터 공급된 전류를 이용하여 구동된다. 상기 복수의 출력버퍼(212-1 ~ 212-m)에는 상기 타이밍 컨트롤러(108)로부터 생성된 전류 제어신호가 공급된다. 상기 전류 제어신호에 따라 상기 복수의 출력버퍼(212-1 ~ 212-m)의 구동유무가 결정된다.
상기 제 1 및 제 2 동작구간 동안 상기 타이밍 컨트롤러(108)는 로우(Low) 신호를 갖는 전류 제어신호를 생성하여 상기 복수의 출력버퍼(212-1 ~ 212-m)로 공급한다.
상기 복수의 출력버퍼(212-1 ~ 212-m)로 로우(Low) 신호를 갖는 전류 제어신 호가 공급되면, 상기 복수의 출력버퍼(212-1 ~ 212-m)는 동작을 하지 않는다. 이때, 상기 복수의 출력버퍼(212-1 ~ 212-m)는 상기 전류 공급원(214)으로부터 구동전류를 공급받는다.
상기 전류 공급원(214)으로부터 구동전류를 공급받아도 상기 복수의 출력버퍼(212-1 ~ 212-m)는 상기 로우(Low) 신호의 전류 제어신호로 인해 구동되지 않는다. 상기 복수의 출력버퍼(212-1 ~ 212-m) 중 제 1 출력버퍼(212-1)는 도 6에 도시된 바와 같이, 하나의 opamp(216)와, 2개의 트랜지스터(TR1, TR2) 및 2개의 스위치(sw1, sw2)와 인버터(218)로 이루어져 있다.
상기 제 1 및 제 2 동작구간에서 상기 로우(Low) 신호의 전류 제어신호는 상기 제 1 스위치(sw1) 및 인버터(218)로 공급된다. 상기 로우(Low) 신호의 전류 제어신호는 상기 인버터(218)를 통해 하이(High) 신호로 변환되어 제 2 스위치(sw2)로 공급된다.
상기 제 1 스위치(sw1)는 상기 로우(Low) 신호의 전류 제어신호로 인해 오프(off) 되고, 상기 제 2 스위치(sw1)는 상기 하이(High) 신호의 전류 제어신호로 인해 온(on) 된다.
상기 제 2 스위치(sw2)가 온(on)됨에 따라 제 1 트랜지스터(TR1)의 게이트 단자에는 전원 전압(Vdd)이 공급된다. 동시에 상기 제 1 트랜지스터(TR1)의 소스 단자에도 상기 전원 전압(Vdd)이 공급된다.
이로인해, 상기 제 1 트랜지스터(TR1)의 게이트 단자로 공급되는 전압(Vg)과 상기 소스 단자로 공급된 전압(Vs)이 전원 전압(Vdd)으로 동일해 진다. 상기 제 1 트랜지스터(TR1)의 소자 특성으로 인해 상기 제 1 트랜지스터(TR1)의 게이트 단자로 공급되는 전압(Vg)과 소스 단자로 공급되는 전압(Vs)이 동일하게 되면 상기 소스 및 드레인 단자로 전류가 공급되지 않는다.
결국, 상기 제 1 출력버퍼(212-1)는 상기 제 1 및 제 2 동작구간 동안 상기 전류 제어신호로 인해 구동하지 않는다.
연속하여 제 3 동작구간 동안 상기 타이밍 컨트롤러(108)에서 생성된 하이(High) 신호의 전류 제어신호는 상기 제 1 스위치(sw1) 및 상기 인버터(218)로 공급된다. 상기 인버터(218)로 공급된 하이(High) 신호의 전류 제어신호는 로우(Low) 신호로 변환되어 상기 제 2 스위치(sw2)로 공급된다. 상기 제 1 스위치(sw1)는 상기 하이(High) 전류 제어신호로 인해 온(on) 되고 상기 제 2 스위치(sw2)는 상기 로우(Low) 전류 제어신호로 인해 오프(off) 된다.
상기 제 1 스위치(sw1)가 온(on) 되면 상기 opamp(216)로 공급된 기준전압(Vref)이 상기 제 1 스위치(sw1)를 통해 상기 제 1 트랜지스터(TR1)의 게이트 단자로 공급된다. 상기 기준전압(Vref)는 상기 전원 전압(Vdd)과 상이한 전압이다.
상기 제 1 트랜지스터(TR1)의 게이트 단자로 기준전압(Vref)이 공급됨에 따라 상기 제 1 트랜지스터(TR1)의 소스 단자로부터 드레인 단자로 상기 전원 전압(Vdd)이 공급된다.
상기 제 1 트랜지스터(TR1)의 게이트 단자로 공급된 전압(Vg)은 기준전압(Vref)이고, 상기 소스 단자로 공급된 전압(Vs)은 전원 전압(Vdd) 이므로 상기 제 1 트랜지스터(TR1)의 소자 특성상 상기 소스 단자에서 드레인 단자로 전류가 흐르 게 된다. 즉, 상기 제 1 트랜지스터(TR1)의 게이트 단자로 공급된 전압(Vg)과 상기 소스 단자로 공급된 전압(Vs)은 상이한 전압이므로 상기 제 1 트랜지스터(TR1)의 소스 단자에서 드레인 단자로 전류가 흐르게 된다. 상기 제 1 트랜지스터(TR1)의 소스 및 드레인 단자로 전류가 흐르게 됨에 따라 상기 제 1 출력버퍼(212-1)는 구동하게 된다.
결국, 제 3 동작구간에서 상기 제 1 출력버퍼(212-1)는 타이밍 컨트롤러(108)로부터 공급된 하이(High) 전류 제어신호에 따라 구동하게 된다.
도 7은 도 6의 출력버퍼의 다른 실시예를 나타낸 도면이다.
도 3 및 도 7에 도시된 바와 같이, 상기 제 1 출력버퍼(212)는 opamp(316)와, 제 1 및 제 2 트랜지스터(TR1, TR2)와, 제 1 및 제 2 스위치(sw1, sw2)와, 인버터(318)로 이루어져 있다.
제 1 및 제 2 동작구간 동안 상기 타이밍 컨트롤러(108)는 로우(Low) 신호의 전류 제어신호를 상기 제 1 스위치(sw1)와 인버터(318)로 공급한다. 상기 인버터(318)로 공급된 로우(Low) 전류 제어신호는 하이(High) 전류 제어신호로 변환되어 상기 제 2 스위치(sw2)로 공급된다.
이에 따라, 상기 제 1 스위치(sw1)는 상기 로우(Low) 전류 제어신호로 인해 오프(off) 되고, 상기 제 2 스위치(sw2)는 상기 하이(High) 전류 제어신호로 인해 온(on) 된다.
상기 제 2 스위치(sw2)가 온(on) 됨에 따라 상기 제 2 트랜지스터(TR2)의 게이트 단자에는 그라운드(GND) 전압이 공급된다. 이와 동시에, 상기 제 2 트랜지스 터(TR2)의 소스 단자에도 그라운드(GND) 전압이 공급된다. 상기 제 2 트랜지스터(TR2)의 게이트 단자로 공급된 전압(Vg)과 상기 소스 단자로 공급된 전압(Vs)은 그라운드(GND) 전압으로 동일해진다.
상기 제 2 트랜지스터(TR2) 소자 특성상 상기 제 2 트랜지스터(TR2)의 게이트 단자로 공급된 전압(Vg)과 상기 소스 단자로 공급된 전압(Vs)이 동일해짐에 따라 상기 제 2 트랜지스터(TR2)의 소스 및 드레인 단자로 전류가 공급되지 않는다. 이로인해, 상기 제 1 및 제 2 동작구간 동안 상기 제 1 출력버퍼(212-1)는 구동되지 않는다.
연속하여, 제 3 동작구간 동안 상기 타이밍 컨트롤러(108)는 하이(High) 신호의 전류 제어신호를 상기 제 1 스위치(sw1)와 인버터(318)로 공급한다. 상기 인버터(318)로 공급된 하이(High) 전류 제어신호는 로우(Low) 전류 제어신호로 변환되어 상기 제 2 스위치(sw2)로 공급된다.
이에 따라, 상기 제 1 스위치(sw1)는 상기 하이(High) 전류 제어신호로 인해 온(on) 되고, 상기 제 2 스위치(sw2)는 상기 로우(Low) 전류 제어신호로 인해 오프(off) 된다.
상기 제 1 스위치(sw1)가 온(on) 됨에 따라 상기 제 2 트랜지스터(TR2)의 게이트 단자에는 제 2 기준전압(Vss)이 공급된다. 이와 동시에, 상기 제 2 트랜지스터(TR2)의 소스 단자에는 그라운드(GND) 전압이 공급된다. 이때, 상기 제 2 기준전압(Vss)과 상기 그라운드(GND) 전압은 서로 상이하다.
상기 제 2 트랜지스터(TR2)의 게이트 단자로 공급된 전압(Vg)은 제 2 기준전 압(Vss)이고, 상기 소스 단자로 공급된 전압(Vs)은 그라운드(GND) 전압이다. 결국, 상기 제 2 트랜지스터(TR2)의 게이트 단자로 공급된 전압(Vg)과 상기 소스 단자로 공급된 전압(Vs)은 서로 상이하므로 상기 제 2 트랜지스터(TR2)의 소스 및 드레인 단자로 전류가 흐르게 된다.
상기 제 2 트랜지스터(TR2)의 소스 및 드레인 단자로 전류가 흐르게 됨으로, 상기 제 1 출력버퍼(212-1)는 제 3 동작구간 동안 구동하게 된다.
이와 같이, 상기 제 1 및 제 2 동작구간 동안 상기 타이밍 컨트롤러(108)로부터 로우(Low)신호의 전류 제어신호가 상기 복수의 출력버퍼(212-1 ~ 212-m)로 공급되어 상기 복수의 출력버퍼(212-1 ~ 212-m)는 구동되지 않는다. 이어, 상기 제 3 동작구간 동안 상기 타이밍 컨트롤러(108)로부터 하이(High) 신호의 전류 제어신호가 상기 복수의 출력버퍼(212-1 ~ 212-m)로 공급되어 상기 복수의 출력버퍼(212-1 ~ 212-n)가 구동된다.
이로인해, 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 제 3 동작구간 동안 구동되고 상기 복수의 데이터라인(DL1 ~ DLm)과 연결되어 상기 액정패널(102) 상에 화상이 표시된다.
상기 액정패널(102) 상에 화상이 표시되지 않는 제 1 및 제 2 동작구간에서 상기 복수의 출력버퍼(212-1 ~ 212-m)는 구동되지 않는다. 상기 제 1 및 제 2 동작구간 동안 상기 복수의 출력버퍼(212-1 ~ 212-m)가 구동되지 않아 이에 따른 소비전력을 감소시킬 수 있게 된다. 또한, 상기 제 1 및 제 2 동작구간 동안 상기 복수의 출력버퍼(212-1 ~ 212-m)가 구동되지 않기 때문에 상기 복수의 출력버퍼(212-1 ~ 212-m) 내부에 위치하는 소자에서 열이 발생하지 않게 된다.
위에서 언급한 바와 같이, 본 발명에 따른 액정표시장치는 전류 제어신호를 이용하여 차지 쉐어(Charge Share) 구간과, 프리-차지(Pre-Charge) 구간동안 데이터 드라이버의 출력단을 구동하지 않고 데이터 출력(Data-Output) 구간 동안에만 구동시켜 전류 소모를 최소화 하여 소비전력을 감소시키고 상기 데이터 드라이버의 소자 발열을 최소화 할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치는 실제로 화상이 표시되는 구간동안 데이터 드라이버의 출력단을 구동하여 전류 소모를 최소화 하여 소비전력을 감소시키고 소자의 발열을 최소화 할 수 있다.

Claims (10)

  1. 복수의 게이트라인과 복수의 데이터라인이 배열된 액정패널;
    상기 복수의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버;
    상기 데이터 드라이버의 출력 전류를 제어하기 위한 전류 제어신호를 생성하는 제어부; 및
    상기 복수의 게이트라인으로 스캔신호를 공급하는 게이트 드라이버를 포함하고,
    상기 데이터 드라이버는,
    상기 복수의 데이터라인과 대응되는 복수의 출력버퍼;
    상기 복수의 출력버퍼를 구동하기 위한 구동전류를 공급하는 전류 공급원을 포함하고, 상기 전류 제어신호에 의해 상기 전류 공급원으로부터 출력되는 구동전류가 제어되며,
    상기 복수의 출력버퍼로 상기 전류 공급원에서 출력되는 구동전류가 공급되면 상기 복수의 출력버퍼는 상기 복수의 데이터라인과 전기적으로 연결되고, 상기 복수의 출력버퍼로 상기 전류 공급원에서 출력되는 구동전류가 공급되지 않으면 상기 복수의 출력버퍼는 상기 복수의 데이터라인과 연결되지 않는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 전류 제어신호는 상기 전류 공급원으로 공급되는 것을 특징으로 하는 액정표시장치.
  4. 제 3항에 있어서,
    상기 전류 제어신호가 제 1 신호인 경우, 상기 전류 공급원은 온(on) 되고 상기 전류 제어신호가 제 2 신호인 경우, 상기 전류 공급원은 오프(off) 되는 것을 특징으로 하는 액정표시장치.
  5. 제 3항에 있어서,
    상기 전류 공급원이 온(on) 되는 경우, 상기 전류 공급원은 상기 복수의 출력버퍼로 구동 전류를 공급하고, 상기 전류 공급원이 오프(off) 되는 경우, 상기 전류 공급원은 상기 복수의 출력버퍼로 구동 전류를 공급하지 않는 것을 특징으로 하는 액정표시장치.
  6. 삭제
  7. 복수의 게이트라인과 복수의 데이터라인이 배열된 액정패널;
    상기 복수의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버;
    상기 데이터 드라이버의 출력 전류를 제어하기 위한 전류 제어신호를 생성하는 제어부; 및
    상기 복수의 게이트라인으로 스캔신호를 공급하는 게이트 드라이버를 포함하고,
    상기 데이터 드라이버는,
    상기 복수의 데이터라인과 대응되는 복수의 출력버퍼;
    상기 복수의 출력버퍼를 구동하기 위한 구동전류를 공급하는 전류 공급원을 포함하고, 상기 전류 제어신호에 의해 상기 각 출력버퍼로부터 출력되는 구동전류가 제어되며,
    상기 제어부에서는 상기 복수의 출력버퍼의 동작을 제어하는 전류 제어신호가 공급되어, 상기 전류 공급원으로부터 상기 복수의 출력버퍼로 구동전류가 공급되는 것과 상관없이 독립적으로 출력버퍼를 제어하는 것을 특징으로 하는 액정표시장치.
  8. 제 7항에 있어서,
    상기 전류 제어신호는 상기 복수의 출력버퍼와 상기 전류 공급원으로 공급되는 것을 특징으로 하는 액정표시장치.
  9. 제 7항에 있어서,
    상기 제어부에서 상기 복수의 출력버퍼로 공급되는 전류 제어신호가 제 1 신호인 경우, 상기 복수의 출력버퍼는 온(on) 되고 상기 전류 제어신호가 제 2 신호인 경우, 상기 복수의 출력버퍼는 오프(off) 되는 것을 특징으로 하는 액정표시장치.
  10. 제 9항에 있어서,
    상기 복수의 출력버퍼가 온(on) 되는 경우, 상기 복수의 출력버퍼는 상기 복수의 데이터라인과 전기적으로 연결되고, 상기 복수의 출력버퍼가 오프(off) 되는 경우, 상기 복수의 출력버퍼는 상기 복수의 데이터라인과 연결되지 않는 것을 특징으로 하는 액정표시장치.
KR1020050131214A 2005-12-28 2005-12-28 액정표시장치 KR101182538B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050131214A KR101182538B1 (ko) 2005-12-28 2005-12-28 액정표시장치
US11/494,035 US7986288B2 (en) 2005-12-28 2006-07-27 Liquid crystal display device
CN2006101089499A CN1991454B (zh) 2005-12-28 2006-07-28 液晶显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131214A KR101182538B1 (ko) 2005-12-28 2005-12-28 액정표시장치

Publications (2)

Publication Number Publication Date
KR20070069283A KR20070069283A (ko) 2007-07-03
KR101182538B1 true KR101182538B1 (ko) 2012-09-12

Family

ID=38213832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131214A KR101182538B1 (ko) 2005-12-28 2005-12-28 액정표시장치

Country Status (3)

Country Link
US (1) US7986288B2 (ko)
KR (1) KR101182538B1 (ko)
CN (1) CN1991454B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204589B2 (en) 2014-10-06 2019-02-12 Silicon Works Co., Ltd. Source driver having low power consumption and display device including the source driver

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI349251B (en) * 2006-10-05 2011-09-21 Au Optronics Corp Liquid crystal display for reducing residual image phenomenon and its related method
US7911437B1 (en) * 2006-10-13 2011-03-22 National Semiconductor Corporation Stacked amplifier with charge sharing
US9087493B2 (en) * 2006-12-01 2015-07-21 Lg Display Co., Ltd. Liquid crystal display device and driving method thereof
KR101423197B1 (ko) * 2006-12-11 2014-07-25 삼성디스플레이 주식회사 데이터 구동 장치 및 그것을 이용하는 액정 표시 장치
CN101393728B (zh) * 2007-09-20 2012-07-18 奇美电子股份有限公司 图像显示***
KR101405341B1 (ko) * 2007-10-30 2014-06-12 삼성디스플레이 주식회사 시인성이 개선된 액정 표시 장치
KR101037561B1 (ko) * 2009-02-18 2011-05-27 주식회사 실리콘웍스 전류소모가 적은 액정디스플레이 구동회로
KR101102358B1 (ko) * 2009-11-30 2012-01-05 주식회사 실리콘웍스 디스플레이 패널 구동 회로 및 그의 구동 방법
KR101329410B1 (ko) * 2010-07-19 2013-11-14 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101192583B1 (ko) 2010-10-28 2012-10-18 삼성디스플레이 주식회사 액정 표시 패널, 액정 표시 장치 및 액정 표시 장치의 구동 방법
KR101739133B1 (ko) * 2010-11-30 2017-05-23 엘지디스플레이 주식회사 액정표시장치
US8582380B2 (en) * 2011-12-21 2013-11-12 Micron Technology, Inc. Systems, circuits, and methods for charge sharing
TWI451394B (zh) * 2011-12-30 2014-09-01 Orise Technology Co Ltd 應用於顯示面板之控制裝置及其控制方法
US8861285B2 (en) 2012-02-09 2014-10-14 Micron Technology, Inc. Apparatuses and methods for line charge sharing
KR102211124B1 (ko) * 2014-10-02 2021-02-02 삼성전자주식회사 저전력으로 동작하는 소스 드라이버 및 이를 포함하는 액정 디스플레이 장치
KR102232175B1 (ko) * 2014-11-07 2021-03-29 삼성전자주식회사 디스플레이 패널의 비표시 영역에 의해 소모되는 전력을 줄이기 위한 소스 드라이버 회로 및 디스플레이 장치
KR101746022B1 (ko) * 2015-06-19 2017-06-12 주식회사 동부하이텍 터치 센서 및 이를 포함하는 표시 장치
CN105185329B (zh) * 2015-09-06 2018-05-29 青岛海信电器股份有限公司 一种图像显示方法及液晶显示装置
CN110782828B (zh) * 2018-07-26 2021-05-11 深圳市爱协生科技有限公司 显示装置
KR20220164243A (ko) * 2021-06-04 2022-12-13 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173904A1 (en) * 2001-10-19 2003-09-18 Lechevalier Robert Matrix element precharge voltage adjusting apparatus and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837484B2 (ja) * 1979-09-25 1983-08-16 日産自動車株式会社 自動車用電子メ−タの輝度制御装置
TWI254899B (en) * 2002-06-21 2006-05-11 Himax Tech Inc Method and related apparatus for driving an LCD monitor
JP2005196133A (ja) * 2003-12-08 2005-07-21 Renesas Technology Corp 表示用駆動回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173904A1 (en) * 2001-10-19 2003-09-18 Lechevalier Robert Matrix element precharge voltage adjusting apparatus and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204589B2 (en) 2014-10-06 2019-02-12 Silicon Works Co., Ltd. Source driver having low power consumption and display device including the source driver

Also Published As

Publication number Publication date
KR20070069283A (ko) 2007-07-03
US7986288B2 (en) 2011-07-26
CN1991454B (zh) 2012-09-26
CN1991454A (zh) 2007-07-04
US20080278427A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
KR101182538B1 (ko) 액정표시장치
JP5019668B2 (ja) 表示装置及びその制御方法
US9165525B2 (en) Display device and method for driving same
US9076405B2 (en) Display device, method for driving same, and liquid crystal display device
KR100465471B1 (ko) 표시 장치
US20220139349A1 (en) Display driving apparatus and method
JP4204204B2 (ja) アクティブマトリクス型表示装置
US6961054B2 (en) Driving circuit and display comprising the same
JP3883817B2 (ja) 表示装置
KR100498968B1 (ko) 표시 장치
CN100570457C (zh) 栅极驱动器、光电装置、电子设备以及驱动方法
KR101785339B1 (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR100522060B1 (ko) 표시 장치
JP2012063790A (ja) 表示装置
KR20220014389A (ko) 표시 장치
JP4278314B2 (ja) アクティブマトリクス型表示装置
JP4197852B2 (ja) アクティブマトリクス型表示装置
JP4297629B2 (ja) アクティブマトリクス型表示装置
JP4297628B2 (ja) アクティブマトリクス型表示装置
KR101194647B1 (ko) 액정표시장치의 공통전극 구동회로
TW202219930A (zh) 驅動顯示面板的方法及其驅動電路
KR101033124B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7