JP3767315B2 - 電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器 - Google Patents
電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP3767315B2 JP3767315B2 JP2000115208A JP2000115208A JP3767315B2 JP 3767315 B2 JP3767315 B2 JP 3767315B2 JP 2000115208 A JP2000115208 A JP 2000115208A JP 2000115208 A JP2000115208 A JP 2000115208A JP 3767315 B2 JP3767315 B2 JP 3767315B2
- Authority
- JP
- Japan
- Prior art keywords
- data line
- data
- voltage
- bit
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置の画像表示部は、素子基板と、対向基板と、それらの基板間の間隙に封入された液晶によって構成される。素子基板には、複数の走査線、複数のデータ線、走査線とデータ線との交差に対応して設けられた複数のトランジスタ及び画素電極等が形成される。一方、対向基板には共通電極が形成される。また、トランジスタとして薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）が用いられる。
【０００３】
ＴＦＴのゲートは１本の走査線と接続されており、そのソースは１本のデータ線と接続されており、そのドレインは画素電極に接続されている。
【０００４】
この画像表示部の駆動方法としては、所定のタイミングで走査線を選択することによって、当該走査線に接続される複数のＴＦＴを同時にオン状態にし、各データ線の電圧を同時に画素電極に印加する方法が一般的である。この場合には、各データ線に画像データに応じた電圧を給電し、画素電極と共通電極との間に印加される電圧に応じて、液晶の透過率を制御する。これにより、画像データの値に応じた階調表示が可能となる。
【０００５】
液晶に印加される電圧と液晶の透過率の関係（以下、Ｖ−Ｔ特性と称する）は、直線的な関係ではく、非線形の関係となる。このため、画像データの１階調毎に、液晶の透過率変化量を均一化する処理が必要となる。本願においては、この処理のことをγ補正という。
【０００６】
図１７は、１本のデータ線を駆動するデータ線駆動回路とその周辺回路とを示したブロック図である。この図において、データ線駆動回路は、第１ラッチ回路９２１、第２ラッチ回路９２２、及びＤＡコンバータ９３から構成されている。また、このデータ線駆動回路の前段には、コントローラ６とγ補正回路９１とが設けられている。
【０００７】
コントローラ６は、６ビットの画像データＤＡを生成する。γ補正回路９１は画像データＤＡにγ補正を施して、８ビットの画像データＤＢ（Ｄγ１，Ｄγ２，…，Ｄγ８）を生成する。ここで、γ補正回路９１は、ＲＡＭあるいはＲＯＭから構成されており、それらにはγ補正を施すためのテーブルが格納されている。このテーブルの内容は、ＤＡコンバータ９３の入出力特性、及び印加電圧に対する液晶の透過率特性に基づいて定められている。
【０００８】
ＤＡコンバータ９３は、スイッチと容量とを用いた容量分割型ＤＡコンバータである。ＤＡコンバータ９３は、並列に配置された８個の容量素子９４１〜９４８を有している。容量素子９４１の容量値をＣとすると、容量素子９４２，９４３，…，９４８の各容量値は、２Ｃ，４Ｃ，…，１２８Ｃとなるように選ばれている。
【０００９】
また、データ線９９には、データ線容量９４０が寄生している。図１５では、この寄生容量値をＣｓで示してある。データ線容量９４０の他端の電圧Ｖｃｏｍは、対向基板に配置される共通電極に印加される電圧である。
【００１０】
ＤＡコンバータ９３には、２つの基準電圧Ｖａ及びＶｂが供給されている。容量素子９４１〜９４８の一方の各端子は、基準電圧Ｖａの供給端子Ｔａに接続されている。一方、容量素子９４１〜９４８の他方の各端子は、それぞれリセット用スイッチ９５１〜９５８を介して、供給端子Ｔａに接続されている。このスイッチ９５１〜９５８がオンすることで、各容量素子９４１〜９４８の両端子は短絡され、それぞれの充電電荷が放電される。また、他方の基準電圧Ｖｂの供給端子Ｔｂと、データ線９９との間には、リセット用スイッチ９１０が接続されている。このスイッチ９１０がオンすることで、データ線９９の電位は電圧Ｖｂにリセットされる。
【００１１】
くわえて、データ線９９と、各容量素子９４１〜９４８との間には、画像データＤγ１〜Ｄγ８の値に応じてオン・オフするスイッチ９６１〜９６８が設けられている。各スイッチ９６１〜９６８を選択的にオン状態とすることで、当該オン状態となったスイッチに接続されている容量素子は互いに並列接続される。これにより、データ線９９に、画像データＤＢ に応じた電圧が印加される。
【００１２】
【発明が解決しようとする課題】
ところで、近年は液晶組成の改良により、直線に近いＶ−Ｔ特性を持つものが開発されつつある。特に、ＴＮ（Twisted Nematic）タイプの液晶にあっては、図１８に示すようにＶ−Ｔ特性が白側でほぼ直線（線形）となる一方、黒側で曲線（非線形）となる液晶が知られている。
【００１３】
このようにＶ−Ｔ特性の中に線形部分と非線形部分が混在する液晶を駆動する場合、液晶のＶ−Ｔ特性を線形であるものとみなして駆動することが考えられる。この場合には、γ補正回路９１を省略することができる一方、黒側では印加電圧に対する透過率の関係が非線形となるため、表示階調が明るくなり、本来の階調を表示できなくなる。くわえて、コントラスト比が小さくなり、表示品質が劣化するといった問題がある。
【００１４】
一方、γ補正回路９１を用いてγ補正を施す場合には、予めγ補正が施された画像データがデータ線駆動回路に供給されるため、このような問題は発生しない。しかしながら、γ補正回路９１の主要部は、上述したようにＲＡＭやＲＯＭ等によって構成されており、さらに読出回路等の周辺回路が必要とされる。このため、γ補正回路９１を用いる場合には、液晶表示装置のコスト上昇および消費電力の増大といった問題がある。
【００１５】
本発明は上述した事情に鑑みてなされたものであり、回路の占有面積が小さく、しかも低消費電力で駆動可能な電気光学パネルのデータ線駆動回路及びその駆動方法、電気光学装置、並びに電子機器を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明の電気光学パネルの駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルの駆動方法であって、表示すべき画像信号のビット値に応じた重み付けがなされた複数の容量素子が、所定ビットを除く他のビット毎に設けられており、前記複数の容量素子の各々の一端を前記データ線に接続する状態と、前記複数の容量素子のうち前記他のビットにより選択された各容量素子の一端を前記データ線に接続する状態と、を前記所定ビットに応じて切り替え、前記データ線に接続された各容量素子の両端と前記データ線とを第１電位にした後、前記他のビットにより選択されていない各容量素子の他端は前記第１電位に保持し、前記他のビットにより選択された各容量素子の他端を前記第１電位とは異なる第２電位にすることにより、前記データ線に前記画像信号に応じた信号を供給することを特徴とする。
上記目的を達成するため、本発明の電気光学パネルの駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルの駆動方法であって、ビット値に応じた重み付けがなされた複数の容量素子が、所定ビットを除く他のビット毎に設けられており、前記複数の容量素子の各々の一端を前記データ線に接続した状態で、前記複数の容量素子の各々の両端及び前記データ線を第１データ線電圧とした後、前記複数の容量素子のうち、前記他のビットのデータ値に応じて選択されていない各容量素子の他端を前記第１データ線電圧とし、前記他のビットのデータ値に応じて選択された容量素子の他端を前記第１データ線電圧とは異なる第１内部容量電圧とすることにより第１データ線信号が生成され、前記複数の容量素子のうち、前記他のビットのデータ値に応じて選択された各容量素子の一端を前記データ線と接続した状態で、前記他のビットのデータ値に応じて選択された各容量素子の両端及び前記データ線を第２データ線電圧とした後、前記他のビットのデータ値に応じて選択された各容量素子の他端を前記第２データ線電圧とは異なる第２内部容量電圧とすることにより第２データ線信号が生成され、前記所定のビットに応じて、前記第１データ線信号と前記第２データ線信号とのいずれかを前記データ線に供給することを特徴とする。
上記目的を達成するため、本発明の電気光学パネルの駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルの駆動方法であって、表示すべき画像データの最上位ビットの値に基づいて、前記画像データが前記透過率特性の線形部分に相当するか、あるいは非線形部分に相当するかを判定し、非線形部分に相当すると判定した場合には、前記最上位ビットの除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の内部容量のうち、前記下位ビットのデータ値に応じたものを選択し、選択された内部容量の一方の端子を前記データ線に接続し、選択された内部容量の両方の端子と前記データ線の寄生容量に第１データ線電圧を給電し、選択された内部容量の他方の端子に第１内部容量電圧を給電し、線形部分に相当すると判定した場合には、総ての内部容量の一方の端子を前記データ線に接続して、前記一方の端子および前記データ線に第２データ線電圧を給電し、総ての内部容量のうちから、前記下位ビットのデータ値に応じたものを選択し、選択された内部容量の他方の端子に第２内部容量電圧を給電することを特徴とする。
上記目的を達成するため、本発明の電気光学パネルのデータ線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルのデータ線駆動回路であって、画像データの最上位ビットを除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の容量素子と、前記複数の容量素子の各々の一端を第１電圧とする第１給電手段と、前記各下位ビットにより選択された各容量素子の一端を第１電圧から第２電圧とする第２給電手段と、前記各下位ビットと前記最上位ビットの論理和を算出する複数のオア回路と、前記各オア回路によってオン・オフが制御されるとともに、前記各容量素子と前記データ線との間に設けられた各スイッチ回路とを備えることを特徴とする。
ここで、前記第１給電手段は、前記第１電圧として、最上位ビットに基づき第３電圧と第４電圧のいずれかを選択する第１選択手段を有し、前記第２給電手段は、前記第２電圧として、最上位ビットに基づき第５電圧と第６電圧のいずれかを選択する第２選択手段を有することが好ましい。
ここで、前記容量素子の一端と前記データ線とを接続するスイッチング手段を有することが好ましい。
上記目的を達成するため、本発明の電気光学パネルのデータ線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルのデータ線駆動回路であって、表示すべき画像データに対して線形に変換される第１データ線信号を生成する動作状態と、前記画像データに対して非線形に変換される第２データ線信号を生成する動作状態とを前記画像データの所定ビットに応じて切り替えて、前記第１データ線信号と前記第２データ線信号とのいずれかを前記データ線に供給するＤＡ変換部が前記データ線に応じて設けられていることを特徴とする。
上記目的を達成するため、本発明の電気光学パネルのデータ線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルのデータ線駆動回路であって、水平走査周期の転送パルスを順次シフトして各選択信号を順次出力するシフトレジスタと、前記各選択信号に基づいて画像データをラッチして複数の点順次画像データを出力する第１ラッチ部と、前記各点順次画像データを水平走査周期でラッチして複数の線順次画像データを出力する第２ラッチ部と、前記線順次画像データをＤＡ変換するＤＡ変換部とを備え、前記ＤＡ変換部は、前記線順次画像データの最上位ビットを除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の容量素子と、前記複数の容量素子の各々の一端を第１電圧とする第１給電手段と、前記各下位ビットにより選択された各容量素子の一端を第１電圧から第２電圧とする第２給電手段と、前記各下位ビットと前記最上位ビットの論理和を算出する複数のオア回路と、前記各オア回路によってオン・オフが制御されるとともに、前記各容量素子と前記データ線との間に設けられた各スイッチ回路とを備えることを特徴とする。
上記目的を達成するため、本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルと、上記のデータ線駆動回路と、前記走査線を選択する走査線信号を順次生成して、各走査線に出力する走査線駆動回路とを備えることを特徴とする。
上記目的を達成するため、本発明の電気光学パネルの駆動方法にあっては、印加電圧に対する透過率特性が線形部分と非線形部分とを有する電気光学物質と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルに用いられることを前提とし、表示すべき画像データの所定ビットの値に基づいて、前記画像データが前記透過率特性の線形部分に相当するか、あるいは非線形部分に相当するかを判定し、前記データ線の寄生容量に第１電圧を給電し、非線形部分に相当すると判定した場合には、前記画像データのデータ値に応じてγ補正を施した量の電荷を前記データ線の寄生容量に充電し、線形部分に相当すると判定した場合には、前記画像データのデータ値に応じてγ補正を施してない量の電荷を前記データ線の寄生容量に充電することを特徴とする。
【００１７】
この発明によれば、電気光学物質の印加電圧に対する透過率特性が線形部分と非線形部分とを有する場合であっても、表示すべき画像データが線形部分と非線形部分とに相当するか否かを判定し、判定結果に応じて所定の電荷を前記データ線の寄生容量に充電するようにしたので、γ補正を適宜施すことができる。この結果、表示画面の階調性とコントラスト比を同時に向上させることができる。
【００１８】
また、本発明の電気光学パネルの駆動方法にあっては、印加電圧に対する透過率特性が線形部分と非線形部分とを有する電気光学物質と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルに用いられることを前提とし、表示すべき画像データの所定ビットの値に基づいて、前記画像データが前記透過率特性の線形部分に相当するか、あるいは非線形部分に相当するかを判定し、非線形部分に相当すると判定した場合には、前記所定ビットを除く他のビット毎に設けられ、ビット値に応じた重み付けがなされた複数の内部容量のうち、前記他のビットのデータ値に応じたものを選択し、選択された内部容量に画像データ値に応じた量の電荷を充電し、前記データ線の寄生容量と前記選択された内部容量との間で前記電荷の移動を行うことによって、前記データ線に電圧を給電し、線形部分に相当すると判定した場合には、前記複数の内部容量のうち、前記他のビットのデータ値に応じたものを選択し、選択された内部容量に画像データ値に応じた量の電荷を充電し、前記データ線の寄生容量と総ての内部容量との間で前記電荷の移動を行うことによって、前記データ線に電圧を給電することを特徴とする。
【００１９】
この発明によれば、表示すべき画像データが線形部分に相当する場合と（γ補正を施さない）、非線形部分に相当する場合とで（γ補正を施す）、内部容量を兼用することができるので、簡易な回路を用いて画像を表示することができる。しかも、表示すべき画像データが線形部分と非線形部分とに相当するか否かを判定し、判定結果に応じて所定の電荷を前記データ線の寄生容量に充電するようにしたので、γ補正を適宜施すことができ、表示画面の階調性とコントラスト比を同時に向上させることができる。
【００２０】
また、本発明の電気光学パネルの駆動方法にあっては、印加電圧に対する透過率特性が線形部分と非線形部分とを有する電気光学物質と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルに用いられることを前提とし、表示すべき画像データの最上位ビットの値に基づいて、前記画像データが前記透過率特性の線形部分に相当するか、あるいは非線形部分に相当するかを判定し、非線形部分に相当すると判定した場合には、前記最上位ビットの除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の内部容量のうち、前記下位ビットのデータ値に応じたものを選択し、選択された内部容量の一方の端子を前記データ線に接続し、選択された内部容量の両方の端子と前記データ線の寄生容量に第１データ線電圧を給電し、選択された内部容量の他方の端子に第１内部容量電圧を給電し、線形部分に相当すると判定した場合には、総ての内部容量の一方の端子を前記データ線に接続して、前記一方の端子および前記データ線に第２データ線電圧を給電し、総ての内部容量のうちから、前記下位ビットのデータ値に応じたものを選択し、選択された内部容量の他方の端子に第２内部容量電圧を給電することを特徴とする。
【００２１】
この発明は、電気光学物質が、黒側と白側のうちいずれか一方の印加電圧に対する透過率特性が非線形であるような場合に、特に適しており、最上位ビットに基づいて表示すべき画像データが非線形部分に相当するか否かを判定している。このため、簡易な回路で判定が可能となる。
【００２２】
次に、本発明のデータ線駆動回路は、印加電圧に対する透過率特性が線形部分と非線形部分とを有する電気光学物質と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルに用いられることを前提とし、画像データの最上位ビットを除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の内部容量と、前記各内部容量と前記データ線との間に設けられ、前記画像データの各ビットのデジットに応じてオン・オフが制御されるスイッチ手段と、前記画像データの最上位ビットに基づいて、第１データ線電圧または第２データ線電圧のうちいずれか一方を選択して、総ての内部容量の一方の端子と、前記データ線および前記スイッチ手段を介して接続される内部容量の他方の端子とに選択した電圧を給電する第１給電手段と、前記画像データの最上位ビットに基づいて、第１内部容量電圧または第２内部容量電圧のうちいずれか一方を選択して、前記下位ビットの各デジットに応じて選択した内部容量の一方の端子に選択した電圧を給電する第２給電手段とを備えることを特徴とする。
【００２３】
一般に回路を集積化する場合、容量素子は大面積を占有するが、この発明によれば、γ補正を施す場合と施さない場合とで、内部容量を兼用することができるので、回路規模を縮小することができる。
【００２４】
ここで、前記スイッチ手段は、前記画像データの最上位ビットのデジットによって、表示すべき画像データが前記電気光学物質の透過率特性が線形部分に相当するか非線形部分に相当するかを判定し、線形部分に相当すると判定した場合には、総ての内部容量の一方の端子を前記データ線に接続する一方、非線形部分に相当すると判定した場合には、前記下位ビットの各デジットに応じた内部容量を選択し、それらの一方の端子を前記データ線に接続することが望ましい。この発明によれば、電気光学物質の透過率特性に線形部分と非線形部分があっても、各々に応じた電圧をデータ線に印加することができるので、表示画像の階調性とコントラスト比とを同時に良好に保つことができ、その品質を大幅に向上させることができる。
【００２５】
さらに、前記スイッチ手段は、前記各下位ビットと前記最上位ビットの論理和を算出する複数のオア回路と、前記各オア回路によってオン・オフが制御されるとともに、前記各内部容量と前記データ線との間に設けられた各スイッチ回路とを備えることが好ましい。この発明によれば、数個のゲートによって、γ補正を施すか否かを切り替えることができる。
【００２６】
また、本発明のデータ線駆動回路は、印加電圧に対する透過率特性が線形部分と非線形部分とを有する電気光学物質と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルに用いられることを前提とし、水平走査周期の転送パルスを順次シフトして各選択信号を順次出力するシフトレジスタと、前記各選択信号に基づいて画像データをラッチして複数の点順次画像データを出力する第１ラッチ部と、前記各点順次画像データを水平走査周期でラッチして複数の線順次画像データを出力する第２ラッチ部と、前記線順次画像データをＤＡ変換するＤＡ変換部とを備え、前記ＤＡ変換部は、前記線順次画像データの最上位ビットを除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の内部容量と、前記各内部容量と前記データ線との間に設けられ、前記線順次画像データの各ビットのデジットに応じてオン・オフが制御されるスイッチ手段と、前記線順次画像データの最上位ビットに基づいて、第１データ線電圧または第２データ線電圧のうちいずれか一方を選択して、総ての内部容量の一方の端子と、前記データ線および前記スイッチ手段を介して接続される内部容量の他方の端子とに選択した電圧を給電する第１給電手段と、前記画像データの最上位ビットに基づいて、第１内部容量電圧または第２内部容量電圧のうちいずれか一方を選択して、前記下位ビットの各デジットに応じて選択した内部容量の一方の端子に選択した電圧を給電する第２給電手段とを備えることが好ましい。
【００２７】
次に、本発明の電気光学装置は、印加電圧に対する透過率特性が線形部分と非線形部分とを有する電気光学物質と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルと、上述したデータ線駆動回路と、前記走査線を選択する走査線信号を順次生成して、各走査線に出力する走査線駆動回路とを備えることを特徴とする。
【００２８】
この発明によれば、γ補正回路を特別に設ける必要がないので、電気光学装置全体の回路規模を削減することができるとともに、この削減に伴って消費電力を削減することができる。
【００２９】
次に、本発明の電子機器は、上述した電気光学装置を表示部に用いることを特徴とする。これにより、低消費電力であるとともに、コンパクトな表示装置付き電子機器を提供できる。また、電子機器としては、例えば、エンジニアリング・ワークステーション、ページャ、携帯電話機、テレビ、ビューファインダ型またはモニタ直視型のビデオカメラ、カーナビゲーション装置等が該当する。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３１】
＜１．液晶表示装置の構成＞
＜１−１．液晶表示装置の全体構成＞
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶表示装置を一例にとって説明する。液晶表示装置の主要部は、素子基板と対向基板とが互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付されて、この間隙に液晶が挟持された液晶パネルＡＡから構成されている。ここで、素子基板には、スイッチング素子としてＴＦＴが形成されている。なお、この例では、素子基板としてガラス基板を用いるが、それに半導体基板やプラスチック基板を用いてもよいことは勿論である。
【００３２】
図１は本実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶パネルＡＡと外部処理回路とから構成される。液晶パネルＡＡの素子基板上には、画像表示領域Ａ、走査線駆動回路１００、及びデータ線駆動回路２００が形成されている。これらのうち、データ線駆動回路２００は液晶のＶ−Ｔ特性が線形部分ではγ補正を行わない一方、非線形部分でγ補正を施しつつ、データ線信号Ｘ１〜Ｘｎを生成するようになっている。なお、素子基板上の各回路を構成する能動素子は、ＴＦＴによって構成されている。
また、液晶表示装置は、外部処理回路として、タイミング発生回路３００、電源回路４００、及び画像データ変換回路５００を備えて構成されている。
【００３３】
この液晶表示装置に供給される入力画像データＤinは、例えば、パラレル形式であり、そのビット数は任意である。なお、シリアル形式であってもよいことは勿論であるが、この例では、入力画像データＤinが４ビットのパラレル形式であるものとして説明する。また、以下の説明を簡略化するため、入力画像データＤinは１色に対応するものとして説明するが、本発明はこれに限定する趣旨ではなく、ＲＧＢの３原色に対応するものであっても良いことは勿論である。
【００３４】
まず、画像データ変換回路５００は、入力画像データＤinの最上位ビットのデジットに基づいて、最上位ビットを除く他の下位ビットを反転するか否かを制御する。具体的には、最上位ビットのデジットが“１”のとき他の下位ビットを反転して画像データＤとして出力する一方、最上位ビットのデジットが“０”のとき入力画像データＤinをそのまま画像データＤとして出力する。画像データ変換回路５００は、排他的論理和回路を、最上位ビットを除いた他の下位ビットに対応して各々設け、各排他的論理和回路において最上位ビットと対応する各ビットの排他的論理和を算出するようにすればよい。このため、画像データ変換回路５００は３個の排他的論理和回路で構成することができる。
【００３５】
次に、タイミング発生回路３００は、入力画像データＤに同期してＹクロックＹＣＫ、ＸクロックＸＣＫ、Ｙ転送開始信号ＤＹ、Ｘ転送開始信号ＤＸ、ラッチパルスＴＲＳ等を生成する。また、タイミング発生回路３００は、これらの信号を走査線駆動回路１００及びデータ線駆動回路２００に各々供給する。
【００３６】
また、電源回路４００は、定電圧回路から構成されており、液晶パネルＡＡの素子基板上に形成される各回路の電源電圧を生成する他、白側データ線セット電圧VCGW、白側ＤＡＣセット電圧VDAW、黒側データ線セット電圧VCGK、黒側ＤＡＣセット電圧VDAKを生成する。
【００３７】
＜１−２．画像表示領域＞
画像表示領域Ａは、ｍ本の走査線３ａが、Ｘ方向に沿って平行に配列して形成される一方、ｎ本のデータ線６ａが、Ｙ方向に沿って平行に配列して形成されている。
【００３８】
図１に示すように走査線３ａとデータ線６ａとの交差付近においては、ＴＦＴ５０のゲートが走査線３ａに接続される一方、ＴＦＴ５０のソースがデータ線６ａに接続されるとともに、ＴＦＴ５０のドレインが画素電極９ａに接続されている。そして、各画素は、画素電極９ａと、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とを具備している。この結果、各画素は、走査線３ａとデータ線６ａとの各交差に対応して、マトリクス状に配列することとなる。
【００３９】
また、ＴＦＴ５０のゲートが接続される各走査線３ａには、走査線信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加される構成となっている。このため、ある走査線３ａに走査線信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線６ａから所定のタイミングで供給されるデータ線信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００４０】
ここで、各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶表示装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となっているのである。なお、この例の画像表示領域Ａはノーマリーホワイトモードで動作するよう構成されている。
【００４１】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００４２】
＜１−３．走査線駆動回路＞
次に、走査線駆動回路１００は、Ｙシフトレジスタおよびレベルシフタ等を備えている。Ｙシフトレジスタは、その周期が垂直走査周期となり、垂直走査期間の開始でアクティブとなるＹ転送開始パルスＤＹを、水平走査期間毎に反転するＹクロックＹＣＫを用いてＹ方向にシフトする。レベルシフタは、順次シフトされた信号をレベルシフトして、走査線信号Ｙ１、Ｙ２、…、Ｙｍを生成している。各走査線信号Ｙ１、Ｙ２、…、Ｙｍは走査線３ａに対しパルス的に線順次で供給されるようになっている。
【００４３】
＜１−４．データ線駆動回路＞
次に、データ線駆動回路２００について説明する。図２は、データ線駆動回路２００の構成を示すブロック図であり、図３はデータ線駆動回路２００の各種信号のタイミングチャートである。図２に示すようにデータ線駆動回路２００は、Ｘシフトレジスタ２１０、画像データＤ０〜Ｄ３が供給される画像データ供給線Ｌｄ０〜Ｌｄ３、スイッチＳＷ１０〜ＳＷｎ３、第１ラッチ部２２０、第２ラッチ部２３０、およびＤ／Ａコンバータ部２４０を備えている。
【００４４】
画像データ供給線Ｌｄ０〜Ｌｄ３には、画像データＤの各ビット値を示すデータＤ０〜Ｄ３が供給されるようになっている。
【００４５】
Ｘシフトレジスタ２１０は、ラッチ回路を多段接続して構成されている。このＸシフトレジスタ２１０は、図３に示すようにＸクロックＸＣＫに従って、Ｘ転送開始信号ＤＸを順次シフトしてサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎを順次生成する。
【００４６】
次に、図２に示すスイッチＳＷ１０〜ＳＷｎ３はＴＦＴにより構成されている。また、スイッチＳＷ１０〜ＳＷｎ３は、スイッチＳＷ１０〜ＳＷ１３、ＳＷ２０〜ＳＷ２３、…、ＳＷｎ０〜ＳＷｎ３といったように４個で１組の構成となっている。このスイッチの組をスイッチ群と呼ぶことにする。スイッチ群の数は、画像表示領域Ａの画素列の数に対応しており、“ｎ”個ある。そして、各スイッチ群を構成する各スイッチは、画像データ供給線Ｌｄ０〜Ｌｄ３に各々接続されている。また、ｎ個のサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎが各スイッチ群に供給されるようになっている。したがって、サンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎに同期して、画像データＤ０〜Ｄ３が第１ラッチ部２２０に取り込まれる。
【００４７】
次に、第１ラッチ部２２０は、ｎ個のラッチユニットＵＡ１〜ＵＡｎから構成されている。各ラッチユニットＵＡ１〜ＵＡｎは、各スイッチ群から供給される画像データＤ０〜Ｄ３をラッチする。これにより、図３に示すように点順次で走査される画像データＤａ１〜Ｄａｎが得られる。
【００４８】
次に、図２に示す第２ラッチ部２３０は、ｎ個のラッチユニットＵＢ１〜ＵＢｎから構成されている。各ラッチユニットＵＢ１〜ＵＢｎは、第１ラッチ部２２０の各出力データをラッチパルスＴＲＳに同期してラッチするように構成されている。ラッチパルスＴＲＳは１水平走査期間毎にアクティブとなる信号である。したがって、この第２ラッチ部２３０によって、点順次で出力される第１ラッチ部２２０の各データが、線順次の画像データＤｂ１〜Ｄｂｎに変換される（図３参照）。換言すれば、スイッチＳＷ１０〜ＳＷｎ３、第１ラッチ部２２０及び第２ラッチ部２３０を用いることによって、画像データＤ０〜Ｄ３を線順次画像データに変換している。
【００４９】
次に、図２に示すＤ／Ａコンバータ部２４０は、ｎ個のＤ／ＡユニットＵＣ１〜ＵＣｎを備えており、各Ｄ／ＡユニットＵＣ１〜ＵＣｎは同一部分から構成されている。Ｄ／Ａコンバータ部２４０は、画像データＤｂ１〜Ｄｂｎの値が白側である場合には、γ補正を施すことなく画像データをＤＡ変換してデータ線信号Ｘ１〜Ｘｎを生成する一方、そのデータ値が黒側である場合には、γ補正を施しつつ画像データＤｂ１〜ＤｂｎをＤＡ変換してデータ線信号Ｘ１〜Ｘｎを生成するようになっている。
【００５０】
＜１−５．Ｄ／Ａユニット＞
次に、Ｄ／ＡユニットＵＣ１〜ＵＣｎについて詳細に説明する。
【００５１】
＜１−５−１．Ｄ／Ａユニットの全体構成＞
図４は、Ｄ／ＡユニットＵＣ１とその周辺回路の構成を示すブロック図である。なお、他のユニットはＵＣ１同様に構成されているので説明を省略する。
【００５２】
図に示すように、Ｄ／ＡユニットＵＣ１は、スイッチＳＷck,ＳＷcw,ＳＷdk,ＳＷdwを備えている。これらのスイッチは画像データＤｂ１の最上位ビットＤ３によってオン・オフが制御される。具体的には、最上位ビットＤ３が“０”のとき、スイッチＳＷcw,ＳＷdwがオン状態となる一方、スイッチＳＷck,ＳＷdkがオフ状態となる。また、逆に最上位ビットＤ３が“１”のとき、スイッチＳＷck,ＳＷdkがオン状態となる一方、スイッチＳＷcw,ＳＷdwがオフ状態となる。
【００５３】
したがって、最上位ビットＤ３が“０”のとき、すなわち画像データＤｂ１の値が白側のときには、白側データ線セット電圧VCGW、白側ＤＡＣセット電圧VDAWが選択される。一方、最上位ビットＤ３が“１”のとき、すなわち画像データＤｂ１の値が黒側のときには、黒側データ線セット電圧VCGK、黒側ＤＡＣセット電圧VDAKが選択される。
【００５４】
さらに、Ｄ／ＡユニットＵＣ１は、データ線選択スイッチ２４４を備えている。データ線選択スイッチ２４４は、データ線セット信号SSETがアクティブになると（“１”）オン状態となり、非アクティブのときオフ状態となる。これにより、データ線セット信号SSETがアクティブになると、白側データ線セット電圧VCGWまたは黒側データ線セット電圧VCGKがデータ線６ａに供給され、データ線容量ＣＳが充電されることになる。
【００５５】
くわえて、Ｄ／ＡユニットＵＣ１は、アンド回路AND0〜AND2、スイッチSW0c,SW0d,SW1c,SW1d,SW2c,SW2d、ＤＡＣ容量ＣＤ0〜ＣＤ2、インバータINV、オア回路OR0〜OR2、γ補正用スイッチ２４１〜２４３を備えている。
【００５６】
各アンド回路AND0〜AND2の一方の入力端子には書込信号WRTが供給され、他方の入力端子には画像データＤｂ１の第１ビットＤ０から第３ビットＤ２が各々供給されている。ここで、書込信号WRTは、水平走査期間においてデータ線セット信号SSETのアクティブ期間が終了した後に、所定期間中アクティブ（“１”）となる。各アンド回路AND0〜AND2は、書込信号WRTが“１”のとき、第１ビットＤ０から第３ビットＤ２を、スイッチSW0c,SW0d,SW1c,SW1d,SW2c,SW2dに各々出力する。
【００５７】
スイッチSW0c,SW1c,SW2cは、アンド回路AND0〜AND2の各出力信号が“１”のときオフ状態となり、“０”のときオン状態となる。一方、スイッチSW1d,SW2c,SW2dは、アンド回路AND0〜AND2の各出力信号が“０”のときオフ状態となり、“１”のときオン状態となる。
【００５８】
書込信号WRTの論理レベルは、データ線セット信号SSETのアクティブ期間中、“０”となるから、当該期間においてスイッチSW0c,SW1c,SW2cがオン状態となり、各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に白側データ線セット電圧VCGWまたは黒側データ線セット電圧VCGKが供給されることになる。すなわち、データ線セット信号SSETのアクティブ期間中は各ＤＡＣ容量ＣＤ0〜ＣＤ2の端子間電圧は０Ｖとなる。
【００５９】
また、書込信号WRTの論理レベルが“１”となる書込期間にあっては、ＤＡＣ容量ＣＤ0〜ＣＤ2のうち、対応する第１ビットＤ０〜Ｄ２のデジットが“１”となるものについてのみ、白側ＤＡＣセット電圧VDAWまたは黒側ＤＡＣセット電圧VDAKが印加される。
【００６０】
次に、γ補正用スイッチ２４１〜２４３は、それらの制御入力端子の論理レベルが“１”のときオン状態となる一方、論理レベルが“０”のときオフ状態となるようになっている。また、各オア回路OR1〜OR2の一方の入力端子には、最上位ビットＤ３がインバータINVを介して反転され入力される。したがって、画像データＤｂ１の最上位ビットＤ３のデジットが“１”のときには、各γ補正用スイッチ２４１〜２４３は、第１ビットＤ０〜第３ビットＤ２に従ってオン・オフが制御されることになる。一方、最上位ビットＤ３のデジットが“０”のときには、各γ補正用スイッチ２４１〜２４３が総てオン状態となる。
【００６１】
＜１−５−３．Ｄ／Ａユニットの等価回路＞
（１）最上位ビットＤ３のデジットが“０”の場合
まず、最上位ビットＤ３のデジットが“０”の場合を考える。これは、画像データＤｂ１のデータ値が“００００”から“０１１１”までの範囲にあり、白側レベルに相当する場合である。
図５は、Ｄ／Ａユニットにおいて最上位ビットＤ３のデジットが“０”の場合の等価回路である。
【００６２】
この等価回路は、以下のように動作する。まず、データ線選択信号SSETがアクティブとなり、スイッチ２４４を介して白側データ線セット電圧VCGWがデータ線容量ＣＳに供給される。このとき、データ線６ａの電圧、およびＤＡＣ容量ＣＤ0〜ＣＤ2の両端の電圧はVCGWとなる（第１工程）。
【００６３】
ここで、スイッチＳＷck,ＳＷcwは、最上位ビットＤ３に基づいて白側データ線セット電圧VCGWと黒側データ線セット電圧VCGKのうちいずれか一方を選択し、スイッチSW0c,SW0d,SW1c,SW1d,SW2c,SW2dは、総てのＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に選択した電圧を給電し、スイッチ２４４は選択した電圧をデータ線６ａとγ補正用スイッチ２４１〜２４３を介して接続されるＤＡＣ容量ＣＤ0〜ＣＤ2の他方の端子に給電している。この意味において、スイッチＳＷck,ＳＷcwと、スイッチSW0c,SW0d,SW1c,SW1d,SW2c,SW2dと、スイッチ２４４とは、上述した第１工程において給電を行う第１給電手段として機能する。
【００６４】
次に、データ線選択信号SSETのアクティブ期間が終了した後、書込信号WRTがアクティブになる。すると、画像データＤｂ１の第１ビットＤ０からＤ３のうち、デジットが“１”となるビットについては、選択された各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に白側ＤＡＣセット電圧VDAWが印加される。また、選択されていない各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子電圧は白側データ線セット電圧VCGWが維持される（第２工程）。
【００６５】
ここで、スイッチＳＷdk,ＳＷdwは、最上位ビットＤ３に基づいて白側ＤＡＣセット電圧VDAWと黒側ＤＡＣセット電圧VDAKのうちいずれか一方を選択し、スイッチSW0c,SW0d,SW1c,SW1d,SW2c,SW2dは、下位ビットＤ０〜Ｄ２の各デジットに応じて選択したＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に選択した電圧を給電する。この意味において、スイッチSW0c,SW0d,SW1c,SW1d,SW2c,SW2dと、スイッチＳＷdk,ＳＷdwとは、上述した第２工程において給電を行う第２給電手段として機能する。
【００６６】
次に、電圧VDAWおよび電圧VCGWの各値をvdaw、vcgwで表し、一方の端子に電圧VDAWが印加されるＤＡＣ容量値の総和をcd、一方の端子に電圧VCGWが印加されるＤＡＣ容量値の総和をcd'で表すものとすると、データ線６ａの電圧値Ｖは、以下に示す式（１）で与えられる。
Ｖ＝vcgw＋{cd／(cd＋cd'＋Cs)}(vdaw−vcgw)……（１）
ここで、(cd＋cd'＋Cs)は、固定値であるから、階調値に対するデータ線６ａの電圧値Ｖの変化は直線的になる。図６（Ａ）は、最上位ビットＤ３のデジットが“０”の場合における階調値とデータ線６ａの電圧値Ｖの関係を示すグラフであり、同図（Ｂ）は、階調値、選択されたＤＡＣ容量値の総和、およびデータ線６ａの電圧値の関係を示す表図である。
【００６７】
なお、画像データＤｂ１のデータ値が“００００”の場合には、いずれのＤＡＣ容量ＣＤ0〜ＣＤ2も選択されないので、データ線６ａの電圧値Ｖは、“vcgw”となる。
【００６８】
（２）最上位ビットＤ３のデジットが“１”の場合
次に、最上位ビットＤ３のデジットが“１”の場合を考える。これは、画像データＤｂ１のデータ値が“１０００”から“１１１１”までの範囲にあり、黒側レベルに相当する場合である。
図７は、Ｄ／Ａユニットにおいて最上位ビットＤ３のデジットが“１”の場合の等価回路である。
【００６９】
この等価回路は、以下のように動作する。まず、データ線選択信号SSETがアクティブとなり、スイッチ２４４を介して黒側データ線セット電圧VCGKがデータ線容量ＣＳに供給される。このとき、各ＤＡＣ容量ＣＤ0〜ＣＤ2の両端子の電圧はVCGKとなる。
【００７０】
次に、データ線選択信号SSETのアクティブ期間が終了した後、書込信号WRTがアクティブになる。すると、画像データＤｂ１の第１ビットＤ０からＤ３のうち、デジットが“１”となるビットについては、選択された各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に黒側ＤＡＣセット電圧VDAKが印加されるとともに、他方の端子が補正用スイッチ２４１〜２４３を介してデータ線６ａに接続される。また、選択されていない各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子電圧は電圧VCGKが維持され、他方の端子はデータ線６ａに接続されない。
【００７１】
ここで、電圧VDAKおよび電圧VCGKの値をvdak、vcgkで表し、一方の端子に電圧VDAKが印加されるＤＡＣ容量値の総和をcd、一方の端子に電圧VCGWが印加されるＤＡＣ容量値の総和をcd'で表すものとすると、データ線６ａの電圧値Ｖは、以下に示す式（２）で与えられる。
Ｖ＝vcgk−{cd／(cd＋Cs)}(vcgk−vdak)……（２）
ここで、(cd／cd＋Cs)は、画像データ値に応じて変化するから、階調値に対するデータ線６ａの電圧値Ｖの変化は曲線的になる。
【００７２】
ところで、上述したように画像データ変換回路５００は、入力画像データＤinの最上位ビットのデジットが “１”のとき他の下位ビットを反転して画像データＤとして出力する。これは、vcgk＞vdakとなるように設定しているからである。
【００７３】
図８（Ａ）は、最上位ビットＤ３のデジットが“１”の場合における階調値とデータ線６ａの電圧値Ｖの関係を示すグラフであり、同図（Ｂ）は、階調値、選択されたＤＡＣ容量値の総和、およびデータ線６ａの電圧値の関係を示す表図である。なお、画像データＤｂ１のデータ値が“１０００”の場合には、いずれのＤＡＣ容量ＣＤ0〜ＣＤ2も選択されないので、データ線６ａの電圧値Ｖは、“vcgk”となる。
【００７４】
また、図９は、Ｄ／Ａユニットの総合特性を示すグラフである。このようにＤ／Ａユニットは、画像データＤｂ１〜Ｄｂｎの最上位ビットＤ３によって、表示すべき階調が白側であるか黒側であるかを判別し、判別結果に応じて、γ補正用スイッチ２４１〜２４３を制御し、必要に応じてγ補正を施すようにしたので、階調性およびコントラスト比がともに良好な画像を表示することが可能となる。
【００７５】
＜２．液晶表示装置の動作＞
次に、液晶表示装置の動作について説明する。
まず、画像データＤがデータ線駆動回路２００に供給されると、入力された画像データＤは、第１ラッチ部２２０によって点順次データに変換され、さらに第２ラッチ部２３０によって点順次データが線順次データに変換される。こうして、図３に示すように第２ラッチ部２３０から、水平走査周期毎にデータ値が切り替わるとともに、切り替わりタイミングが揃った画像データＤｂ１〜Ｄｂｎが出力される。
【００７６】
ある水平ラインにおいてｊ番目の画像データＤｂｊに着目する。図１０は画像データＤｂｊの最上位ビットが“０”の場合におけるデータ線駆動回路のタイミングチャートである。この例では、最上位ビットＤ３が“０”であるから、オア回路OR0〜OR2の各出力信号はＨレベルとなり、総てのＤＡＣ容量ＣＤ0〜ＣＤ2の他方の端子がデータ線６ａに接続されることになる。
【００７７】
図に示すように、時刻Ｔ１においてラッチパルスＴＲＳがＨレベルになると、第２ラッチ部２３０から出力される画像データＤｂｊが確定する。
【００７８】
次に、データ線セット信号SSETが時刻Ｔ１から若干遅れた時刻Ｔ２において、Ｈレベルになると、データ線選択スイッチ２４４がオン状態となり、白側データ線セット電圧VCGWがデータ線６ａに供給される。データ線６ａには、寄生容量ＣＳや配線抵抗があるので、データ線６ａの電圧Ｖは直ちに電圧値vcgwに達するのではなく、図に示すように徐々に電圧値vcgwに漸近していく。
【００７９】
一方、データ線セット信号SSETがＨレベルとなる期間にあっては、書込信号WRTはＬレベルであるから、スイッチSW0c,SW1c,SW2はオン状態となり、各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子にデータ線セット信号SSETが給電される。
【００８０】
また、総てのＤＡＣ容量ＣＤ0〜ＣＤ2の他方の端子はデータ線６ａに接続されているから、時刻Ｔ３において総てのＤＡＣ容量ＣＤ0〜ＣＤ2の両端子に白側データ線セット電圧VCGWが給電される。
【００８１】
この後、時刻Ｔ４から時刻Ｔ５の期間において書込信号WRTがＨレベルになると、下位ビットＤ０〜Ｄ２のうち、デジットが“１”となるビットについてＤＡＣ容量ＣＤ0〜ＣＤ2の他方の端子に白側ＤＡＣセット電圧VDAWが給電される。したがって、選択されたＤＡＣ容量には画像データＤｂｊの値に応じた量の電荷が充電され、選択されたＤＡＣ容量、非選択のＤＡＣ容量およびデータ線６ａの寄生容量ＣＳとの間で電荷の移動が行われる。この場合には、データ線６ａの電圧値Ｖは上述した式（１）となるので、画像データＤｂｊにγ補正を施すことなくその値に応じた電圧がデータ線６ａに印加されることになる。
【００８２】
一方、ある水平ラインの走査線信号Ｙは、図に示すように時刻Ｔ２においてＨレベルとなり、所定期間Ｈレベルを継続した後、Ｌレベルとなる。ここで、データ線６ａの電圧が、安定してから走査線信号ＹがＬレベルになる期間ＴＱは各画素において、データ線６ａの電圧を取り込んで画素電極９ａに安定した電圧を印加できるように選ばれている。したがって、画素電極９ａには画像データＤｂｊの値に応じた電圧が印加され階調表示が可能となる。
【００８３】
次に、図１１は画像データＤｂｊの最上位ビットが“１”の場合におけるデータ線駆動回路のタイミングチャートである。この例では、最上位ビットＤ３が“１”であるから、各下位ビットＤ０〜Ｄ２のうちデジットが“１”となるビットに対応するＤＡＣ容量が選択され、選択されたＤＡＣ容量の他方の端子がデータ線６ａに接続されることになる。
【００８４】
この場合にも、画像データＤｂｊの最上位ビットが“０”の場合と同様に、ラッチパルスＴＲＳと同期して画像データＤｂｊが確定した後、データ線セット信号SSETがアクティブとなり、データ線選択スイッチ２４４がオン状態となる。すると、黒側データ線セット電圧VCGKがデータ線６ａに供給され、データ線６ａの電圧値Ｖは、図に示すように徐々に電圧値vcgkに漸近していく。
【００８５】
一方、データ線セット信号SSETのアクティブ期間にあっては、書込信号WRTはＬレベルであるから、スイッチSW0c,SW1c,SW2はオン状態となり、各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に黒側データ線セット電圧VCGKが給電される。
【００８６】
この例では、選択されたＤＡＣ容量の他方の端子がデータ線６ａに接続されているから、時刻Ｔ３において選択されたＤＡＣ容量の両端子に黒側データ線セット電圧VCGKが給電される。
【００８７】
この後、時刻Ｔ４から時刻Ｔ５の期間において書込信号WRTがＨレベルになると、下位ビットＤ０〜Ｄ２のうち、デジットが“１”となるビットについてＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に黒側ＤＡＣセット電圧VDAKが給電される。したがって、選択されたＤＡＣ容量には画像データＤｂｊの値に応じた量の電荷が充電され、選択されたＤＡＣ容量とデータ線６ａの寄生容量ＣＳとの間で電荷の移動が行われる。この場合には、データ線６ａの電圧値Ｖは上述した式（２）となるので、画像データＤｂｊにγ補正を施しつつその値に応じた電圧がデータ線６ａに印加されることになる。
【００８８】
以上説明したように、本実施形態によれば、γ補正を施すか否かを画像データの最上位ビットＤ３の値によって選択し、γ補正を施す場合と施さない場合とで、ＤＡＣ容量ＣＤ0〜ＣＤ2を兼用するようにしたので、簡易な構成で、階調性とコントラスト比を両立させることができる。
【００８９】
＜３．液晶パネルの構成例＞
次に、上述した液晶パネルＡＡの全体構成について図１２および図１３を参照して説明する。ここで、図１２は、液晶パネルＡＡの構成を示す斜視図であり、図１３は、図１２におけるＺ−Ｚ’線断面図である。
【００９０】
これらの図に示されるように、液晶パネルＡＡは、画素電極９ａ等が形成されたガラスや半導体等の素子基板１０１と、共通電極１０８等が形成されたガラス等の透明な対向基板１０２とを、スペーサ１０３が混入されたシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１０５を封入した構造となっている。なお、シール材１０４は、対向基板１０２の基板周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００９１】
ここで、素子基板１０１の対向面であって、シール材１０４の外側一辺においては、上述したデータ線駆動回路２００が形成されて、Ｙ方向に延在するデータ線６ａを駆動する構成となっている。さらに、この一辺には複数の接続電極１０７が形成されて、制御装置３００からの各種信号を入力する構成となっている。
【００９２】
また、この一辺に隣接する２辺には、２個の走査線駆動回路１００が形成されて、Ｘ方向に延在する走査線３ａをそれぞれ両側から駆動する構成となっている。なお、走査線１１２に供給される走査線信号の遅延が問題にならないのであれば、走査線駆動回路１００を片側１個だけに形成する構成でも良い。
【００９３】
一方、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１との電気的導通が図られている。ほかに、対向基板１０２には、液晶パネルＡＡの用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。
【００９４】
くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００９５】
なお、走査線駆動回路１００およびデータ線駆動回路２００の周辺回路の一部または全部を、素子基板１０１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１０１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１０１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００９６】
＜４．実施形態の変形例＞
＜４−１：画像データ変換回路５００の省略＞
上述した実施形態においては、画像データ変換回路５００を用いて、入力画像データＤinの最上位ビットのデジットが“１”のとき、その下位ビットを反転させて画像データＤを生成した。ところで、画像データ変換回路５００の具体的な構成は上述したように３個の排他的論理和回路である。このため、図４に示すラッチユニットＵＢ１とＤ／ＡユニットＵＣ１との間に３個の排他的論理和回路を設けて、画像データ変換回路５００を省略してもよい。
【００９７】
＜４−２：交流駆動＞
上述した実施形態においては、白側データ線セット電圧VCGW、白側ＤＡＣセット電圧VDAW、黒側データ線セット電圧VCGK、黒側ＤＡＣセット電圧VDAKを対向電極の電圧を基準電圧としたとき正極性となる場合について説明したが、実際の液晶パネルでは液晶の劣化を防止するため画素の液晶を交流駆動することが行われる。したがって、これらのセット電圧は、対向電極の電圧を基準として正負極性の電圧を出力し、画素液晶に対して正負極性の電圧を交互に印加する必要がある。このため、電源回路４００は、交流駆動の周期に応じて、正極性の電圧と負極性の電圧とを切り替えてセット電圧を生成する必要がある。
【００９８】
そこで、電源回路４００は、正極性用の各電圧を発生する正極性電源回路、負極性用の各電圧を発生する負極性電源回路、正極性電源回路及び負極性電源回路の各出力電圧を交流駆動の周期に応じて選択する選択回路を備えることが望ましい。
【００９９】
セット電圧の切り替え周期には、例えば、以下の態様がある。第１の態様は、印加電圧の極性を１垂直走査期間毎に切り替える。これは、液晶印加電圧を１垂直走査期間（１フィールド又は１フレーム）毎に極性反転する駆動方法である。第２の態様は、印加電圧の極性を水平走査期間毎に切り替える（いわゆるゲートライン反転）。さらに、第３の態様として、液晶印加電圧の極性を列ライン毎に反転（いわゆるソースライン反転）する場合や、液晶印加電圧の極性を画素毎に極性反転（いわゆるドット反転駆動）する場合がある。
【０１００】
これらの場合には、隣接するＤ／Ａユニット毎にVCGW、VDAW、VCGK、VDAKとして与えられる電圧の極性が交互に異なっている必要がある。このため、電源回路４００は、負極性電源回路及び正極性電源回路を備え、それらの出力電圧をデータ線駆動回路２００に供給する。
【０１０１】
＜４−３：画像データと白・黒レベルとの関係＞
上述した実施形態では、入力画像データＤinが「１１１１」を黒レベル、「００００」を白レベルとして説明しているが、逆に「１１１１」が白レベル、「００００」が黒レベルであってもよい。また、実施形態は、液晶分子の配向方向と偏光軸の設定を変更して（ノーマリーブラックモードとして）、ＤＡコンバータの出力電圧が低いときに低透過率、出力電圧が高いときに高透過率とする場合でも、同様に適用できる。
【０１０２】
＜４−４：γ補正の切替＞
上述した実施形態にあっては、画像データＤの最上位ビットＤ３に基づいて、表示すべき画像データＤがＶ−Ｔ特性の線形部分に相当するか、あるいは非線形部分に相当するかを判定し、線形部分に相当する場合にはγ補正を施すことなくＤＡ変換を行い。一方、非線形部分に相当する場合にはγ補正を施すようにした。本発明は、液晶のＶ−Ｔ特性の線形部分に相当するか、非線形部分に相当するかを画像データＤのデータ値に基づいて判定するものである。このため、判定の基準となるビットは最上位ビットＤ３に限られるものではなく、判定できるように予め定められた所定のビットに基づいて、線形部分と非線形部分の判定を行うようにしてもよい。
【０１０３】
＜５．応用例＞
次に、上述した実施形態及び変形例で説明した液晶表示装置の応用例について説明する。
【０１０４】
＜５−１：プロジェクタ＞
まず、この液晶表示装置をライトバルブとして用いたプロジェクタについて説明する。図１４は、プロジェクタの構成例を示す平面図である。
【０１０５】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１０６】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルＡＡと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１０７】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１０８】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１０９】
＜３−２：モバイル型コンピュータ＞
次に、この液晶パネルＡＡを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１５は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【０１１０】
＜３−３：携帯電話＞
さらに、この液晶パネルＡＡを、携帯電話に適用した例について説明する。図１６は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１１１】
なお、図１４〜図１６を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１２】
【発明の効果】
以上説明したように本発明よれば、画像データの所定ビットに応じて、γ補正を施すか否かを判定し、施す場合と施さない場合とでＤＡＣ容量を兼用するようにした。このため、Ｖ−Ｔ特性に線形部分と非線形部分とがある電気光学物質を用いる場合に、簡易な構成で、表示画像の階調性とコントラスト比をともに向上させることができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】 同実施形態に用いられるデータ線駆動回路２００の構成を示すブロック図である。
【図３】 同データ線駆動回路の各種信号のタイミングチャートである。
【図４】 Ｄ／ＡユニットＵＣ１とその周辺回路の構成を示すブロック図である。
【図５】 Ｄ／Ａユニットにおいて最上位ビットＤ３のデジットが“０”の場合の等価回路である。
【図６】 （Ａ）は、最上位ビットＤ３のデジットが“０”の場合における階調値とデータ線６ａの電圧値Ｖの関係を示すグラフであり、（Ｂ）は、階調値、選択されたＤＡＣ容量値の総和、およびデータ線６ａの電圧値の関係を示す表図である。
【図７】 Ｄ／Ａユニットにおいて最上位ビットＤ３のデジットが“１”の場合の等価回路である。
【図８】 （Ａ）は、最上位ビットＤ３のデジットが“１”の場合における階調値とデータ線６ａの電圧値Ｖの関係を示すグラフであり、（Ｂ）は、階調値、選択されたＤＡＣ容量値の総和、およびデータ線６ａの電圧値の関係を示す表図である。
【図９】 Ｄ／Ａユニットの総合特性を示すグラフである。
【図１０】 画像データＤｂｊの最上位ビットが“０”の場合におけるデータ線駆動回路のタイミングチャートである。
【図１１】 画像データＤｂｊの最上位ビットが“１”の場合におけるデータ線駆動回路のタイミングチャートである。
【図１２】 液晶パネルの構成を示す斜視図である。
【図１３】 図１２におけるＺ−Ｚ’線断面図である。
【図１４】 液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１５】 液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１６】 液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１７】 １本のデータ線を駆動するデータ線駆動回路とその周辺回路とを示したブロック図である。
【図１８】 ＴＮタイプの液晶のＶ−Ｔ特性の一例を示す図である。
【符号の説明】
ＡＡ……電気光学パネル
ＣＤ……ＤＡＣ容量（内部容量）
Ｄ、Ｄ０〜Ｄ３……画像データ
９ａ……画素電極
３ａ……走査線
６ａ……データ線
１００……走査線駆動回路
２００……データ線駆動回路
２４１〜２４３……γ補正用スイッチ（スイッチ手段）
２１０……Ｘシフトレジスタ
２２０……第１ラッチ部
２３０……第２ラッチ部
２４０……Ｄ／Ａコンバータ部
ＵＣ１〜ＵＣｎ……Ｄ／Ａユニット
VCGW，VCGK……白側データ線セット電圧，黒側データ線セット電圧（第１データ線電圧，第２データ線電圧）
VDAW，VDAK……白側ＤＡＣセット電圧，黒側ＤＡＣセット電圧（第１内部容量電圧、第２内部容量電圧）
【発明の属する技術分野】
本発明は、電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置の画像表示部は、素子基板と、対向基板と、それらの基板間の間隙に封入された液晶によって構成される。素子基板には、複数の走査線、複数のデータ線、走査線とデータ線との交差に対応して設けられた複数のトランジスタ及び画素電極等が形成される。一方、対向基板には共通電極が形成される。また、トランジスタとして薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）が用いられる。
【０００３】
ＴＦＴのゲートは１本の走査線と接続されており、そのソースは１本のデータ線と接続されており、そのドレインは画素電極に接続されている。
【０００４】
この画像表示部の駆動方法としては、所定のタイミングで走査線を選択することによって、当該走査線に接続される複数のＴＦＴを同時にオン状態にし、各データ線の電圧を同時に画素電極に印加する方法が一般的である。この場合には、各データ線に画像データに応じた電圧を給電し、画素電極と共通電極との間に印加される電圧に応じて、液晶の透過率を制御する。これにより、画像データの値に応じた階調表示が可能となる。
【０００５】
液晶に印加される電圧と液晶の透過率の関係（以下、Ｖ−Ｔ特性と称する）は、直線的な関係ではく、非線形の関係となる。このため、画像データの１階調毎に、液晶の透過率変化量を均一化する処理が必要となる。本願においては、この処理のことをγ補正という。
【０００６】
図１７は、１本のデータ線を駆動するデータ線駆動回路とその周辺回路とを示したブロック図である。この図において、データ線駆動回路は、第１ラッチ回路９２１、第２ラッチ回路９２２、及びＤＡコンバータ９３から構成されている。また、このデータ線駆動回路の前段には、コントローラ６とγ補正回路９１とが設けられている。
【０００７】
コントローラ６は、６ビットの画像データＤＡを生成する。γ補正回路９１は画像データＤＡにγ補正を施して、８ビットの画像データＤＢ（Ｄγ１，Ｄγ２，…，Ｄγ８）を生成する。ここで、γ補正回路９１は、ＲＡＭあるいはＲＯＭから構成されており、それらにはγ補正を施すためのテーブルが格納されている。このテーブルの内容は、ＤＡコンバータ９３の入出力特性、及び印加電圧に対する液晶の透過率特性に基づいて定められている。
【０００８】
ＤＡコンバータ９３は、スイッチと容量とを用いた容量分割型ＤＡコンバータである。ＤＡコンバータ９３は、並列に配置された８個の容量素子９４１〜９４８を有している。容量素子９４１の容量値をＣとすると、容量素子９４２，９４３，…，９４８の各容量値は、２Ｃ，４Ｃ，…，１２８Ｃとなるように選ばれている。
【０００９】
また、データ線９９には、データ線容量９４０が寄生している。図１５では、この寄生容量値をＣｓで示してある。データ線容量９４０の他端の電圧Ｖｃｏｍは、対向基板に配置される共通電極に印加される電圧である。
【００１０】
ＤＡコンバータ９３には、２つの基準電圧Ｖａ及びＶｂが供給されている。容量素子９４１〜９４８の一方の各端子は、基準電圧Ｖａの供給端子Ｔａに接続されている。一方、容量素子９４１〜９４８の他方の各端子は、それぞれリセット用スイッチ９５１〜９５８を介して、供給端子Ｔａに接続されている。このスイッチ９５１〜９５８がオンすることで、各容量素子９４１〜９４８の両端子は短絡され、それぞれの充電電荷が放電される。また、他方の基準電圧Ｖｂの供給端子Ｔｂと、データ線９９との間には、リセット用スイッチ９１０が接続されている。このスイッチ９１０がオンすることで、データ線９９の電位は電圧Ｖｂにリセットされる。
【００１１】
くわえて、データ線９９と、各容量素子９４１〜９４８との間には、画像データＤγ１〜Ｄγ８の値に応じてオン・オフするスイッチ９６１〜９６８が設けられている。各スイッチ９６１〜９６８を選択的にオン状態とすることで、当該オン状態となったスイッチに接続されている容量素子は互いに並列接続される。これにより、データ線９９に、画像データＤＢ に応じた電圧が印加される。
【００１２】
【発明が解決しようとする課題】
ところで、近年は液晶組成の改良により、直線に近いＶ−Ｔ特性を持つものが開発されつつある。特に、ＴＮ（Twisted Nematic）タイプの液晶にあっては、図１８に示すようにＶ−Ｔ特性が白側でほぼ直線（線形）となる一方、黒側で曲線（非線形）となる液晶が知られている。
【００１３】
このようにＶ−Ｔ特性の中に線形部分と非線形部分が混在する液晶を駆動する場合、液晶のＶ−Ｔ特性を線形であるものとみなして駆動することが考えられる。この場合には、γ補正回路９１を省略することができる一方、黒側では印加電圧に対する透過率の関係が非線形となるため、表示階調が明るくなり、本来の階調を表示できなくなる。くわえて、コントラスト比が小さくなり、表示品質が劣化するといった問題がある。
【００１４】
一方、γ補正回路９１を用いてγ補正を施す場合には、予めγ補正が施された画像データがデータ線駆動回路に供給されるため、このような問題は発生しない。しかしながら、γ補正回路９１の主要部は、上述したようにＲＡＭやＲＯＭ等によって構成されており、さらに読出回路等の周辺回路が必要とされる。このため、γ補正回路９１を用いる場合には、液晶表示装置のコスト上昇および消費電力の増大といった問題がある。
【００１５】
本発明は上述した事情に鑑みてなされたものであり、回路の占有面積が小さく、しかも低消費電力で駆動可能な電気光学パネルのデータ線駆動回路及びその駆動方法、電気光学装置、並びに電子機器を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明の電気光学パネルの駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルの駆動方法であって、表示すべき画像信号のビット値に応じた重み付けがなされた複数の容量素子が、所定ビットを除く他のビット毎に設けられており、前記複数の容量素子の各々の一端を前記データ線に接続する状態と、前記複数の容量素子のうち前記他のビットにより選択された各容量素子の一端を前記データ線に接続する状態と、を前記所定ビットに応じて切り替え、前記データ線に接続された各容量素子の両端と前記データ線とを第１電位にした後、前記他のビットにより選択されていない各容量素子の他端は前記第１電位に保持し、前記他のビットにより選択された各容量素子の他端を前記第１電位とは異なる第２電位にすることにより、前記データ線に前記画像信号に応じた信号を供給することを特徴とする。
上記目的を達成するため、本発明の電気光学パネルの駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルの駆動方法であって、ビット値に応じた重み付けがなされた複数の容量素子が、所定ビットを除く他のビット毎に設けられており、前記複数の容量素子の各々の一端を前記データ線に接続した状態で、前記複数の容量素子の各々の両端及び前記データ線を第１データ線電圧とした後、前記複数の容量素子のうち、前記他のビットのデータ値に応じて選択されていない各容量素子の他端を前記第１データ線電圧とし、前記他のビットのデータ値に応じて選択された容量素子の他端を前記第１データ線電圧とは異なる第１内部容量電圧とすることにより第１データ線信号が生成され、前記複数の容量素子のうち、前記他のビットのデータ値に応じて選択された各容量素子の一端を前記データ線と接続した状態で、前記他のビットのデータ値に応じて選択された各容量素子の両端及び前記データ線を第２データ線電圧とした後、前記他のビットのデータ値に応じて選択された各容量素子の他端を前記第２データ線電圧とは異なる第２内部容量電圧とすることにより第２データ線信号が生成され、前記所定のビットに応じて、前記第１データ線信号と前記第２データ線信号とのいずれかを前記データ線に供給することを特徴とする。
上記目的を達成するため、本発明の電気光学パネルの駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルの駆動方法であって、表示すべき画像データの最上位ビットの値に基づいて、前記画像データが前記透過率特性の線形部分に相当するか、あるいは非線形部分に相当するかを判定し、非線形部分に相当すると判定した場合には、前記最上位ビットの除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の内部容量のうち、前記下位ビットのデータ値に応じたものを選択し、選択された内部容量の一方の端子を前記データ線に接続し、選択された内部容量の両方の端子と前記データ線の寄生容量に第１データ線電圧を給電し、選択された内部容量の他方の端子に第１内部容量電圧を給電し、線形部分に相当すると判定した場合には、総ての内部容量の一方の端子を前記データ線に接続して、前記一方の端子および前記データ線に第２データ線電圧を給電し、総ての内部容量のうちから、前記下位ビットのデータ値に応じたものを選択し、選択された内部容量の他方の端子に第２内部容量電圧を給電することを特徴とする。
上記目的を達成するため、本発明の電気光学パネルのデータ線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルのデータ線駆動回路であって、画像データの最上位ビットを除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の容量素子と、前記複数の容量素子の各々の一端を第１電圧とする第１給電手段と、前記各下位ビットにより選択された各容量素子の一端を第１電圧から第２電圧とする第２給電手段と、前記各下位ビットと前記最上位ビットの論理和を算出する複数のオア回路と、前記各オア回路によってオン・オフが制御されるとともに、前記各容量素子と前記データ線との間に設けられた各スイッチ回路とを備えることを特徴とする。
ここで、前記第１給電手段は、前記第１電圧として、最上位ビットに基づき第３電圧と第４電圧のいずれかを選択する第１選択手段を有し、前記第２給電手段は、前記第２電圧として、最上位ビットに基づき第５電圧と第６電圧のいずれかを選択する第２選択手段を有することが好ましい。
ここで、前記容量素子の一端と前記データ線とを接続するスイッチング手段を有することが好ましい。
上記目的を達成するため、本発明の電気光学パネルのデータ線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルのデータ線駆動回路であって、表示すべき画像データに対して線形に変換される第１データ線信号を生成する動作状態と、前記画像データに対して非線形に変換される第２データ線信号を生成する動作状態とを前記画像データの所定ビットに応じて切り替えて、前記第１データ線信号と前記第２データ線信号とのいずれかを前記データ線に供給するＤＡ変換部が前記データ線に応じて設けられていることを特徴とする。
上記目的を達成するため、本発明の電気光学パネルのデータ線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルのデータ線駆動回路であって、水平走査周期の転送パルスを順次シフトして各選択信号を順次出力するシフトレジスタと、前記各選択信号に基づいて画像データをラッチして複数の点順次画像データを出力する第１ラッチ部と、前記各点順次画像データを水平走査周期でラッチして複数の線順次画像データを出力する第２ラッチ部と、前記線順次画像データをＤＡ変換するＤＡ変換部とを備え、前記ＤＡ変換部は、前記線順次画像データの最上位ビットを除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の容量素子と、前記複数の容量素子の各々の一端を第１電圧とする第１給電手段と、前記各下位ビットにより選択された各容量素子の一端を第１電圧から第２電圧とする第２給電手段と、前記各下位ビットと前記最上位ビットの論理和を算出する複数のオア回路と、前記各オア回路によってオン・オフが制御されるとともに、前記各容量素子と前記データ線との間に設けられた各スイッチ回路とを備えることを特徴とする。
上記目的を達成するため、本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルと、上記のデータ線駆動回路と、前記走査線を選択する走査線信号を順次生成して、各走査線に出力する走査線駆動回路とを備えることを特徴とする。
上記目的を達成するため、本発明の電気光学パネルの駆動方法にあっては、印加電圧に対する透過率特性が線形部分と非線形部分とを有する電気光学物質と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルに用いられることを前提とし、表示すべき画像データの所定ビットの値に基づいて、前記画像データが前記透過率特性の線形部分に相当するか、あるいは非線形部分に相当するかを判定し、前記データ線の寄生容量に第１電圧を給電し、非線形部分に相当すると判定した場合には、前記画像データのデータ値に応じてγ補正を施した量の電荷を前記データ線の寄生容量に充電し、線形部分に相当すると判定した場合には、前記画像データのデータ値に応じてγ補正を施してない量の電荷を前記データ線の寄生容量に充電することを特徴とする。
【００１７】
この発明によれば、電気光学物質の印加電圧に対する透過率特性が線形部分と非線形部分とを有する場合であっても、表示すべき画像データが線形部分と非線形部分とに相当するか否かを判定し、判定結果に応じて所定の電荷を前記データ線の寄生容量に充電するようにしたので、γ補正を適宜施すことができる。この結果、表示画面の階調性とコントラスト比を同時に向上させることができる。
【００１８】
また、本発明の電気光学パネルの駆動方法にあっては、印加電圧に対する透過率特性が線形部分と非線形部分とを有する電気光学物質と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルに用いられることを前提とし、表示すべき画像データの所定ビットの値に基づいて、前記画像データが前記透過率特性の線形部分に相当するか、あるいは非線形部分に相当するかを判定し、非線形部分に相当すると判定した場合には、前記所定ビットを除く他のビット毎に設けられ、ビット値に応じた重み付けがなされた複数の内部容量のうち、前記他のビットのデータ値に応じたものを選択し、選択された内部容量に画像データ値に応じた量の電荷を充電し、前記データ線の寄生容量と前記選択された内部容量との間で前記電荷の移動を行うことによって、前記データ線に電圧を給電し、線形部分に相当すると判定した場合には、前記複数の内部容量のうち、前記他のビットのデータ値に応じたものを選択し、選択された内部容量に画像データ値に応じた量の電荷を充電し、前記データ線の寄生容量と総ての内部容量との間で前記電荷の移動を行うことによって、前記データ線に電圧を給電することを特徴とする。
【００１９】
この発明によれば、表示すべき画像データが線形部分に相当する場合と（γ補正を施さない）、非線形部分に相当する場合とで（γ補正を施す）、内部容量を兼用することができるので、簡易な回路を用いて画像を表示することができる。しかも、表示すべき画像データが線形部分と非線形部分とに相当するか否かを判定し、判定結果に応じて所定の電荷を前記データ線の寄生容量に充電するようにしたので、γ補正を適宜施すことができ、表示画面の階調性とコントラスト比を同時に向上させることができる。
【００２０】
また、本発明の電気光学パネルの駆動方法にあっては、印加電圧に対する透過率特性が線形部分と非線形部分とを有する電気光学物質と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルに用いられることを前提とし、表示すべき画像データの最上位ビットの値に基づいて、前記画像データが前記透過率特性の線形部分に相当するか、あるいは非線形部分に相当するかを判定し、非線形部分に相当すると判定した場合には、前記最上位ビットの除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の内部容量のうち、前記下位ビットのデータ値に応じたものを選択し、選択された内部容量の一方の端子を前記データ線に接続し、選択された内部容量の両方の端子と前記データ線の寄生容量に第１データ線電圧を給電し、選択された内部容量の他方の端子に第１内部容量電圧を給電し、線形部分に相当すると判定した場合には、総ての内部容量の一方の端子を前記データ線に接続して、前記一方の端子および前記データ線に第２データ線電圧を給電し、総ての内部容量のうちから、前記下位ビットのデータ値に応じたものを選択し、選択された内部容量の他方の端子に第２内部容量電圧を給電することを特徴とする。
【００２１】
この発明は、電気光学物質が、黒側と白側のうちいずれか一方の印加電圧に対する透過率特性が非線形であるような場合に、特に適しており、最上位ビットに基づいて表示すべき画像データが非線形部分に相当するか否かを判定している。このため、簡易な回路で判定が可能となる。
【００２２】
次に、本発明のデータ線駆動回路は、印加電圧に対する透過率特性が線形部分と非線形部分とを有する電気光学物質と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルに用いられることを前提とし、画像データの最上位ビットを除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の内部容量と、前記各内部容量と前記データ線との間に設けられ、前記画像データの各ビットのデジットに応じてオン・オフが制御されるスイッチ手段と、前記画像データの最上位ビットに基づいて、第１データ線電圧または第２データ線電圧のうちいずれか一方を選択して、総ての内部容量の一方の端子と、前記データ線および前記スイッチ手段を介して接続される内部容量の他方の端子とに選択した電圧を給電する第１給電手段と、前記画像データの最上位ビットに基づいて、第１内部容量電圧または第２内部容量電圧のうちいずれか一方を選択して、前記下位ビットの各デジットに応じて選択した内部容量の一方の端子に選択した電圧を給電する第２給電手段とを備えることを特徴とする。
【００２３】
一般に回路を集積化する場合、容量素子は大面積を占有するが、この発明によれば、γ補正を施す場合と施さない場合とで、内部容量を兼用することができるので、回路規模を縮小することができる。
【００２４】
ここで、前記スイッチ手段は、前記画像データの最上位ビットのデジットによって、表示すべき画像データが前記電気光学物質の透過率特性が線形部分に相当するか非線形部分に相当するかを判定し、線形部分に相当すると判定した場合には、総ての内部容量の一方の端子を前記データ線に接続する一方、非線形部分に相当すると判定した場合には、前記下位ビットの各デジットに応じた内部容量を選択し、それらの一方の端子を前記データ線に接続することが望ましい。この発明によれば、電気光学物質の透過率特性に線形部分と非線形部分があっても、各々に応じた電圧をデータ線に印加することができるので、表示画像の階調性とコントラスト比とを同時に良好に保つことができ、その品質を大幅に向上させることができる。
【００２５】
さらに、前記スイッチ手段は、前記各下位ビットと前記最上位ビットの論理和を算出する複数のオア回路と、前記各オア回路によってオン・オフが制御されるとともに、前記各内部容量と前記データ線との間に設けられた各スイッチ回路とを備えることが好ましい。この発明によれば、数個のゲートによって、γ補正を施すか否かを切り替えることができる。
【００２６】
また、本発明のデータ線駆動回路は、印加電圧に対する透過率特性が線形部分と非線形部分とを有する電気光学物質と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルに用いられることを前提とし、水平走査周期の転送パルスを順次シフトして各選択信号を順次出力するシフトレジスタと、前記各選択信号に基づいて画像データをラッチして複数の点順次画像データを出力する第１ラッチ部と、前記各点順次画像データを水平走査周期でラッチして複数の線順次画像データを出力する第２ラッチ部と、前記線順次画像データをＤＡ変換するＤＡ変換部とを備え、前記ＤＡ変換部は、前記線順次画像データの最上位ビットを除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の内部容量と、前記各内部容量と前記データ線との間に設けられ、前記線順次画像データの各ビットのデジットに応じてオン・オフが制御されるスイッチ手段と、前記線順次画像データの最上位ビットに基づいて、第１データ線電圧または第２データ線電圧のうちいずれか一方を選択して、総ての内部容量の一方の端子と、前記データ線および前記スイッチ手段を介して接続される内部容量の他方の端子とに選択した電圧を給電する第１給電手段と、前記画像データの最上位ビットに基づいて、第１内部容量電圧または第２内部容量電圧のうちいずれか一方を選択して、前記下位ビットの各デジットに応じて選択した内部容量の一方の端子に選択した電圧を給電する第２給電手段とを備えることが好ましい。
【００２７】
次に、本発明の電気光学装置は、印加電圧に対する透過率特性が線形部分と非線形部分とを有する電気光学物質と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルと、上述したデータ線駆動回路と、前記走査線を選択する走査線信号を順次生成して、各走査線に出力する走査線駆動回路とを備えることを特徴とする。
【００２８】
この発明によれば、γ補正回路を特別に設ける必要がないので、電気光学装置全体の回路規模を削減することができるとともに、この削減に伴って消費電力を削減することができる。
【００２９】
次に、本発明の電子機器は、上述した電気光学装置を表示部に用いることを特徴とする。これにより、低消費電力であるとともに、コンパクトな表示装置付き電子機器を提供できる。また、電子機器としては、例えば、エンジニアリング・ワークステーション、ページャ、携帯電話機、テレビ、ビューファインダ型またはモニタ直視型のビデオカメラ、カーナビゲーション装置等が該当する。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３１】
＜１．液晶表示装置の構成＞
＜１−１．液晶表示装置の全体構成＞
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶表示装置を一例にとって説明する。液晶表示装置の主要部は、素子基板と対向基板とが互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付されて、この間隙に液晶が挟持された液晶パネルＡＡから構成されている。ここで、素子基板には、スイッチング素子としてＴＦＴが形成されている。なお、この例では、素子基板としてガラス基板を用いるが、それに半導体基板やプラスチック基板を用いてもよいことは勿論である。
【００３２】
図１は本実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶パネルＡＡと外部処理回路とから構成される。液晶パネルＡＡの素子基板上には、画像表示領域Ａ、走査線駆動回路１００、及びデータ線駆動回路２００が形成されている。これらのうち、データ線駆動回路２００は液晶のＶ−Ｔ特性が線形部分ではγ補正を行わない一方、非線形部分でγ補正を施しつつ、データ線信号Ｘ１〜Ｘｎを生成するようになっている。なお、素子基板上の各回路を構成する能動素子は、ＴＦＴによって構成されている。
また、液晶表示装置は、外部処理回路として、タイミング発生回路３００、電源回路４００、及び画像データ変換回路５００を備えて構成されている。
【００３３】
この液晶表示装置に供給される入力画像データＤinは、例えば、パラレル形式であり、そのビット数は任意である。なお、シリアル形式であってもよいことは勿論であるが、この例では、入力画像データＤinが４ビットのパラレル形式であるものとして説明する。また、以下の説明を簡略化するため、入力画像データＤinは１色に対応するものとして説明するが、本発明はこれに限定する趣旨ではなく、ＲＧＢの３原色に対応するものであっても良いことは勿論である。
【００３４】
まず、画像データ変換回路５００は、入力画像データＤinの最上位ビットのデジットに基づいて、最上位ビットを除く他の下位ビットを反転するか否かを制御する。具体的には、最上位ビットのデジットが“１”のとき他の下位ビットを反転して画像データＤとして出力する一方、最上位ビットのデジットが“０”のとき入力画像データＤinをそのまま画像データＤとして出力する。画像データ変換回路５００は、排他的論理和回路を、最上位ビットを除いた他の下位ビットに対応して各々設け、各排他的論理和回路において最上位ビットと対応する各ビットの排他的論理和を算出するようにすればよい。このため、画像データ変換回路５００は３個の排他的論理和回路で構成することができる。
【００３５】
次に、タイミング発生回路３００は、入力画像データＤに同期してＹクロックＹＣＫ、ＸクロックＸＣＫ、Ｙ転送開始信号ＤＹ、Ｘ転送開始信号ＤＸ、ラッチパルスＴＲＳ等を生成する。また、タイミング発生回路３００は、これらの信号を走査線駆動回路１００及びデータ線駆動回路２００に各々供給する。
【００３６】
また、電源回路４００は、定電圧回路から構成されており、液晶パネルＡＡの素子基板上に形成される各回路の電源電圧を生成する他、白側データ線セット電圧VCGW、白側ＤＡＣセット電圧VDAW、黒側データ線セット電圧VCGK、黒側ＤＡＣセット電圧VDAKを生成する。
【００３７】
＜１−２．画像表示領域＞
画像表示領域Ａは、ｍ本の走査線３ａが、Ｘ方向に沿って平行に配列して形成される一方、ｎ本のデータ線６ａが、Ｙ方向に沿って平行に配列して形成されている。
【００３８】
図１に示すように走査線３ａとデータ線６ａとの交差付近においては、ＴＦＴ５０のゲートが走査線３ａに接続される一方、ＴＦＴ５０のソースがデータ線６ａに接続されるとともに、ＴＦＴ５０のドレインが画素電極９ａに接続されている。そして、各画素は、画素電極９ａと、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とを具備している。この結果、各画素は、走査線３ａとデータ線６ａとの各交差に対応して、マトリクス状に配列することとなる。
【００３９】
また、ＴＦＴ５０のゲートが接続される各走査線３ａには、走査線信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加される構成となっている。このため、ある走査線３ａに走査線信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線６ａから所定のタイミングで供給されるデータ線信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００４０】
ここで、各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶表示装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となっているのである。なお、この例の画像表示領域Ａはノーマリーホワイトモードで動作するよう構成されている。
【００４１】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００４２】
＜１−３．走査線駆動回路＞
次に、走査線駆動回路１００は、Ｙシフトレジスタおよびレベルシフタ等を備えている。Ｙシフトレジスタは、その周期が垂直走査周期となり、垂直走査期間の開始でアクティブとなるＹ転送開始パルスＤＹを、水平走査期間毎に反転するＹクロックＹＣＫを用いてＹ方向にシフトする。レベルシフタは、順次シフトされた信号をレベルシフトして、走査線信号Ｙ１、Ｙ２、…、Ｙｍを生成している。各走査線信号Ｙ１、Ｙ２、…、Ｙｍは走査線３ａに対しパルス的に線順次で供給されるようになっている。
【００４３】
＜１−４．データ線駆動回路＞
次に、データ線駆動回路２００について説明する。図２は、データ線駆動回路２００の構成を示すブロック図であり、図３はデータ線駆動回路２００の各種信号のタイミングチャートである。図２に示すようにデータ線駆動回路２００は、Ｘシフトレジスタ２１０、画像データＤ０〜Ｄ３が供給される画像データ供給線Ｌｄ０〜Ｌｄ３、スイッチＳＷ１０〜ＳＷｎ３、第１ラッチ部２２０、第２ラッチ部２３０、およびＤ／Ａコンバータ部２４０を備えている。
【００４４】
画像データ供給線Ｌｄ０〜Ｌｄ３には、画像データＤの各ビット値を示すデータＤ０〜Ｄ３が供給されるようになっている。
【００４５】
Ｘシフトレジスタ２１０は、ラッチ回路を多段接続して構成されている。このＸシフトレジスタ２１０は、図３に示すようにＸクロックＸＣＫに従って、Ｘ転送開始信号ＤＸを順次シフトしてサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎを順次生成する。
【００４６】
次に、図２に示すスイッチＳＷ１０〜ＳＷｎ３はＴＦＴにより構成されている。また、スイッチＳＷ１０〜ＳＷｎ３は、スイッチＳＷ１０〜ＳＷ１３、ＳＷ２０〜ＳＷ２３、…、ＳＷｎ０〜ＳＷｎ３といったように４個で１組の構成となっている。このスイッチの組をスイッチ群と呼ぶことにする。スイッチ群の数は、画像表示領域Ａの画素列の数に対応しており、“ｎ”個ある。そして、各スイッチ群を構成する各スイッチは、画像データ供給線Ｌｄ０〜Ｌｄ３に各々接続されている。また、ｎ個のサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎが各スイッチ群に供給されるようになっている。したがって、サンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎに同期して、画像データＤ０〜Ｄ３が第１ラッチ部２２０に取り込まれる。
【００４７】
次に、第１ラッチ部２２０は、ｎ個のラッチユニットＵＡ１〜ＵＡｎから構成されている。各ラッチユニットＵＡ１〜ＵＡｎは、各スイッチ群から供給される画像データＤ０〜Ｄ３をラッチする。これにより、図３に示すように点順次で走査される画像データＤａ１〜Ｄａｎが得られる。
【００４８】
次に、図２に示す第２ラッチ部２３０は、ｎ個のラッチユニットＵＢ１〜ＵＢｎから構成されている。各ラッチユニットＵＢ１〜ＵＢｎは、第１ラッチ部２２０の各出力データをラッチパルスＴＲＳに同期してラッチするように構成されている。ラッチパルスＴＲＳは１水平走査期間毎にアクティブとなる信号である。したがって、この第２ラッチ部２３０によって、点順次で出力される第１ラッチ部２２０の各データが、線順次の画像データＤｂ１〜Ｄｂｎに変換される（図３参照）。換言すれば、スイッチＳＷ１０〜ＳＷｎ３、第１ラッチ部２２０及び第２ラッチ部２３０を用いることによって、画像データＤ０〜Ｄ３を線順次画像データに変換している。
【００４９】
次に、図２に示すＤ／Ａコンバータ部２４０は、ｎ個のＤ／ＡユニットＵＣ１〜ＵＣｎを備えており、各Ｄ／ＡユニットＵＣ１〜ＵＣｎは同一部分から構成されている。Ｄ／Ａコンバータ部２４０は、画像データＤｂ１〜Ｄｂｎの値が白側である場合には、γ補正を施すことなく画像データをＤＡ変換してデータ線信号Ｘ１〜Ｘｎを生成する一方、そのデータ値が黒側である場合には、γ補正を施しつつ画像データＤｂ１〜ＤｂｎをＤＡ変換してデータ線信号Ｘ１〜Ｘｎを生成するようになっている。
【００５０】
＜１−５．Ｄ／Ａユニット＞
次に、Ｄ／ＡユニットＵＣ１〜ＵＣｎについて詳細に説明する。
【００５１】
＜１−５−１．Ｄ／Ａユニットの全体構成＞
図４は、Ｄ／ＡユニットＵＣ１とその周辺回路の構成を示すブロック図である。なお、他のユニットはＵＣ１同様に構成されているので説明を省略する。
【００５２】
図に示すように、Ｄ／ＡユニットＵＣ１は、スイッチＳＷck,ＳＷcw,ＳＷdk,ＳＷdwを備えている。これらのスイッチは画像データＤｂ１の最上位ビットＤ３によってオン・オフが制御される。具体的には、最上位ビットＤ３が“０”のとき、スイッチＳＷcw,ＳＷdwがオン状態となる一方、スイッチＳＷck,ＳＷdkがオフ状態となる。また、逆に最上位ビットＤ３が“１”のとき、スイッチＳＷck,ＳＷdkがオン状態となる一方、スイッチＳＷcw,ＳＷdwがオフ状態となる。
【００５３】
したがって、最上位ビットＤ３が“０”のとき、すなわち画像データＤｂ１の値が白側のときには、白側データ線セット電圧VCGW、白側ＤＡＣセット電圧VDAWが選択される。一方、最上位ビットＤ３が“１”のとき、すなわち画像データＤｂ１の値が黒側のときには、黒側データ線セット電圧VCGK、黒側ＤＡＣセット電圧VDAKが選択される。
【００５４】
さらに、Ｄ／ＡユニットＵＣ１は、データ線選択スイッチ２４４を備えている。データ線選択スイッチ２４４は、データ線セット信号SSETがアクティブになると（“１”）オン状態となり、非アクティブのときオフ状態となる。これにより、データ線セット信号SSETがアクティブになると、白側データ線セット電圧VCGWまたは黒側データ線セット電圧VCGKがデータ線６ａに供給され、データ線容量ＣＳが充電されることになる。
【００５５】
くわえて、Ｄ／ＡユニットＵＣ１は、アンド回路AND0〜AND2、スイッチSW0c,SW0d,SW1c,SW1d,SW2c,SW2d、ＤＡＣ容量ＣＤ0〜ＣＤ2、インバータINV、オア回路OR0〜OR2、γ補正用スイッチ２４１〜２４３を備えている。
【００５６】
各アンド回路AND0〜AND2の一方の入力端子には書込信号WRTが供給され、他方の入力端子には画像データＤｂ１の第１ビットＤ０から第３ビットＤ２が各々供給されている。ここで、書込信号WRTは、水平走査期間においてデータ線セット信号SSETのアクティブ期間が終了した後に、所定期間中アクティブ（“１”）となる。各アンド回路AND0〜AND2は、書込信号WRTが“１”のとき、第１ビットＤ０から第３ビットＤ２を、スイッチSW0c,SW0d,SW1c,SW1d,SW2c,SW2dに各々出力する。
【００５７】
スイッチSW0c,SW1c,SW2cは、アンド回路AND0〜AND2の各出力信号が“１”のときオフ状態となり、“０”のときオン状態となる。一方、スイッチSW1d,SW2c,SW2dは、アンド回路AND0〜AND2の各出力信号が“０”のときオフ状態となり、“１”のときオン状態となる。
【００５８】
書込信号WRTの論理レベルは、データ線セット信号SSETのアクティブ期間中、“０”となるから、当該期間においてスイッチSW0c,SW1c,SW2cがオン状態となり、各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に白側データ線セット電圧VCGWまたは黒側データ線セット電圧VCGKが供給されることになる。すなわち、データ線セット信号SSETのアクティブ期間中は各ＤＡＣ容量ＣＤ0〜ＣＤ2の端子間電圧は０Ｖとなる。
【００５９】
また、書込信号WRTの論理レベルが“１”となる書込期間にあっては、ＤＡＣ容量ＣＤ0〜ＣＤ2のうち、対応する第１ビットＤ０〜Ｄ２のデジットが“１”となるものについてのみ、白側ＤＡＣセット電圧VDAWまたは黒側ＤＡＣセット電圧VDAKが印加される。
【００６０】
次に、γ補正用スイッチ２４１〜２４３は、それらの制御入力端子の論理レベルが“１”のときオン状態となる一方、論理レベルが“０”のときオフ状態となるようになっている。また、各オア回路OR1〜OR2の一方の入力端子には、最上位ビットＤ３がインバータINVを介して反転され入力される。したがって、画像データＤｂ１の最上位ビットＤ３のデジットが“１”のときには、各γ補正用スイッチ２４１〜２４３は、第１ビットＤ０〜第３ビットＤ２に従ってオン・オフが制御されることになる。一方、最上位ビットＤ３のデジットが“０”のときには、各γ補正用スイッチ２４１〜２４３が総てオン状態となる。
【００６１】
＜１−５−３．Ｄ／Ａユニットの等価回路＞
（１）最上位ビットＤ３のデジットが“０”の場合
まず、最上位ビットＤ３のデジットが“０”の場合を考える。これは、画像データＤｂ１のデータ値が“００００”から“０１１１”までの範囲にあり、白側レベルに相当する場合である。
図５は、Ｄ／Ａユニットにおいて最上位ビットＤ３のデジットが“０”の場合の等価回路である。
【００６２】
この等価回路は、以下のように動作する。まず、データ線選択信号SSETがアクティブとなり、スイッチ２４４を介して白側データ線セット電圧VCGWがデータ線容量ＣＳに供給される。このとき、データ線６ａの電圧、およびＤＡＣ容量ＣＤ0〜ＣＤ2の両端の電圧はVCGWとなる（第１工程）。
【００６３】
ここで、スイッチＳＷck,ＳＷcwは、最上位ビットＤ３に基づいて白側データ線セット電圧VCGWと黒側データ線セット電圧VCGKのうちいずれか一方を選択し、スイッチSW0c,SW0d,SW1c,SW1d,SW2c,SW2dは、総てのＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に選択した電圧を給電し、スイッチ２４４は選択した電圧をデータ線６ａとγ補正用スイッチ２４１〜２４３を介して接続されるＤＡＣ容量ＣＤ0〜ＣＤ2の他方の端子に給電している。この意味において、スイッチＳＷck,ＳＷcwと、スイッチSW0c,SW0d,SW1c,SW1d,SW2c,SW2dと、スイッチ２４４とは、上述した第１工程において給電を行う第１給電手段として機能する。
【００６４】
次に、データ線選択信号SSETのアクティブ期間が終了した後、書込信号WRTがアクティブになる。すると、画像データＤｂ１の第１ビットＤ０からＤ３のうち、デジットが“１”となるビットについては、選択された各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に白側ＤＡＣセット電圧VDAWが印加される。また、選択されていない各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子電圧は白側データ線セット電圧VCGWが維持される（第２工程）。
【００６５】
ここで、スイッチＳＷdk,ＳＷdwは、最上位ビットＤ３に基づいて白側ＤＡＣセット電圧VDAWと黒側ＤＡＣセット電圧VDAKのうちいずれか一方を選択し、スイッチSW0c,SW0d,SW1c,SW1d,SW2c,SW2dは、下位ビットＤ０〜Ｄ２の各デジットに応じて選択したＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に選択した電圧を給電する。この意味において、スイッチSW0c,SW0d,SW1c,SW1d,SW2c,SW2dと、スイッチＳＷdk,ＳＷdwとは、上述した第２工程において給電を行う第２給電手段として機能する。
【００６６】
次に、電圧VDAWおよび電圧VCGWの各値をvdaw、vcgwで表し、一方の端子に電圧VDAWが印加されるＤＡＣ容量値の総和をcd、一方の端子に電圧VCGWが印加されるＤＡＣ容量値の総和をcd'で表すものとすると、データ線６ａの電圧値Ｖは、以下に示す式（１）で与えられる。
Ｖ＝vcgw＋{cd／(cd＋cd'＋Cs)}(vdaw−vcgw)……（１）
ここで、(cd＋cd'＋Cs)は、固定値であるから、階調値に対するデータ線６ａの電圧値Ｖの変化は直線的になる。図６（Ａ）は、最上位ビットＤ３のデジットが“０”の場合における階調値とデータ線６ａの電圧値Ｖの関係を示すグラフであり、同図（Ｂ）は、階調値、選択されたＤＡＣ容量値の総和、およびデータ線６ａの電圧値の関係を示す表図である。
【００６７】
なお、画像データＤｂ１のデータ値が“００００”の場合には、いずれのＤＡＣ容量ＣＤ0〜ＣＤ2も選択されないので、データ線６ａの電圧値Ｖは、“vcgw”となる。
【００６８】
（２）最上位ビットＤ３のデジットが“１”の場合
次に、最上位ビットＤ３のデジットが“１”の場合を考える。これは、画像データＤｂ１のデータ値が“１０００”から“１１１１”までの範囲にあり、黒側レベルに相当する場合である。
図７は、Ｄ／Ａユニットにおいて最上位ビットＤ３のデジットが“１”の場合の等価回路である。
【００６９】
この等価回路は、以下のように動作する。まず、データ線選択信号SSETがアクティブとなり、スイッチ２４４を介して黒側データ線セット電圧VCGKがデータ線容量ＣＳに供給される。このとき、各ＤＡＣ容量ＣＤ0〜ＣＤ2の両端子の電圧はVCGKとなる。
【００７０】
次に、データ線選択信号SSETのアクティブ期間が終了した後、書込信号WRTがアクティブになる。すると、画像データＤｂ１の第１ビットＤ０からＤ３のうち、デジットが“１”となるビットについては、選択された各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に黒側ＤＡＣセット電圧VDAKが印加されるとともに、他方の端子が補正用スイッチ２４１〜２４３を介してデータ線６ａに接続される。また、選択されていない各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子電圧は電圧VCGKが維持され、他方の端子はデータ線６ａに接続されない。
【００７１】
ここで、電圧VDAKおよび電圧VCGKの値をvdak、vcgkで表し、一方の端子に電圧VDAKが印加されるＤＡＣ容量値の総和をcd、一方の端子に電圧VCGWが印加されるＤＡＣ容量値の総和をcd'で表すものとすると、データ線６ａの電圧値Ｖは、以下に示す式（２）で与えられる。
Ｖ＝vcgk−{cd／(cd＋Cs)}(vcgk−vdak)……（２）
ここで、(cd／cd＋Cs)は、画像データ値に応じて変化するから、階調値に対するデータ線６ａの電圧値Ｖの変化は曲線的になる。
【００７２】
ところで、上述したように画像データ変換回路５００は、入力画像データＤinの最上位ビットのデジットが “１”のとき他の下位ビットを反転して画像データＤとして出力する。これは、vcgk＞vdakとなるように設定しているからである。
【００７３】
図８（Ａ）は、最上位ビットＤ３のデジットが“１”の場合における階調値とデータ線６ａの電圧値Ｖの関係を示すグラフであり、同図（Ｂ）は、階調値、選択されたＤＡＣ容量値の総和、およびデータ線６ａの電圧値の関係を示す表図である。なお、画像データＤｂ１のデータ値が“１０００”の場合には、いずれのＤＡＣ容量ＣＤ0〜ＣＤ2も選択されないので、データ線６ａの電圧値Ｖは、“vcgk”となる。
【００７４】
また、図９は、Ｄ／Ａユニットの総合特性を示すグラフである。このようにＤ／Ａユニットは、画像データＤｂ１〜Ｄｂｎの最上位ビットＤ３によって、表示すべき階調が白側であるか黒側であるかを判別し、判別結果に応じて、γ補正用スイッチ２４１〜２４３を制御し、必要に応じてγ補正を施すようにしたので、階調性およびコントラスト比がともに良好な画像を表示することが可能となる。
【００７５】
＜２．液晶表示装置の動作＞
次に、液晶表示装置の動作について説明する。
まず、画像データＤがデータ線駆動回路２００に供給されると、入力された画像データＤは、第１ラッチ部２２０によって点順次データに変換され、さらに第２ラッチ部２３０によって点順次データが線順次データに変換される。こうして、図３に示すように第２ラッチ部２３０から、水平走査周期毎にデータ値が切り替わるとともに、切り替わりタイミングが揃った画像データＤｂ１〜Ｄｂｎが出力される。
【００７６】
ある水平ラインにおいてｊ番目の画像データＤｂｊに着目する。図１０は画像データＤｂｊの最上位ビットが“０”の場合におけるデータ線駆動回路のタイミングチャートである。この例では、最上位ビットＤ３が“０”であるから、オア回路OR0〜OR2の各出力信号はＨレベルとなり、総てのＤＡＣ容量ＣＤ0〜ＣＤ2の他方の端子がデータ線６ａに接続されることになる。
【００７７】
図に示すように、時刻Ｔ１においてラッチパルスＴＲＳがＨレベルになると、第２ラッチ部２３０から出力される画像データＤｂｊが確定する。
【００７８】
次に、データ線セット信号SSETが時刻Ｔ１から若干遅れた時刻Ｔ２において、Ｈレベルになると、データ線選択スイッチ２４４がオン状態となり、白側データ線セット電圧VCGWがデータ線６ａに供給される。データ線６ａには、寄生容量ＣＳや配線抵抗があるので、データ線６ａの電圧Ｖは直ちに電圧値vcgwに達するのではなく、図に示すように徐々に電圧値vcgwに漸近していく。
【００７９】
一方、データ線セット信号SSETがＨレベルとなる期間にあっては、書込信号WRTはＬレベルであるから、スイッチSW0c,SW1c,SW2はオン状態となり、各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子にデータ線セット信号SSETが給電される。
【００８０】
また、総てのＤＡＣ容量ＣＤ0〜ＣＤ2の他方の端子はデータ線６ａに接続されているから、時刻Ｔ３において総てのＤＡＣ容量ＣＤ0〜ＣＤ2の両端子に白側データ線セット電圧VCGWが給電される。
【００８１】
この後、時刻Ｔ４から時刻Ｔ５の期間において書込信号WRTがＨレベルになると、下位ビットＤ０〜Ｄ２のうち、デジットが“１”となるビットについてＤＡＣ容量ＣＤ0〜ＣＤ2の他方の端子に白側ＤＡＣセット電圧VDAWが給電される。したがって、選択されたＤＡＣ容量には画像データＤｂｊの値に応じた量の電荷が充電され、選択されたＤＡＣ容量、非選択のＤＡＣ容量およびデータ線６ａの寄生容量ＣＳとの間で電荷の移動が行われる。この場合には、データ線６ａの電圧値Ｖは上述した式（１）となるので、画像データＤｂｊにγ補正を施すことなくその値に応じた電圧がデータ線６ａに印加されることになる。
【００８２】
一方、ある水平ラインの走査線信号Ｙは、図に示すように時刻Ｔ２においてＨレベルとなり、所定期間Ｈレベルを継続した後、Ｌレベルとなる。ここで、データ線６ａの電圧が、安定してから走査線信号ＹがＬレベルになる期間ＴＱは各画素において、データ線６ａの電圧を取り込んで画素電極９ａに安定した電圧を印加できるように選ばれている。したがって、画素電極９ａには画像データＤｂｊの値に応じた電圧が印加され階調表示が可能となる。
【００８３】
次に、図１１は画像データＤｂｊの最上位ビットが“１”の場合におけるデータ線駆動回路のタイミングチャートである。この例では、最上位ビットＤ３が“１”であるから、各下位ビットＤ０〜Ｄ２のうちデジットが“１”となるビットに対応するＤＡＣ容量が選択され、選択されたＤＡＣ容量の他方の端子がデータ線６ａに接続されることになる。
【００８４】
この場合にも、画像データＤｂｊの最上位ビットが“０”の場合と同様に、ラッチパルスＴＲＳと同期して画像データＤｂｊが確定した後、データ線セット信号SSETがアクティブとなり、データ線選択スイッチ２４４がオン状態となる。すると、黒側データ線セット電圧VCGKがデータ線６ａに供給され、データ線６ａの電圧値Ｖは、図に示すように徐々に電圧値vcgkに漸近していく。
【００８５】
一方、データ線セット信号SSETのアクティブ期間にあっては、書込信号WRTはＬレベルであるから、スイッチSW0c,SW1c,SW2はオン状態となり、各ＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に黒側データ線セット電圧VCGKが給電される。
【００８６】
この例では、選択されたＤＡＣ容量の他方の端子がデータ線６ａに接続されているから、時刻Ｔ３において選択されたＤＡＣ容量の両端子に黒側データ線セット電圧VCGKが給電される。
【００８７】
この後、時刻Ｔ４から時刻Ｔ５の期間において書込信号WRTがＨレベルになると、下位ビットＤ０〜Ｄ２のうち、デジットが“１”となるビットについてＤＡＣ容量ＣＤ0〜ＣＤ2の一方の端子に黒側ＤＡＣセット電圧VDAKが給電される。したがって、選択されたＤＡＣ容量には画像データＤｂｊの値に応じた量の電荷が充電され、選択されたＤＡＣ容量とデータ線６ａの寄生容量ＣＳとの間で電荷の移動が行われる。この場合には、データ線６ａの電圧値Ｖは上述した式（２）となるので、画像データＤｂｊにγ補正を施しつつその値に応じた電圧がデータ線６ａに印加されることになる。
【００８８】
以上説明したように、本実施形態によれば、γ補正を施すか否かを画像データの最上位ビットＤ３の値によって選択し、γ補正を施す場合と施さない場合とで、ＤＡＣ容量ＣＤ0〜ＣＤ2を兼用するようにしたので、簡易な構成で、階調性とコントラスト比を両立させることができる。
【００８９】
＜３．液晶パネルの構成例＞
次に、上述した液晶パネルＡＡの全体構成について図１２および図１３を参照して説明する。ここで、図１２は、液晶パネルＡＡの構成を示す斜視図であり、図１３は、図１２におけるＺ−Ｚ’線断面図である。
【００９０】
これらの図に示されるように、液晶パネルＡＡは、画素電極９ａ等が形成されたガラスや半導体等の素子基板１０１と、共通電極１０８等が形成されたガラス等の透明な対向基板１０２とを、スペーサ１０３が混入されたシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１０５を封入した構造となっている。なお、シール材１０４は、対向基板１０２の基板周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００９１】
ここで、素子基板１０１の対向面であって、シール材１０４の外側一辺においては、上述したデータ線駆動回路２００が形成されて、Ｙ方向に延在するデータ線６ａを駆動する構成となっている。さらに、この一辺には複数の接続電極１０７が形成されて、制御装置３００からの各種信号を入力する構成となっている。
【００９２】
また、この一辺に隣接する２辺には、２個の走査線駆動回路１００が形成されて、Ｘ方向に延在する走査線３ａをそれぞれ両側から駆動する構成となっている。なお、走査線１１２に供給される走査線信号の遅延が問題にならないのであれば、走査線駆動回路１００を片側１個だけに形成する構成でも良い。
【００９３】
一方、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１との電気的導通が図られている。ほかに、対向基板１０２には、液晶パネルＡＡの用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。
【００９４】
くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００９５】
なお、走査線駆動回路１００およびデータ線駆動回路２００の周辺回路の一部または全部を、素子基板１０１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１０１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１０１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００９６】
＜４．実施形態の変形例＞
＜４−１：画像データ変換回路５００の省略＞
上述した実施形態においては、画像データ変換回路５００を用いて、入力画像データＤinの最上位ビットのデジットが“１”のとき、その下位ビットを反転させて画像データＤを生成した。ところで、画像データ変換回路５００の具体的な構成は上述したように３個の排他的論理和回路である。このため、図４に示すラッチユニットＵＢ１とＤ／ＡユニットＵＣ１との間に３個の排他的論理和回路を設けて、画像データ変換回路５００を省略してもよい。
【００９７】
＜４−２：交流駆動＞
上述した実施形態においては、白側データ線セット電圧VCGW、白側ＤＡＣセット電圧VDAW、黒側データ線セット電圧VCGK、黒側ＤＡＣセット電圧VDAKを対向電極の電圧を基準電圧としたとき正極性となる場合について説明したが、実際の液晶パネルでは液晶の劣化を防止するため画素の液晶を交流駆動することが行われる。したがって、これらのセット電圧は、対向電極の電圧を基準として正負極性の電圧を出力し、画素液晶に対して正負極性の電圧を交互に印加する必要がある。このため、電源回路４００は、交流駆動の周期に応じて、正極性の電圧と負極性の電圧とを切り替えてセット電圧を生成する必要がある。
【００９８】
そこで、電源回路４００は、正極性用の各電圧を発生する正極性電源回路、負極性用の各電圧を発生する負極性電源回路、正極性電源回路及び負極性電源回路の各出力電圧を交流駆動の周期に応じて選択する選択回路を備えることが望ましい。
【００９９】
セット電圧の切り替え周期には、例えば、以下の態様がある。第１の態様は、印加電圧の極性を１垂直走査期間毎に切り替える。これは、液晶印加電圧を１垂直走査期間（１フィールド又は１フレーム）毎に極性反転する駆動方法である。第２の態様は、印加電圧の極性を水平走査期間毎に切り替える（いわゆるゲートライン反転）。さらに、第３の態様として、液晶印加電圧の極性を列ライン毎に反転（いわゆるソースライン反転）する場合や、液晶印加電圧の極性を画素毎に極性反転（いわゆるドット反転駆動）する場合がある。
【０１００】
これらの場合には、隣接するＤ／Ａユニット毎にVCGW、VDAW、VCGK、VDAKとして与えられる電圧の極性が交互に異なっている必要がある。このため、電源回路４００は、負極性電源回路及び正極性電源回路を備え、それらの出力電圧をデータ線駆動回路２００に供給する。
【０１０１】
＜４−３：画像データと白・黒レベルとの関係＞
上述した実施形態では、入力画像データＤinが「１１１１」を黒レベル、「００００」を白レベルとして説明しているが、逆に「１１１１」が白レベル、「００００」が黒レベルであってもよい。また、実施形態は、液晶分子の配向方向と偏光軸の設定を変更して（ノーマリーブラックモードとして）、ＤＡコンバータの出力電圧が低いときに低透過率、出力電圧が高いときに高透過率とする場合でも、同様に適用できる。
【０１０２】
＜４−４：γ補正の切替＞
上述した実施形態にあっては、画像データＤの最上位ビットＤ３に基づいて、表示すべき画像データＤがＶ−Ｔ特性の線形部分に相当するか、あるいは非線形部分に相当するかを判定し、線形部分に相当する場合にはγ補正を施すことなくＤＡ変換を行い。一方、非線形部分に相当する場合にはγ補正を施すようにした。本発明は、液晶のＶ−Ｔ特性の線形部分に相当するか、非線形部分に相当するかを画像データＤのデータ値に基づいて判定するものである。このため、判定の基準となるビットは最上位ビットＤ３に限られるものではなく、判定できるように予め定められた所定のビットに基づいて、線形部分と非線形部分の判定を行うようにしてもよい。
【０１０３】
＜５．応用例＞
次に、上述した実施形態及び変形例で説明した液晶表示装置の応用例について説明する。
【０１０４】
＜５−１：プロジェクタ＞
まず、この液晶表示装置をライトバルブとして用いたプロジェクタについて説明する。図１４は、プロジェクタの構成例を示す平面図である。
【０１０５】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１０６】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルＡＡと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１０７】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１０８】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１０９】
＜３−２：モバイル型コンピュータ＞
次に、この液晶パネルＡＡを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１５は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【０１１０】
＜３−３：携帯電話＞
さらに、この液晶パネルＡＡを、携帯電話に適用した例について説明する。図１６は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１１１】
なお、図１４〜図１６を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１２】
【発明の効果】
以上説明したように本発明よれば、画像データの所定ビットに応じて、γ補正を施すか否かを判定し、施す場合と施さない場合とでＤＡＣ容量を兼用するようにした。このため、Ｖ−Ｔ特性に線形部分と非線形部分とがある電気光学物質を用いる場合に、簡易な構成で、表示画像の階調性とコントラスト比をともに向上させることができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】 同実施形態に用いられるデータ線駆動回路２００の構成を示すブロック図である。
【図３】 同データ線駆動回路の各種信号のタイミングチャートである。
【図４】 Ｄ／ＡユニットＵＣ１とその周辺回路の構成を示すブロック図である。
【図５】 Ｄ／Ａユニットにおいて最上位ビットＤ３のデジットが“０”の場合の等価回路である。
【図６】 （Ａ）は、最上位ビットＤ３のデジットが“０”の場合における階調値とデータ線６ａの電圧値Ｖの関係を示すグラフであり、（Ｂ）は、階調値、選択されたＤＡＣ容量値の総和、およびデータ線６ａの電圧値の関係を示す表図である。
【図７】 Ｄ／Ａユニットにおいて最上位ビットＤ３のデジットが“１”の場合の等価回路である。
【図８】 （Ａ）は、最上位ビットＤ３のデジットが“１”の場合における階調値とデータ線６ａの電圧値Ｖの関係を示すグラフであり、（Ｂ）は、階調値、選択されたＤＡＣ容量値の総和、およびデータ線６ａの電圧値の関係を示す表図である。
【図９】 Ｄ／Ａユニットの総合特性を示すグラフである。
【図１０】 画像データＤｂｊの最上位ビットが“０”の場合におけるデータ線駆動回路のタイミングチャートである。
【図１１】 画像データＤｂｊの最上位ビットが“１”の場合におけるデータ線駆動回路のタイミングチャートである。
【図１２】 液晶パネルの構成を示す斜視図である。
【図１３】 図１２におけるＺ−Ｚ’線断面図である。
【図１４】 液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１５】 液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１６】 液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１７】 １本のデータ線を駆動するデータ線駆動回路とその周辺回路とを示したブロック図である。
【図１８】 ＴＮタイプの液晶のＶ−Ｔ特性の一例を示す図である。
【符号の説明】
ＡＡ……電気光学パネル
ＣＤ……ＤＡＣ容量（内部容量）
Ｄ、Ｄ０〜Ｄ３……画像データ
９ａ……画素電極
３ａ……走査線
６ａ……データ線
１００……走査線駆動回路
２００……データ線駆動回路
２４１〜２４３……γ補正用スイッチ（スイッチ手段）
２１０……Ｘシフトレジスタ
２２０……第１ラッチ部
２３０……第２ラッチ部
２４０……Ｄ／Ａコンバータ部
ＵＣ１〜ＵＣｎ……Ｄ／Ａユニット
VCGW，VCGK……白側データ線セット電圧，黒側データ線セット電圧（第１データ線電圧，第２データ線電圧）
VDAW，VDAK……白側ＤＡＣセット電圧，黒側ＤＡＣセット電圧（第１内部容量電圧、第２内部容量電圧）
Claims (10)
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルの駆動方法であって、
表示すべき画像信号のビット値に応じた重み付けがなされた複数の容量素子が、所定ビットを除く他のビット毎に設けられており、
前記複数の容量素子の各々の一端を前記データ線に接続する状態と、前記複数の容量素子のうち前記他のビットにより選択された各容量素子の一端を前記データ線に接続する状態と、を前記所定ビットに応じて切り替え、
前記データ線に接続された各容量素子の両端と前記データ線とを第１電位にした後、前記他のビットにより選択されていない各容量素子の他端は前記第１電位に保持し、前記他のビットにより選択された各容量素子の他端を前記第１電位とは異なる第２電位にすることにより、
前記データ線に前記画像信号に応じた信号を供給することを特徴とする電気光学パネルの駆動方法。 - 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルの駆動方法であって、
ビット値に応じた重み付けがなされた複数の容量素子が、所定ビットを除く他のビット毎に設けられており、
前記複数の容量素子の各々の一端を前記データ線に接続した状態で、前記複数の容量素子の各々の両端及び前記データ線を第１データ線電圧とした後、前記複数の容量素子のうち、前記他のビットのデータ値に応じて選択されていない各容量素子の他端を前記第１データ線電圧とし、前記他のビットのデータ値に応じて選択された容量素子の他端を前記第１データ線電圧とは異なる第１内部容量電圧とすることにより第１データ線信号が生成され、
前記複数の容量素子のうち、前記他のビットのデータ値に応じて選択された各容量素子の一端を前記データ線と接続した状態で、前記他のビットのデータ値に応じて選択された各容量素子の両端及び前記データ線を第２データ線電圧とした後、前記他のビットのデータ値に応じて選択された各容量素子の他端を前記第２データ線電圧とは異なる第２内部容量電圧とすることにより第２データ線信号が生成され、
前記所定のビットに応じて、前記第１データ線信号と前記第２データ線信号とのいずれかを前記データ線に供給することを特徴とする電気光学パネルの駆動方法。 - 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルの駆動方法であって、
表示すべき画像データの最上位ビットの値に基づいて、前記画像データが前記透過率特性の線形部分に相当するか、あるいは非線形部分に相当するかを判定し、
非線形部分に相当すると判定した場合には、
前記最上位ビットの除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の内部容量のうち、前記下位ビットのデータ値に応じたものを選択し、
選択された内部容量の一方の端子を前記データ線に接続し、
選択された内部容量の両方の端子と前記データ線の寄生容量に第１データ線電圧を給電し、
選択された内部容量の他方の端子に第１内部容量電圧を給電し、
線形部分に相当すると判定した場合には、
総ての内部容量の一方の端子を前記データ線に接続して、前記一方の端子および前記データ線に第２データ線電圧を給電し、
総ての内部容量のうちから、前記下位ビットのデータ値に応じたものを選択し、
選択された内部容量の他方の端子に第２内部容量電圧を給電する
ことを特徴とする電気光学パネルの駆動方法。 - 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルのデータ線駆動回路であって、
表示すべき画像データに対して線形に変換される第１データ線信号を生成する動作状態と、前記画像データに対して非線形に変換される第２データ線信号を生成する動作状態とを前記画像データの所定ビットに応じて切り替えて、前記第１データ線信号と前記第２データ線信号とのいずれかを前記データ線に供給するＤＡ変換部が前記データ線に応じて設けられていることを特徴とする電気光学パネルのデータ線駆動回路。 - 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルのデータ線駆動回路であって、
画像データの最上位ビットを除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の容量素子と、
前記複数の容量素子の各々の一端を第１電圧とする第１給電手段と、
前記各下位ビットにより選択された各容量素子の一端を第１電圧から第２電圧とする第２給電手段と、
前記各下位ビットと前記最上位ビットの論理和を算出する複数のオア回路と、
前記各オア回路によってオン・オフが制御されるとともに、前記各容量素子と前記データ線との間に設けられた各スイッチ回路とを備えることを特徴とする電気光学パネルのデータ線駆動回路。 - 前記第１給電手段は、前記第１電圧として、最上位ビットに基づき第３電圧と第４電圧のいずれかを選択する第１選択手段を有し、
前記第２給電手段は、前記第２電圧として、最上位ビットに基づき第５電圧と第６電圧のいずれかを選択する第２選択手段を有することを特徴とする請求項５に記載の電気光学パネルのデータ線駆動回路。 - 前記容量素子の一端と前記データ線とを接続するスイッチング手段を有することを特徴とする請求項５又は６に記載の電気光学パネルのデータ線駆動回路。
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルのデータ線駆動回路であって、
水平走査周期の転送パルスを順次シフトして各選択信号を順次出力するシフトレジスタと、
前記各選択信号に基づいて画像データをラッチして複数の点順次画像データを出力する第１ラッチ部と、
前記各点順次画像データを水平走査周期でラッチして複数の線順次画像データを出力する第２ラッチ部と、
前記線順次画像データをＤＡ変換するＤＡ変換部とを備え、
前記ＤＡ変換部は、
前記線順次画像データの最上位ビットを除く各下位ビット毎に設けられ、ビット値に応じた重み付けがなされた複数の容量素子と、
前記複数の容量素子の各々の一端を第１電圧とする第１給電手段と、
前記各下位ビットにより選択された各容量素子の一端を第１電圧から第２電圧とする第２給電手段と、
前記各下位ビットと前記最上位ビットの論理和を算出する複数のオア回路と、
前記各オア回路によってオン・オフが制御されるとともに、前記各容量素子と前記データ線との間に設けられた各スイッチ回路と、
を備えることを特徴とする電気光学パネルのデータ線駆動回路。 - 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子と画素電極とを有する電気光学パネルと、
請求項４乃至８のいずれか１項に記載のデータ線駆動回路と、
前記走査線を選択する走査線信号を順次生成して、各走査線に出力する走査線駆動回路と
を備えることを特徴とする電気光学装置。 - 請求項９に記載の電気光学装置を表示部として用いることを特徴とする電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000115208A JP3767315B2 (ja) | 2000-04-17 | 2000-04-17 | 電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器 |
| TW090107926A TW493157B (en) | 2000-04-17 | 2001-04-03 | Method for driving electro-optical panel, data line driving circuit thereof, electro-optical apparatus, and electronic equipment |
| US09/828,832 US6674422B2 (en) | 2000-04-17 | 2001-04-10 | Method for driving electro-optical panel, data line driving circuit thereof, electro-optical apparatus, and electronic equipment |
| CNB011196319A CN1162830C (zh) | 2000-04-17 | 2001-04-16 | 电子光学面板的驱动方法及数据线驱动电路、电子光学装置和电子设备 |
| KR10-2001-0020189A KR100429944B1 (ko) | 2000-04-17 | 2001-04-16 | 전기 광학 패널의 구동방법, 그 데이터선 구동 회로, 전기광학 장치 및 전자기기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000115208A JP3767315B2 (ja) | 2000-04-17 | 2000-04-17 | 電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001296840A JP2001296840A (ja) | 2001-10-26 |
| JP3767315B2 true JP3767315B2 (ja) | 2006-04-19 |
Family
ID=18626899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000115208A Expired - Fee Related JP3767315B2 (ja) | 2000-04-17 | 2000-04-17 | 電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6674422B2 (ja) |
| JP (1) | JP3767315B2 (ja) |
| KR (1) | KR100429944B1 (ja) |
| CN (1) | CN1162830C (ja) |
| TW (1) | TW493157B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054462B2 (en) * | 1995-05-08 | 2006-05-30 | Digimarc Corporation | Inferring object status based on detected watermark data |
| JP3744819B2 (ja) * | 2001-05-24 | 2006-02-15 | セイコーエプソン株式会社 | 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 |
| JP3744818B2 (ja) * | 2001-05-24 | 2006-02-15 | セイコーエプソン株式会社 | 信号駆動回路、表示装置、及び電気光学装置 |
| KR100859514B1 (ko) * | 2002-05-30 | 2008-09-22 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 장치 |
| TWI284876B (en) * | 2002-08-19 | 2007-08-01 | Toppoly Optoelectronics Corp | Device and method for driving liquid crystal display |
| JP2004317857A (ja) * | 2003-04-17 | 2004-11-11 | Nec Yamagata Ltd | 駆動回路及び表示装置 |
| US7508993B2 (en) * | 2004-03-09 | 2009-03-24 | Microsoft Corporation | System and process for automatic exposure correction in an image |
| TWI273532B (en) * | 2004-05-21 | 2007-02-11 | Au Optronics Corp | Data driving circuit and active matrix organic light emitting diode display |
| JP2006123493A (ja) * | 2004-09-30 | 2006-05-18 | Seiko Epson Corp | ラインヘッド及び画像形成装置 |
| KR100739318B1 (ko) * | 2004-11-22 | 2007-07-12 | 삼성에스디아이 주식회사 | 화소회로 및 발광 표시장치 |
| KR100810421B1 (ko) * | 2006-06-22 | 2008-03-04 | 한양대학교 산학협력단 | 데이터 드라이버 및 이의 구동방법 |
| KR20080107855A (ko) | 2007-06-08 | 2008-12-11 | 삼성전자주식회사 | 표시 장치 및 이의 구동 방법 |
| KR101994350B1 (ko) * | 2012-12-28 | 2019-07-01 | 삼성디스플레이 주식회사 | 멀티-타임 프로그래머블 동작의 오류 검출 방법 및 이를 채용한 유기 발광 표시 장치 |
| JP7047276B2 (ja) * | 2017-07-31 | 2022-04-05 | セイコーエプソン株式会社 | 表示ドライバー、表示コントローラー、電気光学装置及び電子機器 |
| CN111862880B (zh) * | 2019-04-15 | 2021-11-16 | 西安诺瓦星云科技股份有限公司 | 多颜色伽玛校正表获取方法和显示控制方法、装置及*** |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469281A (en) * | 1992-08-24 | 1995-11-21 | Canon Kabushiki Kaisha | Driving method for liquid crystal device which is not affected by a threshold characteristic change |
| JPH0772832A (ja) | 1993-06-30 | 1995-03-17 | Fujitsu Ltd | γ補正回路，液晶駆動装置，画像表示方法及び液晶表示装置 |
| JP3748904B2 (ja) | 1994-07-08 | 2006-02-22 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP3893622B2 (ja) * | 1996-02-28 | 2007-03-14 | セイコーエプソン株式会社 | 表示素子駆動装置、表示装置、情報処理装置及び表示素子駆動方法 |
| KR100209643B1 (ko) * | 1996-05-02 | 1999-07-15 | 구자홍 | 액정표시소자 구동회로 |
| JP3294114B2 (ja) | 1996-08-29 | 2002-06-24 | シャープ株式会社 | データ信号出力回路および画像表示装置 |
| JP3325780B2 (ja) | 1996-08-30 | 2002-09-17 | シャープ株式会社 | シフトレジスタ回路および画像表示装置 |
| US6160532A (en) * | 1997-03-12 | 2000-12-12 | Seiko Epson Corporation | Digital gamma correction circuit, gamma correction method, and a liquid crystal display apparatus and electronic device using said digital gamma correction circuit and gamma correction method |
| JPH11281959A (ja) * | 1998-03-30 | 1999-10-15 | Advanced Display Inc | 液晶表示装置およびその駆動回路の設定方法 |
| JPH11296149A (ja) * | 1998-04-15 | 1999-10-29 | Seiko Epson Corp | デジタルガンマ補正方法及びそれを用いた液晶装置 |
-
2000
- 2000-04-17 JP JP2000115208A patent/JP3767315B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-03 TW TW090107926A patent/TW493157B/zh not_active IP Right Cessation
- 2001-04-10 US US09/828,832 patent/US6674422B2/en not_active Expired - Fee Related
- 2001-04-16 CN CNB011196319A patent/CN1162830C/zh not_active Expired - Fee Related
- 2001-04-16 KR KR10-2001-0020189A patent/KR100429944B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1321962A (zh) | 2001-11-14 |
| US6674422B2 (en) | 2004-01-06 |
| KR20020003497A (ko) | 2002-01-12 |
| US20020024510A1 (en) | 2002-02-28 |
| CN1162830C (zh) | 2004-08-18 |
| JP2001296840A (ja) | 2001-10-26 |
| TW493157B (en) | 2002-07-01 |
| KR100429944B1 (ko) | 2004-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778163B2 (en) | Liquid crystal display device, driving circuit, driving method, and electronic apparatus | |
| JP3835113B2 (ja) | 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器 | |
| JP4196999B2 (ja) | 液晶表示装置の駆動回路、液晶表示装置、液晶表示装置の駆動方法、および電子機器 | |
| JP3832240B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3767315B2 (ja) | 電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器 | |
| JP4013550B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3659103B2 (ja) | 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器 | |
| KR20010053535A (ko) | 전기 광학 장치의 구동 방법, 구동 회로 및 전기 광학장치 및 전자 기기 | |
| JP3724301B2 (ja) | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 | |
| JP2001100707A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3818050B2 (ja) | 電気光学装置の駆動回路及び駆動方法 | |
| JP3882443B2 (ja) | 電気光学パネル、その駆動方法、走査線駆動回路及びデータ線駆動回路、電気光学装置、並びに電子機器 | |
| JP3997727B2 (ja) | 電気光学パネルおよび電子機器 | |
| JP3659079B2 (ja) | 電気光学パネルの駆動回路、電気光学パネル及び電子機器 | |
| JP3775137B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP2002162944A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3677969B2 (ja) | 液晶表示パネルの駆動装置、液晶表示装置及び電子機器 | |
| JP3837998B2 (ja) | レベル変換回路、データ線駆動回路、電気光学装置および電子機器 | |
| JP2000356975A (ja) | 駆動回路、電気光学装置、および電子機器 | |
| JP4386608B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP4111212B2 (ja) | 駆動回路、電気光学装置、および電子機器 | |
| JP4017000B2 (ja) | 電気光学装置、および電子機器 | |
| JP2004279567A (ja) | 電気光学装置の駆動方法及び駆動回路、電気光学装置並びに電子機器 | |
| JP2002287684A (ja) | 電気光学装置の駆動方法、電気光学装置、電気光学装置の駆動回路および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |