JP2002299623A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JP2002299623A JP2002299623A JP2001100147A JP2001100147A JP2002299623A JP 2002299623 A JP2002299623 A JP 2002299623A JP 2001100147 A JP2001100147 A JP 2001100147A JP 2001100147 A JP2001100147 A JP 2001100147A JP 2002299623 A JP2002299623 A JP 2002299623A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- emitter layer
- type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 第２導電型エミッタ層及び第１導電型バッフ
ァ層の不純物ドーピング量のバラツキが生じても、安定
した通電損失が得られる高耐圧半導体装置を提供する。 【解決手段】 ｎ型バッファ層４のドーピング量Ｃｅと
ｐ＋型エミッタ層５のドーピング量Ｃｂとしたとき、不
純物ドーピング量の比Ｃｅ／Ｃｂを２．５以上、且つ
８．２以下とする。
ァ層の不純物ドーピング量のバラツキが生じても、安定
した通電損失が得られる高耐圧半導体装置を提供する。 【解決手段】 ｎ型バッファ層４のドーピング量Ｃｅと
ｐ＋型エミッタ層５のドーピング量Ｃｂとしたとき、不
純物ドーピング量の比Ｃｅ／Ｃｂを２．５以上、且つ
８．２以下とする。
Description
【０００１】
【発明の属する技術分野】本発明は、高耐圧半導体装
置、特に絶縁ゲートバイポーラトランジスタに関する。
置、特に絶縁ゲートバイポーラトランジスタに関する。
【０００２】
【従来の技術】近年、新幹線、電車等の鉄道車両におい
て、高耐圧半導体スイッチングデバイスとしてゲートタ
ーンオフサイリスタ（ＧＴＯ）や絶縁ゲートバイポーラ
トランジスタ（ＩＧＢＴ）が用いられている。
て、高耐圧半導体スイッチングデバイスとしてゲートタ
ーンオフサイリスタ（ＧＴＯ）や絶縁ゲートバイポーラ
トランジスタ（ＩＧＢＴ）が用いられている。
【０００３】一般に、この種のＩＧＢＴは、図１に示す
ような構造になっている。図１は、ＩＧＢＴの要部構造
を示す断面図である。即ち、ｎ−型ベース層１の表面に
形成されたｐ型ベース層２内には、ｎ＋型エミッタ層３
が形成され、前記ｎ−型ベース層１、前記ｐ型ベース層
２及び前記ｎ＋型エミッタ層３の表面上には、ゲート絶
縁膜７を介してゲート電極６が形成され、前記ｎ＋型エ
ミッタ層３及びｐ型ベース層２には、絶縁保護膜８のコ
ンタクト孔８ａを介して両層に接するようにエミッタ電
極９がオーミック接触されている。
ような構造になっている。図１は、ＩＧＢＴの要部構造
を示す断面図である。即ち、ｎ−型ベース層１の表面に
形成されたｐ型ベース層２内には、ｎ＋型エミッタ層３
が形成され、前記ｎ−型ベース層１、前記ｐ型ベース層
２及び前記ｎ＋型エミッタ層３の表面上には、ゲート絶
縁膜７を介してゲート電極６が形成され、前記ｎ＋型エ
ミッタ層３及びｐ型ベース層２には、絶縁保護膜８のコ
ンタクト孔８ａを介して両層に接するようにエミッタ電
極９がオーミック接触されている。
【０００４】一方、前記ｎ−型ベース層１の第２主面表
面には，ｎ型バッファ層４を介してｐ＋型エミッタ層５
が形成され、前記ｐ＋型エミッタ層５の表面には、コレ
クタ電極１０がオーミック接触されている。
面には，ｎ型バッファ層４を介してｐ＋型エミッタ層５
が形成され、前記ｐ＋型エミッタ層５の表面には、コレ
クタ電極１０がオーミック接触されている。
【０００５】ところで，ＩＧＢＴにおいては、通電損失
とスイッチング損失とはトレードオフの関係にある。
とスイッチング損失とはトレードオフの関係にある。
【０００６】従来、このトレードオフを改善するために
は、素子のオン状態において、前記ｎ−型ベース層１中
に蓄積される過剰キャリア濃度のプロファイルを前記エ
ミッタ層側が高く，前記コレクタ層側が低くなるように
すれば良いことが知られている(例えば，"Experimental
study on plasma engineering in 6500V IGBTs", T.Wi
kstrom, et al., Proc. ISPSD 2000, pp. 37-40)。
は、素子のオン状態において、前記ｎ−型ベース層１中
に蓄積される過剰キャリア濃度のプロファイルを前記エ
ミッタ層側が高く，前記コレクタ層側が低くなるように
すれば良いことが知られている(例えば，"Experimental
study on plasma engineering in 6500V IGBTs", T.Wi
kstrom, et al., Proc. ISPSD 2000, pp. 37-40)。
【０００７】そして、このようなキャリア・プロファイ
ルを達成するためには、前記ｐ＋型エミッタ層５の不純
物ドーピング量を低く設定すれば良いことが知られてい
る。これによって，前記ｐ＋型エミッタ層５から前記ｎ
−型ベース層１中に注入される正孔量を抑えることがで
き，結果的に前記ｎ−型ベース層１中のコレクタ層側の
過剰キャリア濃度を下げることができる。
ルを達成するためには、前記ｐ＋型エミッタ層５の不純
物ドーピング量を低く設定すれば良いことが知られてい
る。これによって，前記ｐ＋型エミッタ層５から前記ｎ
−型ベース層１中に注入される正孔量を抑えることがで
き，結果的に前記ｎ−型ベース層１中のコレクタ層側の
過剰キャリア濃度を下げることができる。
【０００８】
【発明が解決しようとする課題】しかし、発明者らの研
究によれば、前記ｐ＋型エミッタ層５の不純物ドーピン
グ量を低く設定すると、前記ｐ＋型エミッタ層５及び前
記ｎ型バッファ層４の不純物ドーピング量が、拡散等の
製造プロセス条件によりバラツキが生じた場合、僅かの
バラツキでも通電時の通電損失が大きくバラツクことが
明らかになった。
究によれば、前記ｐ＋型エミッタ層５の不純物ドーピン
グ量を低く設定すると、前記ｐ＋型エミッタ層５及び前
記ｎ型バッファ層４の不純物ドーピング量が、拡散等の
製造プロセス条件によりバラツキが生じた場合、僅かの
バラツキでも通電時の通電損失が大きくバラツクことが
明らかになった。
【０００９】本発明の目的は、上記課題に鑑みなされた
もので，エミッタ層及びバッファ層の不純物ドーピング
量のバラツキが生じても、安定した通電損失が得られる
高耐圧半導体装置を提供することにある。
もので，エミッタ層及びバッファ層の不純物ドーピング
量のバラツキが生じても、安定した通電損失が得られる
高耐圧半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、発明者らは、バッファ層を形成するための不純物の
注入濃度を一定にし、且つエミッタ層形成のための不純
物の注入濃度を変え、エミッタ層及びバッファ層の不純
物ドーピング濃度と通電損失との関係について、鋭意研
究および実験を重ねた結果、エミッタ層の不純物ドーピ
ング量をＣｅ、バッファ層の不純物ドーピング量をＣｂ
とした時、不純物ドーピング量比Ｃｅ／Ｃｂを２．５以
上にすることにより、エミッタ層及びバッファ層の不純
物ドーピング量にバラツキが生じても、安定した通電損
失が得られることを見出し、本発明の高耐圧半導体装置
を発明するに至った。
に、発明者らは、バッファ層を形成するための不純物の
注入濃度を一定にし、且つエミッタ層形成のための不純
物の注入濃度を変え、エミッタ層及びバッファ層の不純
物ドーピング濃度と通電損失との関係について、鋭意研
究および実験を重ねた結果、エミッタ層の不純物ドーピ
ング量をＣｅ、バッファ層の不純物ドーピング量をＣｂ
とした時、不純物ドーピング量比Ｃｅ／Ｃｂを２．５以
上にすることにより、エミッタ層及びバッファ層の不純
物ドーピング量にバラツキが生じても、安定した通電損
失が得られることを見出し、本発明の高耐圧半導体装置
を発明するに至った。
【００１１】まず、上記目的を達成するために，本発明
（請求項１）に係る高耐圧半導体装置は，対向する第１
主面及び第２主面を有する第1導電型ベース層と、前記
第１導電型ベース層の第1主表面にオーミック接触され
た第１の主電極と、前記第１導電型ベース層の第２主表
面に形成された第1導電型バッファ層と、前記第１導電
型バッファ層の表面に形成された第２導電型エミッタ層
と、前記第２導電型エミッタ層にオーミック接触された
第２主電極とを有し、前記第２導電型エミッタ層の不純
物注入量が５×１０12〜1×１０14cm-2である高耐圧半
導体装置において、前記第２導電型エミッタ層の不純物
ドーピング量をＣｅ、前記第1導電型バッファ層の不純
物ドーピング量をＣｂとしたとき、不純物ドーピング量
の比Ｃｅ／Ｃｂが２．５以上であることを特徴としてい
る。
（請求項１）に係る高耐圧半導体装置は，対向する第１
主面及び第２主面を有する第1導電型ベース層と、前記
第１導電型ベース層の第1主表面にオーミック接触され
た第１の主電極と、前記第１導電型ベース層の第２主表
面に形成された第1導電型バッファ層と、前記第１導電
型バッファ層の表面に形成された第２導電型エミッタ層
と、前記第２導電型エミッタ層にオーミック接触された
第２主電極とを有し、前記第２導電型エミッタ層の不純
物注入量が５×１０12〜1×１０14cm-2である高耐圧半
導体装置において、前記第２導電型エミッタ層の不純物
ドーピング量をＣｅ、前記第1導電型バッファ層の不純
物ドーピング量をＣｂとしたとき、不純物ドーピング量
の比Ｃｅ／Ｃｂが２．５以上であることを特徴としてい
る。
【００１２】また、本発明（請求項２）に係る高耐圧半
導体装置は，対向する第１主面及び第２主面を有する第
1導電型ベース層と、前記第１導電型ベース層の第1主表
面に形成された第２導電型ベース層と、前記第２導電型
ベース層の表面に形成された第１導電型エミッタ層と、
前記第２導電型ベース層及び前記第１導電型エミッタ層
にオーミック接触された第１の主電極と、前記第１導電
型ベース層、前記第２導電型ベース層及び前記第1導電
型エミッタ層上にゲート絶縁膜を介して形成されたゲー
ト電極と、前記第１導電型ベース層の第２主表面に形成
された第1導電型バッファ層と、前記第１導電型バッフ
ァ層の表面に形成された第２導電型エミッタ層と、前記
第２導電型エミッタ層にオーミック接触された第２の主
電極とを有し、前記第２導電型エミッタ層の不純物ドー
ピング量が５×１０12〜1×１０1 4cm-2である高耐圧半
導体装置において、前記第２導電型エミッタ層の不純物
ドーピング量をＣｅ、前記第1導電型バッファ層の不純
物ドーピング量をＣｂとしたとき、不純物ドーピング量
の比Ｃｅ／Ｃｂが２．５以上であることを特徴とする高
耐圧半導体装置。
導体装置は，対向する第１主面及び第２主面を有する第
1導電型ベース層と、前記第１導電型ベース層の第1主表
面に形成された第２導電型ベース層と、前記第２導電型
ベース層の表面に形成された第１導電型エミッタ層と、
前記第２導電型ベース層及び前記第１導電型エミッタ層
にオーミック接触された第１の主電極と、前記第１導電
型ベース層、前記第２導電型ベース層及び前記第1導電
型エミッタ層上にゲート絶縁膜を介して形成されたゲー
ト電極と、前記第１導電型ベース層の第２主表面に形成
された第1導電型バッファ層と、前記第１導電型バッフ
ァ層の表面に形成された第２導電型エミッタ層と、前記
第２導電型エミッタ層にオーミック接触された第２の主
電極とを有し、前記第２導電型エミッタ層の不純物ドー
ピング量が５×１０12〜1×１０1 4cm-2である高耐圧半
導体装置において、前記第２導電型エミッタ層の不純物
ドーピング量をＣｅ、前記第1導電型バッファ層の不純
物ドーピング量をＣｂとしたとき、不純物ドーピング量
の比Ｃｅ／Ｃｂが２．５以上であることを特徴とする高
耐圧半導体装置。
【００１３】上述の構成によれば、第２導電型エミッタ
層及び第１導電型バッファ層の不純物ドーピング量にバ
ラツキが生じても、安定した通電損失が得られる。
層及び第１導電型バッファ層の不純物ドーピング量にバ
ラツキが生じても、安定した通電損失が得られる。
【００１４】また、上述の第１及び第２の発明に係わる
高耐圧半導体装置において、具体的には、以下のような
構成にすることが好ましい。
高耐圧半導体装置において、具体的には、以下のような
構成にすることが好ましい。
【００１５】（１）前記第２導電型エミッタ層は、半導
体装置周辺部において欠損部を有し、前記欠損部を介し
て前記第１導電型バッファ層が前記第２の主電極に電気
的に接続されていること。これにより、前記第１導電型
バッファ層の電位が固定され、阻止状態のリーク電流を
低減できる。
体装置周辺部において欠損部を有し、前記欠損部を介し
て前記第１導電型バッファ層が前記第２の主電極に電気
的に接続されていること。これにより、前記第１導電型
バッファ層の電位が固定され、阻止状態のリーク電流を
低減できる。
【００１６】（２）前記第２導電型エミッタ層は、前記
第２の主電極側の表面において不純物濃度が３×１０17
ｃｍ-3以上を有すること。特に１×１０18ｃｍ-3以上に
することが好ましい。これにより、第２導電型エミッタ
層と第２の主電極とのコンタクト抵抗がより低減される
ため、通電損失が、更に改善できる。
第２の主電極側の表面において不純物濃度が３×１０17
ｃｍ-3以上を有すること。特に１×１０18ｃｍ-3以上に
することが好ましい。これにより、第２導電型エミッタ
層と第２の主電極とのコンタクト抵抗がより低減される
ため、通電損失が、更に改善できる。
【００１７】（３）前記第２の主電極は、アルミニウム
を主体とした金属であること。また、前記アルミニウム
を主体とした金属は、シリコンを０．５％〜３．０％含
有していること。これにより、第２導電型がＰ型の場
合、アルミニウムがシリコン中で第２導電型エミッタ層
と同型の不純物となるため、第２導電型エミッタ層と第
２の主電極とのコンタクト抵抗が、より低減できため通
電時の通電損失が、更に改善できる。この場合、前記第
２導電型エミッタ層に前記第２の主電極をオーミック接
触させるための工程において、アルミニウムのスパイク
が防止できる。
を主体とした金属であること。また、前記アルミニウム
を主体とした金属は、シリコンを０．５％〜３．０％含
有していること。これにより、第２導電型がＰ型の場
合、アルミニウムがシリコン中で第２導電型エミッタ層
と同型の不純物となるため、第２導電型エミッタ層と第
２の主電極とのコンタクト抵抗が、より低減できため通
電時の通電損失が、更に改善できる。この場合、前記第
２導電型エミッタ層に前記第２の主電極をオーミック接
触させるための工程において、アルミニウムのスパイク
が防止できる。
【００１８】また、第２導電型がｎ型の場合、前記第２
の主電極をリチウムとすることにより、リチウムがシリ
コン中で第２導電型エミッタ層と同型の不純物となるた
め、第２導電型エミッタ層と第２の主電極とのコンタク
ト抵抗を低減し、通電損失が更に改善できる。
の主電極をリチウムとすることにより、リチウムがシリ
コン中で第２導電型エミッタ層と同型の不純物となるた
め、第２導電型エミッタ層と第２の主電極とのコンタク
ト抵抗を低減し、通電損失が更に改善できる。
【００１９】（４）前記第２の主電極と第２導電型エミ
ッタ層及び前記第１導電型バッファ層で形成されるｐｎ
接合との距離は、５００ｎｍ以上、且つ３．０μｍ以下
の深さに形成されていること。これにより、前記第２導
電型エミッタ層と前記第２の主電極とのコンタクト抵抗
を低減できると共に、上述のアルミニウムスパイクによ
る前記第２の主電極と前記第１導電型バッファ層との電
気的短絡を防止できる。
ッタ層及び前記第１導電型バッファ層で形成されるｐｎ
接合との距離は、５００ｎｍ以上、且つ３．０μｍ以下
の深さに形成されていること。これにより、前記第２導
電型エミッタ層と前記第２の主電極とのコンタクト抵抗
を低減できると共に、上述のアルミニウムスパイクによ
る前記第２の主電極と前記第１導電型バッファ層との電
気的短絡を防止できる。
【００２０】（５）更には、第２導電型エミッタ層の不
純物ドーピング量は、特に、１×１０13〜１×１０14ｃ
ｍ-2以上にすることが好ましい。これにより、ターンオ
フ損失を大きくすることなく、通電損失を改善できる。
純物ドーピング量は、特に、１×１０13〜１×１０14ｃ
ｍ-2以上にすることが好ましい。これにより、ターンオ
フ損失を大きくすることなく、通電損失を改善できる。
【００２１】（６）また、前記第１導電型バッファ層
は、不純物のピーク濃度を１×１０16ｃｍ-3以下、更に
は、５×１０15ｃｍ-3以下にすることが望ましい。この
とき、深さを４０μｍ以上、特に５０μｍ以上にするこ
とが望ましい。これにより、ターンオフ時に前記第２導
電型エミッタ層からのキャリアの注入を適切に保つこと
ができ、電流集中を防いで素子の電流遮断能力を向上さ
せることができる。
は、不純物のピーク濃度を１×１０16ｃｍ-3以下、更に
は、５×１０15ｃｍ-3以下にすることが望ましい。この
とき、深さを４０μｍ以上、特に５０μｍ以上にするこ
とが望ましい。これにより、ターンオフ時に前記第２導
電型エミッタ層からのキャリアの注入を適切に保つこと
ができ、電流集中を防いで素子の電流遮断能力を向上さ
せることができる。
【００２２】（７）また、前記エミッタ層内の不純物ド
ーピング量と実際に活性化されたキャリア（可動キャリ
ア）濃度の比（活性化率）は、８０％以上であることが
望ましい。これにより、第２導電型エミッタ層内の不純
物ドーピング量を正確に制御することができる。
ーピング量と実際に活性化されたキャリア（可動キャリ
ア）濃度の比（活性化率）は、８０％以上であることが
望ましい。これにより、第２導電型エミッタ層内の不純
物ドーピング量を正確に制御することができる。
【００２３】（８）また、前記第１導電型バッファ層中
に局所的に低ライフタイム層を形成することにより、タ
ーンオフ時のスイッチング損失を低減できる。
に局所的に低ライフタイム層を形成することにより、タ
ーンオフ時のスイッチング損失を低減できる。
【００２４】
【発明の実施の形態】以下，本発明の実施の形態（以
下、実施形態と称する）について、図面を参照して説明
する。なお，以下の説明において，第１導電型としてｎ
型、第２導電型としてｐ型とする。
下、実施形態と称する）について、図面を参照して説明
する。なお，以下の説明において，第１導電型としてｎ
型、第２導電型としてｐ型とする。
【００２５】（第１の実施形態）まず、本発明の第１の
実施形態に係わるＩＧＢＴについて説明するが、ＩＧＢ
Ｔの構造については、図１に示す通常のＩＧＢＴと同様
の構造であるので、図１を参照して説明する。
実施形態に係わるＩＧＢＴについて説明するが、ＩＧＢ
Ｔの構造については、図１に示す通常のＩＧＢＴと同様
の構造であるので、図１を参照して説明する。
【００２６】即ち、本実施形態のＩＧＢＴは、対向する
第１主面及び第２主面を有するｎ−型ベース層１の該第
１主表面にｐ型ベース層２が選択的に拡散形成されてい
る。前記ｐ型ベース層２の表面には、ｎ＋型エミッタ層
３が選択的に拡散形成されている。
第１主面及び第２主面を有するｎ−型ベース層１の該第
１主表面にｐ型ベース層２が選択的に拡散形成されてい
る。前記ｐ型ベース層２の表面には、ｎ＋型エミッタ層
３が選択的に拡散形成されている。
【００２７】また、前記ｎ−型ベース層１、前記ｐ型ベ
ース層２及び前記ｎ＋型エミッタ層３表面上には、ゲー
ト絶縁膜７を介して制御電極であるゲート電極６が形成
されている。前記ｎ＋型エミッタ層３及びｐ型ベース層
２には、絶縁保護膜８のコンタクト孔８ａを介して前記
両層の表面に接するように第１の主電極であるエミッタ
電極９がオーミック接触されている。
ース層２及び前記ｎ＋型エミッタ層３表面上には、ゲー
ト絶縁膜７を介して制御電極であるゲート電極６が形成
されている。前記ｎ＋型エミッタ層３及びｐ型ベース層
２には、絶縁保護膜８のコンタクト孔８ａを介して前記
両層の表面に接するように第１の主電極であるエミッタ
電極９がオーミック接触されている。
【００２８】一方、前記ｎ−型ベース層１の前記ｐ型ベ
ース層２と反対側の第２の主表面には，ｎ型バッファ層
４を介してｐ＋型エミッタ層５が形成されている。前記
ｐ＋型エミッタ層５の表面には、第２の主電極であるコ
レクタ電極１０がオーミック接触されている。
ース層２と反対側の第２の主表面には，ｎ型バッファ層
４を介してｐ＋型エミッタ層５が形成されている。前記
ｐ＋型エミッタ層５の表面には、第２の主電極であるコ
レクタ電極１０がオーミック接触されている。
【００２９】そして、本実施形態では、上述の構造のＩ
ＧＢＴにおいて、以下のように構成にしたことを特徴と
している。
ＧＢＴにおいて、以下のように構成にしたことを特徴と
している。
【００３０】図２は、本実施形態に係わるＩＧＢＴのコ
レクタ表面からの深さ方向における不純物濃度を示す不
純物プロファイルである。
レクタ表面からの深さ方向における不純物濃度を示す不
純物プロファイルである。
【００３１】本実施形態では、前記ｎ型バッファ層４及
び前記ｐ＋型エミッタ層５は、前記ｎ−型ベース層１の
第２主面より、例えば、リンおよびホウ素をイオン注入
し、熱拡散することにより、図２に示すような不純物プ
ロファイルに形成される。
び前記ｐ＋型エミッタ層５は、前記ｎ−型ベース層１の
第２主面より、例えば、リンおよびホウ素をイオン注入
し、熱拡散することにより、図２に示すような不純物プ
ロファイルに形成される。
【００３２】前記ｐ型エミッタ層５におけるホウ素のド
ーピング量は、前記ｐ＋型エミッタ層５からの正孔の注
入量を抑制するために、５×１０12〜1×１０14cm-2に
する必要がある。例えば、前記ｐ型エミッタ層５の不純
物ドーピング量が、５×１０ 12cm-2より低すぎると、前
記ｐ型エミッタ層５から前記ｎ−型ベース層１に注入さ
れる正孔が少なくなり、前記ｎ−型ベース層１に蓄積さ
れるキャリア量が少なくなるため、前記ｎ−型ベース層
１の抵抗が大きくなり、通電損失が大きくなる。
ーピング量は、前記ｐ＋型エミッタ層５からの正孔の注
入量を抑制するために、５×１０12〜1×１０14cm-2に
する必要がある。例えば、前記ｐ型エミッタ層５の不純
物ドーピング量が、５×１０ 12cm-2より低すぎると、前
記ｐ型エミッタ層５から前記ｎ−型ベース層１に注入さ
れる正孔が少なくなり、前記ｎ−型ベース層１に蓄積さ
れるキャリア量が少なくなるため、前記ｎ−型ベース層
１の抵抗が大きくなり、通電損失が大きくなる。
【００３３】逆に、前記ｐ型エミッタ層５の不純物ドー
ピング量が、1×１０14cm-2以上になると、前記ｎ−型
ベース層１中に蓄積されるキャリア量が多くなるため、
ターンオフ損失が通常許容される水準よりも大きくな
る。
ピング量が、1×１０14cm-2以上になると、前記ｎ−型
ベース層１中に蓄積されるキャリア量が多くなるため、
ターンオフ損失が通常許容される水準よりも大きくな
る。
【００３４】従って、前記ｐ型エミッタ層５の不純物ド
ーピング量は、上記数値の範囲であることが望ましく、
特に、１×１０13〜１×１０14ｃｍ-2であることが好ま
しい。
ーピング量は、上記数値の範囲であることが望ましく、
特に、１×１０13〜１×１０14ｃｍ-2であることが好ま
しい。
【００３５】ここでは、前記ドーピング量は、不純物を
注入して拡散させた後のシリコン基板中に残存している
不純物の量を意味する。
注入して拡散させた後のシリコン基板中に残存している
不純物の量を意味する。
【００３６】また、前記ｐ型エミッタ層５の前記コレク
タ電極１０側の表面の不純物濃度（以下、表面濃度と称
する）は、前記コレクタ電極１０と前記ｐ型エミッタ層
５とのコンタクト抵抗を低減し、且つ通電損失を更に改
善するためには、３×１０17ｃｍ-3以上であることが望
ましく、特に、１×１０18ｃｍ-3以上であることが好ま
しい。
タ電極１０側の表面の不純物濃度（以下、表面濃度と称
する）は、前記コレクタ電極１０と前記ｐ型エミッタ層
５とのコンタクト抵抗を低減し、且つ通電損失を更に改
善するためには、３×１０17ｃｍ-3以上であることが望
ましく、特に、１×１０18ｃｍ-3以上であることが好ま
しい。
【００３７】そして、前記ｐ型エミッタ層５内のキャリ
ア濃度（不純物ドーピング量×活性化率）が素子の導通
損失を決めており、素子の導通損失を制御するために
は、前記ｐ型エミッタ層５の不純物ドーピング量を正確
に制御する必要がある。前記活性化率が低くなると、キ
ャリア濃度のバラツキが大きくなるので、前記ｐ型エミ
ッタ層５内の不純物ドーピング量と可動キャリア濃度の
比（活性化率）は、８０％以上と高くすることが望まし
い。
ア濃度（不純物ドーピング量×活性化率）が素子の導通
損失を決めており、素子の導通損失を制御するために
は、前記ｐ型エミッタ層５の不純物ドーピング量を正確
に制御する必要がある。前記活性化率が低くなると、キ
ャリア濃度のバラツキが大きくなるので、前記ｐ型エミ
ッタ層５内の不純物ドーピング量と可動キャリア濃度の
比（活性化率）は、８０％以上と高くすることが望まし
い。
【００３８】このように、活性化率８０％以上にするに
は、イオン注入によるホウ素イオンの導入後、９００℃
以上の温度でアニールすることによって得られる。
は、イオン注入によるホウ素イオンの導入後、９００℃
以上の温度でアニールすることによって得られる。
【００３９】ここでは、前記可動キャリアは、ホウ素等
の不純物を注入後、アニール等の熱処理により実際に活
性化されたキャリアを意味する。
の不純物を注入後、アニール等の熱処理により実際に活
性化されたキャリアを意味する。
【００４０】また、前記コレクタ電極１０は、アルミニ
ウム（Ａｌ）で形成することが好ましい。アルミニウム
は、シリコン（Ｓｉ）中でｐ型不純物と同じドーパント
になるために、前記コレクタ電極１０と前記ｐ型エミッ
タ層５とのコンタクト抵抗を、より低減でき、通電損失
を更に改善できる。
ウム（Ａｌ）で形成することが好ましい。アルミニウム
は、シリコン（Ｓｉ）中でｐ型不純物と同じドーパント
になるために、前記コレクタ電極１０と前記ｐ型エミッ
タ層５とのコンタクト抵抗を、より低減でき、通電損失
を更に改善できる。
【００４１】しかし、前記コレクタ電極１０をＡｌで形
成する場合、Ａｌを前記ｐ型エミッタ層５表面にオーミ
ック接触させるための工程において、Ａｌスパイクの発
生により前記コレクタ電極１０と前記ｎ型バッファ層４
との短絡する恐れがあるため、前記コレクタ電極１０
は、Ａｌ中に濃度０．５％〜３．０％のＳｉ含むＡｌ−
Ｓｉ合金を用いることが望ましい。この場合、前記コレ
クタ電極１０の全体がＡｌ−Ｓｉ合金である必要はな
く、またＡｌ−Ｓｉ合金の厚さは、５０ｎｍ以上あれば
よい。
成する場合、Ａｌを前記ｐ型エミッタ層５表面にオーミ
ック接触させるための工程において、Ａｌスパイクの発
生により前記コレクタ電極１０と前記ｎ型バッファ層４
との短絡する恐れがあるため、前記コレクタ電極１０
は、Ａｌ中に濃度０．５％〜３．０％のＳｉ含むＡｌ−
Ｓｉ合金を用いることが望ましい。この場合、前記コレ
クタ電極１０の全体がＡｌ−Ｓｉ合金である必要はな
く、またＡｌ−Ｓｉ合金の厚さは、５０ｎｍ以上あれば
よい。
【００４２】また、前記コレクタ電極１０と前記ｐ型エ
ミッタ層５及び前記ｎ型バッファ層４で形成されるｐｎ
接合との距離は、上述のように前記ｐ型エミッタ層５の
表面濃度を３×１０17ｃｍ-3以上に保つためには、３μ
ｍ以下の深さに形成すればよいが、上述のＡｌスパイク
による前記コレクタ電極１０と前記ｎ型バッファ層４と
の短絡を防ぐためには、５００ｎｍ以上の深さにするこ
とが好ましい。
ミッタ層５及び前記ｎ型バッファ層４で形成されるｐｎ
接合との距離は、上述のように前記ｐ型エミッタ層５の
表面濃度を３×１０17ｃｍ-3以上に保つためには、３μ
ｍ以下の深さに形成すればよいが、上述のＡｌスパイク
による前記コレクタ電極１０と前記ｎ型バッファ層４と
の短絡を防ぐためには、５００ｎｍ以上の深さにするこ
とが好ましい。
【００４３】また、前記ｎ型バッファ層４は、前記ｐ型
エミッタ層５からの正孔の注入を適切に保つために、不
純物のピーク濃度が１×１０16ｃｍ-3以下であることが
望ましい。更に、５×１０15ｃｍ-3以下にすれば、ター
ンオフ時に前記ｐ型エミッタ層５からの正孔の注入を適
切に保つことができ、電流集中を防いで素子の電流遮断
能力を向上させることができる。このとき、前記ｎ型バ
ッファ層４の深さは、４０μｍ以上であることが望まし
く、特に、５０μｍ以上の深さにすることが好ましい。
エミッタ層５からの正孔の注入を適切に保つために、不
純物のピーク濃度が１×１０16ｃｍ-3以下であることが
望ましい。更に、５×１０15ｃｍ-3以下にすれば、ター
ンオフ時に前記ｐ型エミッタ層５からの正孔の注入を適
切に保つことができ、電流集中を防いで素子の電流遮断
能力を向上させることができる。このとき、前記ｎ型バ
ッファ層４の深さは、４０μｍ以上であることが望まし
く、特に、５０μｍ以上の深さにすることが好ましい。
【００４４】図３は、ｐ型エミッタ層の不純物ドーピン
グ量と通電損失のバラツキとの関係を示す図である。こ
こでは、リンの注入濃度を１．７×１０13cm-2とし、ホ
ウ素の注入濃度を、各々、３．０×１０13cm-2及び５．
０×１０13cm-2とし、順次、拡散することにより、ｎ型
バッファ層４及びｐ＋型エミッタ層５を形成した。この
とき、前記ｎ型バッファ層４中の不純物ドーピング量
は、１．１×１０13cm-2程度で、前記ｐ＋型エミッタ層
５中の不純物ドーピング量は、各々、２．７×１０13cm
-2及び４．５×１０13cm-2となる。なお、ここで言う注
入濃度とは、実際にイオン注入した濃度である。
グ量と通電損失のバラツキとの関係を示す図である。こ
こでは、リンの注入濃度を１．７×１０13cm-2とし、ホ
ウ素の注入濃度を、各々、３．０×１０13cm-2及び５．
０×１０13cm-2とし、順次、拡散することにより、ｎ型
バッファ層４及びｐ＋型エミッタ層５を形成した。この
とき、前記ｎ型バッファ層４中の不純物ドーピング量
は、１．１×１０13cm-2程度で、前記ｐ＋型エミッタ層
５中の不純物ドーピング量は、各々、２．７×１０13cm
-2及び４．５×１０13cm-2となる。なお、ここで言う注
入濃度とは、実際にイオン注入した濃度である。
【００４５】このときの通電損失のバラツキを図３に示
している。図３から明らかなように、ホウ素の注入濃度
が３．０×１０13cm-2の場合には、通電損失（電圧降
下）のバラツキは、２．５〜３．１の範囲と大きく、一
方、ホウ素の注入濃度が５．０×１０13cm-2の場合に
は、２．４〜２．５の範囲と極めて小さいことがわか
る。
している。図３から明らかなように、ホウ素の注入濃度
が３．０×１０13cm-2の場合には、通電損失（電圧降
下）のバラツキは、２．５〜３．１の範囲と大きく、一
方、ホウ素の注入濃度が５．０×１０13cm-2の場合に
は、２．４〜２．５の範囲と極めて小さいことがわか
る。
【００４６】即ち、前記ｎ型バッファ層４中の不純物ド
ーピング量は、１．１×１０13cm-2程度で、前記ｐ＋型
エミッタ層５中の不純物ドーピング量は、各々、２．７
×１０13cm-2及び４．５×１０13cm-2であり、前記ｐ＋
型エミッタ層５の不純物ドーピング量をＣｅ、前記ｎ型
バッファ層４の不純物ドーピング量をＣｂとし、前記ｐ
型エミッタ層５に対するｎ型バッファ層４の不純物ドー
ピング量の比Ｃｅ／Ｃｂを確認すると、上述のホウ素の
注入濃度が３．０×１０13cm-2の場合には、前記ｐ型エ
ミッタ層５に対するｎ型バッファ層４の不純物ドーピン
グ量の比Ｃｅ／Ｃｂは、約２．４５であり、一方、ホウ
素の注入濃度が５．０×１０13cm-2の場合には、前記不
純物ドーピング量の比Ｃｅ／Ｃｂは、約４．１である。
ーピング量は、１．１×１０13cm-2程度で、前記ｐ＋型
エミッタ層５中の不純物ドーピング量は、各々、２．７
×１０13cm-2及び４．５×１０13cm-2であり、前記ｐ＋
型エミッタ層５の不純物ドーピング量をＣｅ、前記ｎ型
バッファ層４の不純物ドーピング量をＣｂとし、前記ｐ
型エミッタ層５に対するｎ型バッファ層４の不純物ドー
ピング量の比Ｃｅ／Ｃｂを確認すると、上述のホウ素の
注入濃度が３．０×１０13cm-2の場合には、前記ｐ型エ
ミッタ層５に対するｎ型バッファ層４の不純物ドーピン
グ量の比Ｃｅ／Ｃｂは、約２．４５であり、一方、ホウ
素の注入濃度が５．０×１０13cm-2の場合には、前記不
純物ドーピング量の比Ｃｅ／Ｃｂは、約４．１である。
【００４７】従って、前記ｐ型エミッタ層５に対するｎ
型バッファ層４の不純物ドーピング量の比Ｃｅ／Ｃｂ
を、２．５以上にすることにより、通電損失のバラツキ
を抑えることができる。
型バッファ層４の不純物ドーピング量の比Ｃｅ／Ｃｂ
を、２．５以上にすることにより、通電損失のバラツキ
を抑えることができる。
【００４８】また、前記比Ｃｅ／Ｃｂが８．２以上にな
ると、タ−ンオフ損失が急激に増大し、通常使用可能な
範囲を超えてしまう。
ると、タ−ンオフ損失が急激に増大し、通常使用可能な
範囲を超えてしまう。
【００４９】従って、前記ｐ型エミッタ層５に対するｎ
型バッファ層４の不純物ドーピング量の比Ｃｅ／Ｃｂの
範囲は、２．５以上８．２以下であることが望ましい。
型バッファ層４の不純物ドーピング量の比Ｃｅ／Ｃｂの
範囲は、２．５以上８．２以下であることが望ましい。
【００５０】また、前記ｎ型バッファ層４中に、プロト
ンやヘリウム（Ｈｅ）等の軽イオンを照射して局所的に
低ライフタイム層を形成することのより、ターンオフ時
のスイッチング損失を低減することができる。この場
合、電流―電圧曲線のスナップバックを起こさないよう
にするためには、軽イオンの照射量は、１×１０10ｃｍ
-2〜２×１０11ｃｍ-2であることが望ましい。
ンやヘリウム（Ｈｅ）等の軽イオンを照射して局所的に
低ライフタイム層を形成することのより、ターンオフ時
のスイッチング損失を低減することができる。この場
合、電流―電圧曲線のスナップバックを起こさないよう
にするためには、軽イオンの照射量は、１×１０10ｃｍ
-2〜２×１０11ｃｍ-2であることが望ましい。
【００５１】上述のように構成された実施形態によれ
ば、前記ｐ型エミッタ層５に対するｎ型バッファ層４の
不純物ドーピング量の比Ｃｅ／Ｃｂを、２．５以上にす
ることにより、前記ｐ型エミッタ層５と前記ｎ型バッフ
ァ層４の不純物ドーピング量にバラツキが生じても安定
した通電損失が得られる。
ば、前記ｐ型エミッタ層５に対するｎ型バッファ層４の
不純物ドーピング量の比Ｃｅ／Ｃｂを、２．５以上にす
ることにより、前記ｐ型エミッタ層５と前記ｎ型バッフ
ァ層４の不純物ドーピング量にバラツキが生じても安定
した通電損失が得られる。
【００５２】また、前記ｐ型エミッタ層５における前記
コレクタ電極１０側の不純物の表面濃度を３×１０17ｃ
ｍ-3以上に形成し、更に、前記コレクタ電極１０をアル
ミニウム（Ａｌ）で形成しているため、コレクタ電極１
０と前記ｐ型エミッタ層５とのコンタクト抵抗を低減で
き、通電損失を、更に、改善することができる。
コレクタ電極１０側の不純物の表面濃度を３×１０17ｃ
ｍ-3以上に形成し、更に、前記コレクタ電極１０をアル
ミニウム（Ａｌ）で形成しているため、コレクタ電極１
０と前記ｐ型エミッタ層５とのコンタクト抵抗を低減で
き、通電損失を、更に、改善することができる。
【００５３】また、前記ｎ型バッファ層４中に、局所的
に低ライフタイム層を形成しているので、ターンオフ時
のスイッチング損失を低減することができる。
に低ライフタイム層を形成しているので、ターンオフ時
のスイッチング損失を低減することができる。
【００５４】（第２の実施形態）図４は本発明の第２の
実施形態に係わるＩＧＢＴの主要部の構造を示す断面図
である。
実施形態に係わるＩＧＢＴの主要部の構造を示す断面図
である。
【００５５】本実施形態のＩＧＢＴが、上述の第1の実
施形態に係わるＩＧＢＴと異なる点は、絶縁ゲートをト
レンチ内に埋め込み形成した、所謂、トレンチゲート構
造にしたことにある。即ち、図４に示すように、ｎ−型
ベース層２１上には、Ｐ型ベース層２２が形成されてい
る。前記Ｐ型ベース層２２から前記ｎ−型ベース層２１
の途中まで達する複数のトレンチ溝３５が形成されてい
る。各トレンチ溝３５内には、ゲート絶縁膜２７を介し
てゲート電極２６が、夫々、埋め込み形成されている。
施形態に係わるＩＧＢＴと異なる点は、絶縁ゲートをト
レンチ内に埋め込み形成した、所謂、トレンチゲート構
造にしたことにある。即ち、図４に示すように、ｎ−型
ベース層２１上には、Ｐ型ベース層２２が形成されてい
る。前記Ｐ型ベース層２２から前記ｎ−型ベース層２１
の途中まで達する複数のトレンチ溝３５が形成されてい
る。各トレンチ溝３５内には、ゲート絶縁膜２７を介し
てゲート電極２６が、夫々、埋め込み形成されている。
【００５６】前記トレンチゲート間の前記ｐ型ベース層
２２の表面には、トレンチ溝３５に接してｎ＋型ソース
層２３が形成されている。前記ｎ＋型ソース層２３及び
前記ｐ型ベース層２２には、絶縁保護膜２８のコンタク
トホール２８ａを介して両層に跨って接するようにソー
ス電極２９が形成されている。
２２の表面には、トレンチ溝３５に接してｎ＋型ソース
層２３が形成されている。前記ｎ＋型ソース層２３及び
前記ｐ型ベース層２２には、絶縁保護膜２８のコンタク
トホール２８ａを介して両層に跨って接するようにソー
ス電極２９が形成されている。
【００５７】一方、前記ｎ−型ベース層２１の前記ｐ型
ベース層２２と反対側の第２の主表面には，ｎ型バッフ
ァ層２４を介してｐ＋型エミッタ層２５が形成されてい
る。前記ｐ＋型エミッタ層２５の表面には、コレクタ電
極３０がオーミック接触されている。
ベース層２２と反対側の第２の主表面には，ｎ型バッフ
ァ層２４を介してｐ＋型エミッタ層２５が形成されてい
る。前記ｐ＋型エミッタ層２５の表面には、コレクタ電
極３０がオーミック接触されている。
【００５８】本実施形態においても、コレクタ側の不純
物濃度の深さ方向分布は、上記第１の実施形態と同様
に、図２に示す不純物プロファイルに設定される。ま
た、前記ｎ型バッファ層２４及びｐ＋型エミッタ層２５
の不純物ドーピング量、ｐ型エミッタ層のコレクタ電極
側の表面濃度、Ａｌによるコレクタ電極、コレクタ電極
とｐ型エミッタ層及びｎ型バッファ層のｐｎ接合との距
離、ｎ型バッファ層のピーク濃度及び深さ、ｎ型バッフ
ァ層中の低ライフタイム層等の第１の実施形態の特徴と
する構成は、同じである。
物濃度の深さ方向分布は、上記第１の実施形態と同様
に、図２に示す不純物プロファイルに設定される。ま
た、前記ｎ型バッファ層２４及びｐ＋型エミッタ層２５
の不純物ドーピング量、ｐ型エミッタ層のコレクタ電極
側の表面濃度、Ａｌによるコレクタ電極、コレクタ電極
とｐ型エミッタ層及びｎ型バッファ層のｐｎ接合との距
離、ｎ型バッファ層のピーク濃度及び深さ、ｎ型バッフ
ァ層中の低ライフタイム層等の第１の実施形態の特徴と
する構成は、同じである。
【００５９】このような構成においても、第１の実施形
態と同様の効果が得られる。
態と同様の効果が得られる。
【００６０】（第３の実施形態）図５は、第３の実施形
態に係わるＩＧＢＴの主要部の構造を示す断面図であ
る。図６は、図５に示すＩＧＢＴの終端部の平面図であ
る。
態に係わるＩＧＢＴの主要部の構造を示す断面図であ
る。図６は、図５に示すＩＧＢＴの終端部の平面図であ
る。
【００６１】図５において、４０は導通時に主に電流が
流れる素子部、４１は素子の接合終端部を示す。
流れる素子部、４１は素子の接合終端部を示す。
【００６２】本実施形態のＩＧＢＴと第１の実施形態の
ＩＧＢＴとの相違点は、第１の実施形態では、前記ｎ型
バッファ層４が何処にも電位的に固定されない、フロー
ティング状態であるのに対し、本実施形態では、前記ｎ
型バッファ層４を素子終端部において、ｐ＋型エミッタ
層５の欠損部４２を介して前記コレクタ電極１０に接続
した点にある。
ＩＧＢＴとの相違点は、第１の実施形態では、前記ｎ型
バッファ層４が何処にも電位的に固定されない、フロー
ティング状態であるのに対し、本実施形態では、前記ｎ
型バッファ層４を素子終端部において、ｐ＋型エミッタ
層５の欠損部４２を介して前記コレクタ電極１０に接続
した点にある。
【００６３】即ち、第１の実施形態では、前記ｎ型バッ
ファ層４が電気的に何処にも接続されていないため、前
記ｎ型バッファ層４の電位が不安定であり、半導体装置
の阻止状態でリーク電流が増大する要因となっていが、
本実施形態では、前記ｐ＋型エミッタ層５の一部に欠損
部４２を形成し、前記欠損部４２を介して前記ｎ型バッ
ファ層４の一部を、前記コレクタ電極１０に接続するこ
とにより、前記ｎ型バッファ層４の電位を固定し、阻止
状態のリーク電流を低減させるようにしている。なお、
４３はストッパ層である。
ファ層４が電気的に何処にも接続されていないため、前
記ｎ型バッファ層４の電位が不安定であり、半導体装置
の阻止状態でリーク電流が増大する要因となっていが、
本実施形態では、前記ｐ＋型エミッタ層５の一部に欠損
部４２を形成し、前記欠損部４２を介して前記ｎ型バッ
ファ層４の一部を、前記コレクタ電極１０に接続するこ
とにより、前記ｎ型バッファ層４の電位を固定し、阻止
状態のリーク電流を低減させるようにしている。なお、
４３はストッパ層である。
【００６４】ここで、半導体装置全体の面積に対して前
記欠損部４２の面積が大きいと、導通損失が増大するの
で、全体の面積に対する欠損部４２を介して前記ｎ型バ
ッファ層４の短絡面積は１０％以下が好ましい。逆に、
前記欠損部４２の面積を小さくすると、前記欠損部４２
間の距離が大きくなるので、電流にバラツキが生じ易く
遮断耐量が低下する原因となる。そのため、前記欠損部
４２は主に電流が流れる素子部４０ではなく、電流が余
り流れない終端部４１に設けることが好ましい。
記欠損部４２の面積が大きいと、導通損失が増大するの
で、全体の面積に対する欠損部４２を介して前記ｎ型バ
ッファ層４の短絡面積は１０％以下が好ましい。逆に、
前記欠損部４２の面積を小さくすると、前記欠損部４２
間の距離が大きくなるので、電流にバラツキが生じ易く
遮断耐量が低下する原因となる。そのため、前記欠損部
４２は主に電流が流れる素子部４０ではなく、電流が余
り流れない終端部４１に設けることが好ましい。
【００６５】このように構成することにより、遮断耐量
の低下を招くことなく、阻止状態のリーク電流を低減で
きる。
の低下を招くことなく、阻止状態のリーク電流を低減で
きる。
【００６６】なお、本実施形態は、第１及び第２の実施
形態にも適用できることは勿論である。
形態にも適用できることは勿論である。
【００６７】また、上記実施形態では、第１導電型をｎ
型、第２導電型をｐ型としたが、逆に第１導電型をｐ
型、第２導電型をｎ型としても良いことは勿論である。
この場合には、前記コレクタ電極をアルミニウムに代え
てリチウムを用いれば、リチウムがシリコン中でｎ型エ
ミッタ層と同型の不純物となるため、アルミニウムの場
合と同様に、前記ｎ型エミッタ層と前記コレクタ電極と
のコンタクト抵抗を低減し、通電損失を改善できる。
型、第２導電型をｐ型としたが、逆に第１導電型をｐ
型、第２導電型をｎ型としても良いことは勿論である。
この場合には、前記コレクタ電極をアルミニウムに代え
てリチウムを用いれば、リチウムがシリコン中でｎ型エ
ミッタ層と同型の不純物となるため、アルミニウムの場
合と同様に、前記ｎ型エミッタ層と前記コレクタ電極と
のコンタクト抵抗を低減し、通電損失を改善できる。
【００６８】また、本発明は、上記実施形態に限定され
るものではなく、ＩＥＧＴ等、その要旨を逸脱しない範
囲で、種々、変形して実施することは可能である。
るものではなく、ＩＥＧＴ等、その要旨を逸脱しない範
囲で、種々、変形して実施することは可能である。
【００６９】また、本発明は、上記実施形態のＩＧＢＴ
以外、例えばＧＴＯ、ＭＣＴ、ＳＩサイリスタ、ＭＯＳ
ＳＩサイリスタ等のように、第１導電型ベース層上に
第１導電型バッファ層を介して第２導電型エミッタ層が
設けられ、且つ前記第２導電型エミッタ層に第２の主電
極がオーミック接触された構造に適用可能である。
以外、例えばＧＴＯ、ＭＣＴ、ＳＩサイリスタ、ＭＯＳ
ＳＩサイリスタ等のように、第１導電型ベース層上に
第１導電型バッファ層を介して第２導電型エミッタ層が
設けられ、且つ前記第２導電型エミッタ層に第２の主電
極がオーミック接触された構造に適用可能である。
【００７０】
【発明の効果】以上述べたように本発明によれば、第２
導電型エミッタ層および第1導電型バッファ層の濃度に
バラツキが生じても安定した通電損失が得られる高耐圧
半導体装置を提供することができる。
導電型エミッタ層および第1導電型バッファ層の濃度に
バラツキが生じても安定した通電損失が得られる高耐圧
半導体装置を提供することができる。
【図１】 ＩＧＢＴの主要部の構造を示す断面図であ
る。
る。
【図２】 本発明の第１の実施形態に係わるＩＧＢＴに
おけるコレクタ側の不純物濃度の深さ方向の分布を示す
不純物プロファイル図である。
おけるコレクタ側の不純物濃度の深さ方向の分布を示す
不純物プロファイル図である。
【図３】 本発明の第１の実施形態に係わるＩＧＢＴに
おける通電損失のバラツキを示す図である。
おける通電損失のバラツキを示す図である。
【図４】 本発明の第２の実施形態に係わるトレンチゲ
ート型ＩＧＢＴの主要部の構造を示す断面図である。
ート型ＩＧＢＴの主要部の構造を示す断面図である。
【図５】 本発明の第３の実施形態に係わるＩＧＢＴの
主要部の構造を示す断面図である。
主要部の構造を示す断面図である。
【図６】 本発明の第２の実施形態に係わるＩＧＢＴの
主要部の構造を示す平面図である。
主要部の構造を示す平面図である。
１、２１…ｎ型ベース層（第１導電型ベース層） ２、２２…ｐ型ベース層（第２導電型ベース層） ３、２３…ｎ型エミッタ層（第１導電型エミッタ層） ４、２４…ｎ型バッファ層（第１導電型バッファ層） ５、２５…ｐ型エミッタ層（第２導電型エミッタ層） ６、２６…ゲート電極（制御電極） ７、２７…ゲート絶縁膜 ８、２８…絶縁保護膜 ８ａ、２８ａ…コンタクト孔 ９、２９…エミッタ電極（第１の主電極） １０、３０…コレクタ電極（第２の主電極） ３５…トレンチ溝 ４０…素子部 ４１…接合終端部 ４２…欠損部 ４３…ストッパ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ６５２Ｎ ６５３ ６５３Ａ 29/744 29/74 Ｃ 29/74 Ｍ 29/749 ６０１Ａ (72)発明者 二宮 英彰 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 大村 一郎 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 中田 陽子 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5F005 AC02 AE07 AE09 AF02 AH04 BA02 GA01
Claims (7)
- 【請求項１】対向する第１主面及び第２主面を有する第
1導電型ベース層と、前記第１導電型ベース層の第1主表
面にオーミック接触されたエミッタ電極と、前記第１導
電型ベース層の第２主表面に形成された第1導電型バッ
ファ層と、前記第１導電型バッファ層の表面に形成され
た第２導電型エミッタ層と、前記第２導電型エミッタ層
にオーミック接触されたコレクタ電極とを有し、前記第
２導電型エミッタ層の不純物注入量が５×１０12〜1×
１０14cm-2である高耐圧半導体装置において、 前記第２導電型エミッタ層の不純物ドーピング量をＣ
ｅ、前記第1導電型バッファ層の不純物ドーピング量を
Ｃｂとしたとき、不純物ドーピング量の比Ｃｅ／Ｃｂが
２．５以上であることを特徴とする高耐圧半導体装置。 - 【請求項２】対向する第１主面及び第２主面を有する第
1導電型ベース層と、前記第１導電型ベース層の第1主表
面に形成された第２導電型ベース層と、前記第２導電型
ベース層の表面に形成された第１導電型エミッタ層と、
前記第２導電型ベース層及び前記第１導電型エミッタ層
にオーミック接触されたエミッタ電極と、前記第１導電
型ベース層、前記第２導電型ベース層及び前記第1導電
型エミッタ層上にゲート絶縁膜を介して形成されたゲー
ト電極と、前記第１導電型ベース層の第２主表面に形成
された第1導電型バッファ層と、前記第１導電型バッフ
ァ層の表面に形成された第２導電型エミッタ層と、前記
第２導電型エミッタ層にオーミック接触されたコレクタ
電極とを有し、前記第２導電型エミッタ層の不純物ドー
ピング量が５×１０12〜1×１０14cm-2である高耐圧半
導体装置において、 前記第２導電型エミッタ層の不純物ドーピング量をＣ
ｅ、前記第1導電型バッファ層の不純物ドーピング量を
Ｃｂとしたとき、不純物ドーピング量の比Ｃｅ／Ｃｂが
２．５以上であることを特徴とする高耐圧半導体装置。 - 【請求項３】前記第２導電型エミッタ層は、半導体装置
周辺部において欠損部を有し、前記欠損部を介して前記
第１導電型バッファ層が前記コレクタ電極に電気的に接
続されていることを特徴とする請求項１、又は２に記載
の高耐圧半導体装置。 - 【請求項４】前記第２導電型エミッタ層は、前記コレク
タ電極側の表面において不純物濃度が３×１０17ｃｍ-3
以上を有することを特徴とする請求項１乃至３のいずれ
か1項に記載の高耐圧半導体装置。 - 【請求項５】前記コレクタ電極は、アルミニウムを主体
とした金属であることを特徴とする請求項１乃至４のい
ずれか１項に記載の高耐圧半導体装置。 - 【請求項６】前記アルミニウムを主体とした金属は、シ
リコンを０．５％〜３．０％含有していることを特徴と
する請求項５に記載の高耐圧半導体装置。 - 【請求項７】前記コレクタ電極と第２導電型エミッタ層
及び前記第１導電型バッファ層で形成されるｐｎ接合と
の距離は、３．０μｍ以下で５００ｎｍ以上の深さに形
成されていることを特徴とする請求項５、又は６に記載
の高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001100147A JP4023773B2 (ja) | 2001-03-30 | 2001-03-30 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001100147A JP4023773B2 (ja) | 2001-03-30 | 2001-03-30 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299623A true JP2002299623A (ja) | 2002-10-11 |
| JP4023773B2 JP4023773B2 (ja) | 2007-12-19 |
Family
ID=18953616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001100147A Expired - Lifetime JP4023773B2 (ja) | 2001-03-30 | 2001-03-30 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4023773B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036211A (ja) * | 2005-06-20 | 2007-02-08 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
| JP2008004739A (ja) * | 2006-06-22 | 2008-01-10 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| DE102008048832A1 (de) | 2008-01-23 | 2009-08-06 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| US7629626B1 (en) | 2004-05-13 | 2009-12-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having insulated gate bipolar transistor |
| JP2010056134A (ja) * | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corp | 半導体装置 |
| US7936065B2 (en) | 2006-06-12 | 2011-05-03 | Toyota Jidosha Kabushiki Kaisha | Semiconductor devices and method of manufacturing them |
| JPWO2009122486A1 (ja) * | 2008-03-31 | 2011-07-28 | 三菱電機株式会社 | 半導体装置 |
| JP2012129537A (ja) * | 2012-02-03 | 2012-07-05 | Fuji Electric Co Ltd | 半導体装置 |
| US8324044B2 (en) | 2005-06-20 | 2012-12-04 | Fuji Electric Co., Ltd. | Method of producing a semiconductor device with an aluminum or aluminum alloy electrode |
| US8558381B2 (en) | 2009-03-23 | 2013-10-15 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US8614448B2 (en) | 2011-01-24 | 2013-12-24 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing a semiconductor device having a maximal carrier concentration at multiple carrier concentration peak positions |
| JP2014049694A (ja) * | 2012-09-03 | 2014-03-17 | Renesas Electronics Corp | Ｉｇｂｔ |
| JP2017195406A (ja) * | 2007-07-10 | 2017-10-26 | 富士電機株式会社 | トレンチゲート型絶縁ゲートバイポーラトランジスタ及びその製造方法 |
| US10290711B2 (en) | 2015-01-27 | 2019-05-14 | Mitsubishi Electric Corporation | Semiconductor device |
| CN111223856A (zh) * | 2018-11-26 | 2020-06-02 | 三菱电机株式会社 | 半导体装置 |
-
2001
- 2001-03-30 JP JP2001100147A patent/JP4023773B2/ja not_active Expired - Lifetime
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005021249B4 (de) * | 2004-05-13 | 2012-04-19 | Mitsubishi Denki K.K. | Halbleitervorrichtung |
| US7629626B1 (en) | 2004-05-13 | 2009-12-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having insulated gate bipolar transistor |
| US7635878B2 (en) | 2004-05-13 | 2009-12-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having insulated gate bipolar transistor |
| US7808014B2 (en) | 2004-05-13 | 2010-10-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having insulated gate bipolar transistor |
| JP2007036211A (ja) * | 2005-06-20 | 2007-02-08 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
| US8722487B2 (en) | 2005-06-20 | 2014-05-13 | Fuji Electric Co., Ltd. | Semiconductor device with an electrode including an aluminum-silicon film |
| US8324044B2 (en) | 2005-06-20 | 2012-12-04 | Fuji Electric Co., Ltd. | Method of producing a semiconductor device with an aluminum or aluminum alloy electrode |
| US7936065B2 (en) | 2006-06-12 | 2011-05-03 | Toyota Jidosha Kabushiki Kaisha | Semiconductor devices and method of manufacturing them |
| JP2008004739A (ja) * | 2006-06-22 | 2008-01-10 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2017195406A (ja) * | 2007-07-10 | 2017-10-26 | 富士電機株式会社 | トレンチゲート型絶縁ゲートバイポーラトランジスタ及びその製造方法 |
| US8017974B2 (en) | 2008-01-23 | 2011-09-13 | Mitsubishi Electric Corporation | Semiconductor device with increased withstand voltage |
| DE102008048832A1 (de) | 2008-01-23 | 2009-08-06 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| US8274095B2 (en) | 2008-01-23 | 2012-09-25 | Mitsubishi Electric Corporation | Semiconductor device |
| DE102008048832B4 (de) * | 2008-01-23 | 2015-02-12 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| JPWO2009122486A1 (ja) * | 2008-03-31 | 2011-07-28 | 三菱電機株式会社 | 半導体装置 |
| US8507945B2 (en) | 2008-03-31 | 2013-08-13 | Mitsubishi Electric Corporation | Semiconductor device including an insulated gate bipolar transistor (IGBT) |
| US8829564B2 (en) | 2008-03-31 | 2014-09-09 | Mitsubishi Electric Corporation | Semiconductor device including an IGBT |
| JP2010056134A (ja) * | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corp | 半導体装置 |
| US8558381B2 (en) | 2009-03-23 | 2013-10-15 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US8614448B2 (en) | 2011-01-24 | 2013-12-24 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing a semiconductor device having a maximal carrier concentration at multiple carrier concentration peak positions |
| JP2012129537A (ja) * | 2012-02-03 | 2012-07-05 | Fuji Electric Co Ltd | 半導体装置 |
| JP2014049694A (ja) * | 2012-09-03 | 2014-03-17 | Renesas Electronics Corp | Ｉｇｂｔ |
| US10290711B2 (en) | 2015-01-27 | 2019-05-14 | Mitsubishi Electric Corporation | Semiconductor device |
| US10665677B2 (en) | 2015-01-27 | 2020-05-26 | Mitsubishi Electric Corporation | Semiconductor device |
| CN111223856A (zh) * | 2018-11-26 | 2020-06-02 | 三菱电机株式会社 | 半导体装置 |
| JP2020088155A (ja) * | 2018-11-26 | 2020-06-04 | 三菱電機株式会社 | 半導体装置 |
| US11217579B2 (en) | 2018-11-26 | 2022-01-04 | Mitsubishi Electric Corporation | Semiconductor apparatus |
| JP7068994B2 (ja) | 2018-11-26 | 2022-05-17 | 三菱電機株式会社 | 半導体装置 |
| CN111223856B (zh) * | 2018-11-26 | 2023-11-03 | 三菱电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4023773B2 (ja) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7538412B2 (en) | Semiconductor device with a field stop zone | |
| JP4967200B2 (ja) | 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ | |
| KR100986859B1 (ko) | 후막 버퍼영역을 갖는 ｉｇｂｔ | |
| JP3141769B2 (ja) | 絶縁ゲート型サイリスタ及びその製造方法 | |
| US20150014742A1 (en) | Semiconductor device and production method for semiconductor device | |
| US9419080B2 (en) | Semiconductor device with recombination region | |
| JP4904625B2 (ja) | 半導体装置 | |
| WO2014030457A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN112930601B (zh) | 绝缘栅极功率半导体器件及其制造方法 | |
| JP2002299623A (ja) | 高耐圧半導体装置 | |
| KR20120140411A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| US5936267A (en) | Insulated gate thyristor | |
| US11699744B2 (en) | Semiconductor device and semiconductor apparatus | |
| JPH10125896A (ja) | 絶縁ゲート型サイリスタ | |
| JPH08340101A (ja) | 横型半導体装置およびその製造方法 | |
| JP4096722B2 (ja) | 半導体装置の製造方法 | |
| JP2000183340A (ja) | 半導体装置およびその駆動方法 | |
| JP3885616B2 (ja) | 半導体装置 | |
| KR20150076716A (ko) | 전력 반도체 소자 | |
| JP4904635B2 (ja) | 半導体装置およびその製造方法 | |
| KR101928395B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| US11682709B2 (en) | Interface layer control methods for semiconductor power devices and semiconductor devices formed thereof | |
| CN216250740U (zh) | 功率半导体器件 | |
| JP3280232B2 (ja) | 半導体装置 | |
| KR20230116131A (ko) | 1,200V 급 Trench Gate Field stop IGBT 공정변수에 따른 스위칭 특성 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071001 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4023773 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |