JP2002289744A - 半導体パッケージ及びその製造方法並びに半導体装置及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法並びに半導体装置及びその製造方法

Info

Publication number
JP2002289744A
JP2002289744A JP2001093244A JP2001093244A JP2002289744A JP 2002289744 A JP2002289744 A JP 2002289744A JP 2001093244 A JP2001093244 A JP 2001093244A JP 2001093244 A JP2001093244 A JP 2001093244A JP 2002289744 A JP2002289744 A JP 2002289744A
Authority
JP
Japan
Prior art keywords
metal
semiconductor package
semiconductor
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001093244A
Other languages
English (en)
Inventor
Fumiaki Karasawa
文明 唐沢
Toshiyuki Nakamura
敏幸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzuki Co Ltd
Original Assignee
Suzuki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzuki Co Ltd filed Critical Suzuki Co Ltd
Priority to JP2001093244A priority Critical patent/JP2002289744A/ja
Publication of JP2002289744A publication Critical patent/JP2002289744A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 はんだボールを使用することなく基板の任意
の箇所に接続用の突起（バンプ）を形成した半導体パッ
ケージを提供する。 【解決手段】 回路基板４の一方側の面４ｂに耐熱性保
護フィルム１４が積層され、これらを打ち抜いて形成さ
れた貫通孔６に金属柱材７が埋め込まれて導体パターン
３と接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する利用分野】本発明は、半導体パッケージ
及びその製造方法並びに半導体装置及びその製造方法に
関する。
【０００２】
【従来の技術】従来、BGA(Ball・Grid・Array)タイプ、
CSP(Chip・Size・Package)等の半導体パッケージをプリ
ント配線板等に表面実装する場合、パッケージ側に接続
端子としてバンプを設けて基板実装することが行われて
いる。このバンプの一例として半導体パッケージの基板
にはんだボールを設けて実装基板のランド部にフリップ
チップ接続することが一般に行われている。はんだボー
ルは、予め所要の径で形成されたボールを吸着パッドな
どで吸着してパッケージの基板のランド部に載せた後リ
フローして接合される。半導体パッケージの接続信頼性
を確保するには、はんだボール径が均一であることやパ
ッケージの平坦度などが要求される。
【０００３】
【発明が解決しようとする課題】近年の半導体パッケー
ジ小型化高集積化に伴い、はんだボール径も小径化が要
求され、ボールの直径が均一に製造するのが難しくな
り、製造コストが嵩む。また、パッケージの平坦度も要
求されるため、反り等が生じた場合には、基板に対する
接続信頼性が低下し易い。また、半導体パッケージを量
産する場合、はんだボールを吸着パッドに100〜 200個
程度いっぺんに吸着して基板に載せることが行われてい
るため、吸着ミスがあった場合には、リトライを繰り返
す必要があるため、生産効率も低下し易いという課題も
あった。また、はんだボールは、一旦パッケージの基板
に載せられた後、リフロー工程を経て接合されるため、
製造工程に時間と費用がかかるという課題もあった。
【０００４】本発明の目的は、上記従来技術の課題を解
決し、はんだボールを使用することなく基板の任意の箇
所に接続用の突起（バンプ）を形成した半導体パッケー
ジ及びその製造方法、並びに該半導体パッケージを用い
た半導体装置及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を備える。即ち、半導体パッケー
ジにおいては、回路基板の一方側の面又は両側面に耐熱
性保護フィルムが積層され、これらを打ち抜いて形成さ
れた貫通孔に金属柱材が埋め込まれて導体パターンと接
続されていることを特徴とする。また、金属柱材は、基
板面及び／又は耐熱性保護フィルム面にほぼ面一にとな
るように埋め込まれていることを特徴とする。また、金
属柱材は、高融点金属層と低融点金属層が積層されて形
成された金属複合柱材であっても良く、高融点金属層の
上層及び下層に低融点金属層が積層されて形成された金
属複合柱材であっても良い。また、金属柱材は、貫通孔
に埋め込まれた両側端面がかしめられて、平坦面に形成
されていることを特徴とする。また、金属柱材は導体パ
ターンと接合され、パッケージの基板接続端子として形
成されていることを特徴とする。また、金属柱材は導体
パターンと接合され、パッケージのチップ接続端子とし
て形成されていることを特徴とする。
【０００６】また、半導体装置においては、前述した半
導体パッケージに半導体チップが搭載され、耐熱性保護
フィルムが剥離されて、基板面に金属柱材が接続端子と
して突出形成されていることを特徴とする。
【０００７】半導体パッケージの製造方法においては、
樹脂基材に導体層が積層されてなる基板の該導体層に導
体パターンを形成する工程と、導体パターンが形成され
た回路基板の一方側の面又は両側面に耐熱性保護フィル
ムを貼り合わせる工程と、耐熱性保護フィルムが貼り合
わされた回路基板を打ち抜いて貫通孔を形成する工程
と、貫通孔が形成された回路基板に金属シートを積層し
て打ち抜き、打ち抜かれた金属柱材を貫通孔内に埋め込
む工程と、埋め込まれた金属柱材をかしめる工程とを含
むことを特徴とする。また、金属柱材は高融点金属層と
低融点金属層が積層されて形成された金属複合柱材であ
り、高融点金属層の露出端面に金属めっき層を形成して
導体パターンと接合する工程を含むことを特徴とする。
また、金属柱材は高融点金属層の上層及び下層に低融点
金属層が積層されて形成された金属複合柱材であり、低
融点金属層の露出端面に加熱して導体パターンと接合す
る工程を含むことを特徴とする。
【０００８】また、半導体装置の製造方法においては、
上述した製法で製造された半導体パッケージに半導体チ
ップを搭載する工程と、半導体チップと導体パターンと
を電気的に導通させる工程と、耐熱性保護フィルムを剥
離させて、金属柱材を基板の一方又は両面側に突設する
工程とを含むことを特徴とする。また、半導体チップを
基板面に搭載してワイヤボンディング接続する工程と、
半導体チップの周囲を樹脂封止する工程とを含むことを
特徴とする。また、半導体チップを基板面に形成された
ランド部にフリップチップ接続する工程と、半導体チッ
プと基板面との隙間を含む該半導体チップの周囲にアン
ダーフィルモールドを行う工程と含むことを特徴とす
る。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面と共に詳述する。本実施例では、半導
体パッケージに半導体チップがワイヤボンディング接続
されている半導体装置を例示して説明する。図１（ａ）
〜（ｇ）は半導体パッケージ及び半導体装置の製造工程
を示す説明図、図２（ａ）（ｂ）（ｃ）は半導体パッケ
ージのバンプ形成の態様を例示する説明図、図３（ａ）
（ｂ）（ｃ）は半導体装置の態様を例示する説明図、図
４は半導体装置の応用例を示す説明図である。
【００１０】先ず、半導体パッケージ及び半導体装置の
概略構成について図３（ａ）〜（ｃ）を参照して説明す
る。１は半導体パッケージであり、樹脂基材２に導体パ
ターン３が形成されている回路基板４が設けられてい
る。この回路基板４の中心部にはチップ搭載部５が形成
されており、その周辺部には貫通孔（スルーホール）６
が設けられている。この貫通孔６には、金属柱材７が埋
め込まれており、回路基板４の一方の面４ａに形成され
た導体パターン３に電気的に接続され、他方の面４ｂに
突設されて接続端子を形成している。金属柱材７として
は銅又は銅合金やはんだ又ははんだ合金などの金属材料
が用いられる。
【００１１】金属柱材７は、図３（ｂ）に示すように、
高融点金属層（例えば銅又は銅合金層）７ａと低融点金
属層（例えばはんだ及びはんだ合金層）７ｂが積層され
て形成された金属複合柱材であっても良い。この場合高
融点金属層７ａの端面にはニッケルめっきや銅めっきが
施されて導体パターン３と接合されているのが接続信頼
性を確保するうえで好ましい。また、図３（ｃ）に示す
ように高融点金属層（例えば銅又は銅合金層）７ａの上
層及び下層に低融点金属層（例えばはんだ及びはんだ合
金層）７ｂが積層されて形成された金属複合柱材であっ
ても良い。この場合、下層側の低融点金属層７ｂは接続
端子を形成しているため、導体パターン３と接続された
上層側の低融点金属層７ｂより層厚が厚く形成されてい
ることが望ましい。また、導体パターン３に隣接する上
層側の低融点金属層７ｂは加熱されて導体パターン３と
接合されているのが接続信頼性を確保するうえで好まし
い。また、金属柱材７は、貫通孔６に埋め込まれた両側
端面がかしめられて、平坦面に形成されている。これに
より、半導体パッケージ１を基板実装する際の接続信頼
性を向上させることができる。
【００１２】このようにして形成された半導体パッケー
ジ１のチップ搭載部５に半導体チップ８が搭載され、該
半導体チップ８のチップ電極部と回路基板４の一方の面
４ａに形成されたチップパッドとがボンディングワイヤ
９により接続され、更には封止樹脂１０に封止されて半
導体装置１１が形成される（図３（ａ）〜（ｃ）参
照）。
【００１３】次に、半導体パッケージ１並びに半導体装
置１１の製造工程について図１（ａ）〜（ｇ）を参照し
て説明する。先ず、半導体パッケージ１の製造工程につ
いて説明する。図１（ａ）において、基板１２は、樹脂
基材２に導体層１３が積層されてなる基板が用いられ
る。この基板１２は、樹脂基材２として例えばエポキシ
系絶縁樹脂基材やポリイミド系絶縁樹脂基材等が用いら
れ、導体層１３として銅箔などの金属薄膜が用いられた
片面銅張基板或いは両面銅張基板等が好適に用いられ
る。上記基板（本実施例では片面銅張基板）１２の導体
層１３に導体パターン３を形成する。導体パターン３
は、導体層１３にフォトマスクを形成して不要な導体層
をエッチングで除去する公知のフォトエッチング法など
を用いて形成される。この導体パターン３が形成された
回路基板４に、耐熱性保護フィルム１４を貼り合わせ
る。耐熱性保護フィルム１４は、絶縁樹脂フィルムであ
り、本実施例では回路基板４の一方側（樹脂基材２側）
の面４ｂに貼り合わされている。
【００１４】次に、図１（ｂ）において、耐熱性保護フ
ィルム１４が貼り合わされた回路基板４（以降の説明で
は、回路基板４というときは耐熱性保護フィルム１４が
剥離されない限り一体に貼り合わされた状態をいう）を
第１のプレス装置１５のダイ１６上へ搬入して位置決め
した後、パンチ１７を下動させて回路基板４及び耐熱性
保護フィルム１４を打ち抜いて貫通孔（スルーホール）
６を形成する。
【００１５】次に、図１（ｃ）において、貫通孔６が形
成された回路基板４を、第２のプレス装置１９のダイ２
０上へ搬入してダイ孔２０ａと貫通孔６が一致するよう
に位置決めした後、金属シート２１を回路基板４の一方
の面４ａ（導体パターン３が形成された面）に積層す
る。この金属シート２１は、金属柱材７を形成するもの
で、回路基板４及び耐熱性保護フィルム１４の厚さに相
当するシート厚を有する。また、金属シート２１は図３
（ａ）〜（ｃ）で示す層構成を有する金属材料よりな
る。本実施例では、図３（ｃ）に示す高融点金属層７ａ
の上下に低融点金属層７ｂが積層された３層構造の金属
シート２１が用いられている。パンチ２２を下動させて
金属シート２１を打ち抜き、打ち抜かれた金属柱材７を
回路基板４の貫通孔６内に埋め込む。金属シート２１の
厚さは、回路基板４及び耐熱性保護フィルム１４の厚さ
に相当するので、打ち抜かれた金属柱材７は回路基板４
及び耐熱性保護フィルム１４とほぼ面一に埋め込まれ
る。
【００１６】次に、図１（ｄ）において、金属柱材７が
埋め込まれた回路基板４を、かしめ装置２３に搬入し
て、貫通孔６に埋め込まれた金属柱材７を上下より金型
２４でかしめて柱材端面の平坦度を出すようになってい
る。これによって、接続端子となる金属柱材７を基板実
装する際の接続信頼性を向上させることができる。
【００１７】次に、図１（ｅ）において、金属柱材７は
高融点金属層７ａの上層及び下層に低融点金属層７ｂが
積層されて形成された金属複合柱材であり、導体パター
ン３側の低融点金属層３ｂの露出端面に加熱して導体パ
ターン３と接合する。これは、金属柱材７を貫通孔６に
埋め込んだだけでも導体パターン３と初期導通はすると
考えられるが、熱サイクル試験を行うことにより、導体
パターン３と金属柱材７との熱膨張率の相違により接続
信頼性が維持できなくなるおそれがあることを考慮した
ものである。尚、金属柱材７として、図３（ｂ）に示す
高融点金属層３ａに低融点金属層７ｂが積層された金属
複合柱材の場合には、高融点金属層３ａの露出端面に金
属めっき層（例えばニッケルめっき層、銅めっき層）を
形成して導体パターン３と接合するのが望ましい。
【００１８】次いで、上述した製法で製造された半導体
パッケージ１を用いて半導体装置１１を製造する工程に
ついて説明する。図１（ｆ）において、回路基板４の一
方の面４ａに設けられたチップ搭載部５に、半導体チッ
プ８を搭載する（ダイボンディング）。そして、半導体
チップ８の電極部と導体パターン３のチップパッドとの
間にボンディングワイヤ９により電気的に接続する（ワ
イヤボンディング）。このとき、回路基板４には、ワイ
ヤボンディングの際に押圧力が加わるが、回路基板４の
他方の面４ｂには接続端子となる金属柱材７が設けられ
ているが、該他方の面４ｂには耐熱性保護フィルム１４
が貼り合わされて全体として平坦面に形成されているの
で、接続端子となる金属柱材７の端面の平坦度が失われ
るおそれはない。
【００１９】また、回路基板４を、図示しない樹脂封止
装置に搬入して半導体チップ８の周囲を封止樹脂１０よ
り封止する。このとき、回路基板４をモールド金型によ
りクランプする際に、他方の面４ｂに耐熱性保護フィル
ム１４が貼り合わされて全体として平坦面に形成されて
いるので接続端子となる金属柱材７の端面の平坦度が失
われるおそれはない。
【００２０】次に、図１（ｇ）において、回路基板４の
他方の面４ｂに貼り合わされている耐熱性保護フィルム
１４を剥離させて、金属柱材７を回路基板４の他方の面
４ｂに突設する。これにより、図３（ｃ）に示すよう
に、回路基板４の一方の面４ａにパッケージ部（樹脂封
止部）が形成され、他方の面４ｂに接続端子（金属柱材
７）が形成された半導体装置１１が形成される。この半
導体装置１１は、従来のように、はんだボールを使用す
ることなくバンプ形成が行えるので、実装基板への接続
信頼性を高めることができる。また、半導体装置１１は
最終工程で回路基板４の他方の面４ｂから耐熱性保護フ
ィルム１４を剥離させるので、半導体パッケージ１の加
工工程を含めて接続端子部となる金属柱材７の平坦度を
維持でき、しかも回路基板４の両面を略平坦な状態で各
種加工を行えるので取扱いが容易であり、連続加工し易
いので、安価に大量生産することが可能である。
【００２１】前述した実施例は、図２（ｂ）に示すよう
に、耐熱性保護フィルム１４を回路基板４に対して樹脂
基材２側に貼り合わせて、半導体パッケージ１の回路基
板４の他方の面４ｂに接続端子を突設する場合について
説明した。これに対して、図２（ａ）に示すように、耐
熱性保護フィルム１４を回路基板４に対して導体パター
ン３側に貼り合わせることにより、半導体パッケージ１
の回路基板４の一方の面４ａに接続端子を突設するよう
にしても良い。この場合、金属柱材７として図３（ｃ）
に示す３層構造の金属複合柱材を用いた場合、低融点金
属層７ｂは上層側が接続端子となるため該上層側を下層
側より厚く形成するのが望ましい。
【００２２】また、図２（ｃ）に示すように、耐熱性保
護フィルム１４を回路基板４に対して導体パターン３側
及び樹脂基材２側に貼り合わせて、半導体パッケージ１
の回路基板４の両側４ａ、４ｂに接続端子を突設するよ
うにしても良い。この場合、図３（ｃ）に示す金属柱材
７の各層の厚さは、高融点金属層７ａの上層及び下層の
低融点金属層７ｂは共に接続端子となるため双方厚く形
成するのが望ましい。
【００２３】このように、回路基板４に対して耐熱性保
護フィルム１４を何れの面に張り合わせるかによって、
回路基板４に対し任意の箇所に金属柱材７による接続用
の突起（バンプ）を形成でき、汎用性、利便性の高い半
導体パッケージ１を提供できる。回路基板４には耐熱性
保護フィルム１４を貼り合わせたまま、接続用の突起
（バンプ）を形成でき、最終工程で基板面から耐熱性保
護フィルム１４を剥離させるので、半導体パッケージ１
の加工工程を含めて接続用の突起（バンプ）となる金属
柱材７の平坦度を維持できる。また回路基板４の両面を
略平坦な状態で各種プレス加工を行えるので取扱いが容
易であり、しかも連続加工し易いので、安価に大量生産
することが可能である。
【００２４】上述した実施例は基板１２として片面銅張
基板を用いて説明したが（図１（ａ）参照）、両面銅張
基板を用いても良い。この場合、貫通孔６に埋め込まれ
た金属柱材７は接続用の突起（バンプ）として用いられ
る他に層間接続用の端子として用いることができる。
【００２５】また、半導体装置１１が、半導体チップ８
が半導体パッケージ１にフリップチップ接続されるタイ
プの場合には、金属柱材７はチップ搭載部５に形成さ
れ、導体パターン３と接合され、回路基板４のチップ接
続端子として形成されていても良い。また、フリップチ
ップ実装する場合には、半導体チップ８を回路基板４に
形成たれたランド部にフリップチップ接続し、半導体チ
ップ８と回路基板４面との隙間を含む該半導体チップ８
の周囲にアンダーフィルモールドが行われる。
【００２６】また、図４に半導体装置１１の応用例を示
す。半導体チップ８がＲＡＭ等のメモリ素子の場合に
は、アドレスバス、データバスなどのバスラインが共有
できる。よって、半導体装置１１の回路基板４の一方側
及び両側に金属柱材７を突設して、該金属柱材７どうし
を接合して半導体装置１１を積層して設けることも可能
である。金属柱材７は端子間の接合性を考慮すると、図
３（ｃ）に示す３層構造の金属複合柱材が好適に用いら
れる。即ち、金属柱材７のうち、上層及び下層に設けら
れた低融点金属層７ｂどうしを接合することにより半導
体装置１１どうしを積層できる。この場合、金属柱材７
は、半導体チップ８と他の回路基板４との接触を防止す
るスペーサとして利用できる上に、各半導体装置１１間
の電気的接続をとることができる。この場合にも、はん
だボールに比べて、接続端子が安価で製造が容易であ
り、また、回路基板上の接続端子の設置面積をとらずに
しかも接続端子の平坦度を維持して形成されるので、パ
ッケージと基板間の高さが安定するので、接続信頼性も
向上させることができる。
【００２７】以上、本発明の好適な実施例について述べ
てきたが、本発明は上述した各実施例に限定されるのも
のではなく、例えば、金属柱材７の材質は、はんだやは
んだ合金、銅や銅合金に限らず他の導電材料であっても
良い等、発明の精神を逸脱しない範囲で多くの改変を施
し得るのはもちろんである。
【００２８】
【発明の効果】本発明に係る半導体パッケージを用いれ
ば、回路基板の一方側の面又は両側面に耐熱性保護フィ
ルムが積層され、これらを打ち抜いて形成された貫通孔
に金属柱材が埋め込まれて導体パターンと接続されて接
続用の突起（バンプ）が形成できるので、回路基板に対
して耐熱性保護フィルムを何れの面に張り合わせるかに
よって、任意の箇所に接続用の突起（バンプ）を形成で
き、汎用性、利便性の高い半導体パッケージを提供でき
る。また、はんだボールに比べて、接続端子が安価で製
造が容易であり、接続端子の設置面積をとらずにしかも
接続端子の平坦度を維持して形成できるので、接続信頼
性も向上させることができる。また、半導体パッケージ
の製造方法を用いれば、回路基板には耐熱性保護フィル
ムを貼り合わせたまま、接続用の突起（バンプ）を形成
でき、最終工程で基板面から耐熱性保護フィルムを剥離
させるので、半導体パッケージの加工工程を含めて接続
用の突起（バンプ）の平坦度を維持でき、回路基板の両
面を略平坦な状態で各種プレス加工を行えるので取扱い
が容易であり、しかも連続加工し易いので、安価に大量
生産することが可能である。
【００２９】また、半導体装置及びその製造方法によれ
ば、従来のように、はんだボールを使用することなく安
価に量産可能であり、しかも小径で高さ精度が良く端面
の平坦度を維持して接続端子が形成できるので、実装基
板への接続信頼性を高めることができる。また、半導体
装置は最終工程で基板面から耐熱性保護フィルムを剥離
させるので、半導体パッケージの加工工程を含めて接続
端子となる金属柱材の平坦度を維持でき、しかも基板の
両面に耐熱性保護フィルムを貼り合わせたまま略平坦な
状態で各種加工を行えるので取扱いが容易である。
【図面の簡単な説明】
【図１】半導体パッケージ及び半導体装置の製造工程を
示す説明図である。
【図２】半導体パッケージのバンプ形成の態様を例示す
る説明図である。
【図３】半導体装置の態様を例示する説明図である。
【図４】半導体装置の応用例を示す説明図である。
【符号の説明】 １ 半導体パッケージ ２ 樹脂基材 ３ 導体パターン ４ 回路基板 ５ チップ搭載部 ６ 貫通孔 ７ 金属柱材 ７ａ 高融点金属層 ７ｂ 低融点金属層 ８ 半導体チップ ９ ボンディングワイヤ １０ 封止樹脂 １１ 半導体装置 １２ 基板 １３ 導体層 １４ 耐熱性保護フィルム １５ 第１のプレス装置 １６、２０ ダイ １７、２２ パンチ １９ 第２のプレス装置 ２１ 金属シート ２３ かしめ装置 ２４ 金型
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18 25/10 25/11 Ｆターム(参考） 5F067 AA13 DF01

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 樹脂基材に導体パターンが積層された回
    路基板に半導体チップを搭載して基板実装可能な半導体
    パッケージにおいて、 前記回路基板の一方側の面又は両側面に耐熱性保護フィ
    ルムが積層され、これらを打ち抜いて形成された貫通孔
    に金属柱材が埋め込まれて導体パターンと接続されてい
    ることを特徴とする半導体パッケージ。
  2. 【請求項２】 前記金属柱材は、基板面及び／又は耐熱
    性保護フィルム面にほぼ面一にとなるように埋め込まれ
    ていることを特徴とする請求項１記載の半導体パッケー
    ジ。
  3. 【請求項３】 前記金属柱材は、高融点金属層と低融点
    金属層が積層されて形成された金属複合柱材であること
    を特徴とする請求項１記載の半導体パッケージ。
  4. 【請求項４】 前記金属柱材は、高融点金属層の上層及
    び下層に低融点金属層が積層されて形成された金属複合
    柱材であることを特徴とする請求項１記載の半導体パッ
    ケージ。
  5. 【請求項５】 前記金属柱材は、貫通孔に埋め込まれた
    両側端面がかしめられて、平坦面に形成されていること
    を特徴とする請求項１記載の半導体パッケージ。
  6. 【請求項６】 前記金属柱材は導体パターンと接合さ
    れ、パッケージの基板接続端子として形成されているこ
    とを特徴とする請求項１記載の半導体パッケージ。
  7. 【請求項７】 前記金属柱材は導体パターンと接合さ
    れ、パッケージのチップ接続端子として形成されている
    ことを特徴とする請求項１記載の半導体パッケージ。
  8. 【請求項８】 請求項1〜請求項７の何れか1項記載の半
    導体パッケージに半導体チップが搭載され、耐熱性保護
    フィルムが剥離されて、基板面に金属柱材が接続端子と
    して突出形成されていることを特徴とする半導体装置。
  9. 【請求項９】 半導体チップを搭載して基板実装可能な
    半導体パッケージの製造方法において、 樹脂基材に導体層が積層されてなる基板の該導体層に導
    体パターンを形成する工程と、 導体パターンが形成された回路基板の一方側の面又は両
    側面に耐熱性保護フィルムを貼り合わせる工程と、 耐熱性保護フィルムが貼り合わされた回路基板を打ち抜
    いて貫通孔を形成する工程と、 貫通孔が形成された回路基板に金属シートを積層して打
    ち抜き、打ち抜かれた金属柱材を貫通孔内に埋め込む工
    程と、 埋め込まれた金属柱材をかしめる工程とを含むことを特
    徴とする半導体パッケージの製造方法。
  10. 【請求項１０】 金属柱材は高融点金属層と低融点金属
    層が積層されて形成された金属複合柱材であり、高融点
    金属層の露出端面に金属めっき層を形成して導体パター
    ンと接合する工程を含むことを特徴とする請求項９記載
    の半導体パッケージの製造方法。
  11. 【請求項１１】 金属柱材は高融点金属層の上層及び下
    層に低融点金属層が積層されて形成された金属複合柱材
    であり、低融点金属層の露出端面に加熱して導体パター
    ンと接合する工程を含むことを特徴とする請求項９記載
    の半導体パッケージの製造方法。
  12. 【請求項１２】 請求項９〜請求項１１の何れか１項記
    載の製造方法によって製造された半導体パッケージに半
    導体チップを搭載する工程と、 半導体チップと導体パターンとを電気的に導通させる工
    程と、 耐熱性保護フィルムを剥離させて、金属柱材を基板の一
    方又は両面側に突設する工程とを含むことを特徴とする
    半導体装置の製造方法。
  13. 【請求項１３】 半導体チップを基板面に搭載してワイ
    ヤボンディング接続する工程と、半導体チップの周囲を
    樹脂封止する工程とを含むことを特徴とする請求項１２
    記載の半導体装置の製造方法。
  14. 【請求項１４】 半導体チップを基板面に形成されたラ
    ンド部にフリップチップ接続する工程と、半導体チップ
    と基板面との隙間を含む該半導体チップの周囲にアンダ
    ーフィルモールドを行う工程と含むことを特徴とする請
    求項１２記載の半導体装置の製造方法。
JP2001093244A 2001-03-28 2001-03-28 半導体パッケージ及びその製造方法並びに半導体装置及びその製造方法 Pending JP2002289744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001093244A JP2002289744A (ja) 2001-03-28 2001-03-28 半導体パッケージ及びその製造方法並びに半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001093244A JP2002289744A (ja) 2001-03-28 2001-03-28 半導体パッケージ及びその製造方法並びに半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002289744A true JP2002289744A (ja) 2002-10-04

Family

ID=18947602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001093244A Pending JP2002289744A (ja) 2001-03-28 2001-03-28 半導体パッケージ及びその製造方法並びに半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002289744A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305361A (ja) * 2001-04-05 2002-10-18 Casio Micronics Co Ltd フレキシブル配線基板およびその製造方法並びにフレキシブル配線基板の接合構造およびその接合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305361A (ja) * 2001-04-05 2002-10-18 Casio Micronics Co Ltd フレキシブル配線基板およびその製造方法並びにフレキシブル配線基板の接合構造およびその接合方法

Similar Documents

Publication Publication Date Title
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
US5990545A (en) Chip scale ball grid array for integrated circuit package
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US8168475B2 (en) Semiconductor package formed within an encapsulation
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
US20080157353A1 (en) Control of Standoff Height Between Packages with a Solder-Embedded Tape
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001119147A (ja) 電子部品内蔵多層基板及びその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2003142797A (ja) 電子部品実装済完成品の製造方法及び電子部品実装済完成品
US6707163B2 (en) Method of eliminating uncontrolled voids in sheet adhesive layer
JP3897278B2 (ja) フレキシブル配線基板の製造方法
JP2002289744A (ja) 半導体パッケージ及びその製造方法並びに半導体装置及びその製造方法
JP3096226B2 (ja) 半導体装置の製造方法
JP3394479B2 (ja) 半導体装置
JPH1167823A (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP4593444B2 (ja) 電子部品実装構造体の製造方法
JPH08167676A (ja) 半導体装置
JP3623641B2 (ja) 半導体装置
JP2000150577A (ja) 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置