JP2002305361A - フレキシブル配線基板およびその製造方法並びにフレキシブル配線基板の接合構造およびその接合方法 - Google Patents

フレキシブル配線基板およびその製造方法並びにフレキシブル配線基板の接合構造およびその接合方法

Info

Publication number
JP2002305361A
JP2002305361A JP2001106671A JP2001106671A JP2002305361A JP 2002305361 A JP2002305361 A JP 2002305361A JP 2001106671 A JP2001106671 A JP 2001106671A JP 2001106671 A JP2001106671 A JP 2001106671A JP 2002305361 A JP2002305361 A JP 2002305361A
Authority
JP
Japan
Prior art keywords
film substrate
wiring board
flexible wiring
columnar electrode
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001106671A
Other languages
English (en)
Other versions
JP3897278B2 (ja
Inventor
Shiro Ozaki
史郎 尾崎
Kenji Edasawa
健二 枝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Micronics Co Ltd
Original Assignee
Casio Micronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Micronics Co Ltd filed Critical Casio Micronics Co Ltd
Priority to JP2001106671A priority Critical patent/JP3897278B2/ja
Publication of JP2002305361A publication Critical patent/JP2002305361A/ja
Application granted granted Critical
Publication of JP3897278B2 publication Critical patent/JP3897278B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フィルム基板にスルーホール導通部を兼ねた
柱状電極をメッキ処理ではない別の方法により形成す
る。 【解決手段】 下金型２７の上面に剥離層２４、両面に
銅箔等からなる配線形成用導電層２１、２２を有するフ
ィルム基板２および半田、銅等からなる柱状電極形成用
導電層２３を載置する。そして、上金型２５を下降させ
ると、上金型２５の突起２６により柱状電極形成用導電
層２３が打ち抜かれ、その打ち抜き片からなる柱状電極
６により両配線形成用導電層２１、２２を有するフィル
ム基板２および剥離層２４が打ち抜かれ、それらの打ち
抜き片２９が下金型２７の貫通孔２８から排出される。
これにより、両配線形成用導電層２１、２２を有するフ
ィルム基板２および剥離層２４に貫通孔５が形成され、
且つ、当該貫通孔５内に柱状電極６が埋め込まれる。こ
の後、柱状電極６の上下面を加圧して整面し、次いで剥
離層２４を剥離する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はフレキシブル配線
基板およびその製造方法並びにフレキシブル配線基板の
接合構造およびその接合方法に関する。
【０００２】
【従来の技術】例えば液晶表示装置には、一例として、
図３２に示すようなものがある。この液晶表示装置は、
液晶表示パネル１０１がフレキシブル配線基板１１１を
介して回路基板１２１に接続された構造となっている。
このうち液晶表示パネル１０１は、２枚のガラス基板１
０２、１０３がほぼ方形枠状のシール材（図示せず）を
介して貼り合わされ、シール材の内側における両ガラス
基板１０２、１０３間に液晶（図示せず）が封入された
構造となっている。この場合、下側のガラス基板１０２
の右辺部は上側のガラス基板１０３から突出され、この
突出部の上面には接続端子１０４が設けられている。
【０００３】フレキシブル配線基板１１１はフィルム基
板１１２を備えている。フィルム基板１１２の一の面の
ほぼ右半分には出力配線１１３が設けられ、その左側に
は上側の入力配線１１４が設けられている。フィルム基
板１１１の他の面の左側には下側の入力配線１１５が設
けられている。両入力配線１１４、１１５の相対応する
所定の部分は、その間に介在されたフィルム基板１１２
等にメッキ処理により形成されたスルーホール導通部１
１６を介して導電接続されている。
【０００４】フレキシブル配線基板１１１の一の面のほ
ぼ中央部にはＬＳＩ等からなる半導体チップ１３１が搭
載されている。すなわち、半導体チップ１３１は、その
下面右側に設けられた出力用の突起電極１３２が出力配
線１１３の一端部に接合され、下面左側に設けられた入
力用の突起電極１３３が上側の入力配線１１４の一端部
に接合されていることにより、フレキシブル配線基板１
１１の一の面のほぼ中央部に搭載されている。この場
合、半導体チップ１３１の下面とフレキシブル配線基板
１１１の上面との間には封止樹脂層１３４が設けられて
いる。
【０００５】そして、フレキシブル配線基板１１１の出
力配線１１３の設けられた部分がほぼＵ字状に折り曲げ
られ、出力配線１１３の他端部の部分が液晶表示パネル
１１１の接続端子１０４の部分に異方性導電接着剤１３
５を介して接合され、下側の入力配線１１５の一端部の
部分が回路基板１２１の上面の所定の箇所に設けられた
配線１２２の一端部に異方性導電接着剤１３６を介して
接合されている。
【０００６】また、従来の技術として、ＢＧＡ(ball gr
id array)と呼ばれる半導体装置では、一例として、図
３３に示すように、下面側に半田ボール１４５を有する
フレキシブル配線基板１４１の上面にＬＳＩ等からなる
半導体チップ１５１が搭載された構造となっている。こ
のうちフレキシブル配線基板１４１はフィルム基板１４
２を備えている。フィルム基板１４２の上面には配線１
４３が設けられている。配線１４３の所定の部分に対応
するフィルム基板１４２には貫通孔１４４が設けられて
いる。貫通孔１４４内およびその下側には半田ボール１
４５が設けられている。
【０００７】半導体チップ１５１は、フレキシブル配線
基板１４１の上面の所定の箇所に異方性導電接着剤１６
１を介して搭載されている。すなわち、半導体チップ１
５１の下面周辺部に設けられた突起電極１５２はフレキ
シブル配線基板１４１の配線１４３の先端のパッド部上
面に異方性導電接着剤１６１の導電性粒子１６２を介し
て導電接続されている。また、半導体チップ１５１の下
面はフレキシブル配線基板１４１の上面の所定の箇所に
異方性導電接着剤１６１の絶縁性接着剤１６２を介して
接着されている。
【０００８】
【発明が解決しようとする課題】ところで、図３２に示
すフレキシブル配線基板１１１では、スルーホール導通
部１１６をメッキ処理により形成しているので、メッキ
処理に時間がかかり、またメッキ廃液の処理に伴う環境
上の問題があり、ひいてはコスト高となってしまうとい
う問題があった。また、図３２および図３３に示す半導
体チップ１３１、１５１では、突起電極１３２、１３
３、１５２をメッキ処理により形成しているので、上記
の場合と同様の問題がある上、突起電極１３２、１３
３、１５２をフォトリソグラフィ法により形成している
ので、工程が長くなり、より一層コスト高となってしま
うという問題があった。また、図３２および図３３に示
す異方性導電接着剤１３５、１３６、１６１では、代表
として図３３に示すように、絶縁性接着剤１６３中に非
常に微小な導電性粒子１６２を分散させたものであるの
で、所定の粒径の導電性粒子１６２が非常に高価であ
り、コスト高となってしまう上、導電性粒子１６２を介
しての導電接続が基本的には点接触であるので、接続抵
抗が高くなってしまうという問題があった。さらに、図
３３に示すフレキシブル配線基板１４１では、半田ボー
ル１４５を形成する場合、各貫通孔１４４内の配線１４
３の下面（実際は、図３３に示すものの上下面を反転さ
せた状態で行うが、図３３に示す状態で説明する。）に
フラックスを塗布し、各貫通孔１４４内に所定の粒径の
半田ボールを配置し、半田ボールの融点以上の温度にて
リフローし、洗浄によりフラックスを除去しており、工
程が長い上、所定の粒径の半田ボールが非常に高価であ
り、コスト高となってしまうという問題があった。この
発明の課題は、フレキシブル配線基板のスルーホール導
通部を環境上の問題を伴うことなく短い工程で且つ低コ
ストで形成することである。この発明の他の課題は、半
導体チップへの突起電極の形成を不要とするために、フ
レキシブル配線基板に柱状電極を環境上の問題を伴うこ
となく短い工程で且つ低コストで形成することである。
この発明のさらに他の課題は、フレキシブル配線基板と
半導体チップ等の電子部品とを低コストで接合し且つそ
の接続抵抗を低くすることである。この発明のさらに他
の課題は、フレキシブル配線基板に半田ボール等からな
る低融点金属ボールを短い工程で且つ低コストで形成す
ることである。
【０００９】
【課題を解決するための手段】請求項１に記載の発明に
係るフレキシブル配線基板は、フィルム基板および該フ
ィルム基板の少なくとも一方の面に形成された配線に形
成された複数の貫通孔内に埋め込まれ且つ前記フィルム
基板の一の面側に突出された複数の柱状電極を有し、こ
れらの柱状電極の突出端面が同一面となるように整面さ
れていることを特徴とするものである請求項２に記載の
発明に係るフレキシブル配線基板は、請求項１に記載の
発明において、前記配線は前記フィルム基板の両面に形
成され、これらの配線に形成された貫通孔内に前記柱状
電極が埋め込まれていることを特徴とするものである請
求項３に記載の発明に係るフレキシブル配線基板は、請
求項２に記載の発明において、前記両配線の相対応する
所定の部分およびその間の前記フィルム基板に前記貫通
孔とは別の貫通孔が形成され、この別の貫通孔内に柱状
のスルーホール導通部が埋め込まれていることを特徴と
するものである請求項４に記載の発明に係るフレキシブ
ル配線基板は、請求項１〜３のいずれかに記載の発明に
おいて、前記複数の柱状電極のうち少なくとも一部は前
記フィルム基板の他の面側にも突出され、当該突出端面
も同一面となるように整面されていることを特徴とする
ものである請求項５に記載の発明に係るフレキシブル配
線基板は、請求項４に記載の発明において、前記柱状電
極の前記フィルム基板の一の面側に突出された突出部の
高さと前記フィルム基板の他の面側に突出された突出部
の高さとはほぼ同じであることを特徴とするものである
請求項６に記載の発明に係るフレキシブル配線基板は、
請求項４に記載の発明において、前記柱状電極の前記フ
ィルム基板の一の面側に突出された突出部の高さと前記
フィルム基板の他の面側に突出された突出部の高さとは
異なることを特徴とするものである請求項７に記載の発
明に係るフレキシブル配線基板は、請求項１〜６のいず
れかに記載の発明において、前記柱状電極の表面および
前記配線の表面にメッキ層が形成されていることを特徴
とするものである請求項８に記載の発明に係るフレキシ
ブル配線基板の製造方法は、少なくとも一方の面に導電
層が形成されたフィルム基板の前記導電層を含む領域、
前記フィルム基板の一の面に粘着剤層を介してまたは介
さずに積層される剥離層および前記フィルム基板の他の
面に積層される柱状電極形成用導電層の各複数の箇所に
少なくとも１回の打ち抜きにより複数の貫通孔を形成
し、前記柱状電極形成用導電層からの打ち抜き片からな
る柱状電極を前記導電層を含む前記フィルム基板および
該フィルム基板の一の面に積層された前記剥離層の貫通
孔内に埋め込む工程と、前記柱状電極形成用導電層を取
り除く工程と、前記剥離層を剥離する工程とを有するこ
とを特徴とするものである。請求項９に記載の発明に係
るフレキシブル配線基板の製造方法は、請求項８に記載
の発明において、前記柱状電極形成用導電層を取り除い
た後に前記導電層を含む前記フィルム基板および前記剥
離層の貫通孔内に埋め込まれた前記柱状電極の上下面を
加圧して整面することを特徴とするものである。請求項
１０に記載の発明に係るフレキシブル配線基板の製造方
法は、請求項８または９に記載の発明において、前記柱
状電極形成用導電層の厚さは、前記導電層を含む前記フ
ィルム基板および前記剥離層の合計厚さとほぼ同じかそ
れよりもやや厚くなっていることを特徴とするものであ
る。請求項１１に記載の発明に係るフレキシブル配線基
板の製造方法は、請求項８に記載の発明において、前記
柱状電極形成用導電層は低融点金属からなり、前記柱状
電極形成用導電層を取り除いた後に、前記フィルム基板
の一の面に形成された前記導電層からなる配線に電子部
品の接続端子または該接続端子上に形成された突起電極
を接合し、前記剥離層を剥離して前記柱状電極の一部を
前記フィルム基板の他の面側に突出させ、前記柱状電極
の前記フィルム基板の他の面側に突出された突出部を熱
処理によりボール状部とすることを特徴とするものであ
る。請求項１２に記載の発明に係るフレキシブル配線基
板の製造方法は、請求項１１に記載の発明において、前
記柱状電極形成用導電層を取り除いた後であって前記電
子部品を接合する前に、前記柱状電極の上下面を加圧し
て整面することを特徴とするものである。請求項１３に
記載の発明に係るフレキシブル配線基板の製造方法は、
請求項１１または１２に記載の発明において、前記接合
工程は、前記導電層からなる配線を含む前記フィルム基
板の一の面に熱硬化性樹脂層を形成し、その上に前記電
子部品を載置し、所定の温度と圧力を加えて行うことを
特徴とするものである。請求項１４に記載の発明に係る
フレキシブル配線基板の製造方法は、請求項１１〜１３
のいずれかに記載の発明において、前記電子部品は半導
体チップであることを特徴とするものである。請求項１
５に記載の発明に係るフレキシブル配線基板の製造方法
は、少なくとも一方の面に導電層が形成されたフィルム
基板の前記導電層を含む領域、前記フィルム基板の一の
面に粘着剤層を介してまたは介さずに積層される第１の
剥離層、前記フィルム基板の他の面に粘着剤層を介して
または介さずに積層される第２の剥離層および該第２の
剥離層上に積層される柱状電極形成用導電層の各複数の
箇所に少なくとも１回の打ち抜きにより複数の貫通孔を
形成し、前記柱状電極形成用導電層からの打ち抜き片か
らなる柱状電極を前記第２の剥離層、前記導電層を含む
前記フィルム基板および前記第１の剥離層の貫通孔内に
埋め込む工程と、前記柱状電極形成用導電層を取り除い
た後に前記第２の剥離層、前記導電層を含む前記フィル
ム基板および前記第１の剥離層の貫通孔内に埋め込まれ
た前記柱状電極の上下面を加圧して整面する工程と、前
記両剥離層を剥離する工程とを有することを特徴とする
ものである。請求項１６に記載の発明に係るフレキシブ
ル配線基板の製造方法は、請求項１５に記載の発明にお
いて、前記柱状電極形成用導電層の厚さは、前記導電層
を含む前記フィルム基板および前記両剥離層の合計厚さ
と同じかそれよりもやや厚くなっていることを特徴とす
るものである。請求項１７に記載の発明に係るフレキシ
ブル配線基板の製造方法は、請求項１５または１６に記
載の発明において、前記第１の剥離層の厚さと前記第２
の剥離層の厚さとはほぼ同じであることを特徴とするも
のである。請求項１８に記載の発明に係るフレキシブル
配線基板の製造方法は、請求項１５または１６に記載の
発明において、前記第１の剥離層の厚さと前記第２の剥
離層の厚さとは異なることを特徴とするものである。請
求項１９に記載の発明に係るフレキシブル配線基板の製
造方法は、請求項８〜１８のいずれかに記載の発明にお
いて、前記フィルム基板をそのいずれか一方の面に形成
された前記導電層と共に打ち抜くことを特徴とするもの
である。請求項２０に記載の発明に係るフレキシブル配
線基板の製造方法は、請求項８〜１０および１５〜１８
のいずれかに記載の発明において、前記フィルム基板を
その両面に形成された前記導電層と共に打ち抜くことを
特徴とするものである。請求項２１に記載の発明に係る
フレキシブル配線基板の製造方法は、請求項２０に記載
の発明において、前記両導電層の相対応する所定の部分
およびその間の前記フィルム基板に打ち抜きにより前記
貫通孔とは別の貫通孔を形成するとともに、この別の貫
通孔内にスルーホール導通部形成用導電層からの打ち抜
き片からなる柱状のスルーホール導通部を埋め込むこと
を特徴とするものである。請求項２２に記載の発明に係
るフレキシブル配線基板の製造方法は、請求項２１に記
載の発明において、前記スルーホール導通部形成用導電
層の厚さは、前記フィルム基板および前記両導電層の合
計厚さとほぼ同じかそれよりもやや厚くなっていること
を特徴とするものである。請求項２３に記載の発明に係
るフレキシブル配線基板の製造方法は、請求項８〜２２
のいずれかに記載の発明において、前記打ち抜きは１回
であることを特徴とするものである。請求項２４に記載
の発明に係るフレキシブル配線基板の接合構造は、フィ
ルム基板および該フィルム基板の少なくとも一方の面に
形成された配線に形成された複数の貫通孔内に埋め込ま
れ且つ前記フィルム基板の一の面側に突出された複数の
柱状電極を有し、これらの柱状電極の突出端面が同一面
となるように整面されているフレキシブル配線基板の前
記柱状電極の突出端面に電子部品の接続端子または該接
続端子上に形成された突起電極が接合されていることを
特徴とするものである。請求項２５に記載の発明に係る
フレキシブル配線基板の接合構造は、請求項２４に記載
の発明において、前記フィルム基板の両面に配線が形成
され、これらの配線の貫通孔内に前記柱状電極が埋め込
まれていることを特徴とするものである。請求項２６に
記載の発明に係るフレキシブル配線基板の接合構造は、
請求項２５に記載の発明において、前記両配線の相対応
する所定の部分およびその間の前記フィルム基板に前記
貫通孔とは別の貫通孔が形成され、この別の貫通孔内に
柱状のスルーホール導通部が埋め込まれていることを特
徴とするものである。請求項２７に記載の発明に係るフ
レキシブル配線基板の接合構造は、請求項２４〜２６の
いずれかに記載の発明において、前記複数の柱状電極の
うち少なくとも一部は前記フィルム基板の他の面側にも
突出され、当該突出端面も同一面となるように整面さ
れ、当該突出端面に別の電子部品の接続端子または該接
続端子上に形成された突起電極が接合されていることを
特徴とするものである。請求項２８に記載の発明に係る
フレキシブル配線基板の接合構造は、請求項２７に記載
の発明において、前記柱状電極の前記フィルム基板の一
の面側に突出された突出部の高さと前記フィルム基板の
他の面側に突出された突出部の高さとはほぼ同じである
ことを特徴とするものである。請求項２９に記載の発明
に係るフレキシブル配線基板の接合構造は、請求項２７
に記載の発明において、前記柱状電極の前記フィルム基
板の一の面側に突出された突出部の高さと前記フィルム
基板の他の面側に突出された突出部の高さとは異なるこ
とを特徴とするものである。請求項３０に記載の発明に
係るフレキシブル配線基板の接合構造は、請求項２４〜
２９のいずれかに記載の発明において、前記柱状電極の
表面および前記配線の表面にメッキ層が形成されている
ことを特徴とするものである。請求項３１に記載の発明
に係るフレキシブル配線基板の接合構造は、フィルム基
板および該フィルム基板の一の面に設けられた配線に形
成された複数の貫通孔内に基部が埋め込まれ且つ前記フ
ィルム基板の他の面側に突出された部分をボール状部と
された複数の低融点金属ボールを有するフレキシブル配
線基板の前記配線に電子部品の接続端子または該接続端
子上に形成された突起電極が接合されていることを特徴
とするものである。請求項３２に記載の発明に係るフレ
キシブル配線基板の接合構造は、請求項２４〜３１のい
ずれかに記載の発明において、前記フレキシブル配線基
板と前記電子部品との間に熱硬化性樹脂層が設けられて
いることを特徴とするものである。請求項３３に記載の
発明に係るフレキシブル配線基板の接合構造は、請求項
２４〜３２のいずれかに記載の発明において、前記電子
部品は半導体チップであることを特徴とするものであ
る。請求項３４に記載の発明に係るフレキシブル配線基
板の接合方法は、フィルム基板および該フィルム基板の
少なくとも一方の面に形成された配線に形成された複数
の貫通孔内に埋め込まれ且つ前記フィルム基板の一の面
側に突出された複数の柱状電極を有し、これらの柱状電
極の突出端面が同一面となるように整面されているフレ
キシブル配線基板の一の面の前記柱状電極を含む所定の
領域に熱硬化性樹脂層を形成する工程と、前記フレキシ
ブル配線基板の柱状電極の突出端面に電子部品の接続端
子または該接続端子上に形成された突起電極を所定の温
度と圧力を加えて接合するとともに前記フレキシブル配
線基板の一の面に前記電子部品を前記熱硬化性樹脂層を
介して接着する工程とを有することを特徴とするもので
ある。請求項３５に記載の発明に係るフレキシブル配線
基板の接合方法は、フィルム基板および該フィルム基板
の少なくとも一方の面に形成された配線に形成された複
数の貫通孔内に埋め込まれ且つ前記フィルム基板の両面
側に突出された複数の柱状電極を有し、これらの柱状電
極の両突出端面がそれぞれ同一面となるように整面され
ているフレキシブル配線基板の両面の前記柱状電極を含
む所定の領域にそれぞれ熱硬化性樹脂層を形成する工程
と、前記フレキシブル配線基板の柱状電極の両突出端面
にそれぞれの電子部品の接続端子または該接続端子上に
形成された突起電極を所定の温度と圧力を加えて接合す
るとともに前記フレキシブル配線基板の両面に前記各電
子部品をそれぞれ前記各熱硬化性樹脂層を介して接着す
る工程とを有することを特徴とするものである。そし
て、この発明によれば、柱状電極形成用導電層からの打
ち抜き片からなる柱状電極をフィルム基板および該フィ
ルム基板の両面に形成された両配線の貫通孔内に埋め込
むと、両配線を柱状電極を介して導電接続することがで
き、すなわち、柱状電極形成用導電層からの打ち抜き片
からなる柱状電極にスルーホール導通部を兼用させるこ
とができ、この結果、メッキ処理によりスルーホール導
通部を形成する場合と比較して、スルーホール導通部を
環境上の問題を伴うことなく短い工程で且つ低コストで
形成することができる。また、この発明によれば、柱状
電極形成用導電層からの打ち抜き片からなる柱状電極を
導電層を含むフィルム基板および剥離層の貫通孔内に埋
め込み、剥離層を剥離して柱状電極の一部をフィルム基
板から突出させると、半導体チップへの突起電極の形成
を不要とすることができる上、メッキ処理により柱状電
極を形成する場合と比較して、フレキシブル配線基板に
柱状電極を環境上の問題を伴うことなく短い工程で且つ
低コストで形成することができる。この場合、導電層を
含むフィルム基板および剥離層の貫通孔内に埋め込まれ
た柱状電極の上下面を加圧して整面しているのは、柱状
電極の上下面を平坦にするとともに、柱状電極のフィル
ム基板から突出された突出部の高さを均一にするためで
ある。また、この発明によれば、フレキシブル配線基板
の柱状電極の突出端面に半導体チップ等の電子部品の接
続端子または該接続端子上に形成された突起電極を接合
すると、当該接合が面接触であるので、接続抵抗を低く
することができ、また高価な異方性導電接着剤を用いて
いないので、コストを低減することができる。さらに、
この発明によれば、低融点金属からなる柱状電極形成用
導電層からの打ち抜き片からなる柱状電極のフィルム基
板から突出された突出部を熱処理によりボール状部とす
ると、従来の半田ボールを用いる場合と比較して、フレ
キシブル配線基板に半田ボール等からなる低融点金属ボ
ールを短い工程で且つ低コストで形成することができ
る。
【００１０】
【発明の実施の形態】（第１実施形態）図１はこの発明
の第１実施形態としてのフレキシブル配線基板の接合構
造の要部の断面図を示したものである。このフレキシブ
ル配線基板の接合構造では、両面配線構造のフレキシブ
ル配線基板１の上面にＬＳＩ等からなる半導体チップ１
１が搭載された構造となっている。このうちフレキシブ
ル配線基板１はフィルム基板２を備えている。フィルム
基板２の上面および下面には配線３、４が設けられてい
る。両配線３、４の相対応する所定の部分およびその間
に介在されたフィルム基板２には貫通孔５が設けられて
いる。貫通孔５内には柱状電極６の下部が埋め込まれ、
柱状電極６の上部はフィルム基板２の上面側に突出され
ている（以下、この突出部を突出部６ａという。）。柱
状電極６の下部は両配線３、４の貫通孔５の内壁面に密
接されて両配線３、４と導電接続されている。したがっ
て、柱状電極６は両配線３、４を導電接続するためのス
ルーホール導通部を兼ねている。柱状電極６は、複数で
あって、後述する半導体チップ１１の複数の接続パッド
１３にそれぞれ対応する位置に配置されている。
【００１１】半導体チップ１１はシリコン基板等からな
る半導体基板１２を備えている。半導体基板１２の下面
周辺部には複数の接続パッド（接続端子）１３が設けら
れている。接続パッド１３の周辺部を含む半導体基板１
２の下面全体には絶縁膜１４が設けられ、接続パッド１
３の中央部は絶縁膜１４に形成された開口部１５を介し
て露出されている。そして、半導体チップ１１は、接続
パッド１３の露出面がフレキシブル配線基板１の柱状電
極６の上面に接合された状態で、絶縁膜１４の下面がフ
レキシブル配線基板１の上面の所定の箇所に熱硬化性樹
脂層１６を介して接着されていることにより、フレキシ
ブル配線基板１の上面の所定の箇所に搭載されている。
【００１２】次に、このフレキシブル配線基板の接合構
造の製造方法の一例について説明する。まず、図２に示
すように、ポリイミド、アラミド、液晶ポリマー等から
なるフィルム基板２の上面および下面に銅箔等からなる
配線形成用導電層２１、２２が積層されたものを用意
し、また半田、銅等からなる柱状電極形成用導電層２３
およびＰＥＴ（ポリエチレンテレフタレート）等からな
る剥離層２４を用意する。このうち剥離層２４は、作業
性の向上を図るため、その上面に塗布されたアクリル系
微粘着剤層（図示せず）を介して下側の配線形成用導電
層２２の下面に貼り付けられている。
【００１３】ここで、上記各材料の厚さの一例について
説明する。フィルム基板２の厚さは２５μｍ、配線形成
用導電層２１、２２の厚さは１２μｍ、剥離層２４の厚
さは５０μｍ、アクリル系微粘着剤層の厚さは７μｍで
ある。柱状電極形成用導電層２３の厚さは、フィルム基
板２、配線形成用導電層２１、２２、剥離層２４および
アクリル系微粘着剤層の合計厚さ１０６μｍとほぼ同じ
かそれよりもやや例えば１〜１０μｍ程度厚くなってい
る（以下、やや厚い場合について説明し、必要に応じて
ほぼ同じ場合について説明する。）。この場合、剥離層
２４の厚さは、図１に示す柱状電極６の突出部６ａの高
さに対応するものである。したがって、剥離層２４の厚
さを５０μｍよりもさらに厚くし、且つ、これに対応し
て柱状電極形成用導電層２３の厚さもさらに厚くする
と、図１に示す柱状電極６の突出部６ａの高さをさらに
高くすることができる。
【００１４】一方、この場合の製造方法では、図２に示
すように、打ち抜き用の上金型２５および下金型２７を
用いる。上金型２５の下面および下金型２７には、図１
に示す柱状電極６に対応する位置に突起２６および貫通
孔２８が設けられている。この場合、上金型２５の突起
２６の高さは柱状電極形成用導電層２３の厚さとほぼ同
じであるが、それよりもやや高くなるようにしてもよ
い。したがって、図１に示す柱状電極６の突出部６ａの
高さをさらに高くする場合には、それに応じて柱状電極
形成用導電層２３の厚さもさらに厚くなるので、上金型
２５としてその突起２６の高さがさらに高いものを用い
ることになる。
【００１５】さて、図１に示すフレキシブル配線基板の
接合構造を製造する場合には、まず、図２に示すよう
に、両配線形成用導電層２１、２２を有するフィルム基
板２および剥離層２４等を剥離層２４を下側にして下金
型２７の上面に載置し、上側の配線形成用導電層２１の
上面に柱状電極形成用導電層２３を載置する。次に、上
金型２５を下降させる。すると、図３に示すように、上
金型２５の突起２６により柱状電極形成用導電層２３が
打ち抜かれ、その打ち抜き片からなる柱状電極６により
上側の配線形成用導電層２１、フィルム基板２、下側の
配線形成用導電層２２および剥離層２４等が打ち抜か
れ、それらの打ち抜き片２９が下金型２７の貫通孔２８
から排出される。これにより、上側の配線形成用導電層
２１、フィルム基板２、下側の配線形成用導電層２２お
よび剥離層２４等に貫通孔５が形成され、且つ、当該貫
通孔５内に柱状電極６が埋め込まれる。
【００１６】この状態では、上金型２５の突起２６の高
さが柱状電極形成用導電層２３の厚さとほぼ同じである
ので、突起２６の下面が上側の配線形成用導電層２１の
上面とほぼ同一面となり、柱状電極６の上面が上側の配
線形成用導電層２１の上面とほぼ同一面となる。また、
柱状電極形成用導電層２３の厚さが、フィルム基板２、
配線形成用導電層２１、２２および剥離層２４等の合計
厚さよりもやや厚いので、柱状電極６の下部が剥離層２
４の下面側にやや突出される。一方、上金型２５の突起
２６の高さが柱状電極形成用導電層２３の厚さよりもや
や高い場合には、突起２６の下面が上側の配線形成用導
電層２１の貫通孔５内にやや入り込み、柱状電極６の上
面が上側の配線形成用導電層２１の上面よりもやや低く
なり、柱状電極６の下部の剥離層２４の下面側への突出
量がやや大きくなる。
【００１７】また、この状態では、柱状電極形成用導電
層２３の打ち抜き片からなる柱状電極６により上側の配
線形成用導電層２１、フィルム基板２、下側の配線形成
用導電層２２および剥離層２４等を打ち抜いているの
で、柱状電極６の下面は適宜に圧力を受け、当該下面の
表面粗さにバラツキが生じ、また当該下面側がつぶれる
ことにより柱状電極６の全体の高さにバラツキが生じ
る。
【００１８】次に、上金型２５を上昇させ、柱状電極形
成用導電層２３を取り出し、また柱状電極６を含むフィ
ルム基板２および剥離層２４等を取り出す。柱状電極形
成用導電層２３は、ここで用済みとなる。次に、図４に
示すように、柱状電極６を含むフィルム基板２および剥
離層２４等を剥離層２４を下側にして下加圧板３１の上
面に載置し、上加圧板３２を下降させて加圧する。する
と、柱状電極６の剥離層２４の下面から突出された部分
が適宜につぶされ、その下面が整面化されて平坦とな
る。また、このとき、柱状電極６の上面が上側の配線形
成用導電層２１の上面とほぼ同一面であっても、上側の
配線形成用導電層２１の上面よりもやや低くなっていて
も、フィルム基板２および剥離層２４等が適宜に且つ均
等に押しつぶされることにより、柱状電極６の上面も整
面化されて平坦となる。そして、柱状電極６の上下面が
整面化されると、柱状電極６の全体の高さが均一にな
る。また、柱状電極６が高さ方向に対して直交する方向
への膨出力を受けて膨出することにより、特に、柱状電
極６の上部が両配線形成用導電層２１、２２の貫通孔５
の内壁面により一層強く密接される。この場合、特に、
剥離層２４は、上下面を整面化される柱状電極６の座屈
乃至曲がりを防止するように機能する。
【００１９】ここで、柱状電極形成用導電層２３の厚さ
が、フィルム基板２、配線形成用導電層２１、２２およ
び剥離層２４等の合計厚さとほぼ同じである場合には、
上加圧板３２による加圧力をより強くすると、フィルム
基板２および剥離層２４等がより大きく且つ均等に押し
つぶされることにより、柱状電極６の上下面が整面化さ
れるとともに、柱状電極６の高さが均一化される。
【００２０】次に、上加圧板３２を上昇させ、下加圧板
３１上に載置されたものの上下面を反転し、剥離層２４
をアクリル系微粘着剤層と共に剥離すると、図５に示す
ように、フィルム基板２および両配線形成用導電層２
１、２２に形成された貫通孔５内に下部を埋め込まれた
柱状電極６の上部がフィルム基板２の上面側に突出され
る。次に、両配線形成用導電層２１、２２をパターニン
グすると、図６に示すように、両配線３、４が形成され
る。この後、必要に応じて、図示していないが、柱状電
極６および両配線３、４の表面に無電解メッキにより
錫、銅、ニッケル、金等からなるメッキ層を形成する。
かくして、柱状電極６を備えたフレキシブル配線基板１
が得られる。
【００２１】次に、図７に示すように、柱状電極６を除
くフィルム基板２の上面の所定の箇所にポッティング等
によりエポキシ系樹脂やポリウレタン系樹脂等からなる
熱硬化性樹脂層１６を形成し、次いで熱硬化性樹脂層１
６の硬化温度よりも低い温度と圧力を加えて仮圧着す
る。この場合、エポキシ系樹脂やポリウレタン系樹脂等
からなる熱硬化性樹脂シートを用いてもよい。そして、
この状態では、柱状電極６の上面は熱硬化性樹脂層１６
の上面とほぼ同一面となっている。
【００２２】次に、図１に示すように、半導体チップ１
１の接続パッド１３の露出面をフレキシブル配線基板１
の柱状電極６の上面上に位置させた状態で、所定の温度
と圧力を加えて本圧着を行うことにより、半導体チップ
１１の接続パッド１３の露出面をフレキシブル配線基板
１の柱状電極６の上面に接合するとともに、半導体チッ
プ１１の絶縁膜１４の下面をフレキシブル配線基板１の
上面の所定の箇所に熱硬化性樹脂層１６を介して接着
し、半導体チップ１１をフレキシブル配線基板１の上面
の所定の箇所に搭載する。かくして、図１に示すフレキ
シブル配線基板の接合構造が得られる。
【００２３】このようにして得られたフレキシブル配線
基板の接合構造では、半田、銅等からなる柱状電極形成
用導電層２３からの打ち抜き片からなる柱状電極６をフ
ィルム基板２および該フィルム基板２の両面に形成され
た両配線３、４の貫通孔５内に埋め込んでいるので、上
述の如く、両配線３、４を柱状電極６を介して導電接続
することができ、柱状電極形成用導電層２３からの打ち
抜き片からなる柱状電極６にスルーホール導通部を兼用
させることができる。この結果、メッキ処理によりスル
ーホール導通部を形成する場合と比較して、フレキシブ
ル配線基板１のスルーホール導通部を環境上の問題を伴
うことなく短い工程で且つ低コストで形成することがで
きる。
【００２４】また、図３に示すように、柱状電極形成用
導電層２３からの打ち抜き片からなる柱状電極６を上側
の配線形成用導電層２１、フィルム基板２、下側の配線
形成用導電層２２および剥離層２４等の貫通孔６内に埋
め込み、剥離層２４を剥離して、図５に示すように、柱
状電極６の上部をフィルム基板２の上面側に突出させて
いるので、メッキ処理により柱状電極を形成する場合と
比較して、フレキシブル配線基板１に柱状電極６を環境
上の問題を伴うことなく短い工程で且つ低コストで形成
することができる。そして、図１に示すように、半導体
チップ１１の接続パッド１３の露出面をフレキシブル配
線基板１の柱状電極６の上面に接合することにより、半
導体チップ１１への突起電極の形成を不要とすることが
できる。
【００２５】さらに、フレキシブル配線基板１の柱状電
極６の上面に半導体チップ１１の接続パッド１３を接合
しているので、当該接合が面接触となり、接続抵抗を低
くすることができる。また、図３３に示すような高価な
異方性導電接着剤１６３を用いていないので、コストを
低減することができる。さらに、この場合、フレキシブ
ル配線基板１の上面の所定の箇所に熱硬化性樹脂層１６
を仮圧着し、その上に半導体チップ１１を載置して本圧
着しているので、図３２に示す従来例の場合と比較し
て、作業時間を短縮することができる。すなわち、図３
２に示す従来例の場合には、半導体チップ１３１をフレ
キシブル配線基板１１１上に熱圧着により接合した後に
ポッティング等により封止樹脂層１３４を形成している
ので、半導体チップ１３１とフレキシブル配線基板１１
１との間への封止樹脂の毛細管現象による進入に時間が
かかってしまう。
【００２６】（第２実施形態）図８はこの発明の第２実
施形態としてのフレキシブル配線基板の接合構造の要部
の断面図を示したものである。このフレキシブル配線基
板の接合構造では、両面配線構造のフレキシブル配線基
板１の上面および下面にＬＳＩ等からなる半導体チップ
１１Ａ、１１Ｂが搭載された構造となっている。このう
ちフレキシブル配線基板１はフィルム基板２を備えてい
る。フィルム基板２の上面および下面には配線３、４が
設けられている。両配線３、４の相対応する所定の部分
およびその間に介在されたフィルム基板２には貫通孔５
が設けられている。貫通孔５内には柱状電極６の中央部
が埋め込まれ、柱状電極６の上部および下部はフィルム
基板２の上面側および下面側に突出されている（以下、
これらの突出部を上側の突出部６ａ、下側の突出部６ｂ
という。）。柱状電極６は両配線３、４の貫通孔５の内
壁面に密接されて両配線３、４と導電接続されている。
したがって、柱状電極６の中央部は両配線３、４を導電
接続するためのスルーホール導通部を兼ねている。柱状
電極６は、複数であって、後述する半導体チップ１１
Ａ、１１Ｂの複数の接続パッド１３Ａ、１３Ｂにそれぞ
れ対応する位置に配置されている。
【００２７】半導体チップ１１Ａ、１１Ｂはシリコン基
板等からなる半導体基板１２Ａ、１２Ｂを備えている。
半導体基板１２Ａ、１２Ｂの下面および上面の周辺部に
は複数の接続パッド１３Ａ、１３Ｂが設けられている。
接続パッド１３Ａ、１３Ｂの周辺部を含む半導体基板１
２Ａ、１２Ｂの下面全体および上面全体には絶縁膜１４
Ａ、１４Ｂが設けられ、接続パッド１３Ａ、１３Ｂの中
央部は絶縁膜１４Ａ、１４Ｂに形成された開口部１５
Ａ、１５Ｂを介して露出されている。そして、半導体チ
ップ１１Ａ、１１Ｂは、接続パッド１３Ａ、１３Ｂの露
出面がフレキシブル配線基板１の柱状電極６の上面およ
び下面に接合された状態で、絶縁膜１４Ａ、１４Ｂの下
面および上面がフレキシブル配線基板１の上面および下
面の各所定の箇所に熱硬化性樹脂層１６Ａ、１６Ｂを介
して接着されていることにより、フレキシブル配線基板
１の上面および下面の各所定の箇所に搭載されている。
【００２８】次に、このフレキシブル配線基板の接合構
造の製造方法の一例について説明する。まず、図９に示
すように、ポリイミド、アラミド、液晶ポリマー等から
なるフィルム基板２の上面および下面に銅箔等からなる
配線形成用導電層２１、２２が積層されたものを用意
し、また、半田、銅等からなる柱状電極形成用導電層２
３およびＰＥＴ等からなる剥離層２４Ａ、２４Ｂを用意
する。この場合、剥離層２４Ａ、２４Ｂは、作業性の向
上を図るため、その下面および上面に塗布されたアクリ
ル系微粘着剤層（図示せず）を介して配線形成用導電層
２１、２２の上面および下面に貼り付けられている。
【００２９】ここで、上記各材料の厚さの一例について
説明する。フィルム基板２の厚さは２５μｍ、配線形成
用導電層２１、２２の厚さは１２μｍ、剥離層２４Ａ、
２４Ｂの厚さは５０μｍ、アクリル系微粘着剤層の厚さ
は７μｍである。柱状電極形成用導電層２３の厚さは、
フィルム基板２、配線形成用導電層２１、２２、剥離層
２４Ａ、２４Ｂおよびアクリル系微粘着剤層の合計厚さ
１６３μｍとほぼ同じかそれよりもやや例えば１〜１０
μｍ程度厚くなっている（以下、やや厚い場合について
説明する。）。この場合、剥離層２４Ａ、２４Ｂの厚さ
は、図８に示す柱状電極６の上側の突出部６ａおよび下
側の突出部６ｂの高さに対応するものである。したがっ
て、剥離層２４Ａ、２４Ｂの厚さを５０μｍよりもさら
に厚くし、且つ、これに対応して柱状電極形成用導電層
２３の厚さもさらに厚くすると、図８に示す柱状電極６
の上側の突出部６ａおよび下側の突出部６ｂの高さをさ
らに高くすることができる。
【００３０】一方、この場合の製造方法では、図９に示
すように、打ち抜き用の上金型２５および下金型２７を
用いる。上金型２５の下面および下金型２７には、図８
に示す柱状電極６に対応する位置に突起２６および貫通
孔２８が設けられている。この場合、上金型２５の突起
２６の高さは柱状電極形成用導電層２３の厚さとほぼ同
じであるが、それよりもやや高くなるようにしてもよ
い。したがって、図８に示す柱状電極６の上側の突出部
６ａおよび下側の突出部６ｂの高さをさらに高くする場
合には、それに応じて柱状電極形成用導電層２３の厚さ
もさらに厚くなるので、上金型２５としてその突起２６
の高さがさらに高いものを用いることになる。
【００３１】さて、図８に示すフレキシブル配線基板の
接合構造を製造する場合には、まず、図９に示すよう
に、両配線形成用導電層２１、２２を有するフィルム基
板２および剥離層２４Ａ、２４Ｂ等を剥離層２４Ｂを下
側にして下金型２７の上面に載置し、上側の剥離層２４
Ａの上面に柱状電極形成用導電層２３を載置する。次
に、上金型２５を下降させる。すると、図１０に示すよ
うに、上金型２５の突起２６により柱状電極形成用導電
層２３が打ち抜かれ、その打ち抜き片からなる柱状電極
６により上側の剥離層２４Ａ、上側の配線形成用導電層
２１、フィルム基板２、下側の配線形成用導電層２２お
よび下側の剥離層２４Ｂ等が打ち抜かれ、それらの打ち
抜き片２９が下金型２７の貫通孔２８から排出される。
これにより、上側の剥離層２４Ａ、上側の配線形成用導
電層２１、フィルム基板２、下側の配線形成用導電層２
２および下側の剥離層２４Ｂ等に貫通孔５が形成され、
且つ、当該貫通孔５内には柱状電極６が埋め込まれる。
【００３２】この状態では、上金型２５の突起２６の高
さが柱状電極形成用導電層２３の厚さとほぼ同じである
ので、突起２６の下面が上側の剥離層２４Ａの上面とほ
ぼ同一面となり、柱状電極６の上面が上側の剥離層２４
Ａの上面とほぼ同一面となる。また、柱状電極形成用導
電層２３の厚さが、フィルム基板２、配線形成用導電層
２１、２２および剥離層２４Ａ、２４Ｂ等の合計厚さよ
りもやや厚いので、柱状電極６の下部が下側の剥離層２
４Ｂの下面側にやや突出される。
【００３３】また、この状態では、柱状電極形成用導電
層２３の打ち抜き片からなる柱状電極６により上側の剥
離層２４Ａ、上側の配線形成用導電層２１、フィルム基
板２、下側の配線形成用導電層２２および下側の剥離層
２４Ｂ等を打ち抜いているので、柱状電極６の下面は適
宜に圧力を受け、当該下面の表面粗さにバラツキが生
じ、また当該下面側がつぶれることにより柱状電極６の
全体の高さにバラツキが生じる。
【００３４】次に、上金型２５を上昇させ、柱状電極形
成用導電層２３を取り出し、また柱状電極６を含むフィ
ルム基板２および剥離層２４Ａ、２４Ｂ等を取り出す。
柱状電極形成用導電層２３は、ここで用済みとなる。次
に、図１１に示すように、柱状電極６を含むフィルム基
板２および剥離層２４Ａ、２４Ｂ等を剥離層２４Ｂを下
側にして下加圧板３１の上面に載置し、上加圧板３２を
下降させて加圧する。すると、柱状電極６の下側の剥離
層２４Ｂの下面から突出された部分が適宜につぶされ、
その下面が整面化されて平坦となる。また、このとき、
フィルム基板２および剥離層２４Ａ、２４Ｂ等が適宜に
且つ均等に押しつぶされることにより、柱状電極６の上
面も整面化されて平坦となる。そして、柱状電極６の上
下面が整面化されると、柱状電極６の全体の高さが均一
になる。また、柱状電極６が高さ方向に対して直交する
方向への膨出力を受けて膨出することにより、特に、柱
状電極６の中央部が両配線形成用導電層２１、２２の貫
通孔５の内壁面により一層強く密接される。この場合、
特に、剥離層２４Ａ、２４Ｂは、上下面を整面化される
柱状電極６の座屈乃至曲がりを防止するように機能す
る。
【００３５】次に、上加圧板３２を上昇させ、下加圧板
３１上に載置されたものから剥離層２４Ａ、２４Ｂをア
クリル系微粘着剤層と共に剥離すると、図１２に示すよ
うに、フィルム基板２および両配線形成用導電層２１、
２２に形成された貫通孔５内に中央部を埋め込まれた柱
状電極６の上部および下部がフィルム基板２の上面側お
よび下面側に突出される。次に、両配線形成用導電層２
１、２２をパターニングすると、図１３に示すように、
両配線３、４が形成される。この後、必要に応じて、図
示していないが、柱状電極６および両配線３、４の表面
に無電解メッキによりすず、銅、ニッケル、金等からな
るメッキ層を形成する。かくして、柱状電極６を備えた
フレキシブル配線基板１が得られる。
【００３６】次に、図１４に示すように、柱状電極６を
除くフィルム基板２の上面および下面の各所定の箇所に
ポッティング等によりエポキシ系樹脂やポリウレタン系
樹脂等からなる熱硬化性樹脂層１６Ａ、１６Ｂを形成
し、次いで熱硬化性樹脂層１６Ａ、１６Ｂの硬化温度よ
りも低い温度と圧力を加えて仮圧着する。この場合、エ
ポキシ系樹脂やポリウレタン系樹脂等からなる熱硬化性
樹脂シートを用いてもよい。そして、この状態では、柱
状電極６の上面および下面は熱硬化性樹脂層１６Ａ、１
６Ｂの上面および下面とほぼ同一面となっている。
【００３７】次に、図８に示すように、半導体チップ１
１Ａ、１１Ｂの接続パッド１３Ａ、１３Ｂの露出面をフ
レキシブル配線基板１の柱状電極６の上面上および下面
上に位置させた状態で、所定の温度と圧力を加えて本圧
着を行うことにより、半導体チップ１１Ａ、１１Ｂの接
続パッド１３Ａ、１３Ｂの露出面をフレキシブル配線基
板１の柱状電極６の上面および下面に接合するととも
に、絶縁膜１４Ａ、１４Ｂの下面および上面を熱硬化性
樹脂層１６Ａ、１６Ｂを介してフレキシブル配線基板１
の上面および下面の各所定の箇所に接着し、半導体チッ
プ１１Ａ、１１Ｂをフレキシブル配線基板１の上面およ
び下面の各所定の箇所に搭載する。かくして、図８に示
すフレキシブル配線基板の接合構造が得られる。
【００３８】このようにして得られたフレキシブル配線
基板の接合構造でも、上記第１実施形態の場合と同様
に、フレキシブル配線基板１のスルーホール導通部を環
境上の問題を伴うことなく短い工程で且つ低コストで形
成することができ、またフレキシブル配線基板１に柱状
電極６を環境上の問題を伴うことなく短い工程で且つ低
コストで形成することができ、これにより、半導体チッ
プ１１Ａ、１１Ｂへの柱状電極の形成を不要とすること
ができ、さらにフレキシブル配線基板１の柱状電極６と
半導体チップ１１の接続パッド１３とを低コストで接合
することができるとともにその間の接続抵抗を低くする
ことができる。その上、この第２実施形態では、フレキ
シブル配線基板１の上下面に半導体チップ１１Ａ、１１
Ｂを搭載しているので、より一層の高密度化を図ること
ができる。
【００３９】なお、上記第２実施形態において、上側の
剥離層２４Ａの厚さと下側の剥離層２４Ｂの厚さとを異
ならせ、柱状電極６の上側の突出部６ａの高さと下側の
突出部６ｂの高さとを異ならせるようにしてもよい。ま
た、半導体チップ１１Ａの接続パッド１３Ａの数と半導
体チップ１１Ｂの接続パッド１３Ｂの数とが異なる場合
には、複数の柱状電極６のうち少なくとも一部をフレキ
シブル配線基板１の両側に突出させるようにしてもよ
い。
【００４０】（第３、第４実施形態）上記第１および第
２実施形態では、フレキシブル配線基板１として両面配
線構造のものを用いた場合について説明したが、これに
限定されるものではない。例えば、図１５および図１６
にそれぞれ示すこの発明の第３および第４実施形態のよ
うに、フレキシブル配線基板１として下面（または上
面）に配線４を有する片面配線構造のものを用いるよう
にしてもよい。
【００４１】（第５実施形態）例えば上記第１実施形態
では、半導体チップ１１として柱状電極を有しないもの
を用いた場合について説明したが、これに限定されるも
のではない。例えば、図１７に示すこの発明の第５実施
形態のように、半導体チップ１１として接続パッド１３
下に突起電極４１を有するものを用い、半導体チップ１
１の突起電極４１の下面をフレキシブル配線基板１の柱
状電極６の上面に接合するようにしてもよい。
【００４２】（第６実施形態）例えば上記第１実施形態
では、柱状電極６にスルーホール導通部を兼ねさせた場
合について説明したが、突起電極６を形成しない箇所に
おいてスルーホール導通部を必要とする場合には、図１
８に示すこの発明の第６実施形態のようにしてもよい。
すなわち、このフレキシブル配線基板１では、フィルム
基板２の上面および下面に配線３、４が設けられ、両配
線３、４の相対応する第１の所定の部分およびその間に
介在されたフィルム基板２に第１の貫通孔５が設けら
れ、第１の貫通孔５内に柱状電極６の下部が埋め込ま
れ、柱状電極６の上部がフィルム基板２の上面側に突出
され、両配線３、４の相対応する第２の所定の部分およ
びその間に介在されたフィルム基板２に第２の貫通孔４
２が設けられ、第２の貫通孔４２内に柱状のスルーホー
ル導通部４３が埋め込まれた構造となっている。
【００４３】次に、このフレキシブル配線基板１の製造
方法の一例について説明する。まず、図１９に示すよう
に、ポリイミド、アラミド、液晶ポリマー等からなるフ
ィルム基板２の上面および下面に銅箔等からなる配線形
成用導電層２１、２２が積層されたものを用意し、また
半田、銅等からなる柱状電極形成用導電層２３、スルー
ホール導通部形成用導電層４４およびＰＥＴ等からなる
剥離層２４を用意する。このうち剥離層２４は、作業性
の向上を図るため、その上面に塗布されたアクリル系微
粘着剤層（図示せず）を介して下側の配線形成用導電層
２２の下面の柱状電極形成領域に貼り付けられている。
【００４４】ここで、上記各材料の厚さの一例について
説明する。フィルム基板２の厚さは２５μｍ、配線形成
用導電層２１、２２の厚さは１２μｍ、剥離層２４の厚
さは５０μｍ、アクリル系微粘着剤層の厚さは７μｍで
ある。柱状電極形成用導電層２３の厚さは、フィルム基
板２、配線形成用導電層２１、２２、剥離層２４および
アクリル系微粘着剤層の合計厚さ１０６μｍとほぼ同じ
かそれよりもやや例えば１〜１０μｍ程度厚くなってい
る（以下、やや厚い場合について説明する。）。スルー
ホール導通部形成用導電層４４の厚さは、フィルム基板
２および配線形成用導電層２１、２２の合計厚さ４９μ
ｍとほぼ同じかそれよりもやや例えば１〜１０μｍ程度
厚くなっている（以下、やや厚い場合について説明す
る。）。
【００４５】一方、この場合の製造方法では、図１９に
示すように、打ち抜き用の上金型２５および下金型２７
を用いる。上金型２５の下面および下金型２７には、図
１８に示す柱状電極６に対応する位置に第１の突起２６
および第１の貫通孔２８が設けられ、図１８に示すスル
ーホール導通部４３に対応する位置に第２の突起４５お
よび第２の貫通孔４６が設けられている。この場合、上
金型２５の第１の突起２６の高さは柱状電極形成用導電
層２３の厚さとほぼ同じであるが、それよりもやや高く
なるようにしてもよい。上金型２５の第２の突起４５の
高さはスルーホール導通部形成用導電層４４の厚さとほ
ぼ同じであるが、それよりもやや高くなるようにしても
よい。第１の突起２６の下面と第２の突起４５の下面と
は同一面となっている。下金型２７の上面の柱状電極形
成領域に対応する部分には凹部４７が設けられている。
凹部４７の深さは、剥離層２４およびアクリル系微粘着
剤層の合計厚さとほぼ同じとなっている。
【００４６】さて、図１８に示すフレキシブル配線基板
１を製造する場合には、まず、図１９に示すように、剥
離層２４を下金型２７の凹部２４内に配置して両配線形
成用導電層２１、２２を有するフィルム基板２を下金型
２７の上面に載置し、上側の配線形成用導電層２１の上
面の柱状電極形成領域に対応する部分に柱状電極形成用
導電層２３を載置し、上側の配線形成用導電層２１の上
面のスルーホール導通部形成領域に対応する部分にスル
ーホール導通部形成用導電層４４を載置する。
【００４７】次に、上金型２５を下降させる。すると、
図２０に示すように、上金型２５の第１の突起２６によ
り柱状電極形成用導電層２３が打ち抜かれ、その打ち抜
き片からなる柱状電極６により上側の配線形成用導電層
２１、フィルム基板２、下側の配線形成用導電層２２お
よび剥離層２４等が打ち抜かれ、それらの打ち抜き片２
９が下金型２７の貫通孔２８から排出される。これによ
り、上側の配線形成用導電層２１、フィルム基板２、下
側の配線形成用導電層２２および剥離層２４等に第１の
貫通孔５が形成され、且つ、当該貫通孔５内に柱状電極
６が埋め込まれる。
【００４８】また、上金型２５の第２の突起４５により
スルーホール導通部形成用導電層４４が打ち抜かれ、そ
の打ち抜き片からなる柱状のスルーホール導通部４３に
より上側の配線形成用導電層２１、フィルム基板２およ
び下側の配線形成用導電層２２が打ち抜かれ、それらの
打ち抜き片４８が下金型２７の貫通孔４６から排出され
る。これにより、上側の配線形成用導電層２１、フィル
ム基板２および下側の配線形成用導電層２２に第２の貫
通孔４２が形成され、且つ、当該貫通孔４２内にスルー
ホール導通部４３が埋め込まれる。
【００４９】次に、上金型２５を上昇させ、柱状電極形
成用導電層２３およびスルーホール導通部形成用導電層
４４を取り出し、また柱状電極６およびスルーホール導
通部４３を含むフィルム基板２および剥離層２４等を取
り出す。柱状電極形成用導電層２３およびスルーホール
導通部形成用導電層４４は、ここで用済みとなる。次
に、図２１に示すように、剥離層２４を下加圧板３１の
凹部４９（図２０に示す下金型２７の凹部４７と同じよ
うなもの）内に配置して柱状電極６およびスルーホール
導通部４３を含むフィルム基板２を下加圧板３１の上面
に載置し、上加圧板３２を下降させて加圧する。する
と、柱状電極６の上下面が整面化されるとともに、柱状
電極６の高さが均一化される。また、スルーホール導通
部４３の上下面が整面化されるとともに、スルーホール
導通部４３の高さが均一化される。
【００５０】次に、上加圧板３２を上昇させ、下加圧板
３１上に載置されたものの上下面を反転し、剥離層２４
をアクリル系微粘着剤層と共に剥離すると、図２２に示
すように、フィルム基板２および両配線形成用導電層２
１、２２に形成された第１の貫通孔５内に下部を埋め込
まれた柱状電極６の上部がフィルム基板２の上面側に突
出される。次に、両配線形成用導電層２１、２２をパタ
ーニングすると、図１８に示すように、両配線３、４が
形成される。この後、必要に応じて、図示していない
が、柱状電極６、スルーホール導通部４３および両配線
３、４の表面に無電解メッキにより錫、銅、ニッケル、
金等からなるメッキ層を形成する。かくして、柱状電極
６およびスルーホール導通部４３を備えたフレキシブル
配線基板１が得られる。
【００５１】（第７実施形態）図２３はこの発明の第７
実施形態としての半導体装置の要部の断面図を示したも
のである。この半導体装置はＢＧＡ(ball grid array)
と呼ばれるもので、下面側に半田ボール５５を有するフ
レキシブル配線基板５１の上面にＬＳＩ等からなる半導
体チップ６１が搭載された構造となっている。このうち
フレキシブル配線基板５１はフィルム基板５２を備えて
いる。フィルム基板５２の上面には配線５３が設けられ
ている。配線５３の所定の部分およびそれに対応するフ
ィルム基板５２には貫通孔５４が設けられている。貫通
孔５４内には半田ボール５５の基部が埋め込まれ、半田
ボール５５のボール状部はフィルム基板５２の下面側に
突出されている。半田ボール５５の基部は配線５３の貫
通孔５４の内壁面に密接されて配線５３と導電接続され
ている。
【００５２】半導体チップ６１はシリコン基板等からな
る半導体基板６２を備えている。半導体基板６２の下面
周辺部には複数の突起電極６３が設けられている。そし
て、半導体チップ６１は、突起電極６３の下面がフレキ
シブル配線基板６１の配線５３の先端パッド部の上面に
接合された状態で、半導体基板６２の下面がフレキシブ
ル配線基板６１の上面の所定の箇所に熱硬化性樹脂層６
４を介して接着されていることにより、フレキシブル配
線基板５１の上面の所定の箇所に搭載されている。
【００５３】次に、この半導体装置の製造方法の一例に
ついて説明する。まず、例えば図２〜図４に示す場合と
ほぼ同じような工程を経ることにより、図２４に示すも
のを得る。この状態では、フィルム基板５２の上面に配
線形成用導電層７１が設けられ、フィルム基板５２の下
面に剥離層７２がアクリル系微粘着剤層（図示せず）を
介して貼り付けられ、配線形成用導電層７１、フィルム
基板５２および剥離層７２の所定の箇所に貫通孔５４が
形成され、貫通孔５４内に柱状電極５５Ａが埋め込まれ
ている。この場合、柱状電極５５Ａは、図２３に示す半
田ボール５５を形成するためのものであるので、半田か
らなる柱状電極形成用導電層から打ち抜かれたものであ
る。また、柱状電極５５Ａの上下面は整面され、柱状電
極５５Ａのフィルム基板５２から突出された突出部の高
さは均一となっている。
【００５４】次に、配線形成用導電層７１をパターニン
グすると、図２５に示すように、配線５３が形成され
る。この時点で、一応、フレキシブル配線基板５１が得
られる。次に、図２６に示すように、フレキシブル配線
基板５１の上面の所定の箇所に熱硬化性樹脂層６４を仮
圧着する。次に、半導体チップ６１の突起電極６３の下
面をフレキシブル配線基板５１の配線５３の先端のパッ
ド部上面上に位置させた状態で、所定の温度と圧力を加
えて本圧着を行うことにより、半導体チップ６１の突起
電極６３下面をフレキシブル配線基板５１の配線５３の
先端のパッド部上面に接合するとともに、半導体チップ
６１の下面をフレキシブル配線基板５１の上面の所定の
箇所に熱硬化性樹脂層６４を介して接着し、半導体チッ
プ６１をフレキシブル配線基板５１の上面の所定の箇所
に搭載する。
【００５５】次に、剥離層７２をアクリル系微粘着剤層
と共に剥離すると、図２７に示すように、フィルム基板
５２および配線５３に形成された貫通孔５４内に上部を
埋め込まれた柱状電極５５Ａの下部がフィルム基板５２
の下面側に突出される。次に、半田からなる柱状電極５
３Ａの融点以上の温度下でリフロー（熱処理）すると、
図２３に示すように、半田ボール５５が形成される。こ
こで、半田として、すず６３％、鉛３７％の組成からな
る一般的な共晶半田（低融点金属）を用いた場合、その
融点は約１８３℃であるので、リフロー温度は２２０〜
２３０℃程度とする。かくして、図２２に示す半導体装
置が得られる。
【００５６】このようにして得られた半導体装置では、
半田からなる柱状電極形成用導電層からの打ち抜き片か
らなる柱状電極５５Ａのフィルム基板５２から突出され
た突出部をリフローによりボール状部としているので、
従来の半田ボールを用いる場合と比較して、フレキシブ
ル配線基板５１に半田ボール６６を短い工程で且つ低コ
ストで形成することができる。また、柱状電極５５Ａの
上下面を整面して柱状電極５５Ａのフィルム基板５２か
ら突出された突出部の高さを均一にしているので、半田
ボール６６の高さを均一にすることができる。
【００５７】（その他の実施形態）例えば上記第１実施
形態では、図３に示すように、上金型２５の突起２６に
より柱状電極形成用導電層２３を打ち抜き、その打ち抜
き片からなる柱状電極６により上側の配線形成用導電層
２１、フィルム基板２、下側の配線形成用導電層２２お
よび剥離層２４等を打ち抜く場合について、つまり打ち
抜きを１回行う場合について説明したが、これに限定さ
れるものではない。
【００５８】例えば、図２８に示すように、両配線形成
用導電層２１、２２を有するフィルム基板２および下側
の配線形成用導電層２２の下面に貼り付けられた剥離層
２４を下金型２７の上面に載置し、上金型２５の突起２
６により上側の配線形成用導電層２１、フィルム基板
２、下側の配線形成用導電層２２および剥離層２４等を
打ち抜き、それらに貫通孔６を形成するとともに、それ
らの打ち抜き片８１を下金型２７の貫通孔２８から排出
する。次に、図２９に示すように、上側の配線形成用導
電層２１の上面に柱状電極形成用導電層２３を載置し、
上金型２５の突起２６により柱状電極形成用導電層２３
を打ち抜き、その打ち抜き片からなる柱状電極６を貫通
孔６内に埋め込むようにしてもよい。
【００５９】また、図３０に示すように、剥離層２４の
みを下金型２７の上面に載置し、上金型２５の突起２６
により剥離層２４を打ち抜き、それに貫通孔６を形成す
るとともに、その打ち抜き片８２を下金型２７の貫通孔
２８から排出する。次に、図３１に示すように、剥離層
２４の上面に両配線形成用導電層２１、２２を有するフ
ィルム基板２を載置し、上金型２５の突起２６により上
側の配線形成用導電層２１、フィルム基板２および下側
の配線形成用導電層２２を打ち抜き、それらに貫通孔６
を形成するとともに、それらの打ち抜き片８３を下金型
２７の貫通孔２８から排出する。次に、図２９に示す場
合と同様に、上側の配線形成用導電層２１の上面に柱状
電極形成用導電層２３を載置し、上金型２５の突起２６
により柱状電極形成用導電層２３を打ち抜き、その打ち
抜き片からなる柱状電極６を貫通孔６内に埋め込むよう
にしてもよい。
【００６０】さらに、上記説明では、フィルム基板に積
層された配線形成用導電層を柱状電極の上下面を整面化
した後にパターニングする場合について説明したが、こ
れに限らず、フィルム基板に配線を形成したものを当初
から用いるようにしてもよい。また、上記説明では、フ
レキシブル配線基板上に半導体チップを熱硬化性樹脂を
介して接着する場合について説明したが、これに限ら
ず、フレキシブル配線基板と半導体チップとの間を封止
樹脂で封止するようにしてもよい。また、上記説明で
は、フレキシブル配線基板上に半導体チップを搭載する
場合について説明したが、これに限らず、チップコンデ
ンサ、チップ抵抗等のチップ部品を搭載してもよい。ま
た、例えば図３１を参照して説明すると、フレキシブル
配線基板１１１と液晶表示パネル１０１との接合部ある
いはフレキシブル配線基板１１１と回路基板１２１との
接合部を、例えば図１に示すように、フレキシブル配線
基板１に設けた柱状電極６および熱硬化性樹脂層１６を
含む接合部としてもよい。
【００６１】
【発明の効果】以上説明したように、この発明によれ
ば、柱状電極形成用導電層からの打ち抜き片からなる柱
状電極をフィルム基板および該フィルム基板の両面に形
成された両配線の貫通孔内に埋め込むと、両配線を柱状
電極を介して導電接続することができ、すなわち、柱状
電極形成用導電層からの打ち抜き片からなる柱状電極に
スルーホール導通部を兼用させることができ、この結
果、メッキ処理によりスルーホール導通部を形成する場
合と比較して、スルーホール導通部を環境上の問題を伴
うことなく短い工程で且つ低コストで形成することがで
きる。また、この発明によれば、柱状電極形成用導電層
からの打ち抜き片からなる柱状電極を導電層を含むフィ
ルム基板および剥離層の貫通孔内に埋め込み、剥離層を
剥離して柱状電極の一部をフィルム基板から突出させる
と、半導体チップへの突起電極の形成を不要とすること
ができる上、メッキ処理により柱状電極を形成する場合
と比較して、フレキシブル配線基板に柱状電極を環境上
の問題を伴うことなく短い工程で且つ低コストで形成す
ることができる。この場合、導電層を含むフィルム基板
および剥離層の貫通孔内に埋め込まれた柱状電極の上下
面を加圧して整面しているのは、柱状電極の上下面を平
坦にするとともに、柱状電極のフィルム基板から突出さ
れた突出部の高さを均一にするためである。また、この
発明によれば、フレキシブル配線基板の柱状電極の突出
端面に半導体チップ等の電子部品の接続端子または該接
続端子上に形成された突起電極を接合すると、当該接合
が面接触であるので、接続抵抗を低くすることができ、
また高価な異方性導電接着剤を用いていないので、コス
トを低減することができる。さらに、この発明によれ
ば、低融点金属からなる柱状電極形成用導電層からの打
ち抜き片からなる柱状電極のフィルム基板から突出され
た突出部を熱処理によりボール状部とすると、従来の半
田ボールを用いる場合と比較して、フレキシブル配線基
板に半田ボール等からなる低融点金属ボールを短い工程
で且つ低コストで形成することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としてのフレキシブル
配線基板の接合構造の要部を示す断面図。
【図２】図１に示すフレキシブル配線基板の接合構造の
製造に際し、当初の工程を示す断面図。
【図３】図２に続く工程を示す断面図。
【図４】図３に続く工程を示す断面図。
【図５】図４に続く工程を示す断面図。
【図６】図５に続く工程を示す断面図。
【図７】図６に続く工程を示す断面図。
【図８】この発明の第２実施形態としてのフレキシブル
配線基板の接合構造の要部を示す断面図。
【図９】図８に示すフレキシブル配線基板の接合構造の
製造に際し、当初の工程を示す断面図。
【図１０】図９に続く工程を示す断面図。
【図１１】図１０に続く工程を示す断面図。
【図１２】図１１に続く工程を示す断面図。
【図１３】図１２に続く工程を示す断面図。
【図１４】図１３に続く工程を示す断面図。
【図１５】この発明の第３実施形態としてのフレキシブ
ル配線基板の接合構造の要部を示す断面図。
【図１６】この発明の第４実施形態としてのフレキシブ
ル配線基板の接合構造の要部を示す断面図。
【図１７】この発明の第５実施形態としてのフレキシブ
ル配線基板の接合構造の要部を示す断面図。
【図１８】この発明の第５実施形態としてのフレキシブ
ル配線基板の要部を示す断面図。
【図１９】図１８に示すフレキシブル配線基板の製造に
際し、当初の工程を示す断面図。
【図２０】図１９に続く工程を示す断面図。
【図２１】図２０に続く工程を示す断面図。
【図２２】図２１に続く工程を示す断面図。
【図２３】この発明の第６実施形態としての半導体装置
の要部を示す断面図。
【図２４】図２３に示す半導体装置の製造に際し、所定
の工程を示す断面図。
【図２５】図２４に続く工程を示す断面図。
【図２６】図２５に続く工程を示す断面図。
【図２７】図２６に続く工程を示す断面図。
【図２８】図３に示す工程に相当する他の第１の例を説
明するために示す断面図。
【図２９】図２８に続く工程を示す断面図。
【図３０】図３に示す工程に相当する他の第２の例を説
明するために示す断面図。
【図３１】図３０に続く工程を示す断面図。
【図３２】従来の液晶表示装置の一例の一部の断面図。
【図３３】従来の半導体装置の一例の一部の断面図。
【符号の説明】
１ フレキシブル配線基板 ２ フィルム基板 ３、４ 配線 ５ 貫通孔 ６ 柱状電極 １１ 半導体チップ １２ 半導体基板 １３ 接続パッド １６ 熱硬化性樹脂層 ２１、２２ 配線形成用導電層 ２３ 柱状電極形成用導電層 ２４ 剥離層 ２５ 上金型 ２７ 下金型 ３１ 下加圧板 ３２ 上加圧板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/065 Ｈ０５Ｋ 3/34 ５０４Ｂ 25/07 3/40 Ｋ 25/18 Ｈ０１Ｌ 23/12 Ｎ Ｈ０５Ｋ 3/34 ５０１ 25/08 Ｂ ５０４ 3/40 Ｆターム(参考） 5E317 AA27 BB02 BB03 BB11 BB18 CC01 CC31 CC52 CD27 CD31 CD34 GG16 5E319 AA03 AA06 AB05 AC02 AC03 AC17 BB01 CC12 CD15 GG15 5F044 KK03 KK19 LL11 RR02

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 フィルム基板および該フィルム基板の少
    なくとも一方の面に形成された配線に形成された複数の
    貫通孔内に埋め込まれ且つ前記フィルム基板の一の面側
    に突出された複数の柱状電極を有し、これらの柱状電極
    の突出端面が同一面となるように整面されていることを
    特徴とするフレキシブル配線基板。
  2. 【請求項２】 請求項１に記載の発明において、前記配
    線は前記フィルム基板の両面に形成され、これらの配線
    に形成された貫通孔内に前記柱状電極が埋め込まれてい
    ることを特徴とするフレキシブル配線基板。
  3. 【請求項３】 請求項２に記載の発明において、前記両
    配線の相対応する所定の部分およびその間の前記フィル
    ム基板に前記貫通孔とは別の貫通孔が形成され、この別
    の貫通孔内に柱状のスルーホール導通部が埋め込まれて
    いることを特徴とするフレキシブル配線基板。
  4. 【請求項４】 請求項１〜３のいずれかに記載の発明に
    おいて、前記複数の柱状電極のうち少なくとも一部は前
    記フィルム基板の他の面側にも突出され、当該突出端面
    も同一面となるように整面されていることを特徴とする
    フレキシブル配線基板。
  5. 【請求項５】 請求項４に記載の発明において、前記柱
    状電極の前記フィルム基板の一の面側に突出された突出
    部の高さと前記フィルム基板の他の面側に突出された突
    出部の高さとはほぼ同じであることを特徴とするフレキ
    シブル配線基板。
  6. 【請求項６】 請求項４に記載の発明において、前記柱
    状電極の前記フィルム基板の一の面側に突出された突出
    部の高さと前記フィルム基板の他の面側に突出された突
    出部の高さとは異なることを特徴とするフレキシブル配
    線基板。
  7. 【請求項７】 請求項１〜６のいずれかに記載の発明に
    おいて、前記柱状電極の表面および前記配線の表面にメ
    ッキ層が形成されていることを特徴とするフレキシブル
    配線基板。
  8. 【請求項８】 少なくとも一方の面に導電層が形成され
    たフィルム基板の前記導電層を含む領域、前記フィルム
    基板の一の面に粘着剤層を介してまたは介さずに積層さ
    れる剥離層および前記フィルム基板の他の面に積層され
    る柱状電極形成用導電層の各複数の箇所に少なくとも１
    回の打ち抜きにより複数の貫通孔を形成し、前記柱状電
    極形成用導電層からの打ち抜き片からなる柱状電極を前
    記導電層を含む前記フィルム基板および該フィルム基板
    の一の面に積層された前記剥離層の貫通孔内に埋め込む
    工程と、前記柱状電極形成用導電層を取り除く工程と、
    前記剥離層を剥離する工程とを有することを特徴とする
    フレキシブル配線基板の製造方法。
  9. 【請求項９】 請求項８に記載の発明において、前記柱
    状電極形成用導電層を取り除いた後に前記導電層を含む
    前記フィルム基板および前記剥離層の貫通孔内に埋め込
    まれた前記柱状電極の上下面を加圧して整面することを
    特徴とするフレキシブル配線基板の製造方法。
  10. 【請求項１０】 請求項８または９に記載の発明におい
    て、前記柱状電極形成用導電層の厚さは、前記導電層を
    含む前記フィルム基板および前記剥離層の合計厚さとほ
    ぼ同じかそれよりもやや厚くなっていることを特徴とす
    るフレキシブル配線基板の製造方法。
  11. 【請求項１１】 請求項８に記載の発明において、前記
    柱状電極形成用導電層は低融点金属からなり、前記柱状
    電極形成用導電層を取り除いた後に、前記フィルム基板
    の一の面に形成された前記導電層からなる配線に電子部
    品の接続端子または該接続端子上に形成された突起電極
    を接合し、前記剥離層を剥離して前記柱状電極の一部を
    前記フィルム基板の他の面側に突出させ、前記柱状電極
    の前記フィルム基板の他の面側に突出された突出部を熱
    処理によりボール状部とすることを特徴とするフレキシ
    ブル配線基板の製造方法。
  12. 【請求項１２】 請求項１１に記載の発明において、前
    記柱状電極形成用導電層を取り除いた後であって前記電
    子部品を接合する前に、前記柱状電極の上下面を加圧し
    て整面することを特徴とするフレキシブル配線基板の製
    造方法。
  13. 【請求項１３】 請求項１１または１２に記載の発明に
    おいて、前記接合工程は、前記導電層からなる配線を含
    む前記フィルム基板の一の面に熱硬化性樹脂層を形成
    し、その上に前記電子部品を載置し、所定の温度と圧力
    を加えて行うことを特徴とするフレキシブル配線基板の
    製造方法。
  14. 【請求項１４】 請求項１１〜１３のいずれかに記載の
    発明において、前記電子部品は半導体チップであること
    を特徴とするフレキシブル配線基板の製造方法。
  15. 【請求項１５】 少なくとも一方の面に導電層が形成さ
    れたフィルム基板の前記導電層を含む領域、前記フィル
    ム基板の一の面に粘着剤層を介してまたは介さずに積層
    される第１の剥離層、前記フィルム基板の他の面に粘着
    剤層を介してまたは介さずに積層される第２の剥離層お
    よび該第２の剥離層上に積層される柱状電極形成用導電
    層の各複数の箇所に少なくとも１回の打ち抜きにより複
    数の貫通孔を形成し、前記柱状電極形成用導電層からの
    打ち抜き片からなる柱状電極を前記第２の剥離層、前記
    導電層を含む前記フィルム基板および前記第１の剥離層
    の貫通孔内に埋め込む工程と、前記柱状電極形成用導電
    層を取り除いた後に前記第２の剥離層、前記導電層を含
    む前記フィルム基板および前記第１の剥離層の貫通孔内
    に埋め込まれた前記柱状電極の上下面を加圧して整面す
    る工程と、前記両剥離層を剥離する工程とを有すること
    を特徴とするフレキシブル配線基板の製造方法。
  16. 【請求項１６】 請求項１５に記載の発明において、前
    記柱状電極形成用導電層の厚さは、前記導電層を含む前
    記フィルム基板および前記両剥離層の合計厚さと同じか
    それよりもやや厚くなっていることを特徴とするフレキ
    シブル配線基板の製造方法。
  17. 【請求項１７】 請求項１５または１６に記載の発明に
    おいて、前記第１の剥離層の厚さと前記第２の剥離層の
    厚さとはほぼ同じであることを特徴とするフレキシブル
    配線基板の製造方法。
  18. 【請求項１８】 請求項１５または１６に記載の発明に
    おいて、前記第１の剥離層の厚さと前記第２の剥離層の
    厚さとは異なることを特徴とするフレキシブル配線基板
    の製造方法。
  19. 【請求項１９】 請求項８〜１８のいずれかに記載の発
    明において、前記フィルム基板をそのいずれか一方の面
    に形成された前記導電層と共に打ち抜くことを特徴とす
    るフレキシブル配線基板の製造方法。
  20. 【請求項２０】 請求項８〜１０および１５〜１８のい
    ずれかに記載の発明において、前記フィルム基板をその
    両面に形成された前記導電層と共に打ち抜くことを特徴
    とするフレキシブル配線基板の製造方法。
  21. 【請求項２１】 請求項２０に記載の発明において、前
    記両導電層の相対応する所定の部分およびその間の前記
    フィルム基板に打ち抜きにより前記貫通孔とは別の貫通
    孔を形成するとともに、この別の貫通孔内にスルーホー
    ル導通部形成用導電層からの打ち抜き片からなる柱状の
    スルーホール導通部を埋め込むことを特徴とするフレキ
    シブル配線基板の製造方法。
  22. 【請求項２２】 請求項２１に記載の発明において、前
    記スルーホール導通部形成用導電層の厚さは、前記フィ
    ルム基板および前記両導電層の合計厚さとほぼ同じかそ
    れよりもやや厚くなっていることを特徴とするフレキシ
    ブル配線基板の製造方法。
  23. 【請求項２３】 請求項８〜２２のいずれかに記載の発
    明において、前記打ち抜きは１回であることを特徴とす
    るフレキシブル配線基板の製造方法。
  24. 【請求項２４】 フィルム基板および該フィルム基板の
    少なくとも一方の面に形成された配線に形成された複数
    の貫通孔内に埋め込まれ且つ前記フィルム基板の一の面
    側に突出された複数の柱状電極を有し、これらの柱状電
    極の突出端面が同一面となるように整面されているフレ
    キシブル配線基板の前記柱状電極の突出端面に電子部品
    の接続端子または該接続端子上に形成された突起電極が
    接合されていることを特徴とするフレキシブル配線基板
    の接合構造。
  25. 【請求項２５】 請求項２４に記載の発明において、前
    記フィルム基板の両面に配線が形成され、これらの配線
    の貫通孔内に前記柱状電極が埋め込まれていることを特
    徴とするフレキシブル配線基板の接合構造。
  26. 【請求項２６】 請求項２５に記載の発明において、前
    記両配線の相対応する所定の部分およびその間の前記フ
    ィルム基板に前記貫通孔とは別の貫通孔が形成され、こ
    の別の貫通孔内に柱状のスルーホール導通部が埋め込ま
    れていることを特徴とするフレキシブル配線基板の接合
    構造。
  27. 【請求項２７】 請求項２４〜２６のいずれかに記載の
    発明において、前記複数の柱状電極のうち少なくとも一
    部は前記フィルム基板の他の面側にも突出され、当該突
    出端面も同一面となるように整面され、当該突出端面に
    別の電子部品の接続端子または該接続端子上に形成され
    た突起電極が接合されていることを特徴とするフレキシ
    ブル配線基板の接合構造。
  28. 【請求項２８】 請求項２７に記載の発明において、前
    記柱状電極の前記フィルム基板の一の面側に突出された
    突出部の高さと前記フィルム基板の他の面側に突出され
    た突出部の高さとはほぼ同じであることを特徴とするフ
    レキシブル配線基板の接合構造。
  29. 【請求項２９】 請求項２７に記載の発明において、前
    記柱状電極の前記フィルム基板の一の面側に突出された
    突出部の高さと前記フィルム基板の他の面側に突出され
    た突出部の高さとは異なることを特徴とするフレキシブ
    ル配線基板の接合構造。
  30. 【請求項３０】 請求項２４〜２９のいずれかに記載の
    発明において、前記柱状電極の表面および前記配線の表
    面にメッキ層が形成されていることを特徴とするフレキ
    シブル配線基板の接合構造。
  31. 【請求項３１】 フィルム基板および該フィルム基板の
    一の面に設けられた配線に形成された複数の貫通孔内に
    基部が埋め込まれ且つ前記フィルム基板の他の面側に突
    出された部分をボール状部とされた複数の低融点金属ボ
    ールを有するフレキシブル配線基板の前記配線に電子部
    品の接続端子または該接続端子上に形成された突起電極
    が接合されていることを特徴とするフレキシブル配線基
    板の接合構造。
  32. 【請求項３２】 請求項２４〜３１のいずれかに記載の
    発明において、前記フレキシブル配線基板と前記電子部
    品との間に熱硬化性樹脂層が設けられていることを特徴
    とするフレキシブル配線基板の接合構造。
  33. 【請求項３３】 請求項２４〜３２のいずれかに記載の
    発明において、前記電子部品は半導体チップであること
    を特徴とするフレキシブル配線基板の接合構造。
  34. 【請求項３４】 フィルム基板および該フィルム基板の
    少なくとも一方の面に形成された配線に形成された複数
    の貫通孔内に埋め込まれ且つ前記フィルム基板の一の面
    側に突出された複数の柱状電極を有し、これらの柱状電
    極の突出端面が同一面となるように整面されているフレ
    キシブル配線基板の一の面の前記柱状電極を含む所定の
    領域に熱硬化性樹脂層を形成する工程と、前記フレキシ
    ブル配線基板の柱状電極の突出端面に電子部品の接続端
    子または該接続端子上に形成された突起電極を所定の温
    度と圧力を加えて接合するとともに前記フレキシブル配
    線基板の一の面に前記電子部品を前記熱硬化性樹脂層を
    介して接着する工程とを有することを特徴とするフレキ
    シブル配線基板の接合方法。
  35. 【請求項３５】 フィルム基板および該フィルム基板の
    少なくとも一方の面に形成された配線に形成された複数
    の貫通孔内に埋め込まれ且つ前記フィルム基板の両面側
    に突出された複数の柱状電極を有し、これらの柱状電極
    の両突出端面がそれぞれ同一面となるように整面されて
    いるフレキシブル配線基板の両面の前記柱状電極を含む
    所定の領域にそれぞれ熱硬化性樹脂層を形成する工程
    と、前記フレキシブル配線基板の柱状電極の両突出端面
    にそれぞれの電子部品の接続端子または該接続端子上に
    形成された突起電極を所定の温度と圧力を加えて接合す
    るとともに前記フレキシブル配線基板の両面に前記各電
    子部品をそれぞれ前記各熱硬化性樹脂層を介して接着す
    る工程とを有することを特徴とするフレキシブル配線基
    板の接合方法。
JP2001106671A 2001-04-05 2001-04-05 フレキシブル配線基板の製造方法 Expired - Fee Related JP3897278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001106671A JP3897278B2 (ja) 2001-04-05 2001-04-05 フレキシブル配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001106671A JP3897278B2 (ja) 2001-04-05 2001-04-05 フレキシブル配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002305361A true JP2002305361A (ja) 2002-10-18
JP3897278B2 JP3897278B2 (ja) 2007-03-22

Family

ID=18959131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001106671A Expired - Fee Related JP3897278B2 (ja) 2001-04-05 2001-04-05 フレキシブル配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3897278B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008050448A1 (fr) * 2006-10-27 2008-05-02 Asahi Denka Kenkyusho Co., Ltd. Structure de connexion électrique
JP2008153359A (ja) * 2006-12-15 2008-07-03 Sharp Corp 半導体装置および半導体装置の製造方法
JP2008277691A (ja) * 2007-05-07 2008-11-13 Fujitsu Ltd 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
US7492433B2 (en) 2003-03-20 2009-02-17 Hitachi Displays, Ltd. Display device having a board for mounting a connector for inputting of video data and a board for mounting a display control circuit and manufacturing method thereof
WO2009031251A1 (ja) * 2007-09-05 2009-03-12 Ibiden Co., Ltd. 配線基板およびその製造方法
CN113241352A (zh) * 2021-05-19 2021-08-10 中国科学院长春光学精密机械与物理研究所 图像传感器封装用可打线的柔性电路板及其制备工艺
JPWO2020066872A1 (ja) * 2018-09-25 2021-08-30 日立金属株式会社 フレキシブルプリント配線板、接合体、圧力センサ及び質量流量制御装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363811A (ja) * 1991-06-07 1992-12-16 Nitto Denko Corp 異方導電性接着フィルムを用いた実装構造
JPH05109825A (ja) * 1991-10-19 1993-04-30 Nec Corp 半導体装置
JPH07161866A (ja) * 1993-12-09 1995-06-23 Nec Corp Ｌｓｉチップキャリア構造
JP2000196235A (ja) * 1998-10-23 2000-07-14 Suzuki Co Ltd フィルド・ビアを有する樹脂シ―トの製造方法
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
JP2001035886A (ja) * 1999-07-23 2001-02-09 Nec Corp 半導体装置及びその製造方法
JP2002028999A (ja) * 2000-05-11 2002-01-29 Mitsui Chemicals Inc ガスバリアフィルム積層体
JP2002289999A (ja) * 2001-03-27 2002-10-04 Suzuki Co Ltd 配線基板及びその製造方法
JP2002289744A (ja) * 2001-03-28 2002-10-04 Suzuki Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363811A (ja) * 1991-06-07 1992-12-16 Nitto Denko Corp 異方導電性接着フィルムを用いた実装構造
JPH05109825A (ja) * 1991-10-19 1993-04-30 Nec Corp 半導体装置
JPH07161866A (ja) * 1993-12-09 1995-06-23 Nec Corp Ｌｓｉチップキャリア構造
JP2000196235A (ja) * 1998-10-23 2000-07-14 Suzuki Co Ltd フィルド・ビアを有する樹脂シ―トの製造方法
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
JP2001035886A (ja) * 1999-07-23 2001-02-09 Nec Corp 半導体装置及びその製造方法
JP2002028999A (ja) * 2000-05-11 2002-01-29 Mitsui Chemicals Inc ガスバリアフィルム積層体
JP2002289999A (ja) * 2001-03-27 2002-10-04 Suzuki Co Ltd 配線基板及びその製造方法
JP2002289744A (ja) * 2001-03-28 2002-10-04 Suzuki Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8279390B2 (en) 2003-03-20 2012-10-02 Hitachi Displays, Ltd. Display device with connector board on back of lower frame connecting to circuit board at back of lower substrate
US7492433B2 (en) 2003-03-20 2009-02-17 Hitachi Displays, Ltd. Display device having a board for mounting a connector for inputting of video data and a board for mounting a display control circuit and manufacturing method thereof
US7561241B2 (en) 2003-03-20 2009-07-14 Hitachi Displays, Ltd. Display device with bundle of cables adhesive on the back of frame
EP2117082A4 (en) * 2006-10-27 2012-05-16 Asahi Denka Kenkyusho Co Ltd ELECTRICAL CONNECTION STRUCTURE
EP2117082A1 (en) * 2006-10-27 2009-11-11 Asahi Denka Kenkyusho Co., Ltd. Electrical connection structure
WO2008050448A1 (fr) * 2006-10-27 2008-05-02 Asahi Denka Kenkyusho Co., Ltd. Structure de connexion électrique
US7785113B2 (en) 2006-10-27 2010-08-31 Asahi Denka Kenkyusho Co., Ltd. Electrical connection structure
JP2008153359A (ja) * 2006-12-15 2008-07-03 Sharp Corp 半導体装置および半導体装置の製造方法
JP2008277691A (ja) * 2007-05-07 2008-11-13 Fujitsu Ltd 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
WO2009031251A1 (ja) * 2007-09-05 2009-03-12 Ibiden Co., Ltd. 配線基板およびその製造方法
JPWO2020066872A1 (ja) * 2018-09-25 2021-08-30 日立金属株式会社 フレキシブルプリント配線板、接合体、圧力センサ及び質量流量制御装置
JP7207415B2 (ja) 2018-09-25 2023-01-18 日立金属株式会社 フレキシブルプリント配線板、接合体、圧力センサ及び質量流量制御装置
CN113241352A (zh) * 2021-05-19 2021-08-10 中国科学院长春光学精密机械与物理研究所 图像传感器封装用可打线的柔性电路板及其制备工艺
CN113241352B (zh) * 2021-05-19 2024-03-15 中国科学院长春光学精密机械与物理研究所 图像传感器封装用可打线的柔性电路板及其制备工艺

Also Published As

Publication number Publication date
JP3897278B2 (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
JP4716038B2 (ja) 電子部品及びその製造方法
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
JP2007110010A (ja) フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法
JP2001068621A (ja) 半導体装置及びその製造方法
JPH0927516A (ja) 電子部品の接続構造
JPH1032224A (ja) 半導体装置及びその製造方法
JPWO2008050521A1 (ja) ３次元電子回路装置
JP3897278B2 (ja) フレキシブル配線基板の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH1116949A (ja) Ａｃｆ接合構造
JPH1013003A (ja) 半導体装置
JP4133756B2 (ja) プリント配線基板の接続方法
WO2000026959A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JPH11112150A (ja) 多層基板とその製造方法
JP4359067B2 (ja) スパイラルコンタクタおよびその製造方法
JP4172433B2 (ja) 基板接続部材とそれを用いた三次元接続構造体並びに三次元接続構造体の製造方法
JP3813766B2 (ja) プリント配線基板の接続構造
KR101008824B1 (ko) 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지
JP2004136673A (ja) 接着構造、液晶装置、及び電子機器
JP2002134558A (ja) 半導体装置及びその製造方法
JP4069588B2 (ja) テープキャリア及びそれを用いた半導体装置
JP2000150577A (ja) 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法
US20220071015A1 (en) Circuit board structure and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040405

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060213

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees