JP3502776B2 - バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 - Google Patents

バンプ付き金属箔及び回路基板及びこれを用いた半導体装置

Info

Publication number
JP3502776B2
JP3502776B2 JP33509898A JP33509898A JP3502776B2 JP 3502776 B2 JP3502776 B2 JP 3502776B2 JP 33509898 A JP33509898 A JP 33509898A JP 33509898 A JP33509898 A JP 33509898A JP 3502776 B2 JP3502776 B2 JP 3502776B2
Authority
JP
Japan
Prior art keywords
metal foil
bumps
bump
adhesive layer
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33509898A
Other languages
English (en)
Other versions
JP2000164618A (ja
Inventor
茂次 村松
喜彦 小川
憲夫 小嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP33509898A priority Critical patent/JP3502776B2/ja
Priority to US09/444,642 priority patent/US6420664B1/en
Priority to EP99309372A priority patent/EP1005086B1/en
Priority to DE69910955T priority patent/DE69910955T2/de
Priority to KR1019990052632A priority patent/KR100603799B1/ko
Publication of JP2000164618A publication Critical patent/JP2000164618A/ja
Application granted granted Critical
Publication of JP3502776B2 publication Critical patent/JP3502776B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/03438—Lamination of a preform, e.g. foil, sheet or layer the preform being at least partly pre-patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8085—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置等の半導
体素子の製造に使用するバンプ付き金属箔及び回路基板
及びこれを用いた半導体装置に関する。
【０００２】
【従来の技術】チップサイズパッケージは半導体素子と
略同サイズに形成した半導体装置であり、実装面積をき
わめて小さくすることができるという特徴がある。この
チップサイズパッケージでは実装した際に実装基板と半
導体素子との間で生じる熱応力を緩和する構成を設ける
必要があり、熱応力を緩和するための構成がいろいろ提
案されている。また、半導体素子の電極端子は微細でき
わめて高密度に配置されるのに対して、はんだボール等
の外部接続端子は電極端子よりも大きいから電極端子の
配置間隔よりも配置間隔を広くとる必要があり、通常は
半導体素子の電極端子形成面の全面を外部接続端子を配
置する領域として外部接続端子をエリアアレイ状に配列
する。
【０００３】図２２は半導体素子１０の電極端子１２の
配列と、はんだボール等の外部接続端子を接合するため
のランド１４の配置例を示す。ランド１４はランド間の
間隔を確保するため電極端子１２よりも広い間隔で配置
し、電極端子１２とランド１４との間を再配線して配線
部１６により電極端子１２とランド１４とを電気的に接
続している。ランド１４に外部接続端子を接合する場合
は、たとえばランド１４にメタルポスト（金属柱）を立
設してメタルポストの上端に外部接続端子を接合すると
いったように緩衝機能を付与した構成が採用される。ま
た、半導体素子の電極端子形成面に熱応力を緩和する緩
衝層を設け、緩衝層を介して接着した配線パターンフィ
ルムのランドにはんだボール等の外部接続端子を接合し
て緩衝機能を付与するといったこともなされている。
【０００４】また、フリップチップタイプの半導体素子
を搭載する回路基板あるいはチップサイズパッケージ等
の面実装型の電子部品を実装する実装基板では、はんだ
バンプ等の接続用電極がきわめて高密度に配置されてい
るため、配線層を単層としてすべての接続用電極と配線
パターンとを電気的に接続することが配置スペースの問
題でできないことから、配線パターンを複数層に形成す
ることがなされている。回路基板を複数層に形成する方
法には、ビルドアップ法のように電気的絶縁層を順次積
層しながら層間の配線パターンを電気的に接続して多層
に形成する方法や、あらかじめビアと配線パターンを形
成した回路基板を積層して多層に形成するといった方法
がある。
【０００５】
【発明が解決しようとする課題】ところで、チップサイ
ズパッケージのような微細なパターンを有する半導体装
置を製造する際は高度の加工精度が必要であり、製造上
の困難さがある。たとえば、半導体素子の電極端子形成
面で再配線して所定のパターンで接続用電極を形成し、
接続用電極に外部接続端子を接合するといった場合に
は、外部接続端子を支持するためのメタルポストを形成
するといった微細加工が必要になる。また、半導体素子
の電極端子形成面に緩衝層を兼ねて配線パターンを設け
た電気的絶縁層を形成する場合も、半導体素子の電極端
子と配線パターンとを電気的に接続するためのワイヤボ
ンディングあるいはリードボンディングといった工程が
必要になる。
【０００６】本発明はこのような半導体素子及びチップ
サイズパッケージ等の面実装型の電子部品を実装する際
における問題点を解消すべくなされたものであり、たと
えば、半導体素子の電極端子形成面に電極端子と電気的
に接続して外部接続端子を形成する場合でも接続用電極
と確実に電気的に接続された実装構造を容易に得ること
ができるバンプ付き金属箔及び回路基板及びこれを用い
た半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は次の構成を備える。すなわち、バンプ付き
金属箔において、半導体素子、あるいは面実装型の電子
部品に設けられた接続用電極の平面配列と同一の配置
で、金属箔にプレス加工されて形成された、該接続用電
極と電気的に接続されるバンプが、金属箔の一方の面側
に突出して形成されるとともに、前記金属箔の他方の面
側に、前記バンプごとに該バンプと対応する接続端子が
突出して形成されていることを特徴とする。また、金属
箔の他方の面側に、プレス加工によって形成された接続
端子にかえて、金属箔とは別体のバンプ状に形成された
導電材からなる接続端子が設けられていることを特徴と
する。また、金属箔の一方の面側が、電気的絶縁性を有
する接着剤層によって被覆されていることを特徴とす
る。また、半導体素子、あるいは面実装型の電子部品に
設けられた接続用電極の平面配列と同一の配置で、金属
箔にプレス加工されて形成された、該接続用電極と電気
的に接続されるバンプが、金属箔の一方の面側に突出し
て形成されるとともに、前記金属箔の一方の面側が、電
気的絶縁性を有する接着剤層によって被覆されているこ
とを特徴とする。また、バンプが、先端部を接着剤層の
表面から突出して設けられていることを特徴とする。ま
た、金属箔が、前記バンプごとに該バンプと外部接続端
子を接合するランド部とを電気的に接続する配線パター
ンに形成されていることを特徴とする。また、半導体素
子、あるいは面実装型の電子部品に設けられた接続用電
極の平面配列と同一の配置で、金属箔にプレス加工され
て形成された、該接続用電極と電気的に接続されるバン
プが、金属箔の一方の面側に突出して形成され、金属箔
が、バンプごとに該バンプと前記接続端子とを電気的に
接続する配線パターンに形成されているとともに、金属
箔の他方の面側に、キャリアテープが被着されているこ
とを特徴とする。また、金属箔が、バンプごとに該バン
プと前記接続端子とを電気的に接続する配線パターンに
形成されているとともに、金属箔の他方の面側に、キャ
リアテープが被着されていることを特徴とする。
【０００８】 また、回路基板において、半導体素子、
あるいは面実装型の電子部品に設けられた接続用電極の
平面配列と同一の配置で、金属箔にプレス加工されて形
成された、該接続用電極と電気的に接続されるバンプが
金属箔の一方の面側に突出して形成されると共に、金属
箔がバンプごとに該バンプと電気的に接続する配線パタ
ーンに形成されているバンプ付き金属箔に、電気的絶縁
性を有する接着剤層が、金属箔の一方の面側を被覆して
設けられていることを特徴とする。また、前記金属箔
が、前記バンプの基部に外部接続端子を接合するランド
部を有する島状の配線パターンに形成されていることを
特徴とする。また、前記金属箔が、一端側に前記バンプ
が形成され、他端側に外部接続端子を接合するランド部
が設けられた配線パターンに形成されていることを特徴
とする。また、半導体素子、あるいは面実装型の電子部
品に設けられた接続用電極の平面配列と同一の配置で、
金属箔にプレス加工されて形成された、該接続用電極と
電気的に接続されるバンプが金属箔の一方の面側に突出
して形成されると共に、金属箔の他方の面側に、前記バ
ンプごとに該バンプと対応する接続端子が突出して形成
され、金属箔がバンプごとに該バンプと前記接続端子と
を電気的に接続する配線パターンに形成されたバンプ付
き金属箔に、電気的絶縁性を有する接着剤層が、金属箔
の一方の面側を被覆して設けられていることを特徴とす
る。また、金属箔の他方の面側に、プレス加工によって
形成された接続端子にかえて、金属箔とは別体のバンプ
状に形成された導電材からなる接続端子が設けられてい
ることを特徴とする。また、導電材が、導電性ペースト
であることを特徴とする。また、バンプが、先端部を接
着剤層の表面から突出して設けられていることを特徴と
する。
【０００９】 また、半導体装置において、半導体素子
に設けられた接続用電極の平面配列と同一の配置で、金
属箔にプレス加工されて形成された、該接続用電極と電
気的に接続されるバンプが金属箔の一方の面側に突出し
て形成されると共に、金属箔がバンプごとに該バンプと
電気的に接続する配線パターンに形成されているバンプ
付き金属箔に、電気的絶縁性を有する接着剤層が金属箔
の一方の面側を被覆して設けられた回路基板が、半導体
素子の接続用電極が形成された面に、各々の接続用電極
にバンプの先端部を接して前記接着剤層により接着され
て支持されていることを特徴とする。また、前記金属箔
が、前記バンプの基部に外部接続端子を接合するランド
部を有する島状の配線パターンに形成されていることを
特徴とする。また、前記金属箔が、一端側に前記バンプ
が形成され、他端側に外部接続端子を接合するランド部
が設けられた配線パターンに形成されていることを特徴
とする。また、前記ランド部に、外部接続端子が接合さ
れていることを特徴とする。また、半導体素子に設けら
れた接続用電極の平面配列と同一の配置で、金属箔にプ
レス加工されて形成された、該接続用電極と電気的に接
続されるバンプが金属箔の一方の面側に突出して形成さ
れると共に、金属箔の他方の面側にバンプごとに該バン
プと対応する接続端子が突出して形成され、金属箔がバ
ンプごとに該バンプと前記接続端子とを電気的に接続す
る配線パターンに形成されたバンプ付き金属箔に、電気
的絶縁性を有する接着剤層が、金属箔の一方の面側を被
覆して設けられた回路基板が、半導体素子の接続用電極
が形成された面に、各々の接続用電極にバンプの先端部
を接して前記接着剤層により接着されて支持されている
ことを特徴とする。また、前記接続端子の外面に、はん
だめっきが施されていることを特徴とする。また、金属
箔の他方の面側に、プレス加工によって形成された接続
端子にかえて、金属箔とは別体のバンプ状に形成された
導電材からなる接続端子が設けられていることを特徴と
する。
【００１０】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。 （半導体装置）図１〜３はバンプ付き金属箔を用いて作
成した半導体装置の構成を示す。図１は半導体素子１０
の電極端子形成面に接着剤層１８を介してバンプ付き金
属箔２０を接着することによって形成された半導体装置
である。この半導体装置で用いているバンプ付き金属箔
２０は、半導体素子１０の電極端子形成面に形成されて
いる電極端子１２と同一の平面配置で金属箔にバンプ２
２を形成したものである。半導体素子１０の電極端子形
成面に、電極端子１２とバンプ２２とを位置合わせして
接着剤層１８によりバンプ付き金属箔２０を接着するこ
とにより、バンプ２２の先端部が各々電極端子１２に接
した状態でバンプ付き金属箔２０が接着される。
【００１１】バンプ付き金属箔２０はバンプ２２ごとに
バンプ２２と外部接続端子２４とを電気的に接続する配
線パターン２６に形成されており、配線パターン２６の
一端側にバンプ２２が形成され他端側に外部接続端子２
４を接合するランド部２８が形成される。本実施形態で
は外部接続端子２４としてはんだボールを使用してい
る。バンプ２２は高密度に配置されている電極端子１２
と接続できるように微小な形状に形成されるのに対し
て、ランド部２８ははんだボール等の外部接続端子２４
を接合するため一定の接合面積を確保して形成される。
実施形態の半導体装置はランド部２８のみを露出させる
ようにバンプ付き金属箔２０の外表面をソルダーレジス
ト等の保護膜３０によって被覆している。
【００１２】図１に示す半導体装置を実装基板に実装す
る際には外部接続端子２４を実装基板に設けられた回路
パターンの接続部に接合することによってなされる。接
着剤層１８はバンプ付き金属箔２０を半導体素子１０に
接着する作用を有すると同時に、半導体装置を実装基板
に実装した際に実装基板と半導体素子１０との間で生じ
る熱応力を緩和する作用を有するものである。なお、半
導体装置としてはランド部２８に外部接続端子２４を接
合せずランド部２８を露出したままとし、実装基板側の
接続バンプをランド部２８に接合することによって実装
することも可能である。
【００１３】図２に示す半導体装置は半導体素子１０の
電極端子形成面に接着して取り付けるバンプ付き金属箔
２０として、バンプ２２とともに外部接続用の接続端子
２３をあらかじめ形成したものを使用することを特徴と
する。接続端子２３は実装基板に設けられた回路パター
ンの接続部と位置合わせして金属箔をプレス加工して形
成するもので、外方に突出するように形成する。各々の
バンプ２２と接続端子２３とは各々電気的に接続する配
線パターン２６に形成されている。
【００１４】図のように接続端子２３を突起状に形成し
ておけば、接続端子２３と実装基板の接続部とを位置合
わせし、はんだで接合することによって半導体装置を実
装することができる。なお、接続端子２３の外面にあら
かじめ、はんだめっきを施しておくことによって実装し
やすくすることができる。本実施形態のように接続端子
２３を設けたバンプ付き金属箔２０を使用する場合は、
はんだボール等の外部接続端子２４を使用せずに実装で
きるという利点がある。また、金属箔をプレス加工して
バンプ２２と接続端子２３を形成する方法によればバン
プ付き金属箔２０を低コストで製造することができる。
【００１５】図３は半導体装置のさらに他の実施形態を
示す。この実施形態の半導体装置は配線パターン２６を
引き回すことなく、半導体素子１０の電極端子１２の平
面配列と同一配置にランド部２８を設けて、ランド部２
８に外部接続端子２４を接合したものである。バンプ２
２の基部が各々独立した島状に形成され、バンプ２２の
基部の外面が外部接続端子２４を接合するランド部２８
に形成されている。この実施形態の場合もバンプ２２お
よびランド部２８によりバンプ付き金属箔２０は配線パ
ターン２６に形成されているものである。バンプ２２の
基部の外面には、バンプ２２を突起状に形成したことに
よる凹部が形成されるが、凹部ははんだボールなどの外
部接続端子２４を接合した際に充填される。バンプ付き
金属箔２０の外面はランド部２８を除いて保護膜３０
（ソルダーレジスト）によって被覆されている。
【００１６】本実施形態の半導体装置のように電極端子
１２と外部接続端子２４とを同一の平面配置にした場合
は、バンプ２２を電極端子１２に接続するため微小形状
にする一方、ランド部２８については外部接続端子２４
を接合するに必要な面積を確保するから、バンプ２２お
よびランド部２８の機能は、電極端子１２と外部接続端
子２４との寸法を変換する機能となっている。このよう
な電気的接続部の寸法を変換する機能は、電極端子１２
が微小に形成されている場合でも、より大きな外部接続
端子２４を同一配置で接続することを可能にするという
点で有用である。また、本実施形態の場合は接着剤層１
８が介在することによって実装時に生じる熱応力等を緩
和する緩衝作用を有するという効果も有している。
【００１７】なお、上記実施形態の半導体装置ではいず
れも半導体素子１０の電極端子形成面に設けられた電極
端子１２にバンプ付き金属箔２０のバンプ２２を接続し
た構成としているが、半導体素子１０の電極端子形成面
で再配線して形成した接続用電極にバンプ２２を接続す
る構成としてももちろんかまわない。再配線は電極端子
１２がきわめて高密度に配置されていてバンプ２２をそ
のまま接続することができないような場合や、外部接続
端子２４の配置に合わせてバンプ２２を接続する接続用
電極を配置するといった場合になされる。これらの電極
端子形成面で再配線して接続用電極を形成した半導体素
子１０の場合も、接着剤層１８によりバンプ付き金属箔
２０を接着して接続用電極にバンプ２２を接続すること
により、実装可能な半導体装置として提供することがで
きる。
【００１８】（バンプ付き金属箔）図４〜７はバンプ付
き金属箔の実施形態を示す。図４は金属箔２０ａの一方
の面に半導体素子１０あるいはチップサイズパッケージ
等の面実装型の半導体装置に設けられた電極端子等の接
続用電極の配列と同一配列にバンプ２２を形成したバン
プ付き金属箔２０である。このバンプ付き金属箔２０は
平板な金属箔２０ａにプレス加工を施してバンプ２２を
突起状に形成したものである。プレス加工によってバン
プ２２を形成することによりバンプ付き金属箔２０を得
る方法は、多数個のバンプ２２を効率的に形成すること
ができ、製造が容易で量産が可能であるという利点があ
る。
【００１９】図８はバンプ付き金属箔２０に設けるバン
プ２２の平面配置の例を示す。バンプ２２は半導体素子
１０の電極端子形成面に形成された電極端子１２等の接
続用電極の配置にしたがって形成するから、たとえば電
極端子１２がエリアアレイ状に配置されていればバンプ
２２も図のようにエリアアレイ状に配列されることにな
る。
【００２０】バンプ付き金属箔２０に設けるバンプ２２
の形状は半導体素子あるいはチップサイズパッケージ等
の電子部品の接続用電極に当接して電気的接続が可能な
形状に形成すればよい。図４に示すバンプ付き金属箔２
０はバンプ２２を円錐状に形成した例であるが、バンプ
２２は種々の形状に形成することができる。図１０〜１
２にバンプ付き金属箔２０に設けるバンプ２２の形状を
斜視図および断面図によって示す。図１０はバンプ２２
を円錐状、角錐状、半球状、円柱状に形成した例であ
る。図１１はバンプ２２を切り起こし形状に形成したも
ので、側面形状がＶ字状、Ｕ字状、Ｊ字状、Ｌ字状に形
成した例である。図１２(a) 、(b) は側面形状がＪ字状
とレ字状に切り起こしたものを向かい合わせて組み合わ
せた例、図１２(c) は螺旋状にバンプ２２を形成した例
である。
【００２１】図１０に示すように円錐状等に成形した場
合はバンプ２２の保形性が良好で位置精度が高くなると
いう利点がある。また、図１０(d) に示すようにバンプ
２２を円柱状に形成する場合よりも円錐状のようにバン
プ２２の頂点で点接触によって接続する形状に形成した
ものの方が接続用電極が高密度で配置されている場合で
あっても容易に接続用電極に接合できる点で有効であ
る。なお、図１０に示した例でバンプ２２の頂点に貫通
孔を設けるようにすることもできる。
【００２２】図１１、１２に示すように切り起こし形状
に形成した場合は、バンプ２２の側面が開口する。とく
に図１１(c) 、(d) に示すようにＪ字形、Ｌ字形、レ字
形のようにバンプ２２を支持する一方の基部を金属箔か
ら離間させた形状にした場合は、バンプ２２に弾性が付
与され、バンプ金属箔２０を用いて作成した半導体装置
を実装基板に実装した際に生じる熱応力をバンプ２２部
分で緩和する作用が生じるという利点がある。図１２
(c) に示すようにバンプ２２を螺旋状に形成した場合は
バンプ２２の弾性、緩衝性がさらに向上して熱応力等の
応力の緩和に有効となる。
【００２３】バンプ付き金属箔２０には銅、アルミニウ
ム、金、銀、ステンレススチールなどの金属材が使用で
きる。プレス加工によって金属箔２０ａにバンプ２２を
形成する加工はダイおよびポンチを用いて金属材料をプ
レス加工する従来方法による。金属材のプレス加工では
きわめて高精度の加工が可能であり、電極端子１２等の
接続用電極の配列に合わせて微小なバンプ２２を形成す
ることは容易に可能である。なお、バンプ付き金属箔２
０にバンプ２２を形成する場合、バンプ付き金属箔２０
の全体にわたって同一形状のバンプ２２を形成すること
も可能であるし、部分的に形状の異なるバンプ２２を混
在させて形成することも可能である。
【００２４】図５はバンプ２２に加えて外部接続端子と
して使用する接続端子２３を形成したバンプ付き金属箔
２０を示す。図示例は金属箔２０ａをプレス加工して接
続端子２３を形成した例である。接続端子２３は外部接
続端子として使用するから、金属箔２０ａでバンプ２２
を形成した面とは反対側の面側に突出するように形成す
る。接続端子２３も図１０〜１２に示すような種々の形
状に形成することができる。ただし、接続端子２３は実
装基板の接続部とはんだ等によって接続するから、一定
の接合面積が確保できる形状に形成するのがよい。
【００２５】なお、接続端子２３をプレス加工によって
形成するかわりに、金属箔２０ａの外部接続端子を接続
する面側に金属箔２０ａとは別体の導電材をバンプ状に
形成することによって接続端子２３を形成することも可
能である。接続端子２３を形成する方法としては、たと
えば、めっき盛り上げによって形成する方法、導体ペー
ストを印刷したり転写したりしてバンプ状に形成すると
いった方法がある。このように外部接続用の接続端子２
３を備えたバンプ付き金属箔２０を使用した場合は、後
工程ではんだボール等の外部接続端子を接合する操作が
不要となるという利点がある。
【００２６】図６、７に示すバンプ付き金属箔２０はバ
ンプ２２と外部接続端子とを電気的に接続する配線パタ
ーン２６を形成したことを特徴とする。図９にバンプ２
２およびランド部２８を含む配線パターン２６の平面図
を示す。配線パターン２６はバンプ２２と外部接続端子
を接合するランド部２８とを導体配線によって電気的に
接続するように平面上で引き回して形成する。バンプ２
２およびランド部２８およびこれらを接続する導体配線
からなる配線パターン２６を各々のバンプ２２に対応し
て独立した形状に形成する場合は図６に示すように、金
属箔２０ａから剥離可能なキャリアテープ３２によって
配線パターン２６を支持するようにするとよい。
【００２７】図７は金属箔２０ａを、バンプ２２と接続
端子２３とを導体配線によって接続した配線パターン２
６に形成したバンプ付き金属箔２０を示す。配線パター
ン２６に形成したバンプ付き金属箔２０の場合、各配線
パターン２６を支持フレームに連結して、支持フレーム
によって配線パターン２６を支持するようにすることに
より、キャリアテープ３２により金属箔２０ａを支持し
ない形態とすることが可能である。なお、金属箔２０ａ
をプレス加工してバンプ２２を形成する場合に、金属箔
２０ａをパターニングした後にバンプ２２を形成するこ
とも可能である。
【００２８】（回路基板）上述したバンプ付き金属箔２
０は図１〜３に示したように、半導体素子１０の電極端
子形成面に取り付けたり、チップサイズパッケージ等の
面実装型の電子部品に取り付けたりして半導体装置と
し、所要の実装構造を構成することができる。このよう
に、半導体素子１０等の電子部品にバンプ付き金属箔２
０を取り付ける際には、接着剤層１８を介してバンプ付
き金属箔２０を取り付けるから、バンプ付き金属箔２０
にあらかじめ接着剤層１８を設けておくことが有用であ
る。
【００２９】図１３〜１６に接着剤層１８を設けたバン
プ付き金属箔２０の例を示す。図１３は金属箔２０ａの
一方の面側に突出するバンプ２２を形成したバンプ付き
金属箔２０に接着剤層１８を設けたものである。接着剤
層１８はバンプ付き金属箔２０の一方の面全体を覆うよ
うに設ける。なお、接着剤層１８によってバンプ付き金
属箔２０のバンプ２２を形成した面を覆う方法には、バ
ンプ２２の先端部が接着剤層１８の表面から突出させる
ようにする場合、バンプ２２の先端と接着剤層１８の表
面を同一面として接着剤層１８の表面でバンプ２２の表
面が露出するようにする場合、バンプ２２の先端部を接
着剤層１８に埋没させるようにする場合がある。
【００３０】バンプ２２の先端部を接着剤層１８から突
出させあるいは露出させた場合には接着剤層１８を設け
たバンプ付き金属箔２０を半導体素子１０の電極端子１
２等にそのまま電気的に接続させることができる。バン
プ２２を接着剤層１８に埋没させた場合でも、バンプ付
き金属箔２０を接着面に強く押圧して接着することによ
り、接着剤層１８中からバンプ２２の先端部が突出し、
電極端子１２等の接続用電極にバンプ２２の先端が押接
されて電気的な接続がなされる。
【００３１】図１４はバンプ２２と接続端子２３とを設
けたバンプ付き金属箔２０のバンプ２２を形成した面側
に接着剤層１８を設けた実施形態を示す。図１５は金属
箔２０ａを配線パターン２６に形成したバンプ付き金属
箔２０のバンプ形成面に接着剤層１８を被着させた回路
基板４０を示す。図１６はバンプ２２と接続端子２３と
を有し、金属箔２０ａを配線パターン２６に形成したバ
ンプ付き金属箔２０に接着剤層１８を設けた回路基板４
０を示す。金属箔２０ａを配線パターン２６に形成する
際に、バンプ２２と接続端子２３とを電気的に接続する
配線パターンを信号パターンの他に、接地パターンある
いへ電源パターンとして利用することも可能である。
【００３２】なお、本明細書では、接着剤層１８を設け
たバンプ付き金属箔２０のうち、金属箔２０ａが配線パ
ターン２６に形成されているものを回路基板４０とい
い、金属箔２０ａにバンプ２２等が形成されたのみで配
線パターン２６に形成されていないものについてはバン
プ付き金属箔という。接着剤層１８を設けたバンプ付き
金属箔２０と回路基板４０の形態については、バンプ付
き金属箔２０に設けるバンプ２２の形状、接続端子２３
の形状、配線パターン２６等について、前述したような
種々の形態をとり得る。また、バンプ付き金属箔２０に
被着する接着剤層１８は所要の接着機能を有するもので
あればよく、熱硬化性樹脂、熱可塑性樹脂のどちらも使
用可能であって、とくに材料が限定されるものではな
い。
【００３３】バンプ付き金属箔２０および回路基板４０
は、図１３、１４に示した形態のように、実装面側の全
面を露出した形態で提供することもできるし、図１５、
１６に示した形態のように実装面側をソルダーレジスト
等の保護膜３０によって被覆した形態で提供することも
できる。保護膜３０によって回路基板４０の実装面側を
被覆する場合は、外部接続端子を接合するランド部２８
を露出させ、または接続端子２３の接続端部分を露出さ
せるようにする。
【００３４】回路基板４０でランド部２８および接続端
子２３の接続端部分についてはニッケル−金等のめっき
を施して外部接続端子との接合性を良好にするのがよ
い。ニッケル−金等のめっきを施すには、ソルダーレジ
スト等の保護膜３０によって金属箔２０ａの実装面側を
被覆した状態で電解めっきを施せばよい。接着剤層１８
を設けたバンプ付き金属箔２０および回路基板４０で接
着剤層１８の表面に露出するバンプ２２の先端部につい
ては、その表面を金めっき、錫めっき、鉛めっき、銀め
っき等で被覆したり、銀ペースト等の導体材料によって
被覆したりして半導体素子等の電子部品の接続用電極と
良好な電気的接続が図れるようにするのがよい。
【００３５】（回路基板等の製造方法）上述した回路基
板４０及び接着剤層１８を設けたバンプ付き金属箔２０
を製造する方法には、金属箔２０ａを所定のパターンに
形成する前に接着剤層１８によって金属箔２０ａの一方
の面（バンプを形成する面）を被覆してから製造する方
法と、金属箔２０ａを所定のパターンに形成した後に接
着剤層１８によって金属箔２０ａの一方の面を被覆して
製造する方法に大別できる。金属箔２０ａを所定のパタ
ーンに形成する前に接着剤層１８によって金属箔２０ａ
の一方の面を被覆して製造する方法は、以下の、の
２つの方法に分けられる。
【００３６】の方法は、金属箔２０ａをプレス加工し
てバンプ２２を形成した後、バンプ２２を形成した面を
接着剤層１８により被覆し、金属箔２０ａを配線パター
ンに形成する方法である。すなわち、図１３に示す接着
剤層付きのバンプ付き金属箔２０で金属箔２０ａをエッ
チングすることにより図１７に示すような配線パターン
２６を有する回路基板４０を得ることができる。金属箔
２０ａは接着剤層１８によって支持されるから、任意の
配線パターンに形成することができる。金属箔２０ａを
配線パターンに形成する前の図１３に示すバンプ付き金
属箔２０は、バンプ２２を形成した金属箔２０ａに接着
剤層１８となる液状の電気的絶縁性樹脂を塗布する方
法、あるいは接着機能を有する接着剤シートをバンプ２
２の形成面に貼ることによって形成できる。
【００３７】前述したように、バンプ２２の先端部は接
着剤層１８の表面に露出するか、接着剤層１８内に埋没
する。バンプ２２の先端部を接着剤層１８の表面から露
出させる場合は、金属箔２０ａの表面に液状の樹脂を塗
布し、あるいは接着剤シートを貼った後、平坦な押圧面
を有する挟圧治具により被加工品を厚さ方向に挟圧して
接着剤層１８の表面にバンプ２２の先端部を露出させる
ようにする。挟圧治具の接着剤層１８を押圧する面を剥
離可能に設けるとともに、緩衝性を有する材料で形成し
ておくことによって、挟圧治具で被加工品を挟圧するこ
とによりバンプ２２の先端部を接着剤層１８の表面から
突出させることができる。なお、挟圧治具で挟圧する際
に接着剤層１８を保形するため若干加熱しながら行って
もよい。
【００３８】の方法は、金属箔２０ａの一方の面に接
着剤層１８を被着した後に、バンプ２２を形成し、さら
に金属箔２０ａを配線パターンに形成する方法である。
この方法では、金属箔２０ａをプレス加工してバンプ２
２を形成する際に接着剤層１８を介してバンプ２２を成
形することになる。金属箔２０ａをプレス加工する際に
バンプ２２を形成すると同時に接着剤層１８からバンプ
２２の先端部を露出させるように成形する。なお、金属
箔２０ａを加工する際に、バンプ２２を形成する前に金
属箔２０ａを所定のパターンに形成しておくことも可能
である。金属箔２０ａは接着剤層１８によって支持され
ているから、金属箔２０ａを所定のパターンに形成する
ことはバンプ２２を形成する前後のどちらで行ってもよ
い。
【００３９】金属箔２０ａを所定のパターンに形成した
後、金属箔２０ａの一方の面を接着剤層１８によって被
覆して製造する方法には、以下の〜の方法がある。
の方法は、金属箔２０ａを所定のパターンに形成し、
バンプ２２を形成した後、バンプ形成面を接着剤層１８
によって被覆する方法である。この方法では接着剤層１
８を設けない状態で金属箔２０ａを所定の配線パターン
に形成するから、金属箔２０ａはフレームで支持された
配線パターンに形成する必要がある。このように自立し
た形状の配線パターン２６に形成した後、バンプ形成面
に液状の電気的絶縁性樹脂を塗布し、あるいは接着剤シ
ートを貼着して接着剤層１８を被着する。なお、金属箔
２０ａを所定の配線パターンに形成する工程とバンプ２
２を形成する工程は前後させることができるから、バン
プ２２を形成してから所定の配線パターンに形成しても
よい。
【００４０】の方法は、金属箔２０ａを所定の配線パ
ターンに形成した後、接着剤層１８により金属箔２０ａ
の一方の面を被覆し、接着剤層１８が被着されている金
属箔２０ａに対してプレス加工を施してバンプ２２を形
成する方法である。この方法の場合も、金属箔２０ａを
接着剤層１８で支持する前に所定の配線パターンに形成
するから、隣接する配線パターン間を支持片等で連結し
ておく必要がある。金属箔２０ａに接着剤層１８が被着
されているから、接着剤層１８を介して金属箔２０ａを
プレス加工してバンプ２２を形成し、その際にバンプ２
２の先端部を露出させ、あるいは接着剤層１８に埋没し
た状態で成形する。
【００４１】ところで、上記のように接着剤層１８によ
って金属箔２０ａを支持する前に金属箔２０ａを所定の
配線パターンに形成する場合は、配線パターン間を支持
片等で連結して支持したパターンに形成しなければなら
ないが、キャリアテープ３２であらかじめ金属箔２０ａ
を支持しておけば、金属箔２０ａを任意のパターンに形
成することができる。の方法は、金属箔２０ａのバン
プ２２を形成する面とは反対側の面にキャリアテープ３
２を貼着し、キャリアテープ３２により金属箔２０ａを
支持した状態で金属箔２０ａを所定の配線パターンに形
成し、あるいはプレス加工を施して製造する方法であ
る。
【００４２】キャリアテープ３２により金属箔２０ａを
支持する方法では、金属箔２０ａを所定の配線パターン
に形成する加工とプレス加工はどちらを先に行ってもよ
い。すなわち、金属箔２０ａを所定の配線パターンに形
成する加工及びプレス加工を施すことにより配線パター
ン２６とバンプ２２を形成した後、バンプ２２を形成し
た面に接着剤層１８を形成する。また、別の方法とし
て、キャリアテープ３２により金属箔２０ａを支持した
状態で金属箔２０ａを所定の配線パターンに形成し、金
属箔２０ａの一方の面に接着剤層１８を設けた後、プレ
ス加工を施してバンプ２２を形成することもできる。キ
ャリアテープ３２は金属箔２０ａを支持するためのもの
であるから、金属箔２０ａから容易に剥離できるものを
使用し、実装時に回路基板４０から剥離して使用する。
なお、キャリアテープ３２を回路基板の保護用として回
路基板４０で接着剤層１８を設けた面あるいは金属箔２
０ａの実装面側に剥離可能に貼着して用いることもでき
る。
【００４３】（多層回路基板）上述した回路基板はいず
れも単層のものであるが、バンプ２２を形成した面に接
着剤層１８を設けた回路基板４０はこれを積層すること
によって多層の回路基板として提供することができる。
図１８は多層回路基板の実施形態を示す。図１７に示し
た回路基板と同様な配線パターン２６を有する回路基板
４０を接着剤層１８により複数枚積層して接着すること
によって多層の回路基板が得られる。回路基板４０に形
成したバンプ２２が層間で配線パターン２６を電気的に
接続するビアとして作用し、各層の配線パターン２６と
バンプ２２を適宜配置することによって所要の電気的な
接続パターンを有する多層回路基板を得ることができ
る。
【００４４】回路基板４０を多層に積層する場合、通常
は下層のバンプ２２の先端部が上層の配線パターン２６
の下面に当接するようにするが、場合によっては下層の
バンプ２２と上層のバンプ２２が同じ平面配置位置にな
るようにしてもよい。上層のバンプ２２の底部に凹部が
形成されていて層間での電気的な接続が確実になされな
いおそれがある場合には、バンプ２２の凹部に導電体材
を充填して電気的に接続されるようにすればよい。回路
基板４０を多層化することによって単層の回路基板では
なし得ない多様な配置とすることが可能になり、回路基
板内に接地層や電源層を設けることも可能になる。な
お、多層に積層する回路基板４０に設けるバンプ２２の
形状も、図１０、１１、１２等に示すように種々の形態
の組み合わせとすることが可能である。
【００４５】（半導体装置の製造方法）上述した単層あ
るいは多層の回路基板４０にはあらかじめ接着剤層１８
が形成されており、半導体素子やチップサイズパッケー
ジ等の電子部品の接続用電極の配列と位置合わせしてバ
ンプ２２が形成されているから、半導体装置を形成する
場合には、半導体素子１０の電極端子形成面と回路基板
４０のバンプ２２とを位置合わせし、接着剤層１８によ
り電極端子形成面に回路基板４０を接着することによ
り、バンプ２２と電極端子１２とが電気的に接続され、
電極端子形成面に外部接続用の配線パターン２６、ラン
ド部２８が形成された半導体装置として得られる。
【００４６】図１９は半導体素子１０に回路基板４０を
接着して半導体装置５０を形成する方法を示す。半導体
素子１０と回路基板４０とを位置合わせし（図１９
(a))、回路基板４０を半導体素子１０に接着した後（図
１９(b))、ランド部２８にはんだボール等の外部接続端
子２４を接合して半導体装置５０とする（図１９(c))。
なお、外部接続端子２４を接合しないまま半導体装置５
０として使用することもでき、接続端子２３を備えた回
路基板４０を用いた場合はそのままで半導体装置５０と
することができる。接続端子２３を備えた回路基板４０
を用いた場合でも接続端子２３にさらにはんだバンプを
付けて使用してもよい。
【００４７】半導体装置５０の形状としては、図１９に
示すフェイスダウン形式の他、図２０に示すようなフェ
イスアップ形式に形成することも可能である。４２は半
導体素子１０の電極端子形成面の周縁から延出するリー
ドであり、実装基板の接続部に接続可能に折曲してフォ
ーミングされている。図２１は多層回路基板を用いて２
つの半導体素子１０を積み重ねた形式の半導体装置であ
る。半導体素子１０、１０の電極端子形成面を向かい合
わせ、各々の半導体素子１０、１０の電極端子形成面に
多層回路基板の接着剤層１８を接着することによって各
々の半導体素子１０、１０の電極端子１２とリード４２
とが電気的に接続した半導体装置を得ることができる。
【００４８】
【発明の効果】本発明に係るバンプ付き金属箔及び回路
基板及びこれを用いた半導体装置は、半導体素子あるい
はチップサイズパッケージ等の面実装型の電子部品の接
続用電極が高密度に配置されている場合であっても、実
装面積を広げることなく外部接続端子が接続用電極と確
実に電気的に接続した実装構造を得ることが可能にな
る。とくに、バンプ付き金属箔はプレス加工によってバ
ンプを形成することから、量産に適し、製造コストを抑
えることが可能であり、高密度なバンプ付き回路基板で
あっても容易に形成できるという利点がある。また、バ
ンプ付き金属箔に接着剤層を設けた回路基板によれば、
半導体素子の電極端子形成面に回路基板を接着すること
によって容易に半導体装置を作成することができる。ま
た、本発明に係る半導体装置は製造が容易であり、接着
剤層を介して接着したことにより半導体装置を実装した
際に実装基板と半導体素子との熱膨張係数の差によて生
じる熱応力を有効に緩和して信頼性の高い実装を可能に
する等の効果を有する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の実施形態を示す断面
図である。
【図２】本発明に係る半導体装置の実施形態を示す断面
図である。
【図３】本発明に係る半導体装置の実施形態を示す断面
図である。
【図４】本発明に係るバンプ付き金属箔の実施形態を示
す断面図である。
【図５】本発明に係るバンプ付き金属箔の実施形態を示
す断面図である。
【図６】本発明に係るバンプ付き金属箔の実施形態を示
す断面図である。
【図７】本発明に係るバンプ付き金属箔の実施形態を示
す断面図である。
【図８】バンプの平面配置を示す説明図である。
【図９】バンプ、ランド部および配線パターンの平面配
置を示す説明図である。
【図１０】バンプの形成例を示す斜視図および断面図で
ある。
【図１１】バンプの形成例を示す斜視図および断面図で
ある。
【図１２】バンプの形成例を示す斜視図および断面図で
ある。
【図１３】回路基板の実施形態を示す断面図である。
【図１４】回路基板の実施形態を示す断面図である。
【図１５】回路基板の実施形態を示す断面図である。
【図１６】回路基板の実施形態を示す断面図である。
【図１７】回路基板の実施形態を示す断面図である。
【図１８】多層回路基板の実施形態を示す断面図であ
る。
【図１９】半導体装置の製造方法を示す説明図である。
【図２０】半導体装置の他の実施形態を示す断面図であ
る。
【図２１】半導体装置のさらに他の実施形態を示す断面
図である。
【図２２】半導体素子の電極端子とランドの配置を示す
説明図である。
【符号の説明】
１０ 半導体素子 １２ 電極端子 １８ 接着剤層 ２０ バンプ付き金属箔 ２０ａ 金属箔 ２２ バンプ ２３ 接続端子 ２４ 外部接続端子 ２６ 配線パターン ２８ ランド部 ３０ 保護膜 ４０ 回路基板 ４２ リード ５０ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−256416（ＪＰ，Ａ) 特開 平７−240419（ＪＰ，Ａ) 特開 平９−17824（ＪＰ，Ａ) 特開 昭52−16978（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/60 311 H05K 1/18 H05K 3/32

Claims (22)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子、あるいは面実装型の電子部
    品に設けられた接続用電極の平面配列と同一の配置で、
    金属箔にプレス加工されて形成された、該接続用電極と
    電気的に接続されるバンプが、金属箔の一方の面側に突
    出して形成されるとともに、 前記金属箔の他方の面側に、前記バンプごとに該バンプ
    と対応する接続端子が突出して形成され ていることを特
    徴とするバンプ付き金属箔。
  2. 【請求項２】 金属箔の他方の面側に、プレス加工によ
    って形成された接続端子にかえて、金属箔とは別体のバ
    ンプ状に形成された導電材からなる接続端子が設けられ
    ていることを特徴とする請求項１記載のバンプ付き金属
    箔。
  3. 【請求項３】 金属箔の一方の面側が、電気的絶縁性を
    有する接着剤層によって被覆されていることを特徴とす
    る請求項１記載のバンプ付き金属箔。
  4. 【請求項４】 半導体素子、あるいは面実装型の電子部
    品に設けられた接続用電極の平面配列と同一の配置で、
    金属箔にプレス加工されて形成された、該接続用電極と
    電気的に接続されるバンプが、金属箔の一方の面側に突
    出して形成されるとともに、 前記 金属箔の一方の面側が、電気的絶縁性を有する接着
    剤層によって被覆されていることを特徴とするバンプ付
    き金属箔。
  5. 【請求項５】 バンプが、先端部を接着剤層の表面から
    突出して設けられていることを特徴とする請求項４記載
    のバンプ付き金属箔。
  6. 【請求項６】 金属箔が、前記バンプごとに該バンプと
    外部接続端子を接合するランド部とを電気的に接続する
    配線パターンに形成されていることを特徴とする請求項
    ４記載のバンプ付き金属箔。
  7. 【請求項７】 半導体素子、あるいは面実装型の電子部
    品に設けられた接続用電極の平面配列と同一の配置で、
    金属箔にプレス加工されて形成された、該接続用電極と
    電気的に接続されるバンプが、金属箔の一方の面側に突
    出して形成され、 金属箔が、バンプごとに該バンプと前記接続端子とを電
    気的に接続する配線パターンに形成されているととも
    に、金属箔の他方の面側に、キャリアテープが被着され
    ている ことを特徴とするバンプ付き金属箔。
  8. 【請求項８】 金属箔が、バンプごとに該バンプと前記
    接続端子とを電気的に接続する配線パターンに形成され
    ているとともに、金属箔の他方の面側に、キャリアテー
    プが被着されていることを特徴とする請求項１記載のバ
    ンプ付き金属箔。
  9. 【請求項９】半導体素子、あるいは面実装型の電子部品
    に設けられた接続用電極の平面配列と同一の配置で、金
    属箔にプレス加工されて形成された、該接続用電極と電
    気的に接続されるバンプが金属箔の一方の面側に突出し
    て形成されると共に、金属箔がバンプごとに該バンプと
    電気的に接続する配線パターンに形成されているバンプ
    付き金属箔に、 電気的絶縁性を有する接着剤層が、金属箔の一方の面側
    を被覆して設けられていることを特徴とする回路基板。
  10. 【請求項１０】 金属箔が、前記バンプの基部に外部接
    続端子を接合するランド部を有する島状の配線パターン
    に形成されていることを特徴とする請求項９記載の回路
    基板。
  11. 【請求項１１】 金属箔が、一端側に前記バンプが形成
    され、他端側に外部接続端子を接合するランド部が設け
    られた配線パターンに形成されていることを特徴とする
    請求項９記載の回路基板。
  12. 【請求項１２】 半導体素子、あるいは面実装型の電子
    部品に設けられた接続用電極の平面配列と同一の配置
    で、金属箔にプレス加工されて形成された、該接続用電
    極と電気的に接続されるバンプが金属箔の一方の面側に
    突出して形成されると共に、金属箔の他方の面側に、前
    記バンプごとに該バンプと対応する接続端子が突出して
    形成され、金属箔がバンプごとに該バンプと前記接続端
    子とを電気的に接続する配線パターンに形成されたバン
    プ付き金属箔に、 電気的絶縁性を有する接着剤層が、金属箔の一方の面側
    を被覆して設けられていることを特徴とする回路基板。
  13. 【請求項１３】 金属箔の他方の面側に、プレス加工に
    よって形成された接続端子に かえて、金属箔とは別体の
    バンプ状に形成された導電材からなる接続端子が設けら
    れていることを特徴とする請求項１２記載の回路基板。
  14. 【請求項１４】 導電材が、導電性ペーストであること
    を特徴とする請求項１３記載の回路基板。
  15. 【請求項１５】 バンプが、先端部を接着剤層の表面か
    ら突出して設けられていることを特徴とする請求項９、
    １０、１１、１２、１３または１４記載の回路基板。
  16. 【請求項１６】 半導体素子に設けられた接続用電極の
    平面配列と同一の配置で、金属箔にプレス加工されて形
    成された、該接続用電極と電気的に接続されるバンプが
    金属箔の一方の面側に突出して形成されると共に、金属
    箔がバンプごとに該バンプと電気的に接続する配線パタ
    ーンに形成されているバンプ付き金属箔に、電気的絶縁
    性を有する接着剤層が金属箔の一方の面側を被覆して設
    けられた回路基板が、 半導体素子の接続用電極が形成された面に、各々の接続
    用電極にバンプの先端部を接して前記接着剤層により接
    着されて支持されていることを特徴とする半導体装置。
  17. 【請求項１７】 金属箔が、前記バンプの基部に外部接
    続端子を接合するランド部を有する島状の配線パターン
    に形成されていることを特徴とする請求項１６記載の半
    導体装置。
  18. 【請求項１８】 金属箔が、一端側に前記バンプが形成
    され、他端側に外部接続端子を接合するランド部が設け
    られた配線パターンに形成されていることを特徴とする
    請求項１６記載の半導体装置。
  19. 【請求項１９】 前記ランド部に、外部接続端子が接合
    されていることを特徴とする請求項１６、１７または１
    ８記載の半導体装置。
  20. 【請求項２０】 半導体素子に設けられた接続用電極の
    平面配列と同一の配置で、金属箔にプレス加工されて形
    成された、該接続用電極と電気的に接続されるバンプが
    金属箔の一方の面側に突出して形成されると共に、金属
    箔の他方の面側にバンプごとに該バンプと対応する接続
    端子が突出して形成され、金属箔がバンプごとに該バン
    プと前記接続端子とを電気的に接続する配線パターンに
    形成されたバンプ付き金属箔に、電気的絶縁性を有する
    接着剤層が、金属箔の一方の面側を被覆して設けられた
    回路基板が、 半導体素子の接続用電極が形成された面に、各々の接続
    用電極にバンプの先端部を接して前記接着剤層により接
    着されて支持されていることを特徴とする半導体装置。
  21. 【請求項２１】 前記接続端子の外面に、はんだめっき
    が施されていることを特徴とする請求項２０記載の半導
    体装置。
  22. 【請求項２２】 金属箔の他方の面側に、プレス加工に
    よって形成された接続端子にかえて、金属箔とは別体の
    バンプ状に形成された導電材からなる接続端子が設けら
    れていることを特徴とする請求項２０記載の半導体装
    置。
JP33509898A 1998-11-26 1998-11-26 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 Expired - Fee Related JP3502776B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33509898A JP3502776B2 (ja) 1998-11-26 1998-11-26 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US09/444,642 US6420664B1 (en) 1998-11-26 1999-11-22 Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
EP99309372A EP1005086B1 (en) 1998-11-26 1999-11-24 Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
DE69910955T DE69910955T2 (de) 1998-11-26 1999-11-24 Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
KR1019990052632A KR100603799B1 (ko) 1998-11-26 1999-11-25 범프를 갖는 금속 호일, 금속 호일을 갖는 회로 기판 및회로 기판을 갖는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33509898A JP3502776B2 (ja) 1998-11-26 1998-11-26 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2000164618A JP2000164618A (ja) 2000-06-16
JP3502776B2 true JP3502776B2 (ja) 2004-03-02

Family

ID=18284758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33509898A Expired - Fee Related JP3502776B2 (ja) 1998-11-26 1998-11-26 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置

Country Status (5)

Country Link
US (1) US6420664B1 (ja)
EP (1) EP1005086B1 (ja)
JP (1) JP3502776B2 (ja)
KR (1) KR100603799B1 (ja)
DE (1) DE69910955T2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
US6720644B2 (en) * 2000-10-10 2004-04-13 Sony Corporation Semiconductor device using interposer substrate and manufacturing method therefor
DE10059178C2 (de) * 2000-11-29 2002-11-07 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
JP2002313995A (ja) * 2001-04-19 2002-10-25 Mitsubishi Electric Corp ランドグリッドアレイ型半導体装置およびその実装方法
US7064447B2 (en) * 2001-08-10 2006-06-20 Micron Technology, Inc. Bond pad structure comprising multiple bond pads with metal overlap
US6819570B2 (en) * 2002-02-07 2004-11-16 Anden Co., Ltd. Circuit board with lead frame
JP3894483B2 (ja) * 2002-09-04 2007-03-22 三菱電機株式会社 回転電機の巻線部材および巻線組立の製造方法並びにその巻線部材の製造装置
JP4247880B2 (ja) * 2002-12-24 2009-04-02 Ｔｄｋ株式会社 電子部品の製造方法
US7244125B2 (en) 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US7758351B2 (en) 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US8584353B2 (en) 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US7114961B2 (en) 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US7012017B2 (en) 2004-01-29 2006-03-14 3M Innovative Properties Company Partially etched dielectric film with conductive features
TWI309094B (en) 2004-03-19 2009-04-21 Neoconix Inc Electrical connector in a flexible host and method for fabricating the same
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
JP5065586B2 (ja) * 2005-10-18 2012-11-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100655935B1 (ko) * 2006-01-17 2006-12-11 삼성전자주식회사 화상형성장치 및 화상형성장치 구동제어 방법
US7767497B2 (en) * 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
JP5048420B2 (ja) 2007-08-17 2012-10-17 新光電気工業株式会社 半導体装置及びその製造方法
SG152101A1 (en) 2007-11-06 2009-05-29 Agency Science Tech & Res An interconnect structure and a method of fabricating the same
JP5120717B2 (ja) * 2008-09-24 2013-01-16 大日本印刷株式会社 多層プリント配線板製造方法
JP5176819B2 (ja) * 2008-09-24 2013-04-03 大日本印刷株式会社 多層プリント配線板の製造方法
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5002633B2 (ja) * 2009-09-30 2012-08-15 三洋電機株式会社 半導体モジュールおよび携帯機器
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US9257276B2 (en) 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
WO2013101243A1 (en) 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
US9653194B2 (en) * 2013-08-12 2017-05-16 Te Connectivity Corporation Low resistance insert
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US11545455B2 (en) 2019-05-28 2023-01-03 Apple Inc. Semiconductor packaging substrate fine pitch metal bump and reinforcement structures
CN115938963B (zh) * 2023-03-13 2023-05-23 深圳市光为光通信科技有限公司 一种基于硅基光电子集成芯片的光电共封装方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881799A (en) * 1972-09-11 1975-05-06 George H Elliott Resilient multi-micro point metallic junction
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5207887A (en) 1991-08-30 1993-05-04 Hughes Aircraft Company Semi-additive circuitry with raised features using formed mandrels
JPH07105420B2 (ja) 1991-08-26 1995-11-13 ヒューズ・エアクラフト・カンパニー 成形された接点をもった電気接続
DE69214389T2 (de) 1991-08-26 1997-04-30 Hughes Aircraft Co Elektrischer Messfühler mit geformten Kontakten
US5412539A (en) 1993-10-18 1995-05-02 Hughes Aircraft Company Multichip module with a mandrel-produced interconnecting decal
US5706174A (en) 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
DE69530037T2 (de) * 1994-09-22 2003-10-16 Nec Electronics Corp Automatische Bandmontage für Halbleiteranordnung
US6157084A (en) * 1995-03-17 2000-12-05 Nitto Denko Corporation Film carrier and semiconductor device using same
US5629837A (en) * 1995-09-20 1997-05-13 Oz Technologies, Inc. Button contact for surface mounting an IC device to a circuit board
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
JPH10135270A (ja) * 1996-10-31 1998-05-22 Casio Comput Co Ltd 半導体装置及びその製造方法
US5896271A (en) 1997-07-21 1999-04-20 Packard Hughes Interconnect Company Integrated circuit with a chip on dot and a heat sink
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same

Also Published As

Publication number Publication date
DE69910955T2 (de) 2004-09-02
KR100603799B1 (ko) 2006-07-24
EP1005086B1 (en) 2003-09-03
JP2000164618A (ja) 2000-06-16
US6420664B1 (en) 2002-07-16
KR20000035683A (ko) 2000-06-26
EP1005086A2 (en) 2000-05-31
DE69910955D1 (de) 2003-10-09
EP1005086A3 (en) 2001-01-03

Similar Documents

Publication Publication Date Title
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US6028358A (en) Package for a semiconductor device and a semiconductor device
JP3526788B2 (ja) 半導体装置の製造方法
EP0786808B1 (en) Printed circuit board or semiconductor device comprising anisotropic conductive sheets
US6344683B1 (en) Stacked semiconductor package with flexible tape
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JP2001177045A (ja) 半導体装置及びその製造方法
US6952047B2 (en) Assemblies having stacked semiconductor chips and methods of making same
WO2000070677A1 (fr) Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
JPH0831868A (ja) Ｂｇａ型半導体装置
JP3165959B2 (ja) 半導体チップの実装構造および半導体装置
JP3549316B2 (ja) 配線基板
JP2974819B2 (ja) 半導体装置およびその製造方法
JPH03129745A (ja) 半導体装置の実装方法
JP2784248B2 (ja) 半導体装置の製造方法
JP2004087717A (ja) 電子部品
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP2002094241A (ja) ビルドアッププリント配線板
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
JP2784209B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031208

LAPS Cancellation because of no payment of annual fees