JP3257931B2 - 半導体パッケージとその製造方法および半導体装置 - Google Patents
半導体パッケージとその製造方法および半導体装置Info
- Publication number
- JP3257931B2 JP3257931B2 JP18370695A JP18370695A JP3257931B2 JP 3257931 B2 JP3257931 B2 JP 3257931B2 JP 18370695 A JP18370695 A JP 18370695A JP 18370695 A JP18370695 A JP 18370695A JP 3257931 B2 JP3257931 B2 JP 3257931B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- adhesive
- semiconductor chip
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージに
関し、特に基板と該基板上に搭載される半導体チップと
の間に両面が粗面化された絶縁性フィルムを介装し、基
板上の半導体チップの搭載部内にある配線回路、スルー
ホールと半導体チップとの間の電気的絶縁を行った半導
体パッケージに関する。また、当該半導体パッケージを
用いた半導体装置に関する。
関し、特に基板と該基板上に搭載される半導体チップと
の間に両面が粗面化された絶縁性フィルムを介装し、基
板上の半導体チップの搭載部内にある配線回路、スルー
ホールと半導体チップとの間の電気的絶縁を行った半導
体パッケージに関する。また、当該半導体パッケージを
用いた半導体装置に関する。
【０００２】
【従来の技術】近年、一つの基板上に複数の半導体チッ
プを搭載するマルチチップモジュール等の高密度半導体
装置が実用化されている。このような高密度半導体装置
においては、基板自体の大きさは規格等によって制限さ
れてしまうため、半導体チップ自体を他の半導体チップ
と接近させて基板上に搭載する必要がある。また半導体
チップの端子の数も多くなり、それに伴って基板に設け
るリードピンの数も多くなり、基板全体にわたってスル
ーホールや配線回路を設ける必要がある。よって、基板
上に形成されたこれら配線回路、スルーホール上にも半
導体チップを搭載する場合もあり、例えば特開平４−１
０３１５２号に開示されているように配線回路、スルー
ホールと半導体チップとの間の電気的絶縁を確保すべ
く、絶縁性フィルムを配線回路、スルーホールと半導体
チップとの間に介装し、同じく電気的絶縁性を有する接
合用接着剤を用いて基板上に絶縁性フィルムおよび半導
体チップを順次接着して搭載している。
プを搭載するマルチチップモジュール等の高密度半導体
装置が実用化されている。このような高密度半導体装置
においては、基板自体の大きさは規格等によって制限さ
れてしまうため、半導体チップ自体を他の半導体チップ
と接近させて基板上に搭載する必要がある。また半導体
チップの端子の数も多くなり、それに伴って基板に設け
るリードピンの数も多くなり、基板全体にわたってスル
ーホールや配線回路を設ける必要がある。よって、基板
上に形成されたこれら配線回路、スルーホール上にも半
導体チップを搭載する場合もあり、例えば特開平４−１
０３１５２号に開示されているように配線回路、スルー
ホールと半導体チップとの間の電気的絶縁を確保すべ
く、絶縁性フィルムを配線回路、スルーホールと半導体
チップとの間に介装し、同じく電気的絶縁性を有する接
合用接着剤を用いて基板上に絶縁性フィルムおよび半導
体チップを順次接着して搭載している。
【０００３】
【発明が解決しようとする課題】半導体チップと基板の
配線回路、スルーホールとの間に介装される上記の絶縁
性フィルムには、通常ポリイミドフィルムなどの低誘電
率な有機材料を用い、半導体チップや基板上の配線回路
を通る信号伝送の高速化を図っている。しかしながら、
一般的にポリイミドフィルムなどの有機材料を使用した
絶縁性フィルムの表面は滑らかであり、接合用接着剤が
硬化した後に温度変化によって半導体チップや基板、絶
縁性フィルムが膨張・収縮を繰り返す際に、接合用接着
剤と絶縁性フィルムとの間で剥離が生じる可能性がある
という課題がある。
配線回路、スルーホールとの間に介装される上記の絶縁
性フィルムには、通常ポリイミドフィルムなどの低誘電
率な有機材料を用い、半導体チップや基板上の配線回路
を通る信号伝送の高速化を図っている。しかしながら、
一般的にポリイミドフィルムなどの有機材料を使用した
絶縁性フィルムの表面は滑らかであり、接合用接着剤が
硬化した後に温度変化によって半導体チップや基板、絶
縁性フィルムが膨張・収縮を繰り返す際に、接合用接着
剤と絶縁性フィルムとの間で剥離が生じる可能性がある
という課題がある。
【０００４】従って、本発明は上記課題を解決すべくな
され、その目的とするところは、温度変化に対しても接
合用接着剤と絶縁性フィルムとの間で剥離が生じるおそ
れの少ない半導体パッケージおよび半導体装置を提供す
ることにある。
され、その目的とするところは、温度変化に対しても接
合用接着剤と絶縁性フィルムとの間で剥離が生じるおそ
れの少ない半導体パッケージおよび半導体装置を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明にかかる
半導体パッケージは、半導体チップ搭載部に配線回路及
びスルーホールが形成された基板と、両面が粗面化さ
れ、片面側が接合用接着剤により、前記基板の半導体チ
ップ搭載部に接着された絶縁性フイルムとを具備するこ
とを特徴とする。 また、半導体チップ搭載部に配線回路
及びスルーホールが形成された基板と、 両面に粗化用接
着剤層が形成され、この各粗化用接着剤層の表面が粗面
に形成されると共に、この粗面に形成された面の片面側
が接合用接着剤により、前記基板の半導体チップ搭載部
に接着された絶縁性フイルムとを具備することを特徴と
する。この構成を採用することにより、接合用接着剤は
粗面の凹凸内に入り込んで硬化するために、接合用接着
剤と絶縁性フィルムとの間で剥離が生じにくくなる。ま
た、前記絶縁性フイルムがポリイミドフイルムからな
り、前記粗化用接着剤層がポリイミド系樹脂接着剤から
なることを特徴とする。 さらに、前記接合用接着剤がエ
ポキシ樹脂接着剤からなることを特徴とする。 前記絶縁
性フィルムの半導体チップが搭載される面側の周縁に
は、接合用接着剤の流れ止め用の枠体を配置すると、接
合用接着剤が絶縁性フイルム上から垂れるのを防止でき
る。また本発明に係る半導体パッケージの製造方法で
は、絶縁性フィルムの両面に、粗化用接着剤層を形成す
る工程と、該各粗化用接着剤層に表面が粗面に形成され
た金属箔の粗面側を熱圧着する工程と、前記各金属箔を
剥離またはエッチングして除去し、金属箔の粗面の凹凸
を前記各粗化用接着剤層の表面に転写する工程と、両面
に形成された各粗化用接着剤層の表面が粗面に形成され
た前記絶縁性フイルムの片面側を接合用接着剤により、
半導体チップ搭載部に配線回路及びスルーホールが形成
された基板の前記半導体チップ搭載部に接着する工程と
を具備することを特徴とする。 また本発明に係る半導体
装置は、上記の半導体パッケージの前記絶縁性フィルム
上に半導体チップが接合用接着剤により接着されて搭載
され、該半導体チップが樹脂封止されてなることを特徴
とする。 これにより、半導体チップの温度変化に対して
も接合用接着剤と絶縁性フイルムとの間で剥離が生じに
くくすることができる。
するため次の構成を備える。すなわち、本発明にかかる
半導体パッケージは、半導体チップ搭載部に配線回路及
びスルーホールが形成された基板と、両面が粗面化さ
れ、片面側が接合用接着剤により、前記基板の半導体チ
ップ搭載部に接着された絶縁性フイルムとを具備するこ
とを特徴とする。 また、半導体チップ搭載部に配線回路
及びスルーホールが形成された基板と、 両面に粗化用接
着剤層が形成され、この各粗化用接着剤層の表面が粗面
に形成されると共に、この粗面に形成された面の片面側
が接合用接着剤により、前記基板の半導体チップ搭載部
に接着された絶縁性フイルムとを具備することを特徴と
する。この構成を採用することにより、接合用接着剤は
粗面の凹凸内に入り込んで硬化するために、接合用接着
剤と絶縁性フィルムとの間で剥離が生じにくくなる。ま
た、前記絶縁性フイルムがポリイミドフイルムからな
り、前記粗化用接着剤層がポリイミド系樹脂接着剤から
なることを特徴とする。 さらに、前記接合用接着剤がエ
ポキシ樹脂接着剤からなることを特徴とする。 前記絶縁
性フィルムの半導体チップが搭載される面側の周縁に
は、接合用接着剤の流れ止め用の枠体を配置すると、接
合用接着剤が絶縁性フイルム上から垂れるのを防止でき
る。また本発明に係る半導体パッケージの製造方法で
は、絶縁性フィルムの両面に、粗化用接着剤層を形成す
る工程と、該各粗化用接着剤層に表面が粗面に形成され
た金属箔の粗面側を熱圧着する工程と、前記各金属箔を
剥離またはエッチングして除去し、金属箔の粗面の凹凸
を前記各粗化用接着剤層の表面に転写する工程と、両面
に形成された各粗化用接着剤層の表面が粗面に形成され
た前記絶縁性フイルムの片面側を接合用接着剤により、
半導体チップ搭載部に配線回路及びスルーホールが形成
された基板の前記半導体チップ搭載部に接着する工程と
を具備することを特徴とする。 また本発明に係る半導体
装置は、上記の半導体パッケージの前記絶縁性フィルム
上に半導体チップが接合用接着剤により接着されて搭載
され、該半導体チップが樹脂封止されてなることを特徴
とする。 これにより、半導体チップの温度変化に対して
も接合用接着剤と絶縁性フイルムとの間で剥離が生じに
くくすることができる。
【０００６】
【発明の実施の形態】以下、本発明に係る半導体装置の
好適な実施形態を添付図面に基づいて詳細に説明する。
まず、図１、図２、図３を用いて半導体装置１０の一般
的な構造について説明する。１２は半導体チップであ
る。１４は基板であり、半導体パッケージの一部を構成
し、表面には図１や図２に示すように配線回路１６やス
ルーホール１８等が形成されており、一点鎖線内は半導
体チップ１２が搭載される搭載部Ｗである。基板１４
は、ガラス布エポキシやガラス布ＢＴやガラス布ポリイ
ミド等の樹脂材料の積層板で構成される場合や、またセ
ラミックで構成される場合もある。
好適な実施形態を添付図面に基づいて詳細に説明する。
まず、図１、図２、図３を用いて半導体装置１０の一般
的な構造について説明する。１２は半導体チップであ
る。１４は基板であり、半導体パッケージの一部を構成
し、表面には図１や図２に示すように配線回路１６やス
ルーホール１８等が形成されており、一点鎖線内は半導
体チップ１２が搭載される搭載部Ｗである。基板１４
は、ガラス布エポキシやガラス布ＢＴやガラス布ポリイ
ミド等の樹脂材料の積層板で構成される場合や、またセ
ラミックで構成される場合もある。
【０００７】また、基板１４の裏面にも配線回路１６が
形成されており、基板１４の表面、裏面の配線回路１６
同志は図３に示すようにスルーホール１８内に形成した
導体により電気的に接続されている。基板１４裏面の配
線回路１６には、はんだバンプ等の外部接続端子１９
が、半導体チップ１２を樹脂封止した後に取り付けられ
る。また、外部接続端子１９はスルーホール内にリード
ピンを挿通し、形成したものであっても良い。外部接続
端子としてはんだバンプが用いられる場合、スルーホー
ルにはレジストが充填される。
形成されており、基板１４の表面、裏面の配線回路１６
同志は図３に示すようにスルーホール１８内に形成した
導体により電気的に接続されている。基板１４裏面の配
線回路１６には、はんだバンプ等の外部接続端子１９
が、半導体チップ１２を樹脂封止した後に取り付けられ
る。また、外部接続端子１９はスルーホール内にリード
ピンを挿通し、形成したものであっても良い。外部接続
端子としてはんだバンプが用いられる場合、スルーホー
ルにはレジストが充填される。
【０００８】２０は絶縁性フィルムであり、半導体パッ
ケージの一部を構成し、半導体チップ１２と基板１４の
搭載部Ｗとの間に、両面に接合用接着剤２２が塗布され
た状態で介装され、半導体チップ１２が基板１４上に絶
縁性フィルム２０を介して接着・固定される。なお、絶
縁性フィルム２０はポリイミドフィルムなどの有機材料
で形成されている。また接合用接着剤２２には半導体チ
ップ１２や配線回路１６やスルーホール１８等に対する
接着性、および半導体チップ１２が発熱しても接着性が
維持できるように耐熱性を考慮して、エポキシ樹脂接着
剤が使用される。また絶縁性フィルム２０は、片面に塗
布した接合用接着剤２２で基板１４に予め接合してお
き、半導体チップ１２を搭載する際にもう一方の面に接
合用接着剤２２を塗布し、半導体チップ１２を接合する
ようにしても良い。半導体チップ１２は、配線回路１６
の一部として形成された接続用端子２３との間を接続線
２４で電気的に接続された後にエポキシ系の封止樹脂
（不図示）により封止される。なお、封止樹脂に代えて
キャップにより封止しても良い。
ケージの一部を構成し、半導体チップ１２と基板１４の
搭載部Ｗとの間に、両面に接合用接着剤２２が塗布され
た状態で介装され、半導体チップ１２が基板１４上に絶
縁性フィルム２０を介して接着・固定される。なお、絶
縁性フィルム２０はポリイミドフィルムなどの有機材料
で形成されている。また接合用接着剤２２には半導体チ
ップ１２や配線回路１６やスルーホール１８等に対する
接着性、および半導体チップ１２が発熱しても接着性が
維持できるように耐熱性を考慮して、エポキシ樹脂接着
剤が使用される。また絶縁性フィルム２０は、片面に塗
布した接合用接着剤２２で基板１４に予め接合してお
き、半導体チップ１２を搭載する際にもう一方の面に接
合用接着剤２２を塗布し、半導体チップ１２を接合する
ようにしても良い。半導体チップ１２は、配線回路１６
の一部として形成された接続用端子２３との間を接続線
２４で電気的に接続された後にエポキシ系の封止樹脂
（不図示）により封止される。なお、封止樹脂に代えて
キャップにより封止しても良い。
【０００９】また、絶縁性フィルム２０の両面は図４に
示すように粗面に形成されている。その形成方法の一例
としては、絶縁性フィルム２０の両面に粗化用接着剤２
６を塗布し、裏面が粗面に形成された（細かな無数の凹
凸が形成された）銅箔等の金属箔（不図示）を熱圧着し
て粗化用接着剤２６を硬化させ、その後に金属箔を剥離
またはエッチングすることで金属箔を除去して、金属箔
の裏面の凹凸を粗化用接着剤２６に転写して粗面に形成
する方法がある。この粗化用接着剤２６には絶縁性フィ
ルム２０と同様のポリイミド系樹脂接着剤が使用され、
絶縁性フィルム２０との間の接着性を確保している。金
属箔の裏面の複雑な凹凸を利用することによって、絶縁
性フィルム２０の表面を、複雑な形状の凹凸で形成され
た粗面とすることができ、後述するように接合用接着剤
２２との接合性を向上できる。
示すように粗面に形成されている。その形成方法の一例
としては、絶縁性フィルム２０の両面に粗化用接着剤２
６を塗布し、裏面が粗面に形成された（細かな無数の凹
凸が形成された）銅箔等の金属箔（不図示）を熱圧着し
て粗化用接着剤２６を硬化させ、その後に金属箔を剥離
またはエッチングすることで金属箔を除去して、金属箔
の裏面の凹凸を粗化用接着剤２６に転写して粗面に形成
する方法がある。この粗化用接着剤２６には絶縁性フィ
ルム２０と同様のポリイミド系樹脂接着剤が使用され、
絶縁性フィルム２０との間の接着性を確保している。金
属箔の裏面の複雑な凹凸を利用することによって、絶縁
性フィルム２０の表面を、複雑な形状の凹凸で形成され
た粗面とすることができ、後述するように接合用接着剤
２２との接合性を向上できる。
【００１０】このようにして絶縁性フィルム２０の両面
が粗面に形成されているため、粗面の凹凸２８の間隔や
接合用接着剤２２の硬化前の流動性を適宜に設定すれ
ば、硬化前に接合用接着剤２２が絶縁性フィルム２０の
表面に形成された無数の凹凸２８の隙間に入り込み、そ
の後に硬化させることができる。接合用接着剤２２の硬
化後は、接合用接着剤２２と絶縁性フィルム２０の表面
に接着されて粗面を構成する粗化用接着剤２６とが物理
的に噛み合った状態となる。よって、接合用接着剤２２
が硬化した後には、温度変化によって半導体チップ１２
や基板１４、絶縁性フィルム２０が膨張・収縮を繰り返
し、接合用接着剤２２と絶縁性フィルム２０との間に図
３の左右方向のズレが生じようとした場合でも、接合用
接着剤２２と絶縁性フィルム２０とが剥離することを低
減できる。
が粗面に形成されているため、粗面の凹凸２８の間隔や
接合用接着剤２２の硬化前の流動性を適宜に設定すれ
ば、硬化前に接合用接着剤２２が絶縁性フィルム２０の
表面に形成された無数の凹凸２８の隙間に入り込み、そ
の後に硬化させることができる。接合用接着剤２２の硬
化後は、接合用接着剤２２と絶縁性フィルム２０の表面
に接着されて粗面を構成する粗化用接着剤２６とが物理
的に噛み合った状態となる。よって、接合用接着剤２２
が硬化した後には、温度変化によって半導体チップ１２
や基板１４、絶縁性フィルム２０が膨張・収縮を繰り返
し、接合用接着剤２２と絶縁性フィルム２０との間に図
３の左右方向のズレが生じようとした場合でも、接合用
接着剤２２と絶縁性フィルム２０とが剥離することを低
減できる。
【００１１】また、図５に示すように、絶縁性フィルム
２０の半導体チップ１２との接着面（図５の上面）の周
縁には、接合用接着剤２２の流れ止め用の枠体３０を配
置する構成としてもよい。枠体３０は、例えば銅等の金
属箔、金めっきパターン等のめっきによる金属層で形成
する方法がある。また、絶縁性フィルム２０自体を、そ
の上面の周縁部分が中央部分に比べて弱冠盛り上がる構
造となるように形成して、枠体３０としても良い。な
お、金属箔で枠体３０を形成する場合、粗面形成用の銅
箔等の金属箔を枠状に残すようにすれば好適である。
２０の半導体チップ１２との接着面（図５の上面）の周
縁には、接合用接着剤２２の流れ止め用の枠体３０を配
置する構成としてもよい。枠体３０は、例えば銅等の金
属箔、金めっきパターン等のめっきによる金属層で形成
する方法がある。また、絶縁性フィルム２０自体を、そ
の上面の周縁部分が中央部分に比べて弱冠盛り上がる構
造となるように形成して、枠体３０としても良い。な
お、金属箔で枠体３０を形成する場合、粗面形成用の銅
箔等の金属箔を枠状に残すようにすれば好適である。
【００１２】以上、本発明の好適な実施形態について種
々述べてきたが、本発明は上述する実施形態に限定され
るものではなく、発明の精神を逸脱しない範囲で多くの
改変を施し得るのはもちろんである。
々述べてきたが、本発明は上述する実施形態に限定され
るものではなく、発明の精神を逸脱しない範囲で多くの
改変を施し得るのはもちろんである。
【００１３】
【発明の効果】本発明に係る半導体パッケージを用いる
と、半導体チップは基板の半導体チップ搭載部に、両面
が粗面化された絶縁性フィルムを介して接合用接着剤に
より固定され、その接合用接着剤は絶縁性フィルムの表
面の凹凸に入り込んで硬化する。よって、接合用接着剤
と絶縁性フィルムとの間は物理的に噛み合った状態とな
るので、半導体チップや基板、絶縁性フィルムが温度変
化で膨張・収縮を繰り返した場合でも絶縁性フィルムと
接合用接着剤との間はずれにくく、従って剥離の発生が
少なくなる。また、絶縁性フィルムの周縁に枠体を設け
て、接合性接着剤の流れ止めとすれば、絶縁性フィルム
上面の接着剤の垂れを防止できる。また、絶縁性フィル
ムの粗面化は、粗化用接着剤を塗布し、裏面が粗面に形
成された金属箔を熱圧着し、この金属箔を剥離またはエ
ッチングすることで金属箔の裏面の凹凸を、塗布された
前記粗化用接着剤に転写して行うようにすれば、凹凸形
状の複雑な粗面を形成できる。また、このような半導体
パッケージを半導体装置に用いると、半導体チップの温
度変化に対しても接合用接着剤と絶縁性フィルムとの間
で剥離が生じにくい半導体装置を実現できるという著効
を奏する。
と、半導体チップは基板の半導体チップ搭載部に、両面
が粗面化された絶縁性フィルムを介して接合用接着剤に
より固定され、その接合用接着剤は絶縁性フィルムの表
面の凹凸に入り込んで硬化する。よって、接合用接着剤
と絶縁性フィルムとの間は物理的に噛み合った状態とな
るので、半導体チップや基板、絶縁性フィルムが温度変
化で膨張・収縮を繰り返した場合でも絶縁性フィルムと
接合用接着剤との間はずれにくく、従って剥離の発生が
少なくなる。また、絶縁性フィルムの周縁に枠体を設け
て、接合性接着剤の流れ止めとすれば、絶縁性フィルム
上面の接着剤の垂れを防止できる。また、絶縁性フィル
ムの粗面化は、粗化用接着剤を塗布し、裏面が粗面に形
成された金属箔を熱圧着し、この金属箔を剥離またはエ
ッチングすることで金属箔の裏面の凹凸を、塗布された
前記粗化用接着剤に転写して行うようにすれば、凹凸形
状の複雑な粗面を形成できる。また、このような半導体
パッケージを半導体装置に用いると、半導体チップの温
度変化に対しても接合用接着剤と絶縁性フィルムとの間
で剥離が生じにくい半導体装置を実現できるという著効
を奏する。
【図１】半導体パッケージに使用される基板の平面図
【図２】図１の基板と絶縁性フィルムから成る半導体パ
ッケージに半導体チップを搭載した半導体装置のＡ−Ａ
正面断面図
ッケージに半導体チップを搭載した半導体装置のＡ−Ａ
正面断面図
【図３】図２のスルーホール部分の構造を示す要部拡大
図
図
【図４】本発明に係る半導体パッケージの絶縁性フィル
ムと接合用接着剤との間の接着構造を示す説明図
ムと接合用接着剤との間の接着構造を示す説明図
【図５】本発明に係る半導体パッケージの他の実施形態
の構造を示す正面断面図
の構造を示す正面断面図
１０ 半導体装置 １２ 半導体チップ １４ 基板 １６ 配線回路 １８ スルーホール ２０ 絶縁性フィルム ２２ 接合用接着剤
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52,21/58
Claims (7)
- 【請求項１】 半導体チップ搭載部に配線回路及びスル
ーホールが形成された基板と、 両面が粗面化され、片面側が接合用接着剤により、前記
基板の半導体チップ搭載部に接着された絶縁性フイルム
とを具備することを特徴とする半導体パッケージ。 - 【請求項２】 半導体チップ搭載部に配線回路及びスル
ーホールが形成された基板と、 両面に粗化用接着剤層が形成され、この各粗化用接着剤
層の表面が粗面に形成されると共に、この粗面に形成さ
れた面の片面側が接合用接着剤により、前記基板の半導
体チップ搭載部に接着された絶縁性フイルムとを具備す
ることを特徴とする半導体パッケージ。 - 【請求項３】 前記絶縁性フイルムがポリイミドフイル
ムからなり、前記粗化用接着剤層がポリイミド系樹脂接
着剤からなることを特徴とする請求項２記載の半導体パ
ッケージ。 - 【請求項４】 前記接合用接着剤がエポキシ樹脂接着剤
からなることを特徴とする請求項１、２または３記載の
半導体パッケージ。 - 【請求項５】 前記絶縁性フィルムの半導体チップが搭
載される面側の周縁には、接合用接着剤の流れ止め用の
枠体が配置されていることを特徴とする請求項１、２、
３または４記載の半導体パッケージ。 - 【請求項６】 絶縁性フィルムの両面に、粗化用接着剤
層を形成する工程と、 該各粗化用接着剤層に表面が粗面に形成された金属箔の
粗面側を熱圧着する工程と、 前記各金属箔を剥離またはエッチングして除去し、金属
箔の粗面の凹凸を前記各粗化用接着剤層の表面に転写す
る工程と、 両面に形成された各粗化用接着剤層の表面が粗面に形成
された前記絶縁性フイ ルムの片面側を接合用接着剤によ
り、半導体チップ搭載部に配線回路及びスルーホールが
形成された基板の前記半導体チップ搭載部に接着する工
程とを具備することを特徴とする半導体パッケージの製
造方法。 - 【請求項７】 請求項１、２、３、４または５記載の半
導体パッケージの前記絶縁性フィルム上に半導体チップ
が接合用接着剤により接着されて搭載され、該半導体チ
ップが樹脂封止されてなることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18370695A JP3257931B2 (ja) | 1995-07-20 | 1995-07-20 | 半導体パッケージとその製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18370695A JP3257931B2 (ja) | 1995-07-20 | 1995-07-20 | 半導体パッケージとその製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936146A JPH0936146A (ja) | 1997-02-07 |
| JP3257931B2 true JP3257931B2 (ja) | 2002-02-18 |
Family
ID=16140534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18370695A Expired - Fee Related JP3257931B2 (ja) | 1995-07-20 | 1995-07-20 | 半導体パッケージとその製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3257931B2 (ja) |
-
1995
- 1995-07-20 JP JP18370695A patent/JP3257931B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936146A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
| KR20010072583A (ko) | 적층화 집적 회로 패키지 | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| KR19990082715A (ko) | 반도체장치 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP2770820B2 (ja) | 半導体装置の実装構造 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP3915630B2 (ja) | Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3257931B2 (ja) | 半導体パッケージとその製造方法および半導体装置 | |
| JPH0342860A (ja) | フレキシブルプリント配線板 | |
| JP3337911B2 (ja) | 半導体装置及びその製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
| JP2002252326A (ja) | 半導体装置の製造方法 | |
| JP2854192B2 (ja) | 混成集積回路装置 | |
| JP4286640B2 (ja) | 半導体装置およびその製造方法 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JP3099767B2 (ja) | 電子部品組立体およびその製造方法 | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |