JP4593444B2 - 電子部品実装構造体の製造方法 - Google Patents

電子部品実装構造体の製造方法 Download PDF

Info

Publication number
JP4593444B2
JP4593444B2 JP2005322356A JP2005322356A JP4593444B2 JP 4593444 B2 JP4593444 B2 JP 4593444B2 JP 2005322356 A JP2005322356 A JP 2005322356A JP 2005322356 A JP2005322356 A JP 2005322356A JP 4593444 B2 JP4593444 B2 JP 4593444B2
Authority
JP
Japan
Prior art keywords
electronic component
insulating layer
mounting structure
viscous liquid
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005322356A
Other languages
English (en)
Other versions
JP2007129148A (ja
Inventor
淳 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005322356A priority Critical patent/JP4593444B2/ja
Publication of JP2007129148A publication Critical patent/JP2007129148A/ja
Application granted granted Critical
Publication of JP4593444B2 publication Critical patent/JP4593444B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は電子部品実装構造体の製造方法に係り、より詳しくは、電子部品が絶縁層に埋設された構造を有する電子部品実装構造体の製造方法に関する。
従来、電子部品が絶縁層に埋設された構造を有する電子部品実装構造体がある。このような電子部品実装構造体では、多層配線パターンを備えた回路基板に半導体チップなどが層間絶縁層に埋設された状態で配線パターンに電気接続されて実装されている。
そのような電子部品実装構造体の製造方法としては、特許文献１には、半導体チップの段差を容易に解消するために、回路基板の配線パターンを半導体チップの厚みと同一に形成しておき、配線パターンの間の絶縁層の上に半導体チップを実装した後に、樹脂層で半導体チップを被覆する方法が記載されている。
また、特許文献２には、同じく半導体チップの段差を容易に解消するために、未硬化の第１樹脂層の中に半導体チップを埋め込み、さらに半導体チップを被覆する第２樹脂層を形成した後に、第１、第２樹脂層を硬化させる方法が記載されている。
特開２００４−１６５２７７号公報 特開２００４−２４７７０６号公報
上記した特許文献１では、半導体チップを層間絶縁層とは材料が異なるダイアタッチ材によって回路基板上の絶縁層にフェイスアップで実装している。このため、実装構造体に熱がかかる際に、それらの熱膨張係数の違いに基づく熱応力の発生により、層間絶縁層にクラックが発生したり、半導体チップと配線パターンとのコンタクト不良が発生したりするおそれがあり、信頼性が必ずしも十分とはいえない。
また、半導体チップをフェイスダウンでフリップチップ実装する場合では、層間絶縁層と材料が異なるアンダーフィル材で半導体チップの下側を封止する必要があるので、同様な問題が発生するおそれがある。
さらに、上記した特許文献２の方法では、未硬化の樹脂層はある程度の柔軟性を有するものの、半導体チップを比較的高い圧力で樹脂層に押し込む必要があるので、機械強度の弱い半導体チップを使用する場合は、半導体チップにクラックが発生するなどして信頼性が問題になる場合が想定される。
本発明は以上の課題を鑑みて創作されたものであり、電子部品を信頼性よく絶縁層に埋設して実装できる電子部品実装構造体の製造方法を提供することを目的とする。
上記課題を解決するため、本発明は電子部品実装構造体の製造方法に係り、被実装体の上に、樹脂を溶媒に溶かした粘性液状樹脂を塗布する工程と、前記粘性液状樹脂の上に電子部品を配置して仮接着する工程と、前記粘性液状樹脂を熱処理によって硬化させて第１絶縁層を得ることにより、前記電子部品を前記第１絶縁層に固着する工程と、前記電子部品及び前記第１絶縁層の上に半硬化の樹脂フィルムを配置し、加熱しながら押圧することにより、前記電子部品を被覆する第２絶縁層を形成する工程とを有し、前記第１絶縁層及び前記第２絶縁層は熱膨張係数が同一の同じ樹脂からなると共に、前記第１絶縁層の厚みは前記電子部品の厚みより薄く、かつ前記第１絶縁層は前記電子部品の下面を被覆し、前記第２絶縁層は前記電子部品の上面及び側面を被覆することを特徴とする。
本発明では、まず、被実装体の上に粘性液状樹脂（樹脂ワニス）が形成された後に、電子部品（薄型化された半導体チップなど）が粘性液状樹脂の上に配置されて仮接着される。その後に、粘性液状樹脂が熱処理によって硬化して第１絶縁層が形成され、これによって電子部品が第１絶縁層に固着される。さらに、電子部品が第２絶縁層によって被覆されて絶縁層に埋設される。
本発明では、ダイアタッチ材を使用することなく、粘性液状樹脂によって電子部品を接着するようにしたので、粘性液状樹脂（第１絶縁層）と電子部品を被覆する第２絶縁層とを同一の樹脂から形成することが可能になる。このため、電子部品の周りの絶縁層の熱膨張係数を同一に設定することができるので、実装構造体に熱がかかる際に、熱応力による絶縁層のクラックの発生などが防止され、実装構造体の信頼性を向上させることができる。
また、粘性液状樹脂を電子部品の接着層として使用するので、高価な樹脂材料に限定されることなく樹脂材料の選択肢が広がり、低コスト化を図ることができる。
本発明の一つの好適な態様では、被実装体は配線パターンを備えた基板であり、粘性液状樹脂が配線パターンの上に形成される。あるいは、配線パターンを被覆する下地絶縁層を形成しておき、粘性液状樹脂を下地絶縁層の上に形成するようにしてもよい。
また、電子部品はその接続端子が上側を向いて粘性液状樹脂の上に配置され、絶縁層に形成されたビアホールを介して電子部品の接続端子及び配線パターンに電気接続されるｎ層（ｎは１以上の整数）の配線パターンを形成してもよい。
さらには、電子部品のバンプを粘性液状樹脂に押し込んで配線パターンに電気接続できるように接触させて実装してもよい。この態様の場合、粘性液状樹脂がアンダーフィル材として機能し、層間絶縁層と熱膨張係数の異なるアンダーフィル材が残存しなくなる。従って、電子部品をフリップチップ実装する場合であっても、層間絶縁層にクラックが発生するなどの不具合が解消され、実装構造体の信頼性を向上させることができる。
以上説明したように、本発明では、同一樹脂よりなる絶縁層の中に電子部品がダメージを受けることなく埋設されるので、電子部品実装構造体の信頼性を向上させることができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１及び図２は本発明の第１実施形態の電子部品実装構造体の製造方法における電子部品を絶縁層に埋設して実装する際の基本プロセスを示す断面図、図３〜図５は同じく電子部品実装構造体の製造方法を示す断面図である。
最初に、本実施形態に係る電子部品を絶縁層に埋設して実装する際の基本プロセスについて説明する。図１（ａ）に示すように、まず、配線パターン１２を備えた基板１０（被実装体）を用意する。その後に、図１（ｂ）に示すように、基板１０上の配線パターン１２の上に粘性液状樹脂（樹脂ワニス）１４ａを形成する。さらに、図１（ｂ）及び（ｃ）に示すように、接続端子２０ａを備えた電子部品２０を用意し、その接続端子２０ａを上側にして電子部品２０を粘性液状樹脂１４ａの上に配置する。このとき、粘性液状樹脂１４ａは粘着性を有するので、電子部品２０はダイアタッチ材を使用することなく粘性液状樹脂１４ａに仮接着される。
次いで、図１（ｃ）の構造体を熱処理することにより、図２（ａ）に示すように、粘性液状樹脂１４ａを硬化させて第１絶縁層１４を得る。これによって、電子部品２０が第1絶縁層１４に固着される。
続いて、図２（ｂ）に示すように、電子部品２０を被覆する第２絶縁層１６を形成する。これにより、第１絶縁層１４及び第２絶縁層１６によって第１層間絶縁層１８が構成され、電子部品２０が第１層間絶縁層１８の中に埋設される。
本実施形態に係る電子部品２０の実装方法では、粘性液状樹脂１４ａを電子部品２０の接着層として使用し、全体にわたって同一樹脂材料（熱膨張係数が同一）からなる第１層間絶縁層１８に電子部品を埋設するようにしている。これにより、熱応力の発生が抑えられて第１層間絶縁層１８にクラックが生じるなどの不具合が解消され、実装構造体の信頼性を向上させることができる。
次に、上述した第１実施形態の基本プロセスに基づいてさらに詳しい実施例について説明する。まず、図３（ａ）に示すように、両面側に第１配線パターン３２をそれぞれ備えたコア基板３０（被実装体）を用意する。コア基板３０はガラスエポキシ樹脂などの絶縁体よりなり、コア基板３０にはそれを貫通するスルーホール３０ａが設けられている。そのスルーホール３０ａ内には導電性ビア３１が設けられており、コア基板３０の両面側の第１配線パターン３２は導電性ビア３１を介して相互接続されている。
その後に、図３（ｂ）に示すように、コア基板３０の上面側の第１配線パターン３２の上に膜厚が０．１〜１０μｍの粘性液状樹脂１４ａを塗布する。粘性液状樹脂１４ａとしては、エポキシ樹脂ワニス又はポリイミド樹脂ワニスなどが使用され、スピンコート法、スプレー法又は印刷などによって形成される。粘性液状樹脂１４ａは、樹脂を溶媒に溶かしたものであり、電子部品を粘性液状樹脂１４ａの上に配置する際に電子部品が粘性液状樹脂１４ａの中に沈み込まない程度の粘度を有するものが好ましい。そのような粘性液状樹脂１４ａの粘度は好適には１００ｃＰ程度である。
粘性液状樹脂１４ａは、コア基板３０の上面側の全面に層状に設けられる。これにより、後述するように、粘性液状樹脂１４ａの上に多層配線を形成する際に積層される配線パターンや絶縁層の平坦性を向上させることができる。
次いで、図３（ｃ）に示すように、電子部品の一例として、厚みが１００μｍ以下（好適には１００〜５０μｍ）のチップキャパシタ４０を用意する。チップキャパシタ４０は、シリコン基板４２上に絶縁層（不図示）を介して下部電極４４が形成され、その上に複数の誘電体パターン４６が形成され、さらに複数の誘電体パターン４６の上に上部電極４８がそれぞれ形成されて構成されている。下部電極４４及び上部電極４８の所定部に接続部がそれぞれ画定されている。チップキャパシタ４０の上面側にパッシベーション膜が設けられている場合もある。
なお、本実施形態では、電子部品としてチップキャパシタを例示するが、半導体チップなどの各種の電子部品を使用することができる。
そして、素子形成面が上側になるようにチップキャパシタ４０を粘性液状樹脂１４ａの上に配置する。チップキャパシタ４０は、フリップチップボンダやマウンターなどのボンディングツールによって所定の位置に位置合わせされて配置される。
このとき、粘性液状樹脂１４ａは粘着性を有するので、チップキャパシタ４０の背面が粘性液状樹脂１４ａに仮接着される。また、チップキャパシタ４０は、僅かに押圧することで粘性液状樹脂１４ａに容易に仮接着されるので、チップキャパシタ４０の機械強度が弱い場合であってもチップにダメージを与えるおそれがない。
続いて、図３（ｃ）の構造体を１８０℃の温度雰囲気で１〜２時間、熱処理することにより、図３（ｄ）に示すように、粘性液状樹脂１４ａを硬化させて第１絶縁層１４を得る。これによって、チップキャパシタ４０が第１絶縁層１４に固着される。
次いで、図４（ａ）に示すように、チップキャパシタ４０を覆うように半硬化の樹脂フィルムを配置し、真空雰囲気（又は減圧雰囲気）で、半硬化の樹脂フィルムを加熱しながらチップキャパシタ４０側に押圧することにより、チップキャパシタ４０を被覆する第２絶縁層１６を形成する。第２絶縁層１６の材料としては、第１絶縁層１４と熱膨張係数を同一にするために同一の樹脂材料が使用される。
このようにして、第１、第２絶縁層１４，１６によって第１層間絶縁層１８が構成され、チップキャパシタ４０は全体にわたって同一樹脂材料（熱膨張係数が同一）からなる第１層間絶縁層１８の中に埋設されて実装される。また、粘性液状樹脂１４ａは、硬化することでコア基板３０とチップキャパシタ４０との接着層として機能するので、第１、第２絶縁層１４，１６と材料が異なるダイアタッチ材を特別に使用する必要がない。
以上のことから、チップキャパシタ４０の周りには異なる材料の絶縁層が存在しないことから、実装構造体に熱がかかる際に、熱膨張係数の違いに基づく熱応力の発生が抑止されるので、第１層間絶縁層１８（第１、第２絶縁層１４，１６）にクラックが発生するなどの不具合が解消される。
さらに、コア基板３０の反りの発生を防止するために、コア基板３０の下面側にも第２絶縁層１６と同一の樹脂層を形成して第１層間絶縁層１８とする。なお、コア基板３０の下面側に電子部品を実装するしないに係らず、コア基板３０の下面側の第１配線パターン３２上にも同様な粘性液状樹脂１４ａを形成してもよい。コア基板３０の両面側に粘性液状樹脂１４ａをそれぞれ形成することにより、コア基板３０の両面側においてさらにバランスがとれるようになり、電子部品実装構造体の反りの発生が防止される。
次いで、図４（ｂ）に示すように、コア基板３０の上面側の第１層間絶縁層１８をレーザで加工することにより、チップキャパシタ４０の下部電極４４及び上部電極４８の各接続部と第１配線パターン３２とに到達する深さの第１ビアホール１８ｘをそれぞれ形成する。あるいは、レーザの代わりに、フォトリソグラフィ及びエッチング（ＲＩＥ）を使用して第１ビアホール１８ｘを形成してもよい。
さらに、コア基板３０の下面側の第１層間絶縁層１８にも第１配線パターン３２に到達する深さの第１ビアホール１８ｘが形成される。
続いて、図４（ｃ）に示すように、コア基板３０の上面側の第１層間絶縁層１８の上に、第１ビアホール１８ｘを介してチップキャパシタ４０の下部電極４４及び上部電極４８の各接続部と第１配線パターン３２とに接続される第２配線パターン３２ａを形成する。さらに、コア基板３０の下面側にも第１ビアホール１８ｘを介して第１配線パターン３２に接続される第２配線パターン３２ａが第１層間絶縁層１８の上に形成される。
第２配線パターン３２ａは例えばセミアディティブ法によって形成される。詳しく説明すると、まず、第１層間絶縁層１８上及び第１ビアホール１８ｘの内面にスパッタ法や無電解めっきによりシード層（不図示）を形成する。その後に、第２配線パターン３２ａに対応する部分に開口部が設けられたレジスト膜（不図示）を形成する。次いで、シード層をめっき給電層に利用する電解めっきにより、レジスト膜の開口部に金属層パターン（不図示）を形成する。さらに、レジスト膜を除去した後に、金属層パターンをマスクにしてシード層をエッチングすることにより第２配線パターン３２ａを得る。なお、セミアディティブ法の他に、サブトラクティブ法やフルアディティブ法などを使用してもよい。
次いで、図５（ａ）に示すように、上記した方法と同様な方法により、コア基板３０の両面側において、第２配線パターン３２ａ上に第２ビアホール１８ｙが設けられた第２層間絶縁層１８ａをそれぞれ形成した後に、第２ビアホール１８ｙを介して第２配線パターン３２ａに接続される第３配線パターン３２ｂを第２層間絶縁層１８ａ上にそれぞれ形成する。
続いて、図５（ｂ）に示すように、コア基板３０の両面側の第３配線パター３２ｂ上に開口部３４ｘが設けられたソルダレジスト膜３４をそれぞれ形成する。さらに、コア基板３０の両面側のソルダレジスト膜３４の開口部３４ｘ内に露出する第３配線パターン３２ｂ上にＮｉ／Ａｕめっきを施すことにより接続部Ｃをそれぞれ形成する。
なお、本実施形態では、コア基板３０の両面側に３層の第１〜第３配線パターン３２，３２ａ，３２ｂをそれぞれ積層する形態を例示するが、コア基板３０の両面側にｎ層（ｎは１以上の整数）の配線パターンがそれぞれ形成された形態としてもよい。あるいは、コア基板３０の片面のみに多層配線パターンを形成するようにしてもよい。また、多層回路基板の任意の層に電子部品を内蔵して実装することができる。
以上により、図５（ｂ）に示される第１実施形態の電子部品実装構造体１が得られる。そして、コア基板３０の上面側の第３配線パターン３２ｂの接続部Ｃに半導体チップ（不図示）がフリップチップ接続される。また、コア基板３０の下面側の第３配線パターン３２ｂの接続部Ｃが外部接続用パッドとなる。ＢＧＡ（Ball Grid Array）タイプとする場合は、コア基板３０の下面側の第３配線パターン３２ｂの接続部Ｃにはんだボールや金バンプなどの外部接続端子（不図示）が設けられ、その外部接続端子がマザーボード（配線基板）に接続される。また、ＬＧＡ(Land Grid Array)タイプとする場合は、外部接続端子は省略され、接続部Ｃ自体が外部接続端子となる。
以上説明したように、第１実施形態では、第１配線パターン３２を備えたコア基板３０上に接着層として機能する粘性液状樹脂１４ａを形成した後に、チップキャパシタ４０を粘性液状樹脂１４ａの上に配置して仮接着する。その後に、粘性液状樹脂１４ａを熱処理によって硬化させて第１絶縁層１４とすることにより、チップキャパシタ４０を第１絶縁層１４に固着する。さらに、チップキャパシタ４０を被覆する第２絶縁層１６を形成する。これによって、チップキャパシタ４０は第１、第２絶縁層１４，１６から構成される第１層間絶縁層１８の中に埋設される。しかも、第１、第２絶縁層１４，１６として同一の樹脂材料を選択できるので、チップキャパシタ４０は全体にわたって熱膨張係数が同一の第１層間絶縁層１８の中に埋設される。従って、電子部品実装構造体１に熱がかかる際に、熱膨張係数の違いに基づく熱応力の発生が抑止されるので、第１層間絶縁層１８にクラックが発生したり、チップキャパシタ４０と第２配線パターン３２ａとの間でコンタクト不良が発生したりする不具合が解消される。
このように、第１実施形態の電子部品実装構造体１では、信頼性試験時や実際に使用する際に熱がかかるとしても、熱応力によるクラックやコンタクト不良の発生が防止され、信頼性を向上させることができる。
さらには、粘性液状樹脂１４ａを接着層として使用することにより、多種多様な樹脂材料の中から樹脂を選択し、電子部品を同一材料の絶縁層に埋設することができるので、高価な樹脂材料に限定されることなく、低コスト化を図ることができる。
（第２の実施の形態）
図６及び図７は本発明の第２実施形態の電子部品実装構造体の製造方法における電子部品を絶縁層に埋設して実装する際の基本プロセスを示す断面図、図８〜図１０は同じく電子部品実装構造体の製造方法を示す断面図である。第２実施形態が第１実施形態と異なる点は、基板上の配線パターンの上に下地絶縁層を形成した後に、粘性液状樹脂を形成することにあるので、第１実施形態と同一工程及び同一符号を付した同一要素についてはその詳しい説明を省略する。
最初に、第２実施形態に係る電子部品を絶縁層に埋設して実装する際の基本プロセスについて説明する。図６（ａ）に示すように、まず、第１実施形態と同様な配線パターン１２を備えた基板１０を用意し、基板１０上の配線パターン１２の上に下地絶縁層１３を形成する。その後に、図６（ｂ）に示すように、下地絶縁層１３の上に、第１実施形態と同様な粘性液状樹脂１４ａを形成する。下地絶縁層１３は粘性液状樹脂１４ａと同一樹脂から形成される。さらに、図６（ｃ）に示すように、電子部品２０の接続端子２０ａを上側にして粘性液状樹脂１４ａ上に電子部品２０を配置して仮接着する。
次いで、第１実施形態と同様に、図６（ｃ）の構造体を熱処理することにより、図７（ａ）に示すように、粘性液状樹脂１４ａを硬化させて第１絶縁層１４を得る。これによって、電子部品２０が第１絶縁層１４に固着される。さらに、図７（ｂ）に示すように、電子部品２０を被覆する第２絶縁層１６を形成する。これにより、下地絶縁層１３、第１絶縁層１４及び第２絶縁層１６によって層間絶縁層１８が構成され、電子部品２０が第１層間絶縁層１８の中に埋設されて実装される。
第２実施形態においても、第１実施形態と同様に、電子部品２０が同一樹脂の第１層間絶縁層１８の中に埋設されるので、熱応力の発生が抑制され、第１層間絶縁層１８にクラックが発生するなどの不具合が解消される。それに加えて、下地絶縁層１３によって配線パターン１２の段差を解消できることから、粘性液状樹脂１４ａの平坦性が向上するので、配線パターン１２の上に粘性液状樹脂１４ａを直接形成する場合（第１実施形態）よりも電子部品２０を密着性よく実装することができる。
次に、上述した第２実施形態の基本プロセスに基づいてさらに詳しい実施例について説明する。図８（ａ）に示すように、まず、第１実施形態の図３（ａ）と同様に、両面側に第１配線パターン３２を備えたコア基板３０を用意する。その後に、図８（ｂ）に示すように、コア基板３０の両面側に、第１配線パターン３２を被覆する下地絶縁層１３をそれぞれ形成する。下地絶縁層１３の材料としては、次の工程で形成される粘性液状樹脂と同一材料からなる硬化済み又は半硬化（Ｂ−ステージ）の樹脂が使用される。さらに、図８（ｃ）に示すように、コア基板３０の上面側の下地絶縁層１３の上に、第１実施形態と同様な粘性液状樹脂１４ａを形成する。
次いで、図９（ａ）に示すように、第１実施形態と同様に、粘性液状樹脂１４ａの上にチップキャパシタ４０を配置して仮接着する。さらに、図９（ａ）の構造体を熱処理することにより、図９（ｂ）に示すように、粘性液状樹脂１４ａを硬化させて第１絶縁層１４を得る。これによって、チップキャパシタ４０が第１絶縁層１４に固着される。
次いで、図９（ｃ）に示すように、第１実施形態と同様に、キャパシタチップ４０を被覆する第２絶縁層１６を形成する。これにより、下地絶縁層１３、第１絶縁層１４及び第２絶縁層１６によって第１層間絶縁層１８が構成され、チップキャパシタ４０が第１層間絶縁層１８に埋設される。また、コア基板３０の下面側にも第２絶縁層１６が形成され、下地絶縁層１３と第２絶縁層１６とにより第１層間絶縁層１８が構成される。
続いて、図１０（ａ）に示すように、第１実施形態と同様に、第１層間絶縁層１８に設けられた第１ビアホール１８ｘを介してチップキャパシタ４０の下部電極４４及び上部電極４８の各接続部と第１配線パターン３２とに接続される第２配線パターン３２ａが第１層間絶縁層１８の上に形成される。また、コア基板３０の下面側にも、第１層間絶縁層１８に設けられた第１ビアホール１８ｘを介して第１配線パターン３２に接続される第２配線パターン３２ａが第１層間絶縁層１８の上に形成される。
続いて、図１０（ｂ）に示すように、第１実施形態と同様に、コア基板３０の両面側に、第２層間絶縁層１８ａに設けられた第２ビアホール１８ｙを介して第２配線パターン３２ａに接続される第３配線パターン３２ｂが第２層間絶縁層１８ｂの上にそれぞれ形成される。さらに、第１実施形態と同様に、コア基板３０の両面側に、第３配線パター３２ｂの上に開口部３４ｘが設けられたソルダレジスト膜３４がそれぞれ形成された後に、ソルダレジスト膜３４の開口部３４に接続部Ｃがそれぞれ形成される。
以上により、第２実施形態の電子部品実装構造体１ａが得られる。
第２実施形態の電子部品実装構造体１ａは、第１実施形態と同様な効果を奏する。これに加えて、前述したように、第１配線パターン３２が下地絶縁層１３の中に埋め込まれてその段差が吸収されるので、下地絶縁層１３上に形成される粘性液状樹脂１４ａの平坦性が向上し、これによってチップキャパシタ４０を密着性よく実装することができる。
（第３の実施の形態）
図１１及び図１２は本発明の第３実施形態の電子部品実装構造体の製造方法を示す断面図である。第３実施形態の特徴は、第１実施形態において電子部品の接続端子（バンプ）を下側にした状態で（フェイスダウン）実装することにある。第１実施形態と同一工程及び同一符号を付した同一要素についてはその詳しい説明を省略する。
図１１（ａ）に示すように、まず、第１実施形態と同様な方法により、コア基板３０の上面側の第１配線パターン３２の上に粘性液状樹脂１４ａを形成する。さらに、図１１（ａ）及び（ｂ）に示すように、バンプ５０ａを備えた半導体チップ５０を用意し、半導体チップ５０のバンプ５０ａを下側にした状態で（フェイスダウン）、半導体チップ５０を粘性液状樹脂１４ａに押し込むことにより、半導体チップ５０のバンプ５０ａを第１配線パターン３２に電気接続されるように接触させる。
次いで、図１１（ｂ）の構造体を熱処理することにより、図１１（ｃ）に示すように、粘性液状樹脂１４ａを硬化させて第１絶縁層１４を得る。これによって、半導体チップ５０は第１絶縁層１４に固着されると共に、その接続端子５０ａが第１配線パターン３２に電気接続される。
その後に、図１２（ａ）に示すように、第１実施形態の図４（ａ）〜図４（ｃ）の工程と同一の工程を遂行することにより、第１、第２絶縁層１４，１６から構成される第１層間絶縁層１８に設けられた第１ビアホール１８ｘを介して第１配線パターン３２に接続される第２配線パターン３２ａが第１層間絶縁層１８上に形成される。このようにして、半導体チップ５０は、第１、第２絶縁層１４，１６から構成される同一樹脂からなる第１層間絶縁層１８に埋設される。
次いで、第１実施形態の図５（ａ）及び（ｂ）の工程と同一の工程を遂行する。これにより、図１２（ｂ）に示すように、コア基板３０の両面側において、第２層間絶縁層１８ａに設けられた第２ビアホール１８ｙを介して第２配線パターン３２ａに接続される第３配線パターン３２ｂが第２層間絶縁層１８ａ上にそれぞれ形成される。さらに、第３配線パターン３２ｂ上に開口部３４ｘが設けられたソルダレジスト膜３４がそれぞれ形成され、その開口部３４ｘに接続部Ｃが形成される。
以上により、第３実施形態の電子部品実装構造体１ｂが得られる。
第３実施形態においても、半導体チップ５０が同一樹脂からなる第１層間絶縁層１８に埋設されるので、第１実施形態と同様な効果を奏する。また、半導体チップ５０をフリップチップ実装する際に、粘性液状樹脂１４ａ（第１絶縁層１４）が半導体チップ５０の下側の隙間を充填するアンダーフィル材としても機能するので、層間絶縁層と材料が異なる従来のアンダーフィル材が残存することはなく、この点においても電子部品実装構造体の信頼性を向上させることができる。
なお、前述した第１〜第３実施形態では、被実装体として配線パターンを備えた回路基板を使用したが、金属基板などの各種の基板を使用することができる。例えば、金属基板の上に同様な方法で電子部品を絶縁層の中に埋設して実装した後に、金属基板を絶縁層に対して選択的に除去する形態などに適用してもよい。
図１（ａ）〜（ｃ）は本発明の第１実施形態の電子部品実装構造体の製造方法における電子部品を絶縁層に埋設して実装する際の基本プロセスを示す断面図（その１）である。 図２（ａ）及び（ｂ）は本発明の第１実施形態の電子部品実装構造体の製造方法における電子部品を絶縁層に埋設して実装する際の基本プロセスを示す断面図（その２）である。 図３（ａ）〜（ｄ）は本発明の第１実施形態の電子部品実装構造体の製造方法を示す断面図（その１）である。 図４（ａ）〜（ｃ）は本発明の第１実施形態の電子部品実装構造体の製造方法を示す断面図（その２）である。 図５（ａ）及び（ｂ）は本発明の第１実施形態の電子部品実装構造体の製造方法を示す断面図（その３）である。 図６（ａ）〜（ｃ）は本発明の第１実施形態の電子部品実装構造体の製造方法における電子部品を絶縁層に埋設して実装する際の基本プロセスを示す断面図（その１）である。 図７（ａ）及び（ｂ）は本発明の第１実施形態の電子部品実装構造体の製造方法における電子部品を絶縁層に埋設して実装する際の基本プロセスを示す断面図（その２）である。 図８（ａ）〜（ｃ）は本発明の第２実施形態の電子部品実装構造体の製造方法を示す断面図（その１）である。 図９（ａ）〜（ｃ）は本発明の第２実施形態の電子部品実装構造体の製造方法を示す断面図（その２）である。 図１０（ａ）及び（ｂ）は本発明の第２実施形態の電子部品実装構造体の製造方法を示す断面図（その３）である。 図１１（ａ）〜（ｃ）は本発明の第３実施形態の電子部品実装構造体の製造方法を示す断面図（その１）である。 図１２（ａ）及び（ｂ）は本発明の第３実施形態の電子部品実装構造体の製造方法を示す断面図（その２）である。
符号の説明
１，１ａ，１ｂ…電子部品実装構造体、１０…基板、１２…配線パターン、１３…下地絶縁層、１４ａ…粘性液状樹脂、１４…第１絶縁層、１６…第２絶縁層、１８…第１層間絶縁層、１８ｘ…第１ビアホール、１８ａ…第２層間絶縁層、１８ｙ…第２ビアホール、２０…電子部品、２０ａ…接続端子、３０…コア基板、３０ａ…スルーホール、３１…導電性ビア、３２…第１配線パターン、３２ａ…第２配線パターン、３２ｂ…第３配線パターン、３４…ソルダレジスト膜、３４ｘ…開口部、Ｃ…接続部、４０…チップキャパシタ、４２…シリコン基板、４４…下部電極、４６…誘電体、４８…上部電極、５０…半導体チップ、５０ａ…バンプ。

Claims (10)

  1. 被実装体の上に、樹脂を溶媒に溶かした粘性液状樹脂を塗布する工程と、
    前記粘性液状樹脂の上に電子部品を配置して仮接着する工程と、
    前記粘性液状樹脂を熱処理によって硬化させて第１絶縁層を得ることにより、前記電子部品を前記第１絶縁層に固着する工程と、
    前記電子部品及び前記第１絶縁層の上に半硬化の樹脂フィルムを配置し、加熱しながら押圧することにより、前記電子部品を被覆する第２絶縁層を形成する工程とを有し、
    前記第１絶縁層及び前記第２絶縁層は熱膨張係数が同一の同じ樹脂からなると共に、前記第１絶縁層の厚みは前記電子部品の厚みより薄く、かつ前記第１絶縁層は前記電子部品の下面を被覆し、前記第２絶縁層は前記電子部品の上面及び側面を被覆することを特徴とする電子部品実装構造体の製造方法。
  2. 前記粘性液状樹脂の上に電子部品を配置して仮接着する工程において、前記電子部品の背面のみが前記粘性液状樹脂に接することを特徴とする請求項１に記載の電子部品実装構造体の製造方法。
  3. 前記被実装体は配線パターンを備えた基板であり、
    前記粘性液状樹脂を前記配線パターンの上に形成することを特徴とする請求項１に記載の電子部品実装構造体の製造方法。
  4. 前記被実装体は配線パターンを備えた基板であり、
    前記粘性液状樹脂を形成する工程の前に、前記配線パターンを被覆する下地絶縁層を形成する工程をさらに有し、
    前記粘性液状樹脂を前記下地絶縁層の上に形成することを特徴とする請求項１に記載の電子部品実装構造体の製造方法。
  5. 前記電子部品を配置する工程において、
    前記電子部品は接続端子を備えており、前記接続端子を上側に向けて前記電子部品を配置することを特徴とする請求項３又は４に記載の電子部品実装構造体の製造方法。
  6. 前記第２絶縁層を得る工程の後に、
    前記絶縁層に設けられたビアホールを介して、前記電子部品の接続端子及び前記基板上の前記配線パターンに電気的に接続されるｎ層（ｎは１以上の整数）の配線パターンを形成する工程をさらに有することを特徴とする請求項５に記載の電子部品実装構造体の製造方法。
  7. 前記基板が備えた前記配線パターンは、前記基板を貫通して設けられた導電性ビアを介して相互接続された状態で前記基板の両面側に形成されており、前記ｎ層の配線パターンは前記基板の両面側に形成されることを特徴とする請求項６に記載の電子部品実装構造体の製造方法。
  8. 前記電子部品を配置する工程において、
    前記電子部品はバンプを備えており、前記電子部品のバンプを前記粘性液状樹脂に押し込んで前記配線パターンに電気接続できるように接触させることを特徴とする請求項１に記載の電子部品実装構造体の製造方法。
  9. 前記電子部品は、厚みが１００μｍ以下の半導体チップ又はチップキャパシタであることを特徴とする請求項１乃至８のいずれか一項に記載の電子部品実装構造体の製造方法。
  10. 前記粘性液状樹脂から形成される第１絶縁層及び前記第２絶縁層は、エポキシ樹脂又はポリイミド樹脂からなることを特徴とする請求項１に記載の電子部品実装構造体の製造方法。
JP2005322356A 2005-11-07 2005-11-07 電子部品実装構造体の製造方法 Active JP4593444B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005322356A JP4593444B2 (ja) 2005-11-07 2005-11-07 電子部品実装構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005322356A JP4593444B2 (ja) 2005-11-07 2005-11-07 電子部品実装構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2007129148A JP2007129148A (ja) 2007-05-24
JP4593444B2 true JP4593444B2 (ja) 2010-12-08

Family

ID=38151530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005322356A Active JP4593444B2 (ja) 2005-11-07 2005-11-07 電子部品実装構造体の製造方法

Country Status (1)

Country Link
JP (1) JP4593444B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5372579B2 (ja) * 2009-04-10 2013-12-18 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
JP6266908B2 (ja) * 2013-07-09 2018-01-24 新光電気工業株式会社 電子部品内蔵基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140753A (ja) * 1987-11-27 1989-06-01 Sharp Corp 立体型半導体装置の製造方法
JP2001217337A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004247706A (ja) * 2003-01-23 2004-09-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2005294383A (ja) * 2004-03-31 2005-10-20 Shinko Electric Ind Co Ltd キャパシタ実装配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140753A (ja) * 1987-11-27 1989-06-01 Sharp Corp 立体型半導体装置の製造方法
JP2001217337A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004247706A (ja) * 2003-01-23 2004-09-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2005294383A (ja) * 2004-03-31 2005-10-20 Shinko Electric Ind Co Ltd キャパシタ実装配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2007129148A (ja) 2007-05-24

Similar Documents

Publication Publication Date Title
JP4541753B2 (ja) 電子部品実装構造の製造方法
JP4361826B2 (ja) 半導体装置
KR101046265B1 (ko) 전자 부품 실장 구조의 제조 방법
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US8826527B2 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
JP4830120B2 (ja) 電子パッケージ及びその製造方法
US9536781B2 (en) Method of making integrated circuit
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JP4176961B2 (ja) 半導体装置
JP5186741B2 (ja) 回路基板及び半導体装置
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP4593444B2 (ja) 電子部品実装構造体の製造方法
US20090212444A1 (en) Semiconductor package and method of manufacturing the same
JP2009004813A (ja) 半導体搭載用配線基板
US20030201544A1 (en) Flip chip package
TWI420989B (zh) 印刷電路板及其製造方法
JP2007096087A (ja) 半導体装置の製造方法
JP4927145B2 (ja) 電子部品実装構造の製造方法
KR101376765B1 (ko) 인터포저가 필요없는 몰딩 패키지 제조 방법
JP2002151618A (ja) ビルドアッププリント配線板およびその製造方法
JP4927146B2 (ja) 電子部品実装構造の製造方法
KR101195463B1 (ko) 반도체 패키지 및 그 형성방법
JP2006121008A (ja) 半導体部品実装体及び半導体部品実装体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4593444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150