JP3623641B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3623641B2 JP3623641B2 JP28859097A JP28859097A JP3623641B2 JP 3623641 B2 JP3623641 B2 JP 3623641B2 JP 28859097 A JP28859097 A JP 28859097A JP 28859097 A JP28859097 A JP 28859097A JP 3623641 B2 JP3623641 B2 JP 3623641B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor device
- insulating base
- base material
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、最終的にプリント基板に実装する際に、ハンダバンプが格子状に配列されたエリア・アレイ・バンプ型実装構造を利用して実装する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置をプリント基板に実装する技術に関しては、種々の構造の実装技術が紹介されている。実装方法は、主として、ＬＳＩ等の電子部品の端子配列によって決定される。
ＬＳＩ等の端子配列として、ＬＳＩパッケージの周縁から外方に向け端子が延在する、例えばカッド・フラット・パッケージ（ＱＦＰ）のようなペリフェラル型端子配列がよく知られている。
【０００３】
しかし、近年、電子装置の小型化、高密度化に対応して、ＬＳＩ等の実装に際して外部接続のための占有面積が比較的小さくて済むフェースダウンでハンダバンプを利用して実装する構造のものが多用されている。ＬＳＩ等のような非常に多数のゲートを内蔵する電子部品では、必然的に入出力端子が数多くなる。一方、このようなハンダバンプを取り付ける基材上のバンプ用ランド（端子）は各々が所定の領域を必要とする。従って、ハンダバンプを利用する実装構造では、基材上に多数のバンプ用ランドを整然と配列するために、バンプ用ランドを平面状に概して格子状に配列したバンプ・グリッド・アレイ（Ｂｕｍｐ Ｇｒｉｄ Ａｒｒａｙ ）構成が採用されている。このような実装構造は、エリア・アレイ・バンプ（Ａｒｅａ Ａｒｒａｙ Ｂｕｍｐ ）型実装構造とも呼ばれている。
【０００４】
図５Ａは、従来技術にかかる半導体装置のハンダバンプ構造の要部を説明する縦方向部分断面図である。ポリイミド基材のような絶縁性基材５２の上面に、各種のパッド、ライン等と共に、複数個のハンダバンプ取り付け用のバンプ用ランド５３が形成されている。
絶縁性基材５２の上面には、ＬＳＩ等の半導体チップ（図示せず。）が適当な接着剤を利用して所定の位置にダイボンディングされている。
【０００５】
必要に応じ、半導体チップの端子と絶縁性基材５２に形成されたボンディングパッド（図示せず。）の間は、ワイヤボンディング等の方法で電気的に接続される。更に、これら電子部品の信頼性確保のため封止樹脂５１が塗布され気密封止されている。
各々のバンプ用ランド５３の箇所には、絶縁性基材５２の下面からこのランド５３の面積より相対的に小さい孔径の貫通孔（開口）５５が形成されている。これら貫通孔３５には、ハンダバンプ５４が夫々形成され接合されている。具体的には、絶縁性基材５２を裏表ひっくり返して、各貫通孔５５にハンダバンプ５４を配し、ハンダリフロー処理して、ハンダバンプ５４とバンプ用ランド５３とを接合する。
【０００６】
貫通孔５５の孔径は、絶縁性基材５２の板厚方向を通じて同じであり、従って、ハンダバンプ５４の貫通孔５５内の部分の形状は、概して円柱形を成している。ハンダバンプ５４の貫通孔５５より溢れた部分は、表面張力のため概して球形を成している。このようにして、半導体装置が形成されている。
【０００７】
【発明が解決しようとする課題】
従来、上述のエリア・アレイ・バンプ型実装構造を採用する半導体装置において、この半導体装置をプリント基板に実装し、電子装置に取り付けた際又はその後、エリア・アレイ・バンプ型実装構造に接続不良が発生することがあった。
本発明者は、エリア・アレイ・バンプ型実装構造における多数の接続不良箇所を調査した結果、図５（Ｂ）に示すように、多くの接続不良は、半導体装置側のハンダバンプ用ランド５３とハンダバンプ５４との接合界面で剥離現象（符号４２参照）が発生し、その結果、接続不良となっていることを突き止めた。
【０００８】
更に、本発明者は、このようなバンプ用ランド５３とハンダバンプ５４との接合界面の剥離現象は、例えば半導体装置又はプリント基板６１の取り扱い、電子装置の本体に対するプリント基板６１の取り付け、半導体装置のバンプ形成基材５２とプリント基板６１の熱膨張・変形の相違等により、プリント基板６１又は半導体装置に対して加わる外部応力が、この接合界面に集中し、その応力がハンダバンプ５４とバンプ用ランド５３の接合力を上回り、その結果発生するものと想定した。
【０００９】
従って、半導体装置内に、この接合界面より機械的強度の相対的に弱い箇所を積極的に形成し、この箇所にこれら外部応力が集中するようにし、更に、この箇所が屈曲又は変形してこれら外部応力を吸収出来るように構成することにより、従来発生しているバンプ用ランド５３とハンダバンプ５４との接合界面で剥離現象を回避することが出来ることを発見した。本発明は、このような発見に基づき成されたものである。
【００１０】
なお、ハンダバンプ自体の当初の形状に関しては、基材の開口内（貫通孔内）の形状を円柱形状、中間部で直径が比較的大きい樽形状、中間部でくびれた形状（鼓形）等にすることは比較的容易に想定できる。しかし、本発明者は、バンプ形状として機械的強度の弱い箇所を有し、外部応力を吸収できるような構造のハンダバンプを積極的に形成し、半導体装置をプリント基板に実装した後も依然として、かかる機械的強度の弱い構造を維持して、この箇所でプリント基板又は半導体装置に加わる外部応力を吸収出来るようにする技術は、従来にない新規な発明であると信じている。
【００１１】
従って、本発明は、上記問題点に鑑みて、接続不良の発生を減少したエリア・アレイ・バンプ型実装構造型半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記した課題は、エリア・アレイ・バンプ実装型の半導体装置において、上面にバンプ用ランド形成された絶縁性基材と、前記絶縁性基材の上面側に実装された半導体チップと、前記絶縁性基材の下面から前記バンプ用ランドに到達する開口部と、前記開口部を介して前記バンプ用ランドに接合されたハンダバンプとを備え、前記絶縁性基材は、貫通孔が設けられた複数の絶縁性基材が張り合わされて構成され、前記複数の絶縁性基材の各貫通孔は、上側から下側になるにつれて径が小さくなっていることを特徴とする半導体装置によって解決する。
【００１３】
また、上記した課題は、エリア・アレイ・バンプ実装型の半導体装置において、上面にバンプ用ランド形成された絶縁性基材と、前記絶縁性基材の上面側に実装された半導体チップと、前記絶縁性基材の下面から前記バンプ用ランドに到達する開口部と、前記開口部を介して前記バンプ用ランドに接合されたハンダバンプとを備え、前記絶縁性基材は、貫通孔が設けられた複数の絶縁性基材が張り合わされて構成され、前記複数の絶縁性基材の各貫通孔の径は、前記絶縁性基材の前記開口部の径が板厚方向の中間部でくびれて最小になるように設定されていることを特徴とする半導体装置によって解決する。
【００１４】
このように形成された半導体装置は、基材に形成された開口内で局所的に孔径が小さくなった箇所を有し、その結果、前記ハンダバンプの前記開口内の部分は該箇所で機械的に弱く形成されている。そのため、半導体装置或いはこの半導体装置が搭載されたプリント基板に対して外部応力が加わったとき、該機械的に弱く形成された箇所が容易に屈曲又は変形して外部応力を吸収し、従来技術で説明したようなハンダバンプとバンプ用ランドの界面での剥離が生じない。従って、従来問題となっていた接続不良の発生を減少することが出来る。
【００１５】
【発明の実施の形態】
以下、本発明に係る半導体装置に関し、添付の図面を参照しながら説明する。なお、図面に示される同一の要素に対しては同一の参照符号を付して、重複した説明を省略する。
［第１の実施の形態］
図１は、本実施の形態に係る半導体装置を示し、ここで、図１（Ａ）はその要部断面図を、図１（Ｂ）は図１（Ａ）の半導体装置の部分拡大図を示している。
【００１６】
図中、符号３２はポリイミド基材等から成る絶縁性基材であり、その上面にはバンプ用ランド３３，ワイヤボンディグ用パッド（図示せず。），これらのランド及びパッド等を接続する導体パターン（図示せず。）等が形成されている。これらのパターンの内、バンプ用ランド３３は、後で図２（Ａ）に示すように、絶縁性基材３２に平面上に概して格子状に配列したバンプ・グリッド・アレイ構成となっている。
【００１７】
絶縁性基材３２の上面には、半導体チップ（図示せず。）を封止するため、封止物層３１が形成されている。従って、図１（Ａ）には示していないが、封止物層３１の内部に、ＩＣ，ＬＳＩ等のような半導体チップが、適当なダイ付剤により固定され配置されている。
各々のバンプ用ランド３３の箇所には、絶縁性基材５２の下面からこのランド３３の面積より相対的に小さい孔径の開口部（貫通孔）３５が形成されている。これら貫通孔３５にはハンダバンプ３４が夫々形成され、バンプ用ランド３３に対し接合されている。具体的には、絶縁性基材３２を裏表反転して、各貫通孔３５にハンダバンプ３４を配し、ハンダリフロー処理して、ハンダバンプ３４とバンプ用ランド３３とを接合する。
【００１８】
本実施形態の特徴は、図１（Ｂ）に示すように、貫通孔３５の孔径が絶縁性基材３２の板厚方向に一定でなく、ほぼ一番下の部分で最小の孔径となっている点にある。従って、ハンダバンプ３４の貫通孔３５内の部分の形状は、下の部分がくびれ、機械的強度の弱い箇所を形成している。ハンダバンプ３４の貫通孔３５より溢れた部分は、表面張力のため概して球形を成している。このようにして、半導体装置が形成されている。
【００１９】
このようなハンダバンプ構造によって、このような半導体装置は、その下方に位置決めしたプリント基板（図示せず。）のランドパターンに対して実装され、その結果、複数個の半導体装置，その他の電子部品間が電気的に接続される。
これらの各要素について説明を加える。絶縁性基材３２は、後述する製造法で貫通孔３５，バンプ用ランド３３等が形成できる絶縁性材料であればよく、例えば、ポリイミドテープ，ポリイミド積層板，ＮＥＭＡ規格のＦＲ−４材（難燃性ガラスエポキシ積層板）等を使用できる。本実施例では、厚さ約４０〜６０μｍ程度のポリイミドテープを使用している。
【００２０】
なお、後述するようにハンダバンプ形成前に各貫通孔３５を押圧して、開口部３５の一部を変形させて局部的に小さい孔径を形成する場合には、絶縁性基材３２は可撓性（Ｆｌｅｘｉｂｉｌｉｔｙ ）を有していることが好ましい。また、後述するように、エッチングレートの相違によりテーパ付きの孔形状を実現する場合には、異なるエッチングレートを有する複数枚の絶縁性基材を固着して使用する。
【００２１】
バンプ用ランド３３は、ハンダバンプ３４が裏面側から接合できる所定の大きさを有している。また、バンプ用ランド３３は導電性材料から成り、ハンダバンプ３４のリフロー工程の際に、ハンダ濡れ性（ｓｏｌｄｅｒａｂｉｌｉｔｙ ）が良好であればよい。例えば、典型的には、銅（Ｃｕ）にハンダ濡れ性を保つ表面処理を施して構成される。
【００２２】
封止物層１は、内部の半導体チップの信頼性，耐環境性を保持するものであり、そのため気密性を有する絶縁性材料から成る。典型的には、各種の封止用樹脂，封止用ガラス等が使用される。
絶縁性基材３２に形成された貫通孔３５は、上端で約０．３〜０．４ｍｍ、下端で約０．２ｍｍの孔径を有している。貫通孔３５の形成方法としては、絶縁性基材３２の材料に対応して、パンチング工法，レーザ加工法，エッチング工法等の各種工法から最適なものが選択される。
【００２３】
なお、パンチング工法で、予め図３（Ａ）に示すような下端が最小孔径となっているテーパ付き貫通孔３５を形成する場合には、テーパ付きパンチ治具を使用する。
ハンダバンプ３４は、ハンダバンプ構造として知られるものであり、好ましくは、ハンダバンプのリフロー処理の際に比較的低温で再溶融が可能な共晶ハンダから成っている。
【００２４】
図２を用いて、本実施例の半導体装置の製造方法及び全体構造に関して簡単に説明する。図２（Ａ）は、各種パターンが形成された半導体装置の１／４の部分（左上部分）の平面図であり、図を見易くするため、ダイ付剤，ＬＳＩチップ，封止樹脂等は取り去って示している。なお、他の部分、即ち、半導体装置の左下部分は中心線ＣＬ−Ｈに関して線対称であり、右上部分は中心線ＣＬ−Ｖに関して線対称であり、右下部分は中心Ｃに関して点対称であることを承知されたい。
【００２５】
実線４１は半導体装置の外形形状を示し、破線３７は半導体チップの外形形状を示している。絶縁性基材３２の上には、多数のバンプ用ランド３３が、整然と配置できるようにするため、半導体チップ３７の外形の周辺領域を中心として、平面状に概して格子状に配列されている。即ち、バンプ・グリッド・アレイ構成が採用されている。
【００２６】
これらバンプ用ランド３３の間で、半導体チップ３７からのボンディングワイヤが接続されるに適当な位置に、ワイヤボンディングパッド４０が形成されている。さらに、必要に応じて、これらバンプ用ランド３３とワイヤボンディングパッド４０とを結ぶ導体パターン３９が形成されている。なお、これとは別方式で、半導体チップ３７をフリップ・チップ方式で接続するタイプであってもよい。これらの実装構造は、エリア・アレイ・バンプ型実装構造の半導体装置と呼ばれている。
【００２７】
図２（Ｂ）は、図２（Ａ）のＢ−Ｂ方向切断面図であり、説明の都合上、図２（Ａ）で取り去ったダイ付剤，ＬＳＩチップ，封止樹脂等が描かれている。エリア・アレイ・バンプ型実装構造の半導体装置の製造方法は、次の通りである。
図２（Ｂ）に示すように、ポリイミドのような絶縁性基材３２を用意する。図２（Ａ）で説明したように、その上面に、典型的には、バンプ用ランド３３，ワイヤボンディグ用パッド４０，これらのランド及びパッド等を接続する導体パターン３９等を形成する。極薄の銅張積層板を使用して、公知のリゾグラフィ方を利用してエッチングによりこれらのパターンを形成することが出来る。
【００２８】
絶縁性基材３２の裏面より、バンプ用ランド３３に対応する位置に、レーザ加工、絶縁性基材のエッチング、パンチング加工（但し、パンチング加工の場合は、最初にパンチング加工し、銅箔を貼り付けた後、エッチング処理によりパターニングする。）等により、貫通孔３５を形成する。この段階では、貫通孔３５の孔径は、上下に亘って同じである。しかし、上述のように予めテーパ付きの貫通孔３５を形成してもよい。
【００２９】
貫通孔３５がテーパ付きでない場合には、各貫通孔３５を適当な手段により押圧して変形して貫通孔３５の下端部（バンプ用ランドと反対の端部）の絶縁性基材２を変形し、この部分の孔径を相対的に小さく変形する。この場合、適当な平行平盤をもつ冷間プレスと押圧治具を利用してもよい。
絶縁性基材３２を裏返し、各貫通孔３５の上にハンダボールを載せる。或いは、各貫通孔３５の位置に、適当な膜厚のハンダペーストをスクリーン印刷により塗布してもよい。その後、この絶縁性基材３２をハンダ溶融温度の雰囲気中に適当な時間だけ保持してハンダをリフローし、貫通孔３５の中に充填する。
【００３０】
このように変形され孔径の小さくなった貫通孔３５の形状は、このハンダリフロー処理、更に半導体装置をプリント基板４１に実装した後でも維持される。従って、ハンダバンプ３４の貫通孔内部の形状も、この部分で最小の直径を有していることに注意されたい。
絶縁性基材３２の上面に、ＬＳＩチップ３７等の電子部品をダイ付剤（適当な樹脂）を使用して、ダイボンディングする。必要に応じて、ＬＳＩチップ３７等の電子部品のリードフレーム４１と絶縁性基材２に形成されたワイヤボンディングパッド４０とをボンディングワイヤでワイヤボンディングする。
【００３１】
絶縁性基材３２の上のバンプ用ランド３３，ワイヤボンディグ用パッド４０，導体パターン３９，ＬＳＩ３７等を、封止樹脂３１により封止し、必要に応じて樹脂硬化温度で加熱する。
この半導体装置を、プリント基板４１の上に配置し、プリント基板４１のランド４２にハンダバンプ３４を位置決めして保持し、ハンダ再溶融温度で再びリフロー処理を行い、ランド４２とハンダバンプ３４の間を接続する。このとき、孔径が部分的に小さくなった貫通孔３５の形状は依然として維持され、従って、ハンダバンプ３４の貫通孔内部の形状も、依然としてこの部分で最小の直径を有している
本実施例によれば、プリント基板４１を電子装置（図示せず。）に取り付ける際又はその後に、プリント基板４１又は半導体装置に対し外部応力がかかり曲げ・ねじれ等の変形が生じても、バンプ用ランド３３とハンダバンプ３４の間で剥離等の問題が生じない。その理由は、貫通孔３５の最小孔径が絶縁性基材３２の厚さ方向下端部にあり、必然的にその部分のハンダバンプ３４の直径寸法が小さくなっている。従って、外部応力は、ハンダバンプ３４のこの比較的小さい直径を持つ部分に集中し、ハンダバンプ３４はこの部分で屈曲又は塑性変形する。その結果、バンプ用ランド３３とハンダバンプ３４の接合界面に加わる負荷応力は大幅に軽減される。従って、図５（Ｂ）を用いて説明したように従来発生していたハンダバンプ用ランド５３とハンダバンプ５４との接合界面の剥離現象による接続不良を大幅に減少することが出来る。
［第２の実施の形態］
図３は、第２の実施の形態に係る半導体装置を示し、ここで、図３（Ａ）は、その要部断面図を、図３（Ｂ）は図３（Ａ）の半導体装置の部分拡大図を示している。
【００３２】
本実施の形態に係る半導体装置は、第１の実施の形態に係るそれと比較して、貫通孔３５の孔形状のみが異なっている。即ち、本実施の形態に係る半導体装置では、孔径が上端から下端に連続的に小さくなっている。
本実施例に係る半導体装置の製造法は、第１の実施の形態のそれに比較して、貫通孔３５を形成する工程が異なる。図３（Ｂ）に示すように、予め、直径が段階的に小さくなっている複数枚の絶縁性基材３２を用意し、これらを張り合わせ、又は熱圧着して形成する。即ち、直径の比較的大きい貫通孔を形成した絶縁性基材３２−１と、公称値の直径を形成した絶縁性基材３２−２と、比較的小さい貫通孔を形成した絶縁性基材３２−３とを、適当な接着剤を用いて張り合わせ、又は熱硬化性樹脂の場合には熱圧着して形成する。
【００３３】
或いは、絶縁性基材３２を構成する樹脂に使用されるエッチャントに対し、比較的エッチングレートの速い絶縁性基材３２−１と、中間的な速さの絶縁性基材３２−２と、比較的エッチングレートの遅い絶縁性基材３２−３とを、適当な接着剤を用いて張り合わせ、又は熱圧着等により張り合わせて、その後に貫通孔３５をエッチング工法により形成することもできる。
【００３４】
本実施の形態に係る半導体装置のその他の構成及び製造法に関しては、上述した事項を除き、第１の実施の形態に係るそれらと同じである。
本実施例によれば、その後、プリント基板４１を電子装置（図示せず。）に取り付ける際、プリント基板４１に対し外部応力がかかり曲げ・ねじれ等の変形が生じても、バンプ用ランド３３とハンダバンプ３４の間で剥離等の問題が生じない。プリント基板４１又は半導体装置に対する外部応力は、ハンダバンプ３４の比較的小さい直径を持つ部分に集中し、ハンダバンプ３４はこの部分で屈曲又は塑性変形し、この結果、バンプ用ランド３３とハンダバンプ３４の間に対する負荷は大幅に軽減される。
［第３の実施の形態］
図４は、本実施の形態に係る半導体装置を示し、ここで、図４（Ａ）は、その要部断面図を、図４（Ｂ）は図４（Ａ）の半導体装置の部分拡大図を示している。
【００３５】
本実施の形態に係る半導体装置は、第１の実施の形態に係るそれと比較して、貫通孔３５の孔形状のみが異なっている。即ち、本実施の形態に係る半導体装置では、孔径が絶縁性基材の板厚方向の中間部でくびれて小さくなっている。
本実施例に係る半導体装置の製造法は、第１の実施の形態のそれに比較して、貫通孔３５を形成する工程が異なる。図４（Ｂ）に示すように、予め、直径の比較的大きい貫通孔を形成した絶縁性基材３２−１と、比較的小さい直径を形成した絶縁性基材３２−２と、比較的大きい貫通孔を形成した絶縁性基材３２−３とを、適当な接着剤を用いて張り合わせ、又は熱硬化性樹脂の場合には熱圧着して形成する。
【００３６】
或いは、絶縁性基材３２を構成する樹脂に使用されるエッチャントに対し、比較的エッチングレートの速い絶縁性基材３２−１と、比較的遅い絶縁性基材３２−２と、比較的速い絶縁性基材３２−３とを、適当な接着剤を用いて張り合わせ、又は熱圧着等により張り合わせて、その後にエッチング工法により貫通孔３５を形成することもできる。
【００３７】
本実施の形態に係る半導体装置のその他の構成及び製造法に関しては、上述した事項を除き、第１の実施の形態に係るそれらと同じである。
本実施例によれば、その後、プリント基板４１を電子装置（図示せず。）に取り付ける際、プリント基板４１又は半導体装置に対し外部応力がかかり曲げ・ねじれ等の変形が生じても、バンプ用ランド３３とハンダバンプ３４の間で剥離等の問題が生じない。外部応力は、比較的小さい直径を持つハンダバンプ３４の中央のくびれ部分に集中し、ハンダバンプ３４はこの部分で屈曲又は塑性変形し、この結果、バンプ用ランド３３とハンダバンプ３４の間に対する負荷は大幅に軽減される。
【００３８】
【発明の効果】
本発明によれば、接続不良の発生を減少したエリア・アレイ・バンプ型実装構造型半導体装置を提供することが出来る。
【図面の簡単な説明】
【図１】図１は、本実施の形態に係る半導体装置を示し、ここで、図１（Ａ）は、その要部断面図を、図１（Ｂ）は図１（Ａ）の半導体装置の部分拡大図を示している。
【図２】図２（Ａ）は、各種パターンが形成された半導体基板の１／４の部分（左上部分）の平面図であり、図を見易くするため、ダイ付剤，ＬＳＩチップ，封止樹脂等は取り去って示している。図２（Ｂ）は、図２（Ａ）のＢ−Ｂ方向切断面図であり、説明の都合上、図２（Ａ）で取り去ったダイ付剤，ＬＳＩチップ，封止樹脂等の描かれている。
【図３】図３は、本実施の形態に係る半導体装置を示し、ここで、図３（Ａ）は、その要部断面図を、図３（Ｂ）は図３（Ａ）の半導体装置の部分拡大図を示している。
【図４】図４は、本実施の形態に係る半導体装置を示し、ここで、図４（Ａ）は、その要部断面図を、図４（Ｂ）は図４（Ａ）の半導体装置の部分拡大図を示している。
【図５】図５（Ａ）は、従来技術にかかる半導体装置のハンダバンプ構造を要部を説明する部分断面図である。図５（Ｂ）は、接続不良の原因を説明する図である。
【符号の説明】
３１，５１：封止物層、 ３２，３２−１，３２−２，３２−３，５２：絶縁性基材、 ３３，５３：バンプ用ランド、 ３４，５４：ハンダバンプ、 ３５，５５：貫通孔、 ３６：ダイ付け剤、 ３７：ＬＳＩチップ、 ３８：ボンディングワイヤ、 ３９：導体パターン、 ４０：ワイヤボンディングパッド、 ４１：プリント基板、 ４２：剥離部、
【発明の属する技術分野】
本発明は、最終的にプリント基板に実装する際に、ハンダバンプが格子状に配列されたエリア・アレイ・バンプ型実装構造を利用して実装する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置をプリント基板に実装する技術に関しては、種々の構造の実装技術が紹介されている。実装方法は、主として、ＬＳＩ等の電子部品の端子配列によって決定される。
ＬＳＩ等の端子配列として、ＬＳＩパッケージの周縁から外方に向け端子が延在する、例えばカッド・フラット・パッケージ（ＱＦＰ）のようなペリフェラル型端子配列がよく知られている。
【０００３】
しかし、近年、電子装置の小型化、高密度化に対応して、ＬＳＩ等の実装に際して外部接続のための占有面積が比較的小さくて済むフェースダウンでハンダバンプを利用して実装する構造のものが多用されている。ＬＳＩ等のような非常に多数のゲートを内蔵する電子部品では、必然的に入出力端子が数多くなる。一方、このようなハンダバンプを取り付ける基材上のバンプ用ランド（端子）は各々が所定の領域を必要とする。従って、ハンダバンプを利用する実装構造では、基材上に多数のバンプ用ランドを整然と配列するために、バンプ用ランドを平面状に概して格子状に配列したバンプ・グリッド・アレイ（Ｂｕｍｐ Ｇｒｉｄ Ａｒｒａｙ ）構成が採用されている。このような実装構造は、エリア・アレイ・バンプ（Ａｒｅａ Ａｒｒａｙ Ｂｕｍｐ ）型実装構造とも呼ばれている。
【０００４】
図５Ａは、従来技術にかかる半導体装置のハンダバンプ構造の要部を説明する縦方向部分断面図である。ポリイミド基材のような絶縁性基材５２の上面に、各種のパッド、ライン等と共に、複数個のハンダバンプ取り付け用のバンプ用ランド５３が形成されている。
絶縁性基材５２の上面には、ＬＳＩ等の半導体チップ（図示せず。）が適当な接着剤を利用して所定の位置にダイボンディングされている。
【０００５】
必要に応じ、半導体チップの端子と絶縁性基材５２に形成されたボンディングパッド（図示せず。）の間は、ワイヤボンディング等の方法で電気的に接続される。更に、これら電子部品の信頼性確保のため封止樹脂５１が塗布され気密封止されている。
各々のバンプ用ランド５３の箇所には、絶縁性基材５２の下面からこのランド５３の面積より相対的に小さい孔径の貫通孔（開口）５５が形成されている。これら貫通孔３５には、ハンダバンプ５４が夫々形成され接合されている。具体的には、絶縁性基材５２を裏表ひっくり返して、各貫通孔５５にハンダバンプ５４を配し、ハンダリフロー処理して、ハンダバンプ５４とバンプ用ランド５３とを接合する。
【０００６】
貫通孔５５の孔径は、絶縁性基材５２の板厚方向を通じて同じであり、従って、ハンダバンプ５４の貫通孔５５内の部分の形状は、概して円柱形を成している。ハンダバンプ５４の貫通孔５５より溢れた部分は、表面張力のため概して球形を成している。このようにして、半導体装置が形成されている。
【０００７】
【発明が解決しようとする課題】
従来、上述のエリア・アレイ・バンプ型実装構造を採用する半導体装置において、この半導体装置をプリント基板に実装し、電子装置に取り付けた際又はその後、エリア・アレイ・バンプ型実装構造に接続不良が発生することがあった。
本発明者は、エリア・アレイ・バンプ型実装構造における多数の接続不良箇所を調査した結果、図５（Ｂ）に示すように、多くの接続不良は、半導体装置側のハンダバンプ用ランド５３とハンダバンプ５４との接合界面で剥離現象（符号４２参照）が発生し、その結果、接続不良となっていることを突き止めた。
【０００８】
更に、本発明者は、このようなバンプ用ランド５３とハンダバンプ５４との接合界面の剥離現象は、例えば半導体装置又はプリント基板６１の取り扱い、電子装置の本体に対するプリント基板６１の取り付け、半導体装置のバンプ形成基材５２とプリント基板６１の熱膨張・変形の相違等により、プリント基板６１又は半導体装置に対して加わる外部応力が、この接合界面に集中し、その応力がハンダバンプ５４とバンプ用ランド５３の接合力を上回り、その結果発生するものと想定した。
【０００９】
従って、半導体装置内に、この接合界面より機械的強度の相対的に弱い箇所を積極的に形成し、この箇所にこれら外部応力が集中するようにし、更に、この箇所が屈曲又は変形してこれら外部応力を吸収出来るように構成することにより、従来発生しているバンプ用ランド５３とハンダバンプ５４との接合界面で剥離現象を回避することが出来ることを発見した。本発明は、このような発見に基づき成されたものである。
【００１０】
なお、ハンダバンプ自体の当初の形状に関しては、基材の開口内（貫通孔内）の形状を円柱形状、中間部で直径が比較的大きい樽形状、中間部でくびれた形状（鼓形）等にすることは比較的容易に想定できる。しかし、本発明者は、バンプ形状として機械的強度の弱い箇所を有し、外部応力を吸収できるような構造のハンダバンプを積極的に形成し、半導体装置をプリント基板に実装した後も依然として、かかる機械的強度の弱い構造を維持して、この箇所でプリント基板又は半導体装置に加わる外部応力を吸収出来るようにする技術は、従来にない新規な発明であると信じている。
【００１１】
従って、本発明は、上記問題点に鑑みて、接続不良の発生を減少したエリア・アレイ・バンプ型実装構造型半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記した課題は、エリア・アレイ・バンプ実装型の半導体装置において、上面にバンプ用ランド形成された絶縁性基材と、前記絶縁性基材の上面側に実装された半導体チップと、前記絶縁性基材の下面から前記バンプ用ランドに到達する開口部と、前記開口部を介して前記バンプ用ランドに接合されたハンダバンプとを備え、前記絶縁性基材は、貫通孔が設けられた複数の絶縁性基材が張り合わされて構成され、前記複数の絶縁性基材の各貫通孔は、上側から下側になるにつれて径が小さくなっていることを特徴とする半導体装置によって解決する。
【００１３】
また、上記した課題は、エリア・アレイ・バンプ実装型の半導体装置において、上面にバンプ用ランド形成された絶縁性基材と、前記絶縁性基材の上面側に実装された半導体チップと、前記絶縁性基材の下面から前記バンプ用ランドに到達する開口部と、前記開口部を介して前記バンプ用ランドに接合されたハンダバンプとを備え、前記絶縁性基材は、貫通孔が設けられた複数の絶縁性基材が張り合わされて構成され、前記複数の絶縁性基材の各貫通孔の径は、前記絶縁性基材の前記開口部の径が板厚方向の中間部でくびれて最小になるように設定されていることを特徴とする半導体装置によって解決する。
【００１４】
このように形成された半導体装置は、基材に形成された開口内で局所的に孔径が小さくなった箇所を有し、その結果、前記ハンダバンプの前記開口内の部分は該箇所で機械的に弱く形成されている。そのため、半導体装置或いはこの半導体装置が搭載されたプリント基板に対して外部応力が加わったとき、該機械的に弱く形成された箇所が容易に屈曲又は変形して外部応力を吸収し、従来技術で説明したようなハンダバンプとバンプ用ランドの界面での剥離が生じない。従って、従来問題となっていた接続不良の発生を減少することが出来る。
【００１５】
【発明の実施の形態】
以下、本発明に係る半導体装置に関し、添付の図面を参照しながら説明する。なお、図面に示される同一の要素に対しては同一の参照符号を付して、重複した説明を省略する。
［第１の実施の形態］
図１は、本実施の形態に係る半導体装置を示し、ここで、図１（Ａ）はその要部断面図を、図１（Ｂ）は図１（Ａ）の半導体装置の部分拡大図を示している。
【００１６】
図中、符号３２はポリイミド基材等から成る絶縁性基材であり、その上面にはバンプ用ランド３３，ワイヤボンディグ用パッド（図示せず。），これらのランド及びパッド等を接続する導体パターン（図示せず。）等が形成されている。これらのパターンの内、バンプ用ランド３３は、後で図２（Ａ）に示すように、絶縁性基材３２に平面上に概して格子状に配列したバンプ・グリッド・アレイ構成となっている。
【００１７】
絶縁性基材３２の上面には、半導体チップ（図示せず。）を封止するため、封止物層３１が形成されている。従って、図１（Ａ）には示していないが、封止物層３１の内部に、ＩＣ，ＬＳＩ等のような半導体チップが、適当なダイ付剤により固定され配置されている。
各々のバンプ用ランド３３の箇所には、絶縁性基材５２の下面からこのランド３３の面積より相対的に小さい孔径の開口部（貫通孔）３５が形成されている。これら貫通孔３５にはハンダバンプ３４が夫々形成され、バンプ用ランド３３に対し接合されている。具体的には、絶縁性基材３２を裏表反転して、各貫通孔３５にハンダバンプ３４を配し、ハンダリフロー処理して、ハンダバンプ３４とバンプ用ランド３３とを接合する。
【００１８】
本実施形態の特徴は、図１（Ｂ）に示すように、貫通孔３５の孔径が絶縁性基材３２の板厚方向に一定でなく、ほぼ一番下の部分で最小の孔径となっている点にある。従って、ハンダバンプ３４の貫通孔３５内の部分の形状は、下の部分がくびれ、機械的強度の弱い箇所を形成している。ハンダバンプ３４の貫通孔３５より溢れた部分は、表面張力のため概して球形を成している。このようにして、半導体装置が形成されている。
【００１９】
このようなハンダバンプ構造によって、このような半導体装置は、その下方に位置決めしたプリント基板（図示せず。）のランドパターンに対して実装され、その結果、複数個の半導体装置，その他の電子部品間が電気的に接続される。
これらの各要素について説明を加える。絶縁性基材３２は、後述する製造法で貫通孔３５，バンプ用ランド３３等が形成できる絶縁性材料であればよく、例えば、ポリイミドテープ，ポリイミド積層板，ＮＥＭＡ規格のＦＲ−４材（難燃性ガラスエポキシ積層板）等を使用できる。本実施例では、厚さ約４０〜６０μｍ程度のポリイミドテープを使用している。
【００２０】
なお、後述するようにハンダバンプ形成前に各貫通孔３５を押圧して、開口部３５の一部を変形させて局部的に小さい孔径を形成する場合には、絶縁性基材３２は可撓性（Ｆｌｅｘｉｂｉｌｉｔｙ ）を有していることが好ましい。また、後述するように、エッチングレートの相違によりテーパ付きの孔形状を実現する場合には、異なるエッチングレートを有する複数枚の絶縁性基材を固着して使用する。
【００２１】
バンプ用ランド３３は、ハンダバンプ３４が裏面側から接合できる所定の大きさを有している。また、バンプ用ランド３３は導電性材料から成り、ハンダバンプ３４のリフロー工程の際に、ハンダ濡れ性（ｓｏｌｄｅｒａｂｉｌｉｔｙ ）が良好であればよい。例えば、典型的には、銅（Ｃｕ）にハンダ濡れ性を保つ表面処理を施して構成される。
【００２２】
封止物層１は、内部の半導体チップの信頼性，耐環境性を保持するものであり、そのため気密性を有する絶縁性材料から成る。典型的には、各種の封止用樹脂，封止用ガラス等が使用される。
絶縁性基材３２に形成された貫通孔３５は、上端で約０．３〜０．４ｍｍ、下端で約０．２ｍｍの孔径を有している。貫通孔３５の形成方法としては、絶縁性基材３２の材料に対応して、パンチング工法，レーザ加工法，エッチング工法等の各種工法から最適なものが選択される。
【００２３】
なお、パンチング工法で、予め図３（Ａ）に示すような下端が最小孔径となっているテーパ付き貫通孔３５を形成する場合には、テーパ付きパンチ治具を使用する。
ハンダバンプ３４は、ハンダバンプ構造として知られるものであり、好ましくは、ハンダバンプのリフロー処理の際に比較的低温で再溶融が可能な共晶ハンダから成っている。
【００２４】
図２を用いて、本実施例の半導体装置の製造方法及び全体構造に関して簡単に説明する。図２（Ａ）は、各種パターンが形成された半導体装置の１／４の部分（左上部分）の平面図であり、図を見易くするため、ダイ付剤，ＬＳＩチップ，封止樹脂等は取り去って示している。なお、他の部分、即ち、半導体装置の左下部分は中心線ＣＬ−Ｈに関して線対称であり、右上部分は中心線ＣＬ−Ｖに関して線対称であり、右下部分は中心Ｃに関して点対称であることを承知されたい。
【００２５】
実線４１は半導体装置の外形形状を示し、破線３７は半導体チップの外形形状を示している。絶縁性基材３２の上には、多数のバンプ用ランド３３が、整然と配置できるようにするため、半導体チップ３７の外形の周辺領域を中心として、平面状に概して格子状に配列されている。即ち、バンプ・グリッド・アレイ構成が採用されている。
【００２６】
これらバンプ用ランド３３の間で、半導体チップ３７からのボンディングワイヤが接続されるに適当な位置に、ワイヤボンディングパッド４０が形成されている。さらに、必要に応じて、これらバンプ用ランド３３とワイヤボンディングパッド４０とを結ぶ導体パターン３９が形成されている。なお、これとは別方式で、半導体チップ３７をフリップ・チップ方式で接続するタイプであってもよい。これらの実装構造は、エリア・アレイ・バンプ型実装構造の半導体装置と呼ばれている。
【００２７】
図２（Ｂ）は、図２（Ａ）のＢ−Ｂ方向切断面図であり、説明の都合上、図２（Ａ）で取り去ったダイ付剤，ＬＳＩチップ，封止樹脂等が描かれている。エリア・アレイ・バンプ型実装構造の半導体装置の製造方法は、次の通りである。
図２（Ｂ）に示すように、ポリイミドのような絶縁性基材３２を用意する。図２（Ａ）で説明したように、その上面に、典型的には、バンプ用ランド３３，ワイヤボンディグ用パッド４０，これらのランド及びパッド等を接続する導体パターン３９等を形成する。極薄の銅張積層板を使用して、公知のリゾグラフィ方を利用してエッチングによりこれらのパターンを形成することが出来る。
【００２８】
絶縁性基材３２の裏面より、バンプ用ランド３３に対応する位置に、レーザ加工、絶縁性基材のエッチング、パンチング加工（但し、パンチング加工の場合は、最初にパンチング加工し、銅箔を貼り付けた後、エッチング処理によりパターニングする。）等により、貫通孔３５を形成する。この段階では、貫通孔３５の孔径は、上下に亘って同じである。しかし、上述のように予めテーパ付きの貫通孔３５を形成してもよい。
【００２９】
貫通孔３５がテーパ付きでない場合には、各貫通孔３５を適当な手段により押圧して変形して貫通孔３５の下端部（バンプ用ランドと反対の端部）の絶縁性基材２を変形し、この部分の孔径を相対的に小さく変形する。この場合、適当な平行平盤をもつ冷間プレスと押圧治具を利用してもよい。
絶縁性基材３２を裏返し、各貫通孔３５の上にハンダボールを載せる。或いは、各貫通孔３５の位置に、適当な膜厚のハンダペーストをスクリーン印刷により塗布してもよい。その後、この絶縁性基材３２をハンダ溶融温度の雰囲気中に適当な時間だけ保持してハンダをリフローし、貫通孔３５の中に充填する。
【００３０】
このように変形され孔径の小さくなった貫通孔３５の形状は、このハンダリフロー処理、更に半導体装置をプリント基板４１に実装した後でも維持される。従って、ハンダバンプ３４の貫通孔内部の形状も、この部分で最小の直径を有していることに注意されたい。
絶縁性基材３２の上面に、ＬＳＩチップ３７等の電子部品をダイ付剤（適当な樹脂）を使用して、ダイボンディングする。必要に応じて、ＬＳＩチップ３７等の電子部品のリードフレーム４１と絶縁性基材２に形成されたワイヤボンディングパッド４０とをボンディングワイヤでワイヤボンディングする。
【００３１】
絶縁性基材３２の上のバンプ用ランド３３，ワイヤボンディグ用パッド４０，導体パターン３９，ＬＳＩ３７等を、封止樹脂３１により封止し、必要に応じて樹脂硬化温度で加熱する。
この半導体装置を、プリント基板４１の上に配置し、プリント基板４１のランド４２にハンダバンプ３４を位置決めして保持し、ハンダ再溶融温度で再びリフロー処理を行い、ランド４２とハンダバンプ３４の間を接続する。このとき、孔径が部分的に小さくなった貫通孔３５の形状は依然として維持され、従って、ハンダバンプ３４の貫通孔内部の形状も、依然としてこの部分で最小の直径を有している
本実施例によれば、プリント基板４１を電子装置（図示せず。）に取り付ける際又はその後に、プリント基板４１又は半導体装置に対し外部応力がかかり曲げ・ねじれ等の変形が生じても、バンプ用ランド３３とハンダバンプ３４の間で剥離等の問題が生じない。その理由は、貫通孔３５の最小孔径が絶縁性基材３２の厚さ方向下端部にあり、必然的にその部分のハンダバンプ３４の直径寸法が小さくなっている。従って、外部応力は、ハンダバンプ３４のこの比較的小さい直径を持つ部分に集中し、ハンダバンプ３４はこの部分で屈曲又は塑性変形する。その結果、バンプ用ランド３３とハンダバンプ３４の接合界面に加わる負荷応力は大幅に軽減される。従って、図５（Ｂ）を用いて説明したように従来発生していたハンダバンプ用ランド５３とハンダバンプ５４との接合界面の剥離現象による接続不良を大幅に減少することが出来る。
［第２の実施の形態］
図３は、第２の実施の形態に係る半導体装置を示し、ここで、図３（Ａ）は、その要部断面図を、図３（Ｂ）は図３（Ａ）の半導体装置の部分拡大図を示している。
【００３２】
本実施の形態に係る半導体装置は、第１の実施の形態に係るそれと比較して、貫通孔３５の孔形状のみが異なっている。即ち、本実施の形態に係る半導体装置では、孔径が上端から下端に連続的に小さくなっている。
本実施例に係る半導体装置の製造法は、第１の実施の形態のそれに比較して、貫通孔３５を形成する工程が異なる。図３（Ｂ）に示すように、予め、直径が段階的に小さくなっている複数枚の絶縁性基材３２を用意し、これらを張り合わせ、又は熱圧着して形成する。即ち、直径の比較的大きい貫通孔を形成した絶縁性基材３２−１と、公称値の直径を形成した絶縁性基材３２−２と、比較的小さい貫通孔を形成した絶縁性基材３２−３とを、適当な接着剤を用いて張り合わせ、又は熱硬化性樹脂の場合には熱圧着して形成する。
【００３３】
或いは、絶縁性基材３２を構成する樹脂に使用されるエッチャントに対し、比較的エッチングレートの速い絶縁性基材３２−１と、中間的な速さの絶縁性基材３２−２と、比較的エッチングレートの遅い絶縁性基材３２−３とを、適当な接着剤を用いて張り合わせ、又は熱圧着等により張り合わせて、その後に貫通孔３５をエッチング工法により形成することもできる。
【００３４】
本実施の形態に係る半導体装置のその他の構成及び製造法に関しては、上述した事項を除き、第１の実施の形態に係るそれらと同じである。
本実施例によれば、その後、プリント基板４１を電子装置（図示せず。）に取り付ける際、プリント基板４１に対し外部応力がかかり曲げ・ねじれ等の変形が生じても、バンプ用ランド３３とハンダバンプ３４の間で剥離等の問題が生じない。プリント基板４１又は半導体装置に対する外部応力は、ハンダバンプ３４の比較的小さい直径を持つ部分に集中し、ハンダバンプ３４はこの部分で屈曲又は塑性変形し、この結果、バンプ用ランド３３とハンダバンプ３４の間に対する負荷は大幅に軽減される。
［第３の実施の形態］
図４は、本実施の形態に係る半導体装置を示し、ここで、図４（Ａ）は、その要部断面図を、図４（Ｂ）は図４（Ａ）の半導体装置の部分拡大図を示している。
【００３５】
本実施の形態に係る半導体装置は、第１の実施の形態に係るそれと比較して、貫通孔３５の孔形状のみが異なっている。即ち、本実施の形態に係る半導体装置では、孔径が絶縁性基材の板厚方向の中間部でくびれて小さくなっている。
本実施例に係る半導体装置の製造法は、第１の実施の形態のそれに比較して、貫通孔３５を形成する工程が異なる。図４（Ｂ）に示すように、予め、直径の比較的大きい貫通孔を形成した絶縁性基材３２−１と、比較的小さい直径を形成した絶縁性基材３２−２と、比較的大きい貫通孔を形成した絶縁性基材３２−３とを、適当な接着剤を用いて張り合わせ、又は熱硬化性樹脂の場合には熱圧着して形成する。
【００３６】
或いは、絶縁性基材３２を構成する樹脂に使用されるエッチャントに対し、比較的エッチングレートの速い絶縁性基材３２−１と、比較的遅い絶縁性基材３２−２と、比較的速い絶縁性基材３２−３とを、適当な接着剤を用いて張り合わせ、又は熱圧着等により張り合わせて、その後にエッチング工法により貫通孔３５を形成することもできる。
【００３７】
本実施の形態に係る半導体装置のその他の構成及び製造法に関しては、上述した事項を除き、第１の実施の形態に係るそれらと同じである。
本実施例によれば、その後、プリント基板４１を電子装置（図示せず。）に取り付ける際、プリント基板４１又は半導体装置に対し外部応力がかかり曲げ・ねじれ等の変形が生じても、バンプ用ランド３３とハンダバンプ３４の間で剥離等の問題が生じない。外部応力は、比較的小さい直径を持つハンダバンプ３４の中央のくびれ部分に集中し、ハンダバンプ３４はこの部分で屈曲又は塑性変形し、この結果、バンプ用ランド３３とハンダバンプ３４の間に対する負荷は大幅に軽減される。
【００３８】
【発明の効果】
本発明によれば、接続不良の発生を減少したエリア・アレイ・バンプ型実装構造型半導体装置を提供することが出来る。
【図面の簡単な説明】
【図１】図１は、本実施の形態に係る半導体装置を示し、ここで、図１（Ａ）は、その要部断面図を、図１（Ｂ）は図１（Ａ）の半導体装置の部分拡大図を示している。
【図２】図２（Ａ）は、各種パターンが形成された半導体基板の１／４の部分（左上部分）の平面図であり、図を見易くするため、ダイ付剤，ＬＳＩチップ，封止樹脂等は取り去って示している。図２（Ｂ）は、図２（Ａ）のＢ−Ｂ方向切断面図であり、説明の都合上、図２（Ａ）で取り去ったダイ付剤，ＬＳＩチップ，封止樹脂等の描かれている。
【図３】図３は、本実施の形態に係る半導体装置を示し、ここで、図３（Ａ）は、その要部断面図を、図３（Ｂ）は図３（Ａ）の半導体装置の部分拡大図を示している。
【図４】図４は、本実施の形態に係る半導体装置を示し、ここで、図４（Ａ）は、その要部断面図を、図４（Ｂ）は図４（Ａ）の半導体装置の部分拡大図を示している。
【図５】図５（Ａ）は、従来技術にかかる半導体装置のハンダバンプ構造を要部を説明する部分断面図である。図５（Ｂ）は、接続不良の原因を説明する図である。
【符号の説明】
３１，５１：封止物層、 ３２，３２−１，３２−２，３２−３，５２：絶縁性基材、 ３３，５３：バンプ用ランド、 ３４，５４：ハンダバンプ、 ３５，５５：貫通孔、 ３６：ダイ付け剤、 ３７：ＬＳＩチップ、 ３８：ボンディングワイヤ、 ３９：導体パターン、 ４０：ワイヤボンディングパッド、 ４１：プリント基板、 ４２：剥離部、
Claims (2)
- エリア・アレイ・バンプ実装型の半導体装置において、
上面にバンプ用ランド形成された絶縁性基材と、
前記絶縁性基材の上面側に実装された半導体チップと、
前記絶縁性基材の下面から前記バンプ用ランドに到達する開口部と、
前記開口部を介して前記バンプ用ランドに接合されたハンダバンプとを備え、
前記絶縁性基材は、貫通孔が設けられた複数の絶縁性基材が張り合わされて構成され、前記複数の絶縁性基材の各貫通孔は、上側から下側になるにつれて径が小さくなっていることを特徴とする半導体装置。 - エリア・アレイ・バンプ実装型の半導体装置において、
上面にバンプ用ランド形成された絶縁性基材と、
前記絶縁性基材の上面側に実装された半導体チップと、
前記絶縁性基材の下面から前記バンプ用ランドに到達する開口部と、
前記開口部を介して前記バンプ用ランドに接合されたハンダバンプとを備え、
前記絶縁性基材は、貫通孔が設けられた複数の絶縁性基材が張り合わされて構成され、
前記複数の絶縁性基材の各貫通孔の径は、前記絶縁性基材の前記開口部の径が板厚方向の中間部でくびれて最小になるように設定されていることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28859097A JP3623641B2 (ja) | 1997-10-21 | 1997-10-21 | 半導体装置 |
| US08/999,115 US5969424A (en) | 1997-03-19 | 1997-12-29 | Semiconductor device with pad structure |
| US09/365,413 US6232147B1 (en) | 1997-03-19 | 1999-08-02 | Method for manufacturing semiconductor device with pad structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28859097A JP3623641B2 (ja) | 1997-10-21 | 1997-10-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121528A JPH11121528A (ja) | 1999-04-30 |
| JP3623641B2 true JP3623641B2 (ja) | 2005-02-23 |
Family
ID=17732234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28859097A Expired - Fee Related JP3623641B2 (ja) | 1997-03-19 | 1997-10-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3623641B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729050B1 (ko) * | 2000-12-29 | 2007-06-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 랜드 구조 및 그 제조 방법 |
| JP2002252312A (ja) * | 2001-02-23 | 2002-09-06 | Cmk Corp | エリア・グリッド・アレイ用基板及びその製造方法 |
| JP6881409B2 (ja) * | 2018-09-27 | 2021-06-02 | 日亜化学工業株式会社 | 照明装置およびその製造方法 |
-
1997
- 1997-10-21 JP JP28859097A patent/JP3623641B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11121528A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595909B2 (ja) | 半導体装置 | |
| US6414382B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument | |
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| JP2814966B2 (ja) | 半導体装置 | |
| JPH1012765A (ja) | 半導体パッケージ及び製造方法 | |
| US20020079594A1 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| EP1571706B1 (en) | Electronic device | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| US5889333A (en) | Semiconductor device and method for manufacturing such | |
| US6320250B1 (en) | Semiconductor package and process for manufacturing the same | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JP3623641B2 (ja) | 半導体装置 | |
| US6109369A (en) | Chip scale package | |
| JP2001127194A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| EP1848029A1 (en) | Carrying structure of electronic components | |
| JPH10178144A (ja) | Ｂｇａ型電子部品の同軸電極構造 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JPH11186440A (ja) | 半導体装置 | |
| JP3951407B2 (ja) | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP3424515B2 (ja) | 電子部品の実装構造 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |