JP2000150577A - 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 - Google Patents

配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法

Info

Publication number
JP2000150577A
JP2000150577A JP32805998A JP32805998A JP2000150577A JP 2000150577 A JP2000150577 A JP 2000150577A JP 32805998 A JP32805998 A JP 32805998A JP 32805998 A JP32805998 A JP 32805998A JP 2000150577 A JP2000150577 A JP 2000150577A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
wiring board
bump
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32805998A
Other languages
English (en)
Inventor
Shigemasa Ariyoshi
重将 有吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32805998A priority Critical patent/JP2000150577A/ja
Publication of JP2000150577A publication Critical patent/JP2000150577A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 線膨張係数の異なる材質下でも、電気的接続
の不良を防止できる電子部品の接続構造及び電子部品の
製造方法、チップ部材を提供すること。 【解決手段】 半導体チップ１４と配線基板１１の間に
樹脂層１３が存し、上記半導体チップ１４と配線基板１
１がバンプを介して電気的に接続されて構成される実装
パッケージ１において、上記半導体チップ１４の隅角部
周辺であって、上記樹脂層１３と上記配線基板１１の線
膨張係数の差により線膨張変形し易い箇所には、ダミー
バンプ１９、ダミーペースト２０が上記チップと上記配
線基板１１の間に介在して樹脂層１３に存する樹脂を少
なくすることを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バンプを持つ各種
チップ部材を樹脂を介在させて実装させた配線基板とそ
の製造方法、半導体装置およびこれらを用いた電気部品
とその製造方法に関する。
【０００２】
【従来の技術】図１１は基板２へのチップ３の従来の実
装方法についての図である。基板２の上面には、回路電
極４が設けられていて、さらにこの基板２の上面に熱硬
化性フィルム５が貼り付けられている。ここで、上記回
路電極４に接続されるチップ３には、上記回路電極４
（熱硬化性フィルム５）に対向する下面側に半田や金な
どの導電部材からなるバンプ６が取り付けられている。
このバンプ６は、チップ３側に設けられた電極７に接続
されている。
【０００３】そして、このチップ３を加熱してバンプ６
を熱硬化性フィルム５の内部に押し込み、さらに上記回
路電極４に接触させて適宜の温度に加熱することによ
り、フリップチップ方式による実装がなされて実装パッ
ケージ１が形成される。なお、上記熱硬化性フィルム４
５が異方導電性の熱硬化性ペーストである場合でも、同
様の方法で実装が行われる。
【０００４】
【発明が解決しようとする課題】ところで、熱硬化性樹
脂は実装後の温度変化により線膨張してしまう。このた
め、基板２とチップ３の間に設けられた熱硬化性フィル
ム５の材質の樹脂が温度変化によっては膨張して寸法距
離が増加してしまう。
【０００５】すなわち、このような温度変化では、熱硬
化性フィルム５と基板２の線膨張係数が異なるため、当
初平らに設けられていた実装パッケージ１に残留応力が
生じてこの実装パッケージ１に反りが生じてしまう。
【０００６】このような反りが実装パッケージ１に生じ
てしまうと、上記バンプ６と回路電極４の間が非接着状
態となり、それによって電気的接続に不良が生じること
になる。
【０００７】ここで、上述の反りは、主にチップ３の四
隅部分で大きく生じており、また衝撃による剪断力など
に対する接続強度の向上のため、この四隅部分を図１３
に示すように樹脂コーティング９で押えて実装パッケー
ジ１を形成することも行われている。
【０００８】しかし、この場合、別途樹脂コーティング
９を形成する工程を設けなければならないので、手間が
掛かると共に、コストが掛かり好ましいものとなってい
ない。
【０００９】このため、何等余分な工程を設けずに、簡
易に実装パッケージの電気的接触状態を維持できる構成
が望まれている。また、この樹脂コーティング９を行う
ためのスペースが基板上に必要となるので、より高密度
な回路基板の製造に支障を生じていた。
【００１０】本発明は上記の事情にもとづきなされたも
ので、その目的とするところは、電気的接続の不良を防
止できる配線基板とその製造方法、半導体装置およびこ
れらを用いた電気部品とその製造方法を提供しようとす
るものである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、回路の入出力のための電極
を有する半導体装置と、この半導体装置の前記電極と電
気的に接合される配線基板と、前記半導体装置と前記配
線基板との間に設けられる熱硬化性または熱可塑性の異
方性導電部材または樹脂封止部材と、を具備し、前記半
導体装置の外形隅部における前記異方性導電部材または
前記樹脂封止部材の量が、前記電極に相当する位置以外
の他の位置における前記導電部材の量に比して少ないこ
とを特徴とする電気部品である。
【００１２】請求項２記載の発明は、回路の入出力のた
めの電極を有する半導体装置と、この半導体装置の前記
電極と電気的に接合される配線基板と、前記半導体装置
と前記配線基板との間に設けられる熱硬化性または熱可
塑性の異方性導電部材または樹脂封止部材と、を具備
し、前記半導体装置の、前記異方性導電部材または前記
樹脂封止部材の体積変化の度合いが前記電極に相当する
領域以外の他の領域に比して大きい領域における前記導
電部材の量が、前記電極に相当する領域以外の他の領域
における前記導電部材の量に比して少ないことを特徴と
する電気部品である。
【００１３】請求項３記載の発明は、隅部には、電極、
または、配線基板上の配線と前記半導体装置とを電気的
に接続するバンプが接合可能な配線パターンのうち少な
くとも一方が設けられたことを特徴とする半導体装置で
ある。
【００１４】請求項４記載の発明は、配線パターンは接
地用配線であることを特徴とする請求項３記載の半導体
装置である。
【００１５】請求項５記載の発明は、隅部に設けられた
電極、または、配線基板上の配線と前記半導体装置とを
電気的に接続するバンプが接合する配線パターンに導電
部材からなるバンプが設けられたことを特徴とする請求
項３または請求項４記載の半導体装置である。
【００１６】請求項６記載の発明は、半導体装置が設け
られる場合にこの半導体装置の隅部と対向する部位に、
配線、または、前記配線と前記半導体装置とを電気的に
接続するバンプが接合する配線パターンが設けられてい
ることを特徴とする配線基板である。
【００１７】請求項７記載の発明は、半導体装置が設け
られる場合にこの半導体装置の隅部と対向する部位に、
配線、または、前記配線と、前記半導体とを電気的に接
続するバンプが接合する配線パターンに、熱硬化性また
は熱可塑性の異方性導電部材よりも熱膨張係数が小さい
部材が接合されたことを特徴とする配線基板である。
【００１８】請求項８記載の発明は、回路の入出力のた
めの電極を有する半導体装置と、この半導体装置の前記
電極と電気的に接合される配線基板と、前記半導体装置
と前記配線基板との間に設けられる熱硬化性または熱可
塑性の異方性導電部材と、を具備し、前記電極が接合さ
れる前記配線基板上の配線が、前記配線基板がなす面に
対して凹形状に構成されていることを特徴とする電気部
品である。
【００１９】請求項９記載の発明は、半導体装置が設け
られる場合にこの半導体装置の電極、または、配線と前
記半導体装置とを電気的に接続するバンプが接合する配
線パターンが電気的に接続される部位が、凹形状に構成
されていることを特徴とする配線基板である。
【００２０】請求項１０記載の発明は、回路の入出力の
ための電極を有する半導体装置をこの半導体装置の前記
電極と電気的に接合さえる配線基板と熱硬化性または熱
可塑性の異方性導電部材または樹脂封止部材と介して接
合する電気部品の製造方法において、前記半導体装置の
外形隅部における前記異方性導電部材または前記樹脂封
止部材の量が、前記電極に相当する位置以外の他の位置
における前記導電部材の量に比して少ないことを特徴と
する電気部品の製造方法である。
【００２１】請求項１１記載の発明は、回路の入出力の
ための電極を有する半導体装置をこの半導体装置の前記
電極と電気的に接合される配線基板と熱硬化性または熱
可塑性の異方性導電部材または樹脂封止部材と介して接
合する電気部品の製造方法において、前記半導体装置
の、前記異方性導電部材または前記樹脂封止部材の体積
変化の度合いが前記電極に相当する領域以外の他の領域
に比して大きい位置における前記導電部材の量が、前記
電極に相当する領域以外の他の領域における前記導電部
材の量に比して少ないことを特徴とする電気部品であ
る。
【００２２】請求項１２記載の発明は、隅部に設けられ
た電極、または、配線基板上の配線と前記半導体装置と
を電気的に接続するバンプが接合する配線パターンのう
ち少なくとも一方に導電部材からなるバンプを設けるこ
とを特徴とする請求項１０または請求項１１記載の電気
部品の製造方法である。
【００２３】請求項１３記載の発明は、半導体装置が設
けられる場合にこの半導体装置の隅部と対向する部位
に、配線、または、前記配線と前記半導体装置とを電気
的に接続するバンプが接合する配線パターンのうち少な
くとも一方を設けることを特徴とする配線基板の製造方
法である。
【００２４】請求項１４記載の発明は、半導体装置が設
けられる場合にこの半導体装置の隅部と対向する部位に
設けられる、配線、または、前記配線と前記半導体装置
とを電気的に接続するバンプが接合する配線パターンの
うち少なくとも一方に、熱硬化性または熱可塑性の異方
性導電部材よりも熱膨張係数が小さい部材を接合するこ
とを特徴とする配線基板の製造方法である。
【００２５】請求項１５記載の発明は、回路の入出力の
ための電極を有する半導体装置をこの半導体装置の前記
電極と電気的に接合される配線基板と熱硬化性または熱
可塑性の異方性導電部材または樹脂封止部材と介して接
合する電気部品の製造方法において、前記電極が接合さ
れる前記配線基板上の配線を、前記配線基板がなす面に
対して凹形状に構成することを特徴とする電気部品の製
造方法である。
【００２６】請求項１６記載の発明は、半導体装置が設
けられる場合にこの半導体装置の電極、または、配線と
前記半導体装置とを電気的に接続するバンプが接合する
配線パターンのうち少なくとも一方が電気的に接続され
る部位を、凹形状に構成することを特徴とする配線基板
の製造方法である。
【００２７】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図１ないし図８に基づいて説明する。
【００２８】図１に示す電気部品の一種としての実装パ
ッケージ１０の接続構造では、配線基板１１の上面に回
路配線１２が設けられており、この回路配線１２の上面
側（チップと対向する側）は、樹脂封止部材であり熱硬
化性樹脂からなるフィルム体によって覆われている（以
下、これを樹脂層１３とする）。なお、この熱硬化性樹
脂は、例えばＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎ
ｄｕｃｔｉｖｅ Ｆｉｌｍ、異方性導電膜）、或いはＡ
ＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ
Ｐａｓｔｅ、異方性導電ペースト）等の異方性導電部
材からなっている。
【００２９】上記樹脂層１３に対向して、半導体チップ
１４が接着される。半導体チップ１４は、ＩＣチップ、
ベアチップ、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＭＣ
Ｍ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）等の各種チ
ップや、他の電子部品であり、この半導体チップ１４の
配線基板１１に対向する面には回路パターンである電極
１５が設けられている。そして、この電極１５の上記回
路配線１２に対向する面には、バンプ１６が設けられて
いる。このバンプ１６は、その材質が半田或いは金、
銀、銅またはそれらの合金、導電性プラスチックボール
などの導電性部材であり、熱圧着により上記回路配線１
２に対して接着されるものである。
【００３０】ここで、上記バンプ１６に対向する配線基
板１１の上面側には、凹部１７が形成されている。この
凹部１７には、その内壁面に所定厚さの配線１８が形成
されている。この配線１８は、凹部１７の内壁面が露出
しないように全体に亘って形成されている。
【００３１】このため、上記バンプ１６は、この凹部１
７に入り込み、凹部１７の底壁面に設けられた配線１８
と接触できるように、その突出長さを有して形成されて
いる。
【００３２】上記半導体チップ１４には、バンプ１６と
同様に半田等導電部材を材質として設けられているダミ
ーバンプ１９が取り付けられている。このダミーバンプ
１９は、上記半導体チップ１４の四隅部分であって、配
線基板１１と樹脂層１３の線膨張係数の差により線膨張
変形し易い箇所に設けられていて、バンプ１６が回路配
線１２と接触すると、このダミーバンプ１９はこれと対
向するダミーペースト２０と接触するように設けられて
いる。
【００３３】このダミーバンプ１９は、例えば矩形状に
形成されており、このためこのダミーバンプ１９が配線
基板１１に接触した場合、大面積で接触するように設け
られている。
【００３４】なお、このダミーバンプ１９は、図５
（ａ）に示すように必ずしも矩形状に形成される必要は
なく、例えば図５（ｂ），（ｃ）に示すように略半球形
状や、略角錐形状に形成されていても構わない。
【００３５】上記配線基板１１のダミーバンプ１９と対
向する位置には、ダミーペースト２０が設けられてい
る。このダミーペースト２０は、図６（ｂ）に示すよう
に半導体チップ１４に対向する部分が曲面状（若しく
は、略球形状）に盛り上がった形状を為して設けられて
いる。このため、上記ダミーバンプ１９と接着する際
に、樹脂層１３を押しのける量は少なくなるものの、ダ
ミーペースト２０の先端部分に生じる応力も低減された
構成となっている。
【００３６】なお、上記ダミーバンプ１９と同様に、ダ
ミーペースト２０の形状も図６（ａ），（ｃ）に示すよ
うに例えば矩形状、或いは側面のみが矩形状であって上
記ダミーバンプ１９と対向する面が曲面状に形成されて
いても良い。
【００３７】このダミーペースト２０は、熱硬化性ペー
ストであると共にその材質に線膨張係数がＡＣＦ、ＡＣ
Ｐよりも低い、例えば金、銀、銅、アルミニウム等を材
質に含んだ構成である。
【００３８】なお、これらＡＣＦ、銀、銅、アルミニウ
ムの各線膨張係数について、表１に示す。
【００３９】
【表１】
【００４０】ダミーバンプ１９、或いはダミーペースト
２０については、基本的にバンプ１６と同じ材料を用い
ることで生産性が向上する。従って、半導体チップ１４
にダミーバンプ１９或いはダミーペースト２０が接着し
易いように、ダミー電極を設けることが好ましいものと
なっている。
【００４１】また、配線基板１１にダミーペースト２０
を設ける代わりに、ダミー配線２１を形成する構成でも
構わない。この場合、ダミー配線２１は回路配線１２と
は異なり、何等導通性を有していない構成である。
【００４２】このように、半導体チップ１４の四隅部分
であって、配線基板１１と樹脂層１３の線膨張係数の差
により線膨張変形し易い箇所においては、以上のような
ダミーバンプ１９、凹部１７及びダミーペースト２０が
設けられているが、四隅部分だけではなく、線膨張変形
し易い箇所ならば他の部分に設けても構わない。
【００４３】また、四隅部分に設ける場合には、図４に
示すようにこの四隅部分に一個所のみ設ける構成でも、
或いは複数箇所設ける構成でも構わない。なお、結果的
には四隅部分で最も反りが生じ易くなっているため、こ
の部分にダミーバンプ１９及びダミーペースト２０を設
ける場合が多くなっている。
【００４４】ここで、配線基板１１に対する半導体チッ
プ１４の実装の例を、図２に示す。この図においては、
半導体チップ１４の外周縁部に対応する位置に凹部１７
及び配線１８が形成されており、この凹部１７に上記バ
ンプ１６が貫挿されるようになっている。また、上記凹
部１７よりも半導体チップ１４の外周縁部であり、かつ
この半導体チップ１４の四隅部分であって、配線基板１
１と樹脂層１３の線膨張係数の差により線膨張変形し易
い箇所にダミーバンプ１９及びダミーペースト２０が設
けられた構成である。
【００４５】なお、上述のダミーバンプ１９及びダミー
ペースト２０は、必ずしもダミーに限られるものではな
く、実際に電気的に接続して電子回路の一部分を構成し
ても（すなわち、ダミーとならない構成）構わない。
【００４６】以上のような構成を有する実装パッケージ
１０を製造する製造方法について、図３のフローチャー
トに基づいて説明する。
【００４７】まず、上記配線基板１１に凹部１７を形成
する。この凹部１７を形成した後に、配線基板１１上に
回路配線１２をマスク（レジスト）２２を形成して覆
い、これに対して露光などを行い一部分のマスク２２を
取り除き、さらにこの配線基板１１をエッチング液に所
定時間浸すと、凹部１７が形成される（ステップ１）。
【００４８】そして、凹部１７を形成した後に、配線基
板１１上にマスク２２を形成し、アッシングにより電極
１５（回路パターン）を形成する（ステップ２）。
【００４９】配線基板１１上に電極１５を形成した後
に、図７に示すようにこの上面をマスク２２で覆い、さ
らにこのマスク２２に対して半導体チップ１４の四隅部
分のみを露光し、この後にエッチングを行ってこの部分
のみ孔状に配線基板１１を露出させる。そして、この孔
状の部分に対してアッシングにより導電材質を埋め込
み、ダミー配線２１を形成する（ステップ３）。ここ
で、ダミー配線２１を形成した後にマスク２２を取り除
き、配線基板１１の全体を露出させる。
【００５０】なお、上記ダミー配線２１を形成しない場
合には、配線基板１１上面にダミーペースト２０を、所
定の形状に形成して塗布する。
【００５１】そして、図８に示すように、凹部１７に配
線１８を形成する（ステップ４）。まず、配線基板１１
の表面にマスク２２を形成し、このマスク２２上面より
配線１８を蒸着させる。そして、この後に凹部１７の略
中央に再びマスク２２を形成し、凹部１７のマスク２２
と凹部１７内壁面の間に配線１８を蒸着形成して、この
後に凹部１７に形成されたマスク２２を取り除く。それ
によって、凹部１７の内壁面に対して所定の厚さを有す
る配線１８が形成される。
【００５２】そして、配線基板１１の上面にダミー配線
２１（ダミーペースト２０）の形成が終了した後に、配
線基板１１上に樹脂層１３を形成するため、ＡＣＦの貼
付けを行う（ステップ５）。そして、このＡＣＦを介し
てバンプ１６及びダミーバンプ１９の接着を行う。この
接着を行うに先立って、半導体チップ１４の電極１５に
バンプ１６を搭載し（ステップ６）、さらにダミーバン
プ１９もこのバンプ１６の搭載後、若しくは搭載と共に
半導体チップ１４に搭載させておく（ステップ７）。
【００５３】なお、これらバンプ１６及びダミーバンプ
１９は、電極或いはダミー電極上にメッキ法、蒸着法、
電気メッキ法、スタッドバンプ法、ソルダーペースト印
刷法、半田ボール供給法、ソルダーテープ打ち抜き法等
により、形成可能である。
【００５４】このバンプ１６及びダミーバンプ１９形成
後、所定の位置に形成されたか否かの位置ずれの検査を
行い（ステップ８）、所定の位置に形成されていない場
合は、不良として取り扱う。
【００５５】これらバンプ１６及びダミーバンプ１９を
形成した後に、半導体チップ１４をＡＣＦの樹脂層１３
に仮圧着させる（ステップ９）。この仮圧着後、半導体
チップ１４の配線基板１１に対する位置ずれの検査を行
い（ステップ１０）、この位置ずれ検査でずれを修正し
た後に、本圧着を行う（ステップ１１）。本圧着を行う
に際しては、上記バンプ１６及びダミーバンプを所定温
度となるように加熱し、この加熱を行った後に所定の圧
力を付与して半導体チップ１４を樹脂層１３に接着させ
ると共に、バンプ１６が配線１８と半田接合させる。
【００５６】そして、最終的な位置ずれ検査を行い（ス
テップ１２）、実装パッケージ１０は完成し、若しくは
以後の工程に移行される。
【００５７】以上のような実装パッケージ１０及びこの
実装パッケージ１０の製造方法によれば、半導体チップ
１４の四隅部分であって、配線基板１１と樹脂層１３の
線膨張係数の差により線膨張変形し易い箇所にダミーバ
ンプ１９を設け、さらに配線基板１１にダミーペースト
２０が設けられた構成のため、これらが樹脂層１３に食
い込むことにより、その分だけ樹脂層１３の樹脂の量を
低減化することができる。すなわち、樹脂層１３が上述
の各樹脂低減手段により、薄く設けられている。
【００５８】この樹脂の低減化（薄型化）により、配線
基板１１と樹脂層１３の間の線膨張係数の違いから実装
パッケージ１０に反りが生じるのを防止でき、反りがな
く平坦度が確保された良好な実装パッケージ１０を提供
することができる。
【００５９】なお、このダミーバンプ１９の形状を略矩
形状に形成することによって、大面積で配線基板１１に
対向させることができ、また大面積で形成される分だけ
より多くの樹脂層１３の樹脂の量を低減化することがで
きる。
【００６０】また、ダミーバンプ１９が矩形状以外の略
半球状に形成されている場合は、これと対向するダミー
ペースト２０にこのダミーバンプ１９を食い込ませ、接
合される面積を大きくすることができる。すなわち、ダ
ミーバンプ１９よりも半導体チップ１４側に電極板が存
してダミーバンプ１９が実際に電気的に接続して電子回
路の一部を構成する場合、電気接合の度合いを大きくす
ることが可能となる。
【００６１】また、ダミーバンプ１９が略角錐形状に形
成されている場合には、このダミーバンプ１９の先端が
尖形状に形成されているので、これに付加される応力を
低減することができる。このため、確実にダミーバンプ
１９を樹脂層１３内部に食い込ませ、樹脂量の低減化を
図ることができる。
【００６２】また、配線基板１１にダミーペースト２０
を設けることにより、ダミーバンプ１９と相俟って樹脂
量の低減を図ることができる。これと共に、ダミーペー
スト２０は配線基板１１側に設けられるため、配線基板
１１側から樹脂量の低減化を図ることが可能となる。
【００６３】なお、ダミーペースト２０の代わりにダミ
ー配線２１を用いた場合でも、同様の作用効果が得られ
ると共に、必要なときには接地用配線部材として電気回
路としての役割を果たさせることができる。
【００６４】また、配線基板１１のバンプ１６と対向す
る部分に凹部１７が形成され、この凹部１７にバンプ１
６が挿通されるため、半導体チップ１４と配線基板１１
の間に剪断力が生じた場合でも、この剪断力に抗するこ
とが可能となる。また、凹部１７にバンプ１６が入り込
むことにより、実装パッケージ１０に反りが生じても、
配線１８との間で電気的接触を維持することができる。
このため、実装パッケージ１０を製造する際、不良の発
生を少なくすることができる。
【００６５】また、例えばダミーバンプ１９を形成する
場合のように、バンプ１６を形成すると共にダミーバン
プ１９を同一工程で形成することが可能な構成も有して
おり、このため従来のように別途の工程で樹脂コーティ
ングを形成する必要がなく、樹脂低減手段を作成する
際、低コストで作成することが可能となる。なお、この
低コスト化は、ダミー配線２１においても同様となって
いる。
【００６６】さらに、半導体チップ１４には樹脂低減手
段としてダミーバンプ１９、ダミーペースト２０及びダ
ミー配線が設けられた構成のため、この半導体チップ１
４を配線基板１１に実装した場合、配線基板１１と樹脂
層１３の間の線膨張係数の差により、実装パッケージ１
０に反りが生じるのを防止することができる。
【００６７】以上、本発明の一実施の形態について述べ
たが、本発明はこれ以外にも変形可能であり、以下、そ
の変形例の各態様について、図９（ａ）〜（ｆ）に基づ
いて説明する。
【００６８】なお、これら変形例の各態様は、上述の実
施の形態で述べた構成のうち、樹脂低減手段か、若しく
は凹部１７が存しない構成、或いはこれらの組み合わせ
よりなる構成であり、これらの概念としては、半導体チ
ップ１４の四隅部分であって、配線基板１１と樹脂層１
３の線膨張係数の差により線膨張変形し易い箇所の樹脂
層１３の樹脂の量を低減する樹脂低減手段を設ける構
成、或いは剪断力に抗するための凹部１７の少なくとも
いずれかを具備したものとなっている。
【００６９】まず、図９（ａ）においては、樹脂低減手
段としてダミーバンプ１９のみが半導体チップ１４に設
けられた構成である。このダミーバンプ１９は、矩形状
に形成されていて、上記半導体チップ１４の配線基板１
１と樹脂層１３の四隅部分であって、線膨張係数の差に
より線膨張変形し易い箇所に設けられている。また、配
線基板１１と半導体チップ１４を接合した場合、配線基
板１１の半導体チップ１４に対する対向面にこのダミー
バンプ１９の突出側の対向面が大面積で接触するように
設けられている。
【００７０】次に図９（ｂ）においては、樹脂低減手段
としてダミーペースト２０のみが配線基板１１の半導体
チップ１４の四隅部分であって、配線基板１１と樹脂層
１３の線膨張係数の差により線膨張変形し易い箇所に設
けられた構成である。このダミーペースト２０では、半
導体チップ１４に対向する部分が曲面状（若しくは、略
球形状）に盛り上がった形状を為して設けられている。
すなわち、この形状では、樹脂層１３を押しのける量
は、上述の図９（ａ）の場合よりは少なくなるものの、
ダミーペースト２０の先端部分に生じる応力も低減され
た構成となっている。
【００７１】なお、このダミーペースト２０に代えて、
樹脂低減手段としてダミー配線２１のみを配線基板１１
に設ける構成としても良い。この場合も、配線基板１１
側から樹脂層１３に存する樹脂量を低減することが可能
となる。
【００７２】また、図９（ｃ）においては、配線基板１
１と半導体チップ１４の接合に対して作用する剪断力に
抗するため、配線基板１１に凹部１７が形成され、この
凹部１７の内周壁面に所定の厚さの配線２０が形成され
た構成である。
【００７３】この場合は、この配線２０を有する凹部１
７に、上述の図９（ａ），（ｂ）のバンプ１６よりも図
９（ｃ）に示すバンプ１６は長く突出形成されており、
このバンプ１６の先端が凹部１７内に納まるよう設けら
れている。
【００７４】そして、このバンプ１６が配線２０と接触
して電気的に導通可能となるが、このバンプ１６が入り
込んだ場合には、配線基板１１と半導体チップ１４の間
に剪断力が生じても、これに抗し得る構造である。
【００７５】以上が各態様のうちの単純化された基本的
な構成であり、以下の構成はこれを組み合わせた例であ
り、これについて図１０に基づいて説明する。
【００７６】図１０（ａ）は、図９（ａ）に示したダミ
ーバンプ１９と、図９（ｂ）に示したダミーペースト２
０を組み合わせ、これらが互いに対向した位置で圧着さ
れて接合する構成である。
【００７７】図１０（ｂ）は、図９（ｂ）に示したダミ
ーペースト２０と、図９（ｃ）に示した凹部１７、配線
２０及びバンプ１６を組み合わせたものである。
【００７８】図１０（ｃ）は、図９（ａ）に示したダミ
ーバンプ１９と、図９（ｃ）に示した凹部１７、配線２
０及びバンプ１６を組み合わせたものである。
【００７９】ここで、これら各態様で示した実装パッケ
ージ１０を製造するに際しては、図３に示したフローチ
ャートより、適宜余分な工程を除いて考える。すなわ
ち、図９（ａ）においてはステップ１，３，４が存しな
く、図９（ｂ）においてはステップ１，４，７が存しな
く、図９（ｃ）においてはステップ３，７が存しなく、
図１０（ａ）においてはステップ１，４が存しなく、図
１０（ｂ）においてはステップ７が存しなく、図１０
（ｃ）においてはステップ３が存しないで、夫々実装パ
ッケージ１０が形成される。
【００８０】なお、これら各態様で述べた作用効果は、
上述の図１で示した実施の形態と共通部分については同
様の作用効果を有している。また、これら各態様で述べ
た構成上共通の作用効果としては、実装パッケージ１０
の反りを防止して、又は剪断力が作用してもこれを吸収
し、それによって良好に電気的接触を維持することが可
能である。
【００８１】以上が実施の態様として、変形的な態様に
ついて説明したが、本発明はこれ以外にも種々変形可能
となっている。
【００８２】上記実施の形態で述べた実装パッケージ１
０を用いた電気部品たる回路基板は、例えば携帯電話や
ポケットベル（登録商標）、或いは携帯型ノートパソコ
ン、携帯型情報端末装置等、各種の電子機器に対して適
用可能となっている。
【００８３】その他、本発明の要旨を変更しない範囲に
おいて、種々変形可能となっている。
【００８４】
【発明の効果】以上説明したように、本発明によると、
樹脂低減手段がチップ部材と基板の間に介在することに
より、この樹脂層での樹脂の量を低減することができ
る。このため、樹脂低減手段をチップ部材の隅角部周辺
であって、樹脂層と基板の線膨張係数の差により線膨張
変形し易い箇所に設けることにより、樹脂層と基板との
線膨張係数の違いで生じる電子部品の接続構造の反りを
防止することが可能となる。
【００８５】この反りを防止することにより、実装パッ
ケージ内部での電気的接触を良好に維持することが可能
である。
【００８６】また、基板に凹部を形成することにより、
チップ部材と基板の接合に対して剪断力が働いても、基
板に凹部が形成されこの凹部にバンプが入り込むことに
よって剪断力に抗することができる。また、電子部材の
接合構造に反りが生じても、凹部にバンプが入り込むこ
とにより、電気的接触状態を維持可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係わる実装パッケージ
の構成を示す部分断面図。
【図２】同実施の形態に係わるチップの基板に対する実
装の例を示す図。
【図３】同実施の形態に係わる本発明の実装パッケージ
の製造方法を示すフローチャート。
【図４】同実施の形態に係わるダミーバンプ（若しくは
ダミーペースト、ダミー配線）の配置状態を示す図。
【図５】同実施の形態に係わるダミーバンプの形状を示
す側面図。
【図６】同実施の形態に係わるダミーペースト及びダミ
ー配線の形状を示す側面図。
【図７】同実施の形態に係わる基板の四隅部分にダミー
配線を形成する様子を示す図。
【図８】同実施の形態に係わる基板に凹部及び配線を形
成する様子を示す図。
【図９】本発明の実装パッケージの各種態様（変形例）
の基本的な態様を示す図であり、（ａ）はダミーバンプ
のみを設けた態様、（ｂ）はダミーペースト（ダミー配
線）のみを設けた態様、（ｃ）は凹部のみを設けた態様
である。
【図１０】本発明の実装パッケージの各種態様（変形
例）の組み合わされた態様を示す図であり、（ａ）は図
９（ａ）と図９（ｂ）の組み合わせの態様、（ｂ）は図
９（ｂ）と図９（ｃ）の組み合わせの態様、（ｃ）は図
９（ａ）と図９（ｃ）の組み合わせの態様を夫々示す。
【図１１】従来のバンプを具備したチップを実装する実
装方法を示す図。
【図１２】従来のペーストを具備した基板にチップを実
装する実装方法を示す図。
【図１３】従来の樹脂コーティングで押えて実装パッケ
ージを形成する方法を示す図。
【符号の説明】
１０…実装パッケージ １１…基板 １２…回路配線 １３…樹脂層 １４…チップ １６…バンプ １７…凹部 １８…配線 １９…ダミーバンプ ２０…ダミーペースト ２１…ダミー配線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１月３１日（２０００．１．３
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明の電気部品は次のように構成さ
れている。 （１）回路の入出力のための電極を有する半導体装置
と、この半導体装置の前記電極と電気的に接合される配
線基板と、前記半導体装置と前記配線基板との間に設け
られる熱硬化性または熱可塑性の異方性導電部材とを具
備し、前記半導体装置の外形隅部には、前記配線基板側
に突出し、前記異方性導電部材よりも熱膨張係数の低い
材質からなるダミーバンプが設けられ、前記配線基板に
は、バンプを介して前記電極に接合される前記配線基板
上の配線が、前記配線基板のなす面に対して前記バンプ
が係合する断面が矩形に構成されていることを特徴とす
る。 （２）回路の入出力のための電極を有する半導体装置
と、この半導体装置の前記電極と電気的に接合される配
線基板と、前記半導体装置と前記配線基板との間に設け
られる熱硬化性または熱可塑性の異方性導電部材とを具
備し、前記配線基板の外形隅部には、前記配線基板側か
ら突設され、前記異方性導電部材よりも熱膨張係数の低
い材質からなるダミーペーストが設けられ、前記配線基
板には、バンプを介して前記電極に接合される前記配線
基板上の配線が、前記配線基板のなす面に対して前記バ
ンプが係合する断面が矩形に構成されていることを特徴
とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正内容】
【００８４】以上説明したように、本発明によると、半
導体装置又は配線基板の外形隅部周辺であって、熱硬化
性または熱可塑性の異方性導電部材と配線基板の線膨張
係数の差により線膨張変形し易い箇所に異方性導電部材
よりも熱膨張係数の低い材質からなるダミーバンプ又は
ダミーペーストを設けることにより、熱硬化性または熱
可塑性の異方性導電部材と配線基板との線膨張係数の違
いで生じる電子部品の接続構造の反りを低減することが
可能となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正内容】
【００８６】また、配線基板に断面が矩形の配線を形成
することにより、半導体装置と配線基板の接合に対して
剪断力が働いても、配線にバンプが入り込むことによっ
て剪断力に抗することができる。また、電子部材の接合
構造に反りが生じても、断面が矩形の配線にバンプが入
り込むことにより、電気的接触状態を維持可能となる。
上述したように電子部品の接続構造の反りを低減し、か
つ、反りが生じても電極と配線との接続状態を維持する
ようにしたので、電子部品の信頼性を向上させることが
できる。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 回路の入出力のための電極を有する半導
    体装置と、 この半導体装置の前記電極と電気的に接合される配線基
    板と、 前記半導体装置と前記配線基板との間に設けられる熱硬
    化性または熱可塑性の異方性導電部材または樹脂封止部
    材と、を具備し、 前記半導体装置の外形隅部における前記異方性導電部材
    または前記樹脂封止部材の量が、前記電極に相当する位
    置以外の他の位置における前記導電部材の量に比して少
    ないことを特徴とする電気部品。
  2. 【請求項２】 回路の入出力のための電極を有する半導
    体装置と、 この半導体装置の前記電極と電気的に接合される配線基
    板と、 前記半導体装置と前記配線基板との間に設けられる熱硬
    化性または熱可塑性の異方性導電部材または樹脂封止部
    材と、を具備し、 前記半導体装置の、前記異方性導電部材または前記樹脂
    封止部材の体積変化の度合いが前記電極に相当する領域
    以外の他の領域に比して大きい領域における前記導電部
    材の量が、前記電極に相当する領域以外の他の領域にお
    ける前記導電部材の量に比して少ないことを特徴とする
    電気部品。
  3. 【請求項３】 隅部には、電極、または、配線基板上の
    配線と前記半導体装置とを電気的に接続するバンプが接
    合可能な配線パターンのうち少なくとも一方が設けられ
    たことを特徴とする半導体装置。
  4. 【請求項４】 配線パターンは接地用配線であることを
    特徴とする請求項３記載の半導体装置。
  5. 【請求項５】 隅部に設けられた電極、または、配線基
    板上の配線と前記半導体装置とを電気的に接続するバン
    プが接合する配線パターンに導電部材からなるバンプが
    設けられたことを特徴とする請求項３または請求項４記
    載の半導体装置。
  6. 【請求項６】 半導体装置が設けられる場合にこの半導
    体装置の隅部と対向する部位に、配線、または、前記配
    線と前記半導体装置とを電気的に接続するバンプが接合
    する配線パターンが設けられていることを特徴とする配
    線基板。
  7. 【請求項７】 半導体装置が設けられる場合にこの半導
    体装置の隅部と対向する部位に、配線、または、前記配
    線と、前記半導体とを電気的に接続するバンプが接合す
    る配線パターンに、熱硬化性または熱可塑性の異方性導
    電部材よりも熱膨張係数が小さい部材が接合されたこと
    を特徴とする配線基板。
  8. 【請求項８】 回路の入出力のための電極を有する半導
    体装置と、 この半導体装置の前記電極と電気的に接合される配線基
    板と、 前記半導体装置と前記配線基板との間に設けられる熱硬
    化性または熱可塑性の異方性導電部材と、を具備し、 前記電極が接合される前記配線基板上の配線が、前記配
    線基板がなす面に対して凹形状に構成されていることを
    特徴とする電気部品。
  9. 【請求項９】 半導体装置が設けられる場合にこの半導
    体装置の電極、または、配線と前記半導体装置とを電気
    的に接続するバンプが接合する配線パターンが電気的に
    接続される部位が、凹形状に構成されていることを特徴
    とする配線基板。
  10. 【請求項１０】 回路の入出力のための電極を有する半
    導体装置をこの半導体装置の前記電極と電気的に接合さ
    える配線基板と熱硬化性または熱可塑性の異方性導電部
    材または樹脂封止部材と介して接合する電気部品の製造
    方法において、 前記半導体装置の外形隅部における前記異方性導電部材
    または前記樹脂封止部材の量が、前記電極に相当する位
    置以外の他の位置における前記導電部材の量に比して少
    ないことを特徴とする電気部品の製造方法。
  11. 【請求項１１】 回路の入出力のための電極を有する半
    導体装置をこの半導体装置の前記電極と電気的に接合さ
    れる配線基板と熱硬化性または熱可塑性の異方性導電部
    材または樹脂封止部材と介して接合する電気部品の製造
    方法において、 前記半導体装置の、前記異方性導電部材または前記樹脂
    封止部材の体積変化の度合いが前記電極に相当する領域
    以外の他の領域に比して大きい位置における前記導電部
    材の量が、前記電極に相当する領域以外の他の領域にお
    ける前記導電部材の量に比して少ないことを特徴とする
    電気部品。
  12. 【請求項１２】 隅部に設けられた電極、または、配線
    基板上の配線と前記半導体装置とを電気的に接続するバ
    ンプが接合する配線パターンのうち少なくとも一方に導
    電部材からなるバンプを設けることを特徴とする請求項
    １０または請求項１１記載の電気部品の製造方法。
  13. 【請求項１３】 半導体装置が設けられる場合にこの半
    導体装置の隅部と対向する部位に、配線、または、前記
    配線と前記半導体装置とを電気的に接続するバンプが接
    合する配線パターンのうち少なくとも一方を設けること
    を特徴とする配線基板の製造方法。
  14. 【請求項１４】 半導体装置が設けられる場合にこの半
    導体装置の隅部と対向する部位に設けられる、配線、ま
    たは、前記配線と前記半導体装置とを電気的に接続する
    バンプが接合する配線パターンのうち少なくとも一方
    に、熱硬化性または熱可塑性の異方性導電部材よりも熱
    膨張係数が小さい部材を接合することを特徴とする配線
    基板の製造方法。
  15. 【請求項１５】 回路の入出力のための電極を有する半
    導体装置をこの半導体装置の前記電極と電気的に接合さ
    れる配線基板と熱硬化性または熱可塑性の異方性導電部
    材または樹脂封止部材と介して接合する電気部品の製造
    方法において、 前記電極が接合される前記配線基板上の配線を、前記配
    線基板がなす面に対して凹形状に構成することを特徴と
    する電気部品の製造方法。
  16. 【請求項１６】 半導体装置が設けられる場合にこの半
    導体装置の電極、または、配線と前記半導体装置とを電
    気的に接続するバンプが接合する配線パターンのうち少
    なくとも一方が電気的に接続される部位を、凹形状に構
    成することを特徴とする配線基板の製造方法。
JP32805998A 1998-11-18 1998-11-18 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 Pending JP2000150577A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32805998A JP2000150577A (ja) 1998-11-18 1998-11-18 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32805998A JP2000150577A (ja) 1998-11-18 1998-11-18 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法

Publications (1)

Publication Number Publication Date
JP2000150577A true JP2000150577A (ja) 2000-05-30

Family

ID=18206063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32805998A Pending JP2000150577A (ja) 1998-11-18 1998-11-18 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法

Country Status (1)

Country Link
JP (1) JP2000150577A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165209A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2009105209A (ja) * 2007-10-23 2009-05-14 Nec Corp 電子装置及びその製造方法
KR20120002831A (ko) * 2010-07-01 2012-01-09 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
JP2012222184A (ja) * 2011-04-11 2012-11-12 Hitachi Ltd 半導体装置およびその製造方法
WO2020233997A1 (de) * 2019-05-20 2020-11-26 Robert Bosch Gmbh Elektronikbaugruppe und elektronikanordnung

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165209A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4578220B2 (ja) * 2004-12-07 2010-11-10 パナソニック株式会社 半導体装置
JP2009105209A (ja) * 2007-10-23 2009-05-14 Nec Corp 電子装置及びその製造方法
KR20120002831A (ko) * 2010-07-01 2012-01-09 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
KR101692702B1 (ko) * 2010-07-01 2017-01-18 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
JP2012222184A (ja) * 2011-04-11 2012-11-12 Hitachi Ltd 半導体装置およびその製造方法
WO2020233997A1 (de) * 2019-05-20 2020-11-26 Robert Bosch Gmbh Elektronikbaugruppe und elektronikanordnung

Similar Documents

Publication Publication Date Title
US9196581B2 (en) Flow underfill for microelectronic packages
US6556268B1 (en) Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JPH10223826A (ja) 半導体装置の実装構造および実装方法
WO1999034436A1 (fr) Dispositif semi-conducteur
JPH07245360A (ja) 半導体パッケージおよびその製造方法
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP2000150577A (ja) 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法
JP3897278B2 (ja) フレキシブル配線基板の製造方法
JP2005302901A (ja) 半導体装置および半導体装置の製造方法
JPH08153747A (ja) 半導体チップおよびそれを用いた半導体装置
JP2000307055A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3770321B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3070544B2 (ja) ボール・グリッド・アレイ型半導体装置
JP2004311668A (ja) 半導体装置及び電子装置、ならびに封止用金型
JP3398556B2 (ja) 半導体装置の製造方法
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
JP2885285B1 (ja) 集積回路パッケージ
JP2004281899A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10125730A (ja) 実装構造体およびその製造方法
JP3063733B2 (ja) 半導体パッケージ
JP2010251566A (ja) 配線基板、半導体装置、半導体モジュールおよびその製造方法
JPH10116930A (ja) 半導体装置及びその製造方法