JP2002217284A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002217284A
JP2002217284A JP2001006581A JP2001006581A JP2002217284A JP 2002217284 A JP2002217284 A JP 2002217284A JP 2001006581 A JP2001006581 A JP 2001006581A JP 2001006581 A JP2001006581 A JP 2001006581A JP 2002217284 A JP2002217284 A JP 2002217284A
Authority
JP
Japan
Prior art keywords
layer
wiring layer
film
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001006581A
Other languages
English (en)
Other versions
JP3954312B2 (ja
Inventor
Goro Nakaya
吾郎 仲谷
Tatsuya Sakamoto
達哉 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001006581A priority Critical patent/JP3954312B2/ja
Priority to US10/043,276 priority patent/US8564131B2/en
Publication of JP2002217284A publication Critical patent/JP2002217284A/ja
Application granted granted Critical
Publication of JP3954312B2 publication Critical patent/JP3954312B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 製造が容易でかつ絶縁性に優れ、平坦な上面
（表面）を持つパッシベーション構造を備えた配線構造
を、低コストかつ短リードタイムで形成する。 【解決手段】 本発明では、所望の素子領域の形成され
た基板表面に形成された配線層と、前記配線層表面を覆
う層間絶縁膜と、前記層間絶縁膜表面全体を覆うように
形成された窒化シリコン膜と、前記窒化シリコン膜の上
層に形成された最上層メタルとしての金層からなるメタ
ル配線層と、前記メタル配線層上に形成された平坦化絶
縁膜とを含むことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、最上層配線およびパッシベ
ーション構造に関する。
【０００２】
【従来の技術】ＶＬＳＩ（超大規模集積回路）等の半導
体装置を製造する際に、配線間絶縁膜の上面を平坦化す
る種々の技術が提案されている。図６に、従来の配線間
絶縁膜平坦化技術を用いて製造した半導体装置を示す。
【０００３】従来の製造方法によれば、図１に示すよう
に、まず、半導体基板１上にフィールド酸化膜２を形成
したものを用意し、フィールド酸化膜２や半導体基板１
の上に、ポリシリコンゲート５を備えたＭＯＳＦＥＴ
（金属酸化物シリコン電界効果型トランジスタ）を形成
する。
【０００４】つぎに、これらを覆うように、層間絶縁膜
（ＩＬＤ：Inter Layer Dielectric）３を形成する。層
間絶縁膜３は、たとえばＰＳＧ（リンをドーピングした
シリコン酸化膜）やＢＰＳＧ（ボロンおよびリンをドー
ピングしたシリコン酸化膜）により構成される。つぎ
に、層間絶縁膜３の上にアルミ配線４を形成する。
【０００５】この上にＣＶＤ法（気相成長法）等により
ＵＳＧ（非ドープケイ酸ガラス）を堆積させることによ
りＵＳＧ層６を形成する。
【０００６】つぎに、最上層メタル配線としてのアルミ
ニウム配線７ｓを形成した後、パッシベーション膜とＰ
ＳＧ（リンをドーピングしたシリコン酸化膜）やＢＰＳ
Ｇ（ボロンおよびリンをドーピングしたシリコン酸化
膜）８を形成した後、ＳＯＧ膜８ｓを形成し表面の平坦
化を行う。
【０００７】このようにして、パッシベーション膜を形
成するとともに、表面の平坦化を行うが、下地のアルミ
ニウム配線を完全に保護するためには十分な膜厚のパッ
シベーション膜を形成する必要があり、成膜にも時間を
要するという問題があった。
【０００８】また、最上層配線はボンディングを行う必
要があり、ボンディング耐性に優れた電極パッドを形成
する必要がある。したがって、ボンディングパッド部分
のみ別に形成するかあるいは、同一工程で形成する場合
には、膜厚を十分に厚くする必要がある。したがって表
面の凹凸を大きくすることになり、上層に形成するパッ
シベーション膜の平坦化処理が難しいという問題もあ
る。
【０００９】また、ＳＯＧ工程においては、多くの工
程、作業を要する。たとえば、ＳＯＧ層を塗布した後、
エッチバックにより不要部分を除去するまでに、塗布し
たＳＯＧ層の膜厚の測定作業、および、塗布したＳＯＧ
層のアニール工程が必要であり、ＳＯＧ層のエッチバッ
ク工程においては、残膜測定作業が必要である。また、
エッチバック工程後には、エッチバック工程において生
じたパーティクル（ごみ）を除去するために、Ｏ2プラ
ズマ処理工程、および、ブラシを用いたスクラバー工程
等が必要となる。さらに、ＳＯＧ工程には、絶縁材料と
してケイ素化合物（一般にＲnＳｉ（ＯＨ）4-n）が用い
られるが、これらは、比較的高価であるという問題もあ
る。
【００１０】
【発明が解決しようとする課題】このように、従来の配
線構造では、製造作業性が悪く、かつ信頼性を維持する
のが困難であるという問題があった。
【００１１】この発明は、このような問題点を解決し、
製造が容易でかつ絶縁性に優れ、平坦な上面（表面）を
持つパッシベーション構造を備えた配線構造を、低コス
トかつ短リードタイムで形成する、半導体装置の製造方
法を提供することを目的とする。また、配線抵抗が小さ
くボンディング耐性が高い配線構造を提供することを目
的とする。
【００１２】
【課題を解決するための手段】そこで本発明の第1で
は、所望の素子領域の形成された基板表面に形成された
配線層と、前記配線層表面を覆う層間絶縁膜と、前記層
間絶縁膜表面全体を覆うように形成された窒化シリコン
膜と、前記窒化シリコン膜の上層に形成された最上層メ
タルとしての金層からなるメタル配線層と、前記メタル
配線層上に形成された平坦化絶縁膜とを含むことを特徴
とする。
【００１３】かかる構成によれば、最上層のメタル配線
層を金で構成しているため、低抵抗でかつ、配線層の膜
厚を薄くすることができるため、表面の平坦化が容易と
なる。
【００１４】また、最上層のメタル配線層を金で構成し
ているため、アルミ配線のような従来の配線に比べて、
耐湿性が高く、パッシベーション構造の簡略化が可能と
なる。また、下地の層間絶縁膜の表面を窒化シリコン膜
で保護しており、この窒化シリコン膜にスルーホールが
形成されている領域では、表面が最上層メタル配線層と
しての金層で覆われているため、下層配線領域および半
導体素子領域の保護は完全となっている。
【００１５】またＵＳＧ膜などの層間絶縁膜を窒化シリ
コン膜で被覆しているため、膜厚に対して緻密でかつパ
ッシベーション効果が高いため、この上層に形成される
パッシベーション膜はパッシベーション効果の低いもの
でもよい。従ってポリイミド膜のみでよく容易にかつ短
時間で平坦化構造を得ることが可能となる。
【００１６】また、前記平坦化絶縁膜はポリイミドから
なることを特徴とする。平坦化膜としてポリイミドを用
いているため、塗布工程により、極めて容易に膜厚の大
きい膜を形成することが可能となる。
【００１７】また、最上層のメタル配線が金層で構成さ
れているため、直接ポリイミドを形成しても十分なパッ
シベーション効果を得ることができる。さらにまた、そ
のままこれをボンディングパッドとして用いることも可
能である。
【００１８】さらに、前記窒化シリコン膜は高密度プラ
ズマCVD法で形成された窒化シリコン膜であることを特
徴とする。
【００１９】かかる方法によれば、埋め込み性が良好な
高密度プラズマを利用した気相成長法を用いて層間絶縁
膜を形成することにより、緻密な膜を形成することがで
きる上、上面の平坦な層間絶縁膜を効率よく形成するこ
とができる。
【００２０】また、前記メタル配線層は、一部領域でポ
リイミド樹脂層が除去せしめられ、前記領域でボンディ
ングワイヤが接続せしめられていることを特徴とする。
【００２１】かかる構成によれば、周辺の必要な領域の
みでポリイミド膜を除去し、ボンディングを行うように
すれば、ショートの発生確率が大幅に低減し、歩留まり
の向上を図ることが可能となる。
【００２２】また、ダイレクトボンディングを行うよう
な場合には、フォトリソグラフィ法を用いてポリイミド
膜にスルーホールを形成し、金の選択めっきを行うこと
により、バンプの形成も極めて容易となる。
【００２３】また、製造コストの高いＳＯＧ工程を省略
するできるため、製造コストを下げることができる。ま
た、製造のためのリードタイムを短縮することができ
る。したがって、配線間絶縁膜の形成に要するコストを
低減するとともに製造リードタイムの短縮を図ることが
できる。
【００２４】すなわち、絶縁性に優れた平坦な上面を持
つ層間絶縁膜を低コストかつ短リードタイムで形成する
ことが可能となる。
【００２５】
【発明の実施の形態】図１は、この発明の一実施形態に
よる半導体装置を示す要部図である。また、図２〜図５
に示される図面は、各製造工程における半導体装置の断
面構成の一部を示したものである。
【００２６】この半導体装置は、図１に示すように、フ
ィールド酸化膜１２を形成してなるシリコン基板１の上
に、ポリシリコンゲート５を備えたＭＯＳＦＥＴ（金属
酸化物シリコン電界効果型トランジスタ）を形成する。
【００２７】すなわちこの半導体装置は、所望の素子領
域を形成してなるシリコン基板１１表面に形成されたア
ルミニウムからなる第１の配線層１４と、前記第１の配
線層１４表面を覆うＵＳＧ膜からなる層間絶縁膜１６
と、前記層間絶縁膜１６表面全体を覆うようにプラズマ
ＣＶＤ法によって形成された窒化シリコン膜１６ｓと、
前記窒化シリコン膜１６ｓの上層に形成された最上層メ
タルとしての金層からなるメタル配線層１９と、前記メ
タル配線層１９上に形成されたポリイミド膜からなる平
坦化絶縁膜１８とを含むことを特徴とする。なお、メタ
ル配線層１９と第１の配線層１４との間にはアルミニウ
ムのマイグレーションを防止するために薄いチタンＴｉ
薄膜からなるバリア層１９ｓが介在せしめられている。
【００２８】なお、シリコン基板１１上にはフィールド
酸化膜１２が成されると共に、ポリシリコンゲート１５
を備えたＭＯＳＦＥＴが形成され、これらを覆うよう
に、層間絶縁膜１３が形成されている。層間絶縁膜１３
は、たとえばＰＳＧ（リンをドーピングしたシリコン酸
化膜）やＢＰＳＧ（ボロンおよびリンをドーピングした
シリコン酸化膜）により構成される。
【００２９】次にこの半導体装置の製造工程について説
明する。まず、図２に示すようにシリコン基板１１表面
に素子分離膜１２を形成し素子領域を形成するととも
に、この素子領域内にポリシリコン膜からなるゲート配
線15を備えたＭＯＳＦＥＴを形成する。
【００３０】そして図３に示すように、この上層にＢＰ
ＳＧ膜からなる層間絶縁膜１３を形成し、図示しないコ
ンタクトホールを介してこのゲート配線15と接続する第
１の配線層１４を形成する。
【００３１】この後図４に示すように、ＣＶＤ法（気相
成長法）等によりＵＳＧ（非ドープケイ酸ガラス）を堆
積させることによりＵＳＧ層１６を形成し、更にこの上
層にプラズマＣＶＤ法により窒化シリコン膜１６ｓを形
成する。そして最上層のメタル配線を形成するためのコ
ンタクトホールＨを形成する。
【００３２】この後、図５に示すように、スパッタリン
グ法により、バリア層１９ｓとしてチタン薄膜を形成し
た後、金層からなるメタル配線１９を形成する。
【００３３】この後、塗布法により膜厚２ミクロンのポ
リイミド膜からなるパッシベーション膜１８を形成す
る。
【００３４】このようにして図１に示したような半導体
装置が形成される。
【００３５】かかる構成によれば、最上層のメタル配線
層を金層で構成しているため、ボンディング性に優れて
おり、また低抵抗で信頼性の高いものである。更にま
た、配線層の膜厚を薄くすることができるため、表面の
平坦化が容易となる。
【００３６】また、最上層のメタル配線層を金で構成し
ているため、アルミ配線のような従来の配線に比べて、
耐湿性を高めることができ、パッシベーション構造の簡
略化が可能となる。また、下地の層間絶縁膜の表面をプ
ラズマＣＶＤ法で形成した窒化シリコン膜で保護してお
り、緻密であり、薄くてもパッシベーション効果に優れ
たものとなっている。
【００３７】また、膜厚が薄くて済むため、上層の凹凸
が少なく、平坦化工程が容易となる。
【００３８】さらに窒化シリコン膜にスルーホールが形
成されている領域では、表面が最上層メタル配線層とし
ての金層で覆われているため、下層配線領域および半導
体素子領域の保護効果は高く、信頼性の高いものとなっ
ている。
【００３９】またＵＳＧ膜などの層間絶縁膜を窒化シリ
コン膜で被覆しているため、膜厚に対して緻密でかつパ
ッシベーション効果が高いものとなっている。また、こ
の上層に形成されるパッシベーション膜はパッシベーシ
ョン効果の低いものでもよい。従ってポリイミド膜のみ
でよく容易にかつ短時間で平坦化構造を得ることが可能
となる。
【００４０】また、平坦化膜としてポリイミドを用いて
いるため、塗布工程により、極めて容易に膜厚の大きい
膜を形成することが可能となる。
【００４１】また、最上層のメタル配線が金層で構成さ
れているため、直接ポリイミドを形成しても十分なパッ
シベーション効果を得ることができる。さらにまた、そ
のままこれをボンディングパッドとして用いることも可
能である。
【００４２】さらに、前記窒化シリコン膜として、埋め
込み性が良好な高密度プラズマを利用した気相成長法を
用いて層間絶縁膜を形成することにより、緻密な膜を形
成することができる。また、上面の平坦な層間絶縁膜を
効率よく形成することができる。
【００４３】また、周辺の必要な領域のみでポリイミド
膜を除去し、ボンディングを行うようにすれば、ショー
トの発生確率が大幅に低減し、歩留まりの向上を図るこ
とが可能となる。
【００４４】さらにまた、ダイレクトボンディングを行
うような場合には、フォトリソグラフィ法を用いてポリ
イミド膜にスルーホールを形成し、金の選択めっきを行
うことにより、バンプの形成も極めて容易となる。また
バンプの周囲はポリイミド膜であるため、弾力性に富
み、ボンディングが容易である。
【００４５】また、製造コストの高いＳＯＧ工程を省略
することができるため、製造コストを下げることができ
る。また、製造のためのリードタイムを短縮することが
でき、配線間絶縁膜の形成に要するコストを低減する。
さらにまた製造リードタイムの短縮を図ることができ
る。
【００４６】すなわち、絶縁性に優れた平坦な上面を持
つ層間絶縁膜を低コストかつ短リードタイムで形成する
ことが可能となる。
【００４７】なお、層間絶縁膜としては、ＢＰＳＧの
他、たとえばＰＳＧ（リンをドーピングしたシリコン酸
化膜）やＵＳＧ膜も適用可能である。
【００４８】また、堆積したＵＳＧ層の上に、ＳＯＧ
（Spin On Glass）法を用いて、厚肉を形成しやすいケ
イ素化合物からなる有機絶縁物（有機ＳＯＧ）で構成さ
れた有機ＳＯＧ層を塗布し、ＵＳＧ層の上面の凹部を埋
めたのち、高密度プラズマＣＶＤ法により窒化シリコン
膜を形成するようにしてもよい。
【００４９】また、高密度プラズマＣＶＤ法は、埋め込
み性が良好であるため、ＵＳＧ層の上面を平坦に保ちつ
つ、凹部を埋め込むことができる。
【００５０】この後、水洗工程、ＳＯＧアニール工程な
どを経て、膜質の良いＵＳＧ層でＳＯＧ層を囲い込んだ
構造を有する絶縁性の高い配線間絶縁膜が形成される。
【００５１】高密度プラズマＣＶＤ装置は、ＣＶＤ法に
よる膜形成と、スパッタによるエッチングとを同時に行
なうようにすることができ、埋め込み性に優れた膜形成
をおこなうことが可能となる。高密度プラズマＣＶＤ装
置のプラズマ源として、ＥＣＲ（エレクトロン・サイク
ロトロン・リゾナンス）を用いたものや、ＩＣＰ（イン
ダクティブリー・カップルド・プラズマ）を用いたもの
等が知られている。
【００５２】また高密度プラズマＣＶＤ装置は、プラズ
マ源として、ＩＣＰ（インダクティブリー・カップルド
・プラズマ）を用いたものである。高密度プラズマＣＶ
Ｄ装置は、半球形のセラミックドームを備えており、セ
ラミックドームの外周には、銅で構成されたコイルが配
置されている。コイルには、３００［ＫＨz］〜２［Ｍ
Ｈz］程度の低周波電力が加えられるようになってい
る。高密度プラズマ（１０11〜１０12［イオン／ｃ
ｍ3］）は、この低周波電力に基づく誘導結合エネルギ
によって形成される。
【００５３】また、製造コストの高いＳＯＧ工程をポリ
イミド膜の塗布工程に代えることができる。このため、
ＳＯＧ層を形成する工程が不要となる分、製造コストを
下げることができ、製造に要するリードタイムを短縮す
ることができる。したがって、層間絶縁膜の形成に要す
るコストを低減するとともに製造リードタイムを短縮す
ることができる。
【００５４】すなわち、絶縁性に優れた平坦な上面を持
つ層間絶縁膜を低コストかつ短リードタイムで形成する
ことが可能となる。
【００５５】また、上述の実施形態においては、下地層
として、フィールド酸化膜およびこの上に形成されたア
ルミ配線とにより構成されるＭＯＳＦＥＴの配線層を例
に説明したが、下地層はこれに限定されるものではな
い。この発明における下地層とは、凹凸状表面を有する
導電体層全般を意味するものである。
【００５６】
【発明の効果】本発明によれば、最上層メタル配線に金
を使用すると共に、層間絶縁膜上に窒化シリコン膜を形
成することによりパッシベーション効果を高めるように
しているため、製造が容易でかつ信頼性の高い半導体装
置を提供することが可能となる。
【図面の簡単な説明】
【図１】この発明の一実施形態による半導体装置を示す
図、
【図２】この発明の一実施形態による半導体装置の製造
方法を示す図、
【図３】この発明の一実施形態による半導体装置の製造
方法を示す図、
【図４】この発明の一実施形態による半導体装置の製造
方法を示す図、
【図５】この発明の一実施形態による半導体装置の製造
方法を示す図、
【図６】従来の半導体装置を示すための図。
【符号の説明】
１２ ・・・・・フィールド酸化膜 １４ ・・・・・アルミ配線 １６ ・・・・・ＵＳＧ層 １６s・・・・・プラズマ窒化シリコン層 １８ ・・・・・ポリイミド膜 １９ ・・・・・金層 １９s・・・・・Ti層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ｂ Ｆターム(参考） 5F033 HH08 HH13 HH18 JJ13 JJ18 KK04 KK08 MM05 MM13 NN06 NN07 PP15 PP27 QQ37 RR04 RR06 RR14 RR15 RR22 RR25 SS11 SS15 SS21 SS22 VV07 XX01 XX34 5F058 AA06 AC02 AD04 AD11 AF04 AH02 BA09 BC08 BD10 BD19 BF07 BF46 BJ02

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 所望の素子領域の形成された基板表面に
    形成された配線層と、 前記配線層表面を覆う層間絶縁膜と、前記層間絶縁膜表
    面全体を覆うように形成された窒化シリコン膜と、 前記窒化シリコン膜の上層に形成された最上層メタルと
    しての金層からなるメタル配線層と、 前記メタル配線層上に形成された平坦化絶縁膜とを含む
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記平坦化絶縁膜はポリイミドからなる
    ことを特徴とする請求項1に記載の半導体装置。
  3. 【請求項３】 前記窒化シリコン膜は高密度プラズマCV
    D法で形成された窒化シリコン膜であることを特徴とす
    る請求項２に記載の半導体装置。
  4. 【請求項４】 前記メタル配線層は、一部領域でポリイ
    ミド樹脂層が除去せしめられ、前記領域でボンディング
    ワイヤが接続せしめられていることを特徴とする請求項
    1に記載の半導体装置。
  5. 【請求項５】 所望の素子領域の形成された半導体基板
    表面に下地配線層を形成する工程と、 凹凸状表面を有する前記下地配線層の上に、層間絶縁膜
    を形成する工程と、 前記層間絶縁膜の上に窒化シリコン膜を形成する工程
    と、 前記窒化シリコン膜の上層に金層からなる最上層配線と
    してのメタル配線層を形成する工程と、 前記メタル配線層上にポリイミド樹脂膜を塗布し表面を
    平坦化する工程とを含むことを特徴とする半導体装置の
    製造方法。
  6. 【請求項６】 前記メタル配線層は所望の領域でスルー
    ホールを介して前記下地配線層と接続するとともに、厚
    く低抵抗の配線層を構成していることを特徴とする請求
    項5に記載の半導体装置の製造方法。
  7. 【請求項７】 さらに前記ポリイミド樹脂層の一部領域
    を除去する工程を含み、 前記一部領域で、前記メタル配線層表面に接続するよう
    にワイヤボンディングを行う工程とを含むことを特徴と
    する請求項6に記載の半導体装置の製造方法。
JP2001006581A 2001-01-15 2001-01-15 半導体装置の製造方法 Expired - Fee Related JP3954312B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001006581A JP3954312B2 (ja) 2001-01-15 2001-01-15 半導体装置の製造方法
US10/043,276 US8564131B2 (en) 2001-01-15 2002-01-14 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001006581A JP3954312B2 (ja) 2001-01-15 2001-01-15 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005006732A Division JP2005117067A (ja) 2005-01-13 2005-01-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2002217284A true JP2002217284A (ja) 2002-08-02
JP3954312B2 JP3954312B2 (ja) 2007-08-08

Family

ID=18874439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001006581A Expired - Fee Related JP3954312B2 (ja) 2001-01-15 2001-01-15 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8564131B2 (ja)
JP (1) JP3954312B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064195A (ja) * 2003-08-11 2005-03-10 Rohm Co Ltd 半導体装置およびその製造方法
JP2007258748A (ja) * 2007-06-11 2007-10-04 Rohm Co Ltd 半導体装置およびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP2005085884A (ja) * 2003-09-05 2005-03-31 Rohm Co Ltd 半導体装置およびその製造方法
KR100853096B1 (ko) * 2006-12-20 2008-08-19 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079935B2 (ja) 1986-08-13 1995-02-01 日本電気株式会社 半導体装置
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
JPH04196251A (ja) 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体装置
US5149615A (en) * 1991-01-08 1992-09-22 The Boeing Company Method for producing a planar surface on which a conductive layer can be applied
JPH04316339A (ja) 1991-04-16 1992-11-06 Nec Corp 半導体装置の製造方法
JP3063338B2 (ja) 1991-11-30 2000-07-12 日本電気株式会社 半導体装置およびその製造方法
US5818071A (en) * 1995-02-02 1998-10-06 Dow Corning Corporation Silicon carbide metal diffusion barrier layer
JPH0964050A (ja) 1995-08-29 1997-03-07 Hitachi Ltd 半導体素子およびその製造方法
KR100295240B1 (ko) * 1997-04-24 2001-11-30 마찌다 가쯔히꼬 반도체장치
JPH1154508A (ja) 1997-07-30 1999-02-26 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JPH11260916A (ja) 1998-03-13 1999-09-24 Toshiba Corp 半導体装置及びその製造方法
TW392325B (en) * 1998-05-01 2000-06-01 United Microelectronics Corp Structure of metallization and process thereof
US6218302B1 (en) * 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
JP2000150647A (ja) * 1998-11-11 2000-05-30 Sony Corp 配線構造およびその製造方法
KR100301052B1 (ko) * 1998-12-28 2001-11-02 윤종용 소프트에러를감소하기위한반도체소자의제조방법
US6207553B1 (en) * 1999-01-26 2001-03-27 Advanced Micro Devices, Inc. Method of forming multiple levels of patterned metallization
JP2000243774A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置の製造方法
US6399489B1 (en) * 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064195A (ja) * 2003-08-11 2005-03-10 Rohm Co Ltd 半導体装置およびその製造方法
US7372163B2 (en) 2003-08-11 2008-05-13 Rohm Co., Ltd. Semiconductor device and production method therefor
US7943506B2 (en) 2003-08-11 2011-05-17 Rohm Co., Ltd. Semiconductor device and production method therefor
JP2007258748A (ja) * 2007-06-11 2007-10-04 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8564131B2 (en) 2013-10-22
JP3954312B2 (ja) 2007-08-08
US20020132392A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
US6291331B1 (en) Re-deposition high compressive stress PECVD oxide film after IMD CMP process to solve more than 5 metal stack via process IMD crack issue
US7459792B2 (en) Via layout with via groups placed in interlocked arrangement
US6787911B1 (en) Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US20170186704A1 (en) Method for manufacturing a semiconductor device having moisture-resistant rings being formed in a peripheral region
US20100187694A1 (en) Through-Silicon Via Sidewall Isolation Structure
US8455985B2 (en) Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same
JP4342854B2 (ja) 半導体装置及びその製造方法
US11049820B2 (en) Crack suppression structure for HV isolation component
US7528478B2 (en) Semiconductor devices having post passivation interconnections and a buffer layer
JP2000340569A (ja) 半導体装置の配線構造及びその形成方法
JPH09120963A (ja) 半導体デバイス用の平坦化最終パッシベーション
JP3631076B2 (ja) 半導体装置の構造
US6630402B2 (en) Integrated circuit resistant to the formation of cracks in a passivation layer
JP3954312B2 (ja) 半導体装置の製造方法
JP4343198B2 (ja) 半導体装置及びその製造方法
US6156660A (en) Method of planarization using dummy leads
JP2004040109A (ja) 高誘電率および低誘電率の物質の両方を同じ誘電体領域上に形成する方法およびこれらの物質の混合モード回路への適用方法
JP2005117067A (ja) 半導体装置
JP2003218114A (ja) 半導体装置及びその製造方法
JP2006228977A (ja) 半導体装置及び半導体装置の製造方法
JP3371576B2 (ja) 半導体集積回路装置の製法
US7361575B2 (en) Semiconductor device and method for manufacturing the same
US6709975B2 (en) Method of forming inter-metal dielectric
JP2012089901A (ja) 半導体装置
KR100584496B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050113

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050131

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050311

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3954312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees