JPH079935B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH079935B2 JPH079935B2 JP61190809A JP19080986A JPH079935B2 JP H079935 B2 JPH079935 B2 JP H079935B2 JP 61190809 A JP61190809 A JP 61190809A JP 19080986 A JP19080986 A JP 19080986A JP H079935 B2 JPH079935 B2 JP H079935B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- semiconductor device
- contact window
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に多層配線を含む半導体
装置に関する。
装置に関する。
一般に、多層配線を有する半導体装置における配線のコ
ンタクト用窓の開孔方法としては、等方性エッチングを
利用するもの、異方性エッチングを利用するもの、両者
を組合せた形で利用するもの等がある。このうち等方性
エッチングで途中まで開孔した後、異方性エッチングで
完全に開孔する方法は、従来の半導体装置に、パターン
精度及び上層の配線の段差被覆性（ステップカバレー
ジ）の双方の面から、良好な方法としてよく用いられて
いる。
ンタクト用窓の開孔方法としては、等方性エッチングを
利用するもの、異方性エッチングを利用するもの、両者
を組合せた形で利用するもの等がある。このうち等方性
エッチングで途中まで開孔した後、異方性エッチングで
完全に開孔する方法は、従来の半導体装置に、パターン
精度及び上層の配線の段差被覆性（ステップカバレー
ジ）の双方の面から、良好な方法としてよく用いられて
いる。
上述した従来の半導体装置におけるコンタクト用窓の異
方性によってエッチングする部分は、パターンサイズの
点から数百nm（例えば500nm）に設定されることが多
く、上層の配線がスパッタ法で被着したアルミニウム等
の金属の場合には、段差被覆性（ステップカバレージ）
は十分であった。
方性によってエッチングする部分は、パターンサイズの
点から数百nm（例えば500nm）に設定されることが多
く、上層の配線がスパッタ法で被着したアルミニウム等
の金属の場合には、段差被覆性（ステップカバレージ）
は十分であった。
しかし、非常に高速かつ高信頼性を要求される半導体装
置においては、上層の配線にチタン−白金−金あるいは
チタン−パラジウム−金等の複数の金属層が用いられる
ことが多い。この場合、コンタクト用窓を最初に被覆す
る一層目の金属はチタン又はチタン合金又はチタン化合
物等となる事が多いが、コンタクト用窓の異方性エッチ
ングによって形成した側面の垂直部分が通常の数百nm、
特に200nm以上となると極めて被覆性が悪く、結果とし
て半導体装置製造歩留り及び品質を低下するという欠点
があった。
置においては、上層の配線にチタン−白金−金あるいは
チタン−パラジウム−金等の複数の金属層が用いられる
ことが多い。この場合、コンタクト用窓を最初に被覆す
る一層目の金属はチタン又はチタン合金又はチタン化合
物等となる事が多いが、コンタクト用窓の異方性エッチ
ングによって形成した側面の垂直部分が通常の数百nm、
特に200nm以上となると極めて被覆性が悪く、結果とし
て半導体装置製造歩留り及び品質を低下するという欠点
があった。
この問題は、単に、一層目の金属を厚く被着するだけで
は段差被覆性（ステップカバレージ）が良くならないこ
とを示しており、厚過ぎる場合には、今度は、膜のスト
レスが層間絶縁膜に加わりマイクロクラックを発生させ
るという不都合さえ生じた。
は段差被覆性（ステップカバレージ）が良くならないこ
とを示しており、厚過ぎる場合には、今度は、膜のスト
レスが層間絶縁膜に加わりマイクロクラックを発生させ
るという不都合さえ生じた。
本発明の半導体装置は、層間絶縁膜を介して積層しかつ
前記層間絶縁膜に開孔したコンタクト用窓を通して接続
した下層及び上層の導体層を備えた多層配線型の半導体
装置において、前記上層の導体層が前記下層の導体層と
の接着用の第１の金属層及び拡散防止用の第２の金属層
を含む複数の導体層からなり、前記層間絶縁膜は酸化膜
及び該酸化膜上の窒化膜からなり、前記コンタクト用窓
の側面は前記窒化膜の全膜厚にわたって形成された上側
のテーパーの部分と前記酸化膜の全膜厚にわたって形成
された下側の垂直の部分とから構成され、これにより前
記酸化膜の膜厚により設定される前記垂直の部分の高さ
が200nm未満の所定の高さを有して成る。
前記層間絶縁膜に開孔したコンタクト用窓を通して接続
した下層及び上層の導体層を備えた多層配線型の半導体
装置において、前記上層の導体層が前記下層の導体層と
の接着用の第１の金属層及び拡散防止用の第２の金属層
を含む複数の導体層からなり、前記層間絶縁膜は酸化膜
及び該酸化膜上の窒化膜からなり、前記コンタクト用窓
の側面は前記窒化膜の全膜厚にわたって形成された上側
のテーパーの部分と前記酸化膜の全膜厚にわたって形成
された下側の垂直の部分とから構成され、これにより前
記酸化膜の膜厚により設定される前記垂直の部分の高さ
が200nm未満の所定の高さを有して成る。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の半導体装置の一実施例の断面図であ
る。
る。
この実施例は、半導体基板１上に形成した下層のAl配線
２を、順次覆った酸化膜3a及び窒化膜3bにそれぞれ等方
性及び異方性エッチングによってコンタクト用窓を開孔
し、更にコンタクト用窓を覆うTi層6a,Pt層6b及びAu層6
cの複数の金属層を設けた構造をしている。ここで、酸
化膜3aの膜厚ｄを200nm未満で例えば100nm程度にする
と、コンタクト用窓の側面の垂直な部分の高さが100nm
程度になり、コンタクト用窓が、上層の金属層の段差被
覆性（ステップカバレージ）が良くなる形状となる。
２を、順次覆った酸化膜3a及び窒化膜3bにそれぞれ等方
性及び異方性エッチングによってコンタクト用窓を開孔
し、更にコンタクト用窓を覆うTi層6a,Pt層6b及びAu層6
cの複数の金属層を設けた構造をしている。ここで、酸
化膜3aの膜厚ｄを200nm未満で例えば100nm程度にする
と、コンタクト用窓の側面の垂直な部分の高さが100nm
程度になり、コンタクト用窓が、上層の金属層の段差被
覆性（ステップカバレージ）が良くなる形状となる。
第２図（ａ）〜（ｃ）は本発明の半導体装置の製造方法
の一実施例を説明するための工程順に示した半導体チッ
プの断面図である。
の一実施例を説明するための工程順に示した半導体チッ
プの断面図である。
この実施例は、先ず、第２図（ａ）に示すように、Al配
線２を表面に形成した半導体基板１上に約100nmの膜厚
の酸化膜3aとその上の窒化膜3bとを順次形成する。
線２を表面に形成した半導体基板１上に約100nmの膜厚
の酸化膜3aとその上の窒化膜3bとを順次形成する。
次に、第２図（ｂ）に示すように、コンタクト用窓を形
成するための開孔部を有するホトレジスト膜４を形成し
た後、先ず、ホトレジスト膜４をマスクとして等方性プ
ラズマエッチングによって窒化膜3bを除去してコンタク
ト用窓5aを開孔する。
成するための開孔部を有するホトレジスト膜４を形成し
た後、先ず、ホトレジスト膜４をマスクとして等方性プ
ラズマエッチングによって窒化膜3bを除去してコンタク
ト用窓5aを開孔する。
この時、一般に等方性プラズマエッチングにおける窒化
膜と酸化膜とのエッチング速度は、かなり異るので、窒
化膜のみを丁度除去したところで等方性プラズマエッチ
ングを終了させることは比較的容易にできる。
膜と酸化膜とのエッチング速度は、かなり異るので、窒
化膜のみを丁度除去したところで等方性プラズマエッチ
ングを終了させることは比較的容易にできる。
この様にして、窒化膜3bの部分を等方性プラズマエッチ
ングでコンタクト用窓5aを開孔した後、第２図（ｃ）に
示すように、異方性エッチングによって酸化膜3aにコン
タクト用窓5bの部分を開孔する。従って、異方性エッチ
ングによって除去される高さのうちコンタクト用窓の半
導体基板と垂直な部分の高さは、酸化膜3aの膜厚にほぼ
等しい、この場合には約100nmという値に制御すること
ができる。
ングでコンタクト用窓5aを開孔した後、第２図（ｃ）に
示すように、異方性エッチングによって酸化膜3aにコン
タクト用窓5bの部分を開孔する。従って、異方性エッチ
ングによって除去される高さのうちコンタクト用窓の半
導体基板と垂直な部分の高さは、酸化膜3aの膜厚にほぼ
等しい、この場合には約100nmという値に制御すること
ができる。
次に、ホトレジスト膜４を除去した後、上層の金属であ
るTi層6aとPt層6bとを、先ず、被着する。本発明におい
ては、コンタクト用窓の形状が極めて被覆しやすい形状
となっているため、Ti層6a及びPt層6bのような被覆性の
悪い金属層であっても、十分な被覆状態を得ることがで
きる。然る後にドライエッチング等でTi層6a及びPt層6b
をパターニングした後、メッキ等でAu層6cを被着すれば
本発明の半導体装置の一実施例が完成する。
るTi層6aとPt層6bとを、先ず、被着する。本発明におい
ては、コンタクト用窓の形状が極めて被覆しやすい形状
となっているため、Ti層6a及びPt層6bのような被覆性の
悪い金属層であっても、十分な被覆状態を得ることがで
きる。然る後にドライエッチング等でTi層6a及びPt層6b
をパターニングした後、メッキ等でAu層6cを被着すれば
本発明の半導体装置の一実施例が完成する。
実際に、コンタクト用窓の垂直の部分が200nm以上の半
導体装置も試作したが、マイクロクラック等を発生して
段差被覆性（ステップカバレージ）は良くなかった。
導体装置も試作したが、マイクロクラック等を発生して
段差被覆性（ステップカバレージ）は良くなかった。
以上は、本発明をTi−Pt−Au層の配線を含む多層配線型
の半導体装置に適用した場合の方法を述べたが、他の類
似の構造の半導体装置にも同様に実施できることは明ら
かである。
の半導体装置に適用した場合の方法を述べたが、他の類
似の構造の半導体装置にも同様に実施できることは明ら
かである。
以上説明したように本発明は、上層の配線と下層の配線
とを接続するコンタクト用窓の側面の半導体基板に垂直
な部分が、200nm未満の所定の高さになるようにするこ
とによって、非常に段差に被覆性（ステップカバレー
ジ）を良くしにくい金属であっても十分にコンタクト用
窓を被覆できしかもパターン精度も損なわずに加工でき
るので、高性能な多層配線型の半導体装置を歩留り良く
かつ高品質で製造できるという効果がある。
とを接続するコンタクト用窓の側面の半導体基板に垂直
な部分が、200nm未満の所定の高さになるようにするこ
とによって、非常に段差に被覆性（ステップカバレー
ジ）を良くしにくい金属であっても十分にコンタクト用
窓を被覆できしかもパターン精度も損なわずに加工でき
るので、高性能な多層配線型の半導体装置を歩留り良く
かつ高品質で製造できるという効果がある。
第１図は本発明の半導体装置の一実施例の断面図、第２
図（ａ）〜（ｃ）は本発明の半導体装置の製造方法の一
実施例を説明するための工程順に示した半導体チップの
断面図である。 １…半導体基板、２…Al配線、3a…酸化膜、3b…窒化
膜、４…ホトレジスト膜、5a,5b…コンタクト用窓、6a
…Ti層、6b…Pt層、6c…Au層。
図（ａ）〜（ｃ）は本発明の半導体装置の製造方法の一
実施例を説明するための工程順に示した半導体チップの
断面図である。 １…半導体基板、２…Al配線、3a…酸化膜、3b…窒化
膜、４…ホトレジスト膜、5a,5b…コンタクト用窓、6a
…Ti層、6b…Pt層、6c…Au層。
Claims (1)
- 【請求項１】層間絶縁膜を介して積層しかつ前記層間絶
縁膜に開孔したコンタクト用窓を通して接続した下層及
び上層の導体層を備えた多層配線型の半導体装置におい
て、前記上層の導体層が前記下層の導体層との接着用の
第１の金属層及び拡散防止用の第２の金属層を含む複数
の導体層からなり、前記層間絶縁膜は酸化膜及び該酸化
膜上の窒化膜からなり、前記コンタクト用窓の側面は前
記窒化膜の全膜厚にわたって形成された上側のテーパー
の部分と前記酸化膜の全膜厚にわたって形成された下側
の垂直の部分とから構成され、これにより前記酸化膜の
膜厚により設定される前記垂直の部分の高さが200nm未
満の所定の高さを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190809A JPH079935B2 (ja) | 1986-08-13 | 1986-08-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190809A JPH079935B2 (ja) | 1986-08-13 | 1986-08-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6345835A JPS6345835A (ja) | 1988-02-26 |
| JPH079935B2 true JPH079935B2 (ja) | 1995-02-01 |
Family
ID=16264107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61190809A Expired - Lifetime JPH079935B2 (ja) | 1986-08-13 | 1986-08-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079935B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206134A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置とその製造方法 |
| KR0128491B1 (ko) * | 1993-04-14 | 1998-04-07 | 모리시다 요이치 | 반도체 장치 및 그 제조방법 |
| JP3954312B2 (ja) | 2001-01-15 | 2007-08-08 | ローム株式会社 | 半導体装置の製造方法 |
| JP2005117067A (ja) * | 2005-01-13 | 2005-04-28 | Rohm Co Ltd | 半導体装置 |
| JP5909980B2 (ja) * | 2011-10-12 | 2016-04-27 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP2012089901A (ja) * | 2012-02-09 | 2012-05-10 | Rohm Co Ltd | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6038024B2 (ja) * | 1977-12-08 | 1985-08-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPS5640260A (en) * | 1979-09-11 | 1981-04-16 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS58131752A (ja) * | 1982-01-29 | 1983-08-05 | Fujitsu Ltd | 多層配線形成方法 |
| JPS58137231A (ja) * | 1982-02-09 | 1983-08-15 | Nec Corp | 集積回路装置 |
| JPS61287146A (ja) * | 1985-06-13 | 1986-12-17 | Oki Electric Ind Co Ltd | 多層配線の形成方法 |
-
1986
- 1986-08-13 JP JP61190809A patent/JPH079935B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6345835A (ja) | 1988-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH079935B2 (ja) | 半導体装置 | |
| JP2960538B2 (ja) | 半導体装置の製造方法 | |
| JP2782801B2 (ja) | 半導体装置の配線構造 | |
| JP2001267269A (ja) | スパッタ方法及びそれを用いた半導体装置の製造方法 | |
| JP3132557B2 (ja) | 半導体装置の製造方法 | |
| JP2720480B2 (ja) | 多層配線形成法 | |
| JPH0230137A (ja) | 半導体装置の配線形成方法 | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP2867443B2 (ja) | 半導体装置の製造方法 | |
| JP2753098B2 (ja) | 半導体装置の製造方法 | |
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| JP2768949B2 (ja) | 半導体装置，及びその製造方法 | |
| JP2000311914A (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH01119042A (ja) | 半導体装置の製造方法 | |
| JPS60160120A (ja) | 半導体素子用電極の形成方法 | |
| JPH0567686A (ja) | 半導体装置配線 | |
| JPH08107145A (ja) | 半導体装置の製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001015546A (ja) | 半導体装置及びその製造方法 | |
| JPH0291968A (ja) | メモリ装置の製造方法 | |
| JPH07183326A (ja) | ボンディング用パッド及びその製造方法 |