JPH04316339A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04316339A JPH04316339A JP3082792A JP8279291A JPH04316339A JP H04316339 A JPH04316339 A JP H04316339A JP 3082792 A JP3082792 A JP 3082792A JP 8279291 A JP8279291 A JP 8279291A JP H04316339 A JPH04316339 A JP H04316339A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide resin
- film
- resin film
- wiring
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title description 4
- 229920001721 polyimide Polymers 0.000 claims abstract description 48
- 239000009719 polyimide resin Substances 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 238000000576 coating method Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に表面保護膜の形成方法に関する。
関し、特に表面保護膜の形成方法に関する。
【0002】
【従来の技術】半導体基板上にアルミニウム又は金等の
金属を用いて配線を形成した後、表面に保護膜を形成す
る時、多層配線の最上層が金配線等の化学的に安定な金
属である場合は、表面は機械的に保護されていればよい
。したがって、ポリイミド樹脂等の塗布膜を用いる場合
が多い。従来、ポリイミド樹脂を表面保護膜として使用
する場合のポリイミド樹脂膜のパターン形成は、フォト
レジストをマスクとしてヒドラジン等の薬品によるエッ
チング除去法,ポジ型レジストを用いてレジスト現像時
に同時にポリイミド樹脂をアルカリ液で除去してパター
ンを形成する方法及び感光性ポリイミド樹脂を用いる方
法が用いられていた。
金属を用いて配線を形成した後、表面に保護膜を形成す
る時、多層配線の最上層が金配線等の化学的に安定な金
属である場合は、表面は機械的に保護されていればよい
。したがって、ポリイミド樹脂等の塗布膜を用いる場合
が多い。従来、ポリイミド樹脂を表面保護膜として使用
する場合のポリイミド樹脂膜のパターン形成は、フォト
レジストをマスクとしてヒドラジン等の薬品によるエッ
チング除去法,ポジ型レジストを用いてレジスト現像時
に同時にポリイミド樹脂をアルカリ液で除去してパター
ンを形成する方法及び感光性ポリイミド樹脂を用いる方
法が用いられていた。
【0003】
【発明が解決しようとする課題】最近の超高速演算処理
用論理素子等では、回路を高速で動作させるため大電流
を流す必要がある。そのため、金等を用いた厚膜配線を
形成している。このような場合に従来のポリイミド樹脂
を用いた保護膜の形成方法を図面を用いて説明する。
用論理素子等では、回路を高速で動作させるため大電流
を流す必要がある。そのため、金等を用いた厚膜配線を
形成している。このような場合に従来のポリイミド樹脂
を用いた保護膜の形成方法を図面を用いて説明する。
【0004】まず図3(a)に示すように、半導体基板
1に各素子を形成したのち、酸化膜2を介して下層配線
3を形成する。次で層間絶縁膜4を形成したのち開口部
を形成し、厚膜配線5とボンディングパッド6を形成す
る。次にポリイミド樹脂膜7を塗布し、約150℃で熱
処理する。続いてフォトレジスト膜8を塗布した後、フ
ォトマスク9を用いてボンディングパッド6上のフォト
レジスト膜8を露光し現像して除去する。この時、フォ
トレジスト膜8の下のポリイミド樹脂膜7をアルカリ現
像液で同時にエッチングし開口する。しかし、厚膜配線
5の上端部はフォトレジスト膜8で十分におおうことが
できないため、内部配線を構成する厚膜配線5上のポリ
イミド樹脂膜7のコーナー部も同時にエッチングされ図
3(b)に示すように厚膜配線5が露出する。したがっ
てこの部分に後工程でごみ等が付着するとショート等の
不良を起し半導体装置の信頼性及び歩留りを低下させる
という問題があった。これは、ヒドラジンでエッチング
する場合も同様である。
1に各素子を形成したのち、酸化膜2を介して下層配線
3を形成する。次で層間絶縁膜4を形成したのち開口部
を形成し、厚膜配線5とボンディングパッド6を形成す
る。次にポリイミド樹脂膜7を塗布し、約150℃で熱
処理する。続いてフォトレジスト膜8を塗布した後、フ
ォトマスク9を用いてボンディングパッド6上のフォト
レジスト膜8を露光し現像して除去する。この時、フォ
トレジスト膜8の下のポリイミド樹脂膜7をアルカリ現
像液で同時にエッチングし開口する。しかし、厚膜配線
5の上端部はフォトレジスト膜8で十分におおうことが
できないため、内部配線を構成する厚膜配線5上のポリ
イミド樹脂膜7のコーナー部も同時にエッチングされ図
3(b)に示すように厚膜配線5が露出する。したがっ
てこの部分に後工程でごみ等が付着するとショート等の
不良を起し半導体装置の信頼性及び歩留りを低下させる
という問題があった。これは、ヒドラジンでエッチング
する場合も同様である。
【0005】上記問題を解決するため、ポリイミド樹脂
を2回塗布する方法があるが、ボンディングパッド上の
ポリイミド樹脂膜が厚くなり、又下層ポリイミド樹脂の
熱処理時間が大幅に長くなるため、ボンディングパッド
開口時のエッチングが非常にむずかしくなる。また、感
光性ポリイミド樹脂を使用する場合は、厚膜配線の露出
の心配はないが、ポリイミド樹脂膜の現像時の残渣のた
め、ボンディングパッド上にボンディングされるワイヤ
のボンディング強度が低下するという問題がある。
を2回塗布する方法があるが、ボンディングパッド上の
ポリイミド樹脂膜が厚くなり、又下層ポリイミド樹脂の
熱処理時間が大幅に長くなるため、ボンディングパッド
開口時のエッチングが非常にむずかしくなる。また、感
光性ポリイミド樹脂を使用する場合は、厚膜配線の露出
の心配はないが、ポリイミド樹脂膜の現像時の残渣のた
め、ボンディングパッド上にボンディングされるワイヤ
のボンディング強度が低下するという問題がある。
【0006】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に配線を形成したのち全面に第
1のポリイミド樹脂膜を形成する工程と、前記第1のポ
リイミド樹脂膜を熱処理したのちエッチングしその表面
を除去する工程と、表面が除去された前記第1のポリイ
ミド樹脂膜を含む全面に第2のポリイミド樹脂膜を形成
する工程とを含むものである。
造方法は、半導体基板上に配線を形成したのち全面に第
1のポリイミド樹脂膜を形成する工程と、前記第1のポ
リイミド樹脂膜を熱処理したのちエッチングしその表面
を除去する工程と、表面が除去された前記第1のポリイ
ミド樹脂膜を含む全面に第2のポリイミド樹脂膜を形成
する工程とを含むものである。
【0007】
【実施例】次に本発明について図面を参照して説明する
。図1(a)〜(d)は本発明の第1の実施例を説明す
るための半導体チップの断面図である。
。図1(a)〜(d)は本発明の第1の実施例を説明す
るための半導体チップの断面図である。
【0008】まず図1(a)に示すように、半導体基板
1上に回路素子を形成したのち酸化膜2を介して下層配
線3と層間絶縁膜4を形成する。次で層間絶縁膜4に開
口部を形成した後、厚膜配線5及びボンディングパッド
6を形成する。この配線等は配線抵抗を下げるため、1
0〜20μmの厚さに形成する。続いて第1のポリイミ
ド樹脂膜7Aを厚さ約3μmに形成したのち、約150
℃で30〜60分熱処理をおこなう。次に図1(b)に
示すように、ポジ型フォトレジスト用のアルカリ現像液
で第1のポリイミド樹脂膜7Aの表面を約4μm全面エ
ッチングする。この時、熱処理条件によりエッチングレ
ートが大きく変動するので温度を±1℃程度にコントロ
ールする必要がある。厚膜配線5の両側には第1のポリ
イミド樹脂膜7Aの塗布時に膜厚が非常に厚くなってい
るため、約4μm程度の全面エッチングでは、コーナー
部に第1のポリイミド樹脂膜7Aがかなり残る。
1上に回路素子を形成したのち酸化膜2を介して下層配
線3と層間絶縁膜4を形成する。次で層間絶縁膜4に開
口部を形成した後、厚膜配線5及びボンディングパッド
6を形成する。この配線等は配線抵抗を下げるため、1
0〜20μmの厚さに形成する。続いて第1のポリイミ
ド樹脂膜7Aを厚さ約3μmに形成したのち、約150
℃で30〜60分熱処理をおこなう。次に図1(b)に
示すように、ポジ型フォトレジスト用のアルカリ現像液
で第1のポリイミド樹脂膜7Aの表面を約4μm全面エ
ッチングする。この時、熱処理条件によりエッチングレ
ートが大きく変動するので温度を±1℃程度にコントロ
ールする必要がある。厚膜配線5の両側には第1のポリ
イミド樹脂膜7Aの塗布時に膜厚が非常に厚くなってい
るため、約4μm程度の全面エッチングでは、コーナー
部に第1のポリイミド樹脂膜7Aがかなり残る。
【0009】次に図1(c)に示すように、全面に第2
のポリイミド樹脂膜7Bを約3μmの厚さに塗布する。 こうすることによって表面を平坦化できる。その後約1
50℃で30〜60分熱処理をおこない、ポジ型フォト
レジスト膜8を塗布法で形成し、フォトマスク9を用い
てボンディングパッド6の部分のみ露光する。次で図1
(d)に示すように、フォトレジスト膜8と第1及び第
2のポリイミド樹脂膜7A,7Bをアルカリ現像液で除
去する。この時、第2のポリイミド樹脂膜7Bの表面は
平坦化されているため、厚膜配線5のコーナー部が図3
に示したようにエッチングされることはない。
のポリイミド樹脂膜7Bを約3μmの厚さに塗布する。 こうすることによって表面を平坦化できる。その後約1
50℃で30〜60分熱処理をおこない、ポジ型フォト
レジスト膜8を塗布法で形成し、フォトマスク9を用い
てボンディングパッド6の部分のみ露光する。次で図1
(d)に示すように、フォトレジスト膜8と第1及び第
2のポリイミド樹脂膜7A,7Bをアルカリ現像液で除
去する。この時、第2のポリイミド樹脂膜7Bの表面は
平坦化されているため、厚膜配線5のコーナー部が図3
に示したようにエッチングされることはない。
【0010】図2(a)〜(c)は本発明の第2の実施
例を説明するための半導体チップの断面図である。まず
図2(a)に示すように、第1の実施例と同様に、厚膜
配線5及びボンディングパッド6上に第1のポリイミド
樹脂膜7Aを形成したのち、熱処理及びエッチングをお
こなう。続いて約250℃で60分熱処理をおこない残
った第1のポリイミド樹脂膜7Aを硬化させる。次に図
2(b)に示すように、全面に第2のポリイミド樹脂膜
7Bを塗布して表面を平坦化する。次でフォトレジスト
膜8を形成したのちフォトマスク9を用い、露光・現像
し、図2(c)に示すようにボンディングパッド6上に
開口部を形成する。
例を説明するための半導体チップの断面図である。まず
図2(a)に示すように、第1の実施例と同様に、厚膜
配線5及びボンディングパッド6上に第1のポリイミド
樹脂膜7Aを形成したのち、熱処理及びエッチングをお
こなう。続いて約250℃で60分熱処理をおこない残
った第1のポリイミド樹脂膜7Aを硬化させる。次に図
2(b)に示すように、全面に第2のポリイミド樹脂膜
7Bを塗布して表面を平坦化する。次でフォトレジスト
膜8を形成したのちフォトマスク9を用い、露光・現像
し、図2(c)に示すようにボンディングパッド6上に
開口部を形成する。
【0011】本第2の実施例では、下層の第1のポリイ
ミド樹脂膜7Aは十分熱処理されているため、ボンディ
ングパッド6上の開口部形成時にもエッチングされない
。このためボンディングパッド6の下部を第1のポリイ
ミド樹脂膜7Aで固定することができ、ボンディングパ
ッド6の機械的強度が大幅に向上するという利点がある
。
ミド樹脂膜7Aは十分熱処理されているため、ボンディ
ングパッド6上の開口部形成時にもエッチングされない
。このためボンディングパッド6の下部を第1のポリイ
ミド樹脂膜7Aで固定することができ、ボンディングパ
ッド6の機械的強度が大幅に向上するという利点がある
。
【0012】
【発明の効果】以上説明したように本発明は、厚膜配線
の表面保護膜にポリイミド樹脂を使用する場合、ポリイ
ミド樹脂膜を2回に分けて形成し、表面を平坦化してい
るため、開口部を形成しても厚膜配線の一部が露出する
ことはなくなる。従って半導体装置の信頼性及び歩留り
は向上する。
の表面保護膜にポリイミド樹脂を使用する場合、ポリイ
ミド樹脂膜を2回に分けて形成し、表面を平坦化してい
るため、開口部を形成しても厚膜配線の一部が露出する
ことはなくなる。従って半導体装置の信頼性及び歩留り
は向上する。
【図1】本発明の第1の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図2】本発明の第2の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図3】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
1 半導体基板
2 酸化膜
3 下層配線
4 層間絶縁膜
5 厚膜配線
6 ボンディングパッド
7 ポリイミド樹脂膜
7A 第1のポリイミド樹脂膜
7B 第2のポリイミド樹脂膜
8 フォトレジスト膜
9 フォトマスク
Claims (1)
- 【請求項1】 半導体基板上に配線を形成したのち全
面に第1のポリイミド樹脂膜を形成する工程と、前記第
1のポリイミド樹脂膜を熱処理したのちエッチングしそ
の表面を除去する工程と、表面が除去された前記第1の
ポリイミド樹脂膜を含む全面に第2のポリイミド樹脂膜
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3082792A JPH04316339A (ja) | 1991-04-16 | 1991-04-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3082792A JPH04316339A (ja) | 1991-04-16 | 1991-04-16 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04316339A true JPH04316339A (ja) | 1992-11-06 |
Family
ID=13784257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3082792A Pending JPH04316339A (ja) | 1991-04-16 | 1991-04-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04316339A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005117067A (ja) * | 2005-01-13 | 2005-04-28 | Rohm Co Ltd | 半導体装置 |
US8564131B2 (en) | 2001-01-15 | 2013-10-22 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
1991
- 1991-04-16 JP JP3082792A patent/JPH04316339A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8564131B2 (en) | 2001-01-15 | 2013-10-22 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2005117067A (ja) * | 2005-01-13 | 2005-04-28 | Rohm Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2803987B2 (ja) | 半導体チップバンプの製造方法 | |
JPH04316339A (ja) | 半導体装置の製造方法 | |
JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
US20060189039A1 (en) | Fabrication of parascan tunable dielectric chips | |
JPH0661233A (ja) | 半導体装置の製造方法 | |
JP3526529B2 (ja) | 半導体装置の製造方法 | |
KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
JP2875556B2 (ja) | 半導体素子の製造方法 | |
JP2000232092A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH09129524A (ja) | 半導体装置の製造方法 | |
JPH0443641A (ja) | 半導体素子の製造方法 | |
JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
JPH02199835A (ja) | 半導体集積回路装置の製造方法 | |
JPH06112356A (ja) | バンプ付薄膜多層回路基板 | |
JPS60247949A (ja) | 半導体装置およびその製造方法 | |
JPH0354873B2 (ja) | ||
JPH10144674A (ja) | 電子デバイス用ポリイミド皮膜 | |
JPH05144814A (ja) | 半導体集積回路装置の製造方法 | |
JPS63160388A (ja) | 磁気抵抗素子の製造方法 | |
JPH04250628A (ja) | 半導体装置の製造方法 | |
JPH05160014A (ja) | 半導体集積回路装置の製造方法 | |
JPH0287526A (ja) | 半導体装置の製造方法 | |
KR19990069749A (ko) | 반도체 소자의 제조 방법 | |
JPH0677159A (ja) | 半導体集積回路装置の製造方法 | |
KR19990070955A (ko) | 반도체소자의 보호막을 재작업하는 방법 |