JP2012089901A

JP2012089901A - 半導体装置

Info

Publication number: JP2012089901A
Application number: JP2012025900A
Authority: JP
Inventors: Goro Nakaya; 吾郎仲谷; Tatsuya Sakamoto; 達哉阪本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2012-02-09
Filing date: 2012-02-09
Publication date: 2012-05-10

Abstract

【課題】製造が容易でかつ絶縁性に優れ、平坦な上面（表面）を持つパッシベーション構造を備えた配線構造を、低コストかつ短リードタイムで形成する、半導体装置を提供する。また、配線抵抗が小さくボンディング耐性が高い配線構造を提供する。
【解決手段】所望の素子領域の形成された基板表面に形成された配線層と、前記配線層表面を覆う層間絶縁膜と、前記層間絶縁膜表面全体を覆うように形成された窒化シリコン膜と、前記窒化シリコン膜の上層に形成された最上層メタルとしての金層からなるメタル配線層と、前記窒化シリコン膜と前記メタル配線層との間に形成されたバリア層と、前記メタル配線層上に形成されたポリイミドからなる平坦化絶縁膜とを含み、前記バリア層と前記配線層は、前記窒化シリコン膜と前記層間絶縁膜に形成されたスルーホールを通じて接続されており、前記平坦化絶縁膜が一部領域で除去せしめられ、前記メタル配線層にボンディングがなされていることを特徴とする。
【選択図】図１

Description

本発明は、半導体装置に係り、特に、最上層配線およびパッシベーション構造に関する。

ＶＬＳＩ（超大規模集積回路）等の半導体装置を製造する際に、配線間絶縁膜の上面を平坦化する種々の技術が提案されている。図６に、従来の配線間絶縁膜平坦化技術を用いて製造した半導体装置を示す。

従来の製造方法によれば、図６に示すように、まず、半導体基板１上にフィールド酸化膜２を形成したものを用意し、フィールド酸化膜２や半導体基板１の上に、ポリシリコンゲート５を備えたＭＯＳＦＥＴ（金属酸化物シリコン電界効果型トランジスタ）を形成する。

つぎに、これらを覆うように、層間絶縁膜（ＩＬＤ：ＩｎｔｅｒＬａｙｅｒＤｉｅｌｅｃｔｒｉｃ）３を形成する。層間絶縁膜３は、たとえばＰＳＧ（リンをドーピングしたシリコン酸化膜）やＢＰＳＧ（ボロンおよびリンをドーピングしたシリコン酸化膜）により構成される。つぎに、層間絶縁膜３の上にアルミ配線４を形成する。

この上にＣＶＤ法（気相成長法）等によりＵＳＧ（非ドープケイ酸ガラス）を堆積させることによりＵＳＧ層６を形成する。

つぎに、最上層メタル配線としてのアルミニウム配線７ｓを形成した後、パッシベーション膜とＰＳＧ（リンをドーピングしたシリコン酸化膜）やＢＰＳＧ（ボロンおよびリンをドーピングしたシリコン酸化膜）８を形成した後、ＳＯＧ膜８ｓを形成し表面の平坦化を行う。

このようにして、パッシベーション膜を形成するとともに、表面の平坦化を行うが、下地のアルミニウム配線を完全に保護するためには十分な膜厚のパッシベーション膜を形成する必要があり、成膜にも時間を要するという問題があった。

また、最上層配線はボンディングを行う必要があり、ボンディング耐性に優れた電極パッドを形成する必要がある。したがって、ボンディングパッド部分のみ別に形成するかあるいは、同一工程で形成する場合には、膜厚を十分に厚くする必要がある。したがって、表面の凹凸を大きくすることになり、上層に形成するパッシベーション膜の平坦化処理が難しいという問題もある。

また、ＳＯＧ工程においては、多くの工程、作業を要する。たとえば、ＳＯＧ層を塗布した後、エッチバックにより不要部分を除去するまでに、塗布したＳＯＧ層の膜厚の測定作業、および、塗布したＳＯＧ層のアニール工程が必要であり、ＳＯＧ層のエッチバック工程においては、残膜測定作業が必要である。また、エッチバック工程後には、エッチバック工程において生じたパーティクル（ごみ）を除去するために、Ｏ_２プラズマ処理工程、および、ブラシを用いたスクラバー工程等が必要となる。さらに、ＳＯＧ工程には、絶縁材料としてケイ素化合物（一般にＲ_ｎＳｉ（ＯＨ）_４−ｎ）が用いられるが、これらは、比較的高価であるという問題もある。

このように、従来の配線構造では、製造作業性が悪く、かつ信頼性を維持するのが困難であるという問題があった。

この発明は、このような問題点を解決し、製造が容易でかつ絶縁性に優れ、平坦な上面（表面）を持つパッシベーション構造を備えた配線構造を、低コストかつ短リードタイムで形成する、半導体装置を提供することを目的とする。
また、配線抵抗が小さくボンディング耐性が高い配線構造を提供することを目的とする。

そこで本発明では、所望の素子領域の形成された基板表面に形成された配線層と、前記配線層表面を覆う層間絶縁膜と、前記層間絶縁膜表面全体を覆うように形成された窒化シリコン膜と、前記窒化シリコン膜の上層に形成された最上層メタルとしての金層からなるメタル配線層と、前記窒化シリコン膜と前記メタル配線層との間に形成されたバリア層と、前記メタル配線層上に形成されたポリイミドからなる平坦化絶縁膜とを含み、前記バリア層と前記配線層は、前記窒化シリコン膜と前記層間絶縁膜に形成されたスルーホールを通じて接続されており、前記平坦化絶縁膜が一部領域で除去せしめられ、前記メタル配線層にボンディングがなされていることを特徴とする。

かかる構成によれば、最上層のメタル配線層を金で構成しているため、低抵抗でかつ、配線層の膜厚を薄くすることができるため、表面の平坦化が容易となる。

また、最上層のメタル配線層を金で構成しているため、アルミ配線のような従来の配線に比べて、耐湿性が高く、パッシベーション構造の簡略化が可能となる。また、下地の層間絶縁膜の表面を窒化シリコン膜で保護しており、この窒化シリコン膜にスルーホールが形成されている領域では、表面が最上層メタル配線層としての金層で覆われているため、下層配線領域および半導体素子領域の保護は完全となっている。

またＵＳＧ膜などの層間絶縁膜を窒化シリコン膜で被覆しているため、膜厚に対して緻密でかつパッシベーション効果が高いため、この上層に形成されるパッシベーション膜はパッシベーション効果の低いものでもよい。従ってポリイミド膜のみでよく容易にかつ短時間で平坦化構造を得ることが可能となる。

また、平坦化膜としてポリイミドを用いているため、塗布工程により、極めて容易に膜厚の大きい膜を形成することが可能となる。

また、最上層のメタル配線が金層で構成されているため、直接ポリイミドを形成しても十分なパッシベーション効果を得ることができる。さらにまた、そのままこれをボンディングパッドとして用いることも可能である。

さらに、前記窒化シリコン膜は高密度プラズマＣＶＤ法で形成された窒化シリコン膜であることを特徴とする。

かかる構成によれば、埋め込み性が良好な高密度プラズマを利用した気相成長法を用いて層間絶縁膜を形成することにより、緻密な膜を形成することができる上、上面の平坦な層間絶縁膜を効率よく形成することができる。

また、前記メタル配線層は、一部領域でポリイミド樹脂層が除去せしめられ、前記領域でボンディングワイヤが接続せしめられていることを特徴とする。

かかる構成によれば、周辺の必要な領域のみでポリイミド膜を除去し、ボンディングを行うようにすれば、ショートの発生確率が大幅に低減し、歩留まりの向上を図ることが可能となる。

また、ダイレクトボンディングを行うような場合には、フォトリソグラフィ法を用いてポリイミド膜にスルーホールを形成し、金の選択めっきを行うことにより、バンプの形成も極めて容易となる。

また、製造コストの高いＳＯＧ工程を省略することができるため、製造コストを下げることができる。また、製造のためのリードタイムを短縮することができる。したがって、配線間絶縁膜の形成に要するコストを低減するとともに製造リードタイムの短縮を図ることができる。

すなわち、絶縁性に優れた平坦な上面を持つ層間絶縁膜を低コストかつ短リードタイムで形成することが可能となる。

本発明によれば、最上層メタル配線に金を使用すると共に、層間絶縁膜上に窒化シリコン膜を形成することによりパッシベーション効果を高めるようにしているため、製造が容易でかつ信頼性の高い半導体装置を提供することが可能となる。

この発明の一実施形態による半導体装置を示す図、この発明の一実施形態による半導体装置の製造方法を示す図、この発明の一実施形態による半導体装置の製造方法を示す図、この発明の一実施形態による半導体装置の製造方法を示す図、この発明の一実施形態による半導体装置の製造方法を示す図、従来の半導体装置を示すための図。

図１は、この発明の一実施形態による半導体装置を示す要部図である。また、図２〜図５に示される図面は、各製造工程における半導体装置の断面構成の一部を示したものである。

この半導体装置は、図１に示すように、フィールド酸化膜１２を形成してなるシリコン基板１１の上に、ポリシリコンゲート１５を備えたＭＯＳＦＥＴ（金属酸化物シリコン電界効果型トランジスタ）を形成する。

すなわちこの半導体装置は、所望の素子領域を形成してなるシリコン基板１１表面に形成されたアルミニウムからなる第１の配線層１４と、前記第１の配線層１４表面を覆うＵＳＧ膜からなる層間絶縁膜１６と、前記層間絶縁膜１６表面全体を覆うようにプラズマＣＶＤ法によって形成された窒化シリコン膜１６ｓと、前記窒化シリコン膜１６ｓの上層に形成された最上層メタルとしての金層からなるメタル配線層１９と、前記メタル配線層１９上に形成されたポリイミド膜からなる平坦化絶縁膜１８とを含むことを特徴とする。なお、メタル配線層１９と第１の配線層１４との間にはアルミニウムのマイグレーションを防止するために薄いチタンＴｉ薄膜からなるバリア層１９ｓが介在せしめられている。

なお、シリコン基板１１上にはフィールド酸化膜１２が形成されると共に、ポリシリコンゲート１５を備えたＭＯＳＦＥＴが形成され、これらを覆うように、層間絶縁膜１３が形成されている。層間絶縁膜１３は、たとえばＰＳＧ（リンをドーピングしたシリコン酸化膜）やＢＰＳＧ（ボロンおよびリンをドーピングしたシリコン酸化膜）により構成される。

次にこの半導体装置の製造工程について説明する。
まず、図２に示すようにシリコン基板１１表面に素子分離膜としてのフィールド酸化膜１２を形成し素子領域を形成するとともに、この素子領域内にポリシリコン膜からなるゲート配線１５を備えたＭＯＳＦＥＴを形成する。

そして図３に示すように、この上層にＢＰＳＧ膜からなる層間絶縁膜１３を形成し、図示しないコンタクトホールを介してこのゲート配線１５と接続する第１の配線層１４を形成する。

この後図４に示すように、ＣＶＤ法（気相成長法）等によりＵＳＧ（非ドープケイ酸ガラス）を堆積させることによりＵＳＧ層１６を形成し、更にこの上層にプラズマＣＶＤ法により窒化シリコン膜１６ｓを形成する。
そして最上層のメタル配線を形成するためのコンタクトホールＨを形成する。

この後、図５に示すように、スパッタリング法により、バリア層１９ｓとしてチタン薄膜を形成した後、金層からなるメタル配線１９を形成する。

この後、塗布法により膜厚２μｍのポリイミド膜からなるパッシベーション膜１８を形成する。

このようにして図１に示したような半導体装置が形成される。

かかる構成によれば、最上層のメタル配線層を金層で構成しているため、ボンディング性に優れており、また低抵抗で信頼性の高いものである。更にまた、配線層の膜厚を薄くすることができるため、表面の平坦化が容易となる。

また、最上層のメタル配線層を金で構成しているため、アルミ配線のような従来の配線に比べて、耐湿性を高めることができ、パッシベーション構造の簡略化が可能となる。また、下地の層間絶縁膜の表面をプラズマＣＶＤ法で形成した窒化シリコン膜で保護しており、緻密であり、薄くてもパッシベーション効果に優れたものとなっている。

また、膜厚が薄くて済むため、上層の凹凸が少なく、平坦化工程が容易となる。

さらに窒化シリコン膜にスルーホールが形成されている領域では、表面が最上層メタル配線層としての金層で覆われているため、下層配線領域および半導体素子領域の保護効果は高く、信頼性の高いものとなっている。

またＵＳＧ膜などの層間絶縁膜を窒化シリコン膜で被覆しているため、膜厚に対して緻密でかつパッシベーション効果が高いものとなっている。また、この上層に形成されるパッシベーション膜はパッシベーション効果の低いものでもよい。従ってポリイミド膜のみでよく容易にかつ短時間で平坦化構造を得ることが可能となる。

さらに、前記窒化シリコン膜として、埋め込み性が良好な高密度プラズマを利用した気相成長法を用いて層間絶縁膜を形成することにより、緻密な膜を形成することができる。また、上面の平坦な層間絶縁膜を効率よく形成することができる。

また、周辺の必要な領域のみでポリイミド膜を除去し、ボンディングを行うようにすれば、ショートの発生確率が大幅に低減し、歩留まりの向上を図ることが可能となる。

さらにまた、ダイレクトボンディングを行うような場合には、フォトリソグラフィ法を用いてポリイミド膜にスルーホールを形成し、金の選択めっきを行うことにより、バンプの形成も極めて容易となる。またバンプの周囲はポリイミド膜であるため、弾力性に富み、ボンディングが容易である。

また、製造コストの高いＳＯＧ工程を省略することができるため、製造コストを下げることができる。また、製造のためのリードタイムを短縮することができ、配線間絶縁膜の形成に要するコストを低減する。さらにまた製造リードタイムの短縮を図ることができる。

なお、層間絶縁膜としては、ＢＰＳＧの他、たとえばＰＳＧ（リンをドーピングしたシリコン酸化膜）やＵＳＧ膜も適用可能である。

また、堆積したＵＳＧ層の上に、ＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）法を用いて、厚肉を形成しやすいケイ素化合物からなる有機絶縁物（有機ＳＯＧ）で構成された有機ＳＯＧ層を塗布し、ＵＳＧ層の上面の凹部を埋めたのち、高密度プラズマＣＶＤ法により窒化シリコン膜を形成するようにしてもよい。

また、高密度プラズマＣＶＤ法は、埋め込み性が良好であるため、ＵＳＧ層の上面を平坦に保ちつつ、凹部を埋め込むことができる。

この後、水洗工程、ＳＯＧアニール工程などを経て、膜質の良いＵＳＧ層でＳＯＧ層を囲い込んだ構造を有する絶縁性の高い配線間絶縁膜が形成される。

高密度プラズマＣＶＤ装置は、ＣＶＤ法による膜形成と、スパッタによるエッチングとを同時に行なうようにすることができ、埋め込み性に優れた膜形成をおこなうことが可能となる。高密度プラズマＣＶＤ装置のプラズマ源として、ＥＣＲ（エレクトロン・サイクロトロン・リゾナンス）を用いたものや、ＩＣＰ（インダクティブリー・カップルド・プラズマ）を用いたもの等が知られている。

また高密度プラズマＣＶＤ装置は、プラズマ源として、ＩＣＰ（インダクティブリー・カップルド・プラズマ）を用いたものである。高密度プラズマＣＶＤ装置は、半球形のセラミックドームを備えており、セラミックドームの外周には、銅で構成されたコイルが配置されている。コイルには、３００［ＫＨｚ］〜２［ＭＨｚ］程度の低周波電力が加えられるようになっている。高密度プラズマ（１０^１１〜１０^１２［イオン／ｃｍ^３］）は、この低周波電力に基づく誘導結合エネルギーによって形成される。

また、製造コストの高いＳＯＧ工程をポリイミド膜の塗布工程に代えることができる。このため、ＳＯＧ層を形成する工程が不要となる分、製造コストを下げることができ、製造に要するリードタイムを短縮することができる。したがって、層間絶縁膜の形成に要するコストを低減するとともに製造リードタイムを短縮することができる。

また、上述の実施形態においては、下地層として、フィールド酸化膜およびこの上に形成されたアルミ配線とにより構成されるＭＯＳＦＥＴの配線層を例に説明したが、下地層はこれに限定されるものではない。この発明における下地層とは、凹凸状表面を有する導電体層全般を意味するものである。

本発明によれば、最上層メタル配線に金を使用すると共に、層間絶縁膜上に窒化シリコン膜を形成することによりパッシベーション効果を高めるようにしているため、製造が容易でかつ信頼性の高い半導体装置を提供することが可能となることからＶＬＳＩなどに適用可能である。

１２・・・・・フィールド酸化膜
１４・・・・・アルミ配線
１６・・・・・ＵＳＧ層
１６ｓ・・・・・プラズマ窒化シリコン層
１８・・・・・ポリイミド膜
１９・・・・・金層
１９ｓ・・・・・Ｔｉ層

Claims

所望の素子領域の形成された基板表面に形成された配線層と、
前記配線層表面を覆う層間絶縁膜と、
前記層間絶縁膜表面全体を覆うように形成された窒化シリコン膜と、
前記窒化シリコン膜の上層に形成された最上層メタルとしての金層からなるメタル配線層と、
前記窒化シリコン膜と前記メタル配線層との間に形成されたバリア層と、
前記メタル配線層上に形成されたポリイミドからなる平坦化絶縁膜と、
を含み、
前記バリア層と前記配線層は、前記窒化シリコン膜と前記層間絶縁膜に形成されたスルーホールを通じて接続されており、
前記平坦化絶縁膜が一部領域で除去せしめられ、前記メタル配線層にボンディングがなされていることを特徴とする半導体装置。
前記窒化シリコン膜は高密度プラズマＣＶＤ法で形成された窒化シリコン膜であることを特徴とする請求項１に記載の半導体装置。
前記メタル配線層は、一部領域でポリイミド樹脂層が除去せしめられ、
前記一部領域でボンディングワイヤが接続せしめられていることを特徴とする請求項２に記載の半導体装置。
前記バリア層は、チタン薄膜からなることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
前記配線層の下部に第２の層間絶縁膜が形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
前記第２の層間絶縁膜はＰＳＧもしくはＢＰＳＧにより構成されることを特徴とする請求項５に記載の半導体装置。
前記素子領域内には、ＭＯＳＦＥＴが形成されていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
前記ＭＯＳＦＥＴはポリシリコン膜からなるゲート配線を有することを特徴とする請求項７に記載の半導体装置。
前記ゲート配線と前記配線層とを接続するコンタクトホールを有することを特徴とする請求項８に記載の半導体装置。
前記第２の層間絶縁膜の下部にフィールド酸化膜が形成されていることを特徴とする請求項５乃至９のいずれか１項に記載の半導体装置。