JP2002156943A - プラズマディスプレイパネルの低電圧駆動装置及び方法 - Google Patents
プラズマディスプレイパネルの低電圧駆動装置及び方法Info
- Publication number
- JP2002156943A JP2002156943A JP2001254023A JP2001254023A JP2002156943A JP 2002156943 A JP2002156943 A JP 2002156943A JP 2001254023 A JP2001254023 A JP 2001254023A JP 2001254023 A JP2001254023 A JP 2001254023A JP 2002156943 A JP2002156943 A JP 2002156943A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- plasma display
- display panel
- bias voltage
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000000630 rising effect Effects 0.000 claims description 8
- 230000000087 stabilizing effect Effects 0.000 claims description 5
- 238000012423 maintenance Methods 0.000 abstract description 2
- 238000005192 partition Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 アドレス放電時に外部に供給される電圧を適
切に低減し得るプラズマディスプレイパネルの低電圧駆
動方法及びその装置を提供する。 【解決手段】 本発明は、プラズマディスプレイパネル
と、放電維持電圧が供給される維持駆動部１００と、直
流バイアス電圧が供給されるバイアス電圧供給部２００
と、スキャン電極に接続された駆動集積回路３００とを
包含したプラズマディスプレイパネルの低電圧駆動装置
である。
切に低減し得るプラズマディスプレイパネルの低電圧駆
動方法及びその装置を提供する。 【解決手段】 本発明は、プラズマディスプレイパネル
と、放電維持電圧が供給される維持駆動部１００と、直
流バイアス電圧が供給されるバイアス電圧供給部２００
と、スキャン電極に接続された駆動集積回路３００とを
包含したプラズマディスプレイパネルの低電圧駆動装置
である。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマディスプ
レイパネル（ＰＤＰと略称す）の低電圧駆動装置及び方
法に関するもので、詳しくは、直流バイアス電圧を印加
し、アドレス放電時にセル内の壁電荷を適切に減少させ
ることで、アドレスに供給される電圧を減少させること
ができるようにしたＰＤＰの低電圧駆動装置及び方法に
関するものである。
レイパネル（ＰＤＰと略称す）の低電圧駆動装置及び方
法に関するもので、詳しくは、直流バイアス電圧を印加
し、アドレス放電時にセル内の壁電荷を適切に減少させ
ることで、アドレスに供給される電圧を減少させること
ができるようにしたＰＤＰの低電圧駆動装置及び方法に
関するものである。
【０００２】
【従来の技術】プラズマディスプレイパネル（ＰＤＰ）
は、各隔壁によって隔離された放電セル内で、Ｈｅ−Ｎ
ｅ又はＮｅ−Ｘｅのような不活性混合ガスが放電時に発
生する紫外線によって、各隔壁やセルの底部に形成され
た赤／緑／青色蛍光物質を刺激して励起させ、励起状態
の蛍光物質が接地に遷移するとき発生する可視光線によ
り文字及びグラフィックのような画像を表示するように
なっている。
は、各隔壁によって隔離された放電セル内で、Ｈｅ−Ｎ
ｅ又はＮｅ−Ｘｅのような不活性混合ガスが放電時に発
生する紫外線によって、各隔壁やセルの底部に形成され
た赤／緑／青色蛍光物質を刺激して励起させ、励起状態
の蛍光物質が接地に遷移するとき発生する可視光線によ
り文字及びグラフィックのような画像を表示するように
なっている。
【０００３】ＰＤＰは、画像を表示するために、陰極線
管のような電子銃を必要としないので、陰極線管を使用
した表示装置に比べて厚さが薄くて軽く、高鮮明で大型
化が可能である。一方、電極、誘電体層及び放電ガスな
どを備え、充放電によって動作するため、電荷を充電す
るコンデンサのような機能を有しているので、充放電の
際、多量のエネルギーを消耗して、大きさが大きいほど
消耗エネルギーも増加するという特性をも持っている。
管のような電子銃を必要としないので、陰極線管を使用
した表示装置に比べて厚さが薄くて軽く、高鮮明で大型
化が可能である。一方、電極、誘電体層及び放電ガスな
どを備え、充放電によって動作するため、電荷を充電す
るコンデンサのような機能を有しているので、充放電の
際、多量のエネルギーを消耗して、大きさが大きいほど
消耗エネルギーも増加するという特性をも持っている。
【０００４】従って、ＰＤＰのエネルギー消耗の効率化
を図るため、３電極交流面放電型ＰＤＰを使用してい
る。この３電極交流面放電型ＰＤＰは、放電時に表面に
壁電荷が蓄積されて、放電によって発生するスパッタリ
ングから各電極を保護するので、低電圧に駆動すること
ができ、かつ寿命が長くなるという長所がある。
を図るため、３電極交流面放電型ＰＤＰを使用してい
る。この３電極交流面放電型ＰＤＰは、放電時に表面に
壁電荷が蓄積されて、放電によって発生するスパッタリ
ングから各電極を保護するので、低電圧に駆動すること
ができ、かつ寿命が長くなるという長所がある。
【０００５】そして、従来の３電極交流面放電型ＰＤＰ
においては、図５及び図６に示したように、上部基板１
０と下部基板９０とを備えている。上部基板１０にはそ
の下面に形成されたスキャン電極２０Ｙ及びサステイン
電極２０Ｚと、スキャン電極２０Ｙ及びサステイン電極
２０Ｚを形成させた上部基板１０の表面にそれらの電極
を覆うように形成されてＰＤＰが放電されるとき発生す
る壁電荷を蓄積する上部誘電体層３０と、上部誘電体層
３０の表面に形成されてＰＤＰが放電するとき発生する
スパッタリングによって上部誘電体層３０が損傷するの
をを防止して、２次電子の放出効果を向上させる保護膜
４０とが形成されている。一方上部基板９０にはその表
面に形成されたアドレス電極８０Ｘと、アドレス電極８
０Ｘが形成された下部基板９０の表面に形成されて電荷
を蓄積する下部誘電体層７０と、下部誘電体層７０の上
に形成された隔壁５０と、隔壁５０及び下部誘電体層７
０に塗布された蛍光体６０とを備えている。
においては、図５及び図６に示したように、上部基板１
０と下部基板９０とを備えている。上部基板１０にはそ
の下面に形成されたスキャン電極２０Ｙ及びサステイン
電極２０Ｚと、スキャン電極２０Ｙ及びサステイン電極
２０Ｚを形成させた上部基板１０の表面にそれらの電極
を覆うように形成されてＰＤＰが放電されるとき発生す
る壁電荷を蓄積する上部誘電体層３０と、上部誘電体層
３０の表面に形成されてＰＤＰが放電するとき発生する
スパッタリングによって上部誘電体層３０が損傷するの
をを防止して、２次電子の放出効果を向上させる保護膜
４０とが形成されている。一方上部基板９０にはその表
面に形成されたアドレス電極８０Ｘと、アドレス電極８
０Ｘが形成された下部基板９０の表面に形成されて電荷
を蓄積する下部誘電体層７０と、下部誘電体層７０の上
に形成された隔壁５０と、隔壁５０及び下部誘電体層７
０に塗布された蛍光体６０とを備えている。
【０００６】スキャン電極２０Ｙ及び２０Ｚは、夫々透
明電極２２Ｙ、２２Ｚと金属バス電極２１Ｙ、２１Ｚと
により構成されている。それらの金属バス電極２１Ｙ、
２１Ｚは、透明電極２２Ｙ、２２Ｚの線幅より小さい線
幅で、透明電極２２Ｙ、２２Ｚの面端に形成されて、透
明電極２２Ｙ、２２Ｚの高抵抗による電圧降下を低減さ
せている。
明電極２２Ｙ、２２Ｚと金属バス電極２１Ｙ、２１Ｚと
により構成されている。それらの金属バス電極２１Ｙ、
２１Ｚは、透明電極２２Ｙ、２２Ｚの線幅より小さい線
幅で、透明電極２２Ｙ、２２Ｚの面端に形成されて、透
明電極２２Ｙ、２２Ｚの高抵抗による電圧降下を低減さ
せている。
【０００７】前述したように、スキャン電極２０Ｙとサ
ステイン（放電維持電極）２０Ｚが平行に形成された上
部基板１０には、誘電体層３０と保護膜４０が積層され
て、誘電体層３０にはＰＤＰの放電時に発生する壁電荷
が蓄積されて、保護膜４０はＰＤＰの放電時に発生した
スパッタリングによって誘電体層３０が損傷されること
を防止して２次電子の放出効率を上昇させている。
ステイン（放電維持電極）２０Ｚが平行に形成された上
部基板１０には、誘電体層３０と保護膜４０が積層され
て、誘電体層３０にはＰＤＰの放電時に発生する壁電荷
が蓄積されて、保護膜４０はＰＤＰの放電時に発生した
スパッタリングによって誘電体層３０が損傷されること
を防止して２次電子の放出効率を上昇させている。
【０００８】一方、下部基板９０には下部誘電体層７０
を成膜するとともにその上に隔壁５０が形成されて、そ
れらの下部誘電体層７０、隔壁５０の表面に上記蛍光体
６０が塗布されている。下部基板９０上のアドレス電極
８０Ｘは、スキャン電極２０Ｙ及び放電維持電極２０Ｚ
と交差される方向に形成され、隔壁５０はアドレス電極
８０Ｘと平行に形成されている。隔壁５０は、放電時に
発生する紫外線及び可視光線が隣接する放電セルにリー
クすることを防止している。
を成膜するとともにその上に隔壁５０が形成されて、そ
れらの下部誘電体層７０、隔壁５０の表面に上記蛍光体
６０が塗布されている。下部基板９０上のアドレス電極
８０Ｘは、スキャン電極２０Ｙ及び放電維持電極２０Ｚ
と交差される方向に形成され、隔壁５０はアドレス電極
８０Ｘと平行に形成されている。隔壁５０は、放電時に
発生する紫外線及び可視光線が隣接する放電セルにリー
クすることを防止している。
【０００９】蛍光体６０は、ＰＤＰが放電されるとき発
生する紫外線によって励起されて、赤／緑／青中一つの
可視光線を発生させる。上／下部基板１０、９０と隔壁
５０間に形成された放電セルの放電空間には、放電のた
めのＨｅ−Ｘｅのような不活性混合ガスが注入されてあ
る。
生する紫外線によって励起されて、赤／緑／青中一つの
可視光線を発生させる。上／下部基板１０、９０と隔壁
５０間に形成された放電セルの放電空間には、放電のた
めのＨｅ−Ｘｅのような不活性混合ガスが注入されてあ
る。
【００１０】このように構成された従来の３電極交流面
放電型ＰＤＰは、画像の階調を実現するために、１つの
フレームを発光回数が相違する複数のサブフィールドに
分割して駆動するようになっている。しかも、分割され
た複数の各サブフィールドを放電を均一にするためのリ
セット期間、放電セルを選択するためのアドレス期間及
び放電回数に従って階調を実現する維持放電期間にさら
に分割している。
放電型ＰＤＰは、画像の階調を実現するために、１つの
フレームを発光回数が相違する複数のサブフィールドに
分割して駆動するようになっている。しかも、分割され
た複数の各サブフィールドを放電を均一にするためのリ
セット期間、放電セルを選択するためのアドレス期間及
び放電回数に従って階調を実現する維持放電期間にさら
に分割している。
【００１１】例えば、２５６階調で画像を表示しようと
する場合、１／６０秒に該当するフレーム期間（１６．
６７ｍｓ）を８つの各サブフィールド（ＳＦ１〜ＳＦ
８）に分割して、その８つの各サブフィールド（ＳＦ１
〜ＳＦ８）をそれぞれリセット期間、アドレス期間及び
維持放電期間に分割しているる。各サブフィールド（Ｓ
Ｆ１〜ＳＦ８）のリセット期間とアドレス期間は、各サ
ブフィールド毎に同じであるが、維持放電期間は、各サ
ブフィールドで２n（ｎ＝０、１、２、３、４、５、
６、７）の比率にしたがって変化する。各サブフィール
ドで維持放電期間が相違するため、画像の階調を実現す
ることができる。
する場合、１／６０秒に該当するフレーム期間（１６．
６７ｍｓ）を８つの各サブフィールド（ＳＦ１〜ＳＦ
８）に分割して、その８つの各サブフィールド（ＳＦ１
〜ＳＦ８）をそれぞれリセット期間、アドレス期間及び
維持放電期間に分割しているる。各サブフィールド（Ｓ
Ｆ１〜ＳＦ８）のリセット期間とアドレス期間は、各サ
ブフィールド毎に同じであるが、維持放電期間は、各サ
ブフィールドで２n（ｎ＝０、１、２、３、４、５、
６、７）の比率にしたがって変化する。各サブフィール
ドで維持放電期間が相違するため、画像の階調を実現す
ることができる。
【００１２】以下、従来３電極交流面放電型ＰＤＰの動
作に対し、図７（Ａ）〜（Ｃ）を用いて説明する。
作に対し、図７（Ａ）〜（Ｃ）を用いて説明する。
【００１３】図７に示したように、ＰＤＰは、１つのサ
ブフィールドがリセット期間、アドレス期間及び維持放
電期間に分けて駆動される。
ブフィールドがリセット期間、アドレス期間及び維持放
電期間に分けて駆動される。
【００１４】又、リセット期間には、スキャン電極２０
Ｙに上昇傾斜波形（ｒａｍｐ１）及び下降傾斜波形（ｒ
ａｍｐ２）が連続的に供給される。上昇傾斜波形（ｒａ
ｍｐ１）が供給されるときに、スキャン電極２０Ｙと放
電維持電極２０Ｚ間に微弱な放電を起こしながら、誘電
体層３０に壁電荷を蓄積し、降下傾斜波形（ｒａｍｐ
２）が供給されるときには、セル内の壁電荷が適当量除
去されて駆動回路の動作マージンを十分に確保する。
Ｙに上昇傾斜波形（ｒａｍｐ１）及び下降傾斜波形（ｒ
ａｍｐ２）が連続的に供給される。上昇傾斜波形（ｒａ
ｍｐ１）が供給されるときに、スキャン電極２０Ｙと放
電維持電極２０Ｚ間に微弱な放電を起こしながら、誘電
体層３０に壁電荷を蓄積し、降下傾斜波形（ｒａｍｐ
２）が供給されるときには、セル内の壁電荷が適当量除
去されて駆動回路の動作マージンを十分に確保する。
【００１５】また、このリセット期間には、スキャン電
極２０Ｙに上昇傾斜波形（ｒａｍｐ１）を供給すること
によって、表示されていないリセット期間の放電で付随
する可視光線を最大限少なくしてコントラスト比を向上
させて、パネル全体に均一な壁電荷を形成してアドレス
放電に必要な駆動電圧を低減させるようにしている。
極２０Ｙに上昇傾斜波形（ｒａｍｐ１）を供給すること
によって、表示されていないリセット期間の放電で付随
する可視光線を最大限少なくしてコントラスト比を向上
させて、パネル全体に均一な壁電荷を形成してアドレス
放電に必要な駆動電圧を低減させるようにしている。
【００１６】アドレス期間には、アドレス電極８０Ｘに
正極性のデータパルスが供給されて、データパルスに同
期されるようにスキャン電極２０Ｙに負極性のスキャン
パルスがそれぞれのスキャン電極に順次供給される。
正極性のデータパルスが供給されて、データパルスに同
期されるようにスキャン電極２０Ｙに負極性のスキャン
パルスがそれぞれのスキャン電極に順次供給される。
【００１７】データパルスが供給されるセルは、データ
パルスとスキャンパルス間の電圧差に該当する電圧及び
セル内の壁電荷によって蓄積された内部壁電圧が追加さ
れてアドレス放電が行われる。
パルスとスキャンパルス間の電圧差に該当する電圧及び
セル内の壁電荷によって蓄積された内部壁電圧が追加さ
れてアドレス放電が行われる。
【００１８】サステイン電極による維持放電期間には、
スキャン電極２０Ｙとサステインの放電維持電極２０Ｚ
に相互間に交番にサステインパルス（ｓｕｓｐ）が供給
されて、アドレス放電によって選択された各セルがサス
テインパルスが供給される毎にサステイン放電を起こ
す。このように輝度の相対比に従ったサステイン放電が
全て励起された後には、放電維持電極２０Ｚに三角波形
状の小さい除去信号（Ｅｒａｓｅ）が供給される。
スキャン電極２０Ｙとサステインの放電維持電極２０Ｚ
に相互間に交番にサステインパルス（ｓｕｓｐ）が供給
されて、アドレス放電によって選択された各セルがサス
テインパルスが供給される毎にサステイン放電を起こ
す。このように輝度の相対比に従ったサステイン放電が
全て励起された後には、放電維持電極２０Ｚに三角波形
状の小さい除去信号（Ｅｒａｓｅ）が供給される。
【００１９】このように、従来のＰＤＰは、リセット期
間にセル内の壁電荷を放電させることで、アドレス放電
に必要な電圧を低減させるようにしている。
間にセル内の壁電荷を放電させることで、アドレス放電
に必要な電圧を低減させるようにしている。
【００２０】
【発明が解決しようとする課題】然るに、このような従
来のＰＤＰは、アドレス放電を行うために６０Ｖ以上の
電圧が要求されるため、ＰＤＰを駆動するための電力消
耗が増加して、使用部品の価格も上昇し、製造及び維持
原価が上昇するという不都合な点があった。また、高電
圧になる程、壁電荷数が減少するため、ＰＤＰの効率が
低下するという不都合な点があった。本発明は、このよ
うな従来の課題に鑑みてなされたもので、アドレス放電
時に外部に供給される電圧を最適に低減して電源使用効
率を向上することができるプラズマディスプレイパネル
の低電圧駆動方法及びその装置を提供することを目的と
する。
来のＰＤＰは、アドレス放電を行うために６０Ｖ以上の
電圧が要求されるため、ＰＤＰを駆動するための電力消
耗が増加して、使用部品の価格も上昇し、製造及び維持
原価が上昇するという不都合な点があった。また、高電
圧になる程、壁電荷数が減少するため、ＰＤＰの効率が
低下するという不都合な点があった。本発明は、このよ
うな従来の課題に鑑みてなされたもので、アドレス放電
時に外部に供給される電圧を最適に低減して電源使用効
率を向上することができるプラズマディスプレイパネル
の低電圧駆動方法及びその装置を提供することを目的と
する。
【００２１】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係るプラズマディスプレイパネルの低
電圧駆動方法は、ＰＤＰの画像階調を実現するための１
つのフレームを夫々相違するサブフィールドに分割して
駆動する段階と、サブフィールドをリセット期間、アド
レス期間及び維持放電期間に夫々分割して、リセット期
間の間、傾斜波形を供給する段階と、傾斜波形が下降す
るとき放電される壁電荷を低減させるために直流バイア
ス電圧を印加する段階とを備えることを特徴とする。本
発明に係るプラズマディスプレイパネルの低電圧駆動装
置は、画像が表示される電極交流面放電型プラズマディ
スプレイパネルと、そのプラズマディスプレイパネルに
接続されて放電維持電圧が供給される維持駆動部と、直
流バイアス電圧が供給されるバイアス電圧供給部と、ス
キャン電極に接続された駆動集積回路とを備えることを
特徴とする。
るため、本発明に係るプラズマディスプレイパネルの低
電圧駆動方法は、ＰＤＰの画像階調を実現するための１
つのフレームを夫々相違するサブフィールドに分割して
駆動する段階と、サブフィールドをリセット期間、アド
レス期間及び維持放電期間に夫々分割して、リセット期
間の間、傾斜波形を供給する段階と、傾斜波形が下降す
るとき放電される壁電荷を低減させるために直流バイア
ス電圧を印加する段階とを備えることを特徴とする。本
発明に係るプラズマディスプレイパネルの低電圧駆動装
置は、画像が表示される電極交流面放電型プラズマディ
スプレイパネルと、そのプラズマディスプレイパネルに
接続されて放電維持電圧が供給される維持駆動部と、直
流バイアス電圧が供給されるバイアス電圧供給部と、ス
キャン電極に接続された駆動集積回路とを備えることを
特徴とする。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態に対
し、図面を用いて説明する。本発明実施形態に係るＰＤ
Ｐの低電圧駆動装置は、図１に示したように、放電維持
電圧Ｖｓｕｓが供給される維持駆動部１００と、直流バ
イアス電圧が供給されるバイアス電圧供給部２００と、
リセット電圧Ｖｒｓｔの供給を制御するリセットアップ
スイッチｓｗ３と、スキャン電圧Ｖｓｃｎの供給を制御
するスキャンスイッチｓｗ５と、スキャン電極Ｙに接続
された駆動集積回路（ＩＣ）３００と、第１ノードｎ１
と第２ノード間に接続されたリセットアップ反転スイッ
チｓｗ２と、第２ノードｎ２と第３ノードｎ３間に接続
されたスキャン反転スイッチｓｗ４とを備えている。
し、図面を用いて説明する。本発明実施形態に係るＰＤ
Ｐの低電圧駆動装置は、図１に示したように、放電維持
電圧Ｖｓｕｓが供給される維持駆動部１００と、直流バ
イアス電圧が供給されるバイアス電圧供給部２００と、
リセット電圧Ｖｒｓｔの供給を制御するリセットアップ
スイッチｓｗ３と、スキャン電圧Ｖｓｃｎの供給を制御
するスキャンスイッチｓｗ５と、スキャン電極Ｙに接続
された駆動集積回路（ＩＣ）３００と、第１ノードｎ１
と第２ノード間に接続されたリセットアップ反転スイッ
チｓｗ２と、第２ノードｎ２と第３ノードｎ３間に接続
されたスキャン反転スイッチｓｗ４とを備えている。
【００２３】バイアス電圧供給部２００は、バイアス電
圧供給源Ｖｂｉａｓと、それと第１ノードｎ１と間に接
続されたリセットダウンスイッチＳＷ１と、バイアス電
圧供給源Ｖｂｉａｓと接地電圧ＧＮＤ間に接続された抵
抗２９０とを含む。抵抗２９０はスイッチＳＷ１へ接続
されている第４ノードｎ４に供給されるバイアス電圧
（Ｖｂｉａｓ）を安定化させるために設けられている。
圧供給源Ｖｂｉａｓと、それと第１ノードｎ１と間に接
続されたリセットダウンスイッチＳＷ１と、バイアス電
圧供給源Ｖｂｉａｓと接地電圧ＧＮＤ間に接続された抵
抗２９０とを含む。抵抗２９０はスイッチＳＷ１へ接続
されている第４ノードｎ４に供給されるバイアス電圧
（Ｖｂｉａｓ）を安定化させるために設けられている。
【００２４】バイアス電圧供給部２００の具体例を図２
に示す。リセットダウン制御信号が供給される第１ダイ
オード２１０及び第１抵抗２２０と、第１ダイオード２
１０及び第１抵抗２２０に並列接続された可変抵抗２３
０と、可変抵抗２３０に連結されたリセットダウンスイ
ッチＳＷ１と、リセットダウンスイッチＳＷ１に直列接
続された第３ダイオード２８０と、第３ダイオード２８
０にカソードを共通に接続された第２ダイオード２６０
と、第２ダイオード２６０に並列に接続された第４抵抗
２７０と、それらの第２ダイオード２６０、第４抵抗２
７０と第１抵抗２２０との間に直列に接続された第３抵
抗２４０及びコンデンサ２５０と、リセットダウンスイ
ッチｓｗ１に供給されるバイアス電圧を安定化させる第
５抵抗２９０とを備えている。
に示す。リセットダウン制御信号が供給される第１ダイ
オード２１０及び第１抵抗２２０と、第１ダイオード２
１０及び第１抵抗２２０に並列接続された可変抵抗２３
０と、可変抵抗２３０に連結されたリセットダウンスイ
ッチＳＷ１と、リセットダウンスイッチＳＷ１に直列接
続された第３ダイオード２８０と、第３ダイオード２８
０にカソードを共通に接続された第２ダイオード２６０
と、第２ダイオード２６０に並列に接続された第４抵抗
２７０と、それらの第２ダイオード２６０、第４抵抗２
７０と第１抵抗２２０との間に直列に接続された第３抵
抗２４０及びコンデンサ２５０と、リセットダウンスイ
ッチｓｗ１に供給されるバイアス電圧を安定化させる第
５抵抗２９０とを備えている。
【００２５】各ダイオード２１０、２６０、２８０は入
力される逆電流を防止し、第３抵抗２４０及び第４抵抗
２７０は第１ノードｎ１から第３ダイオード２８０を介
して入力される電圧を安定化させ、第１抵抗２２０はリ
セットダウンスイッチＳＷ１とコンデンサ２５０との交
差点である第７ノードｎ７の電圧を安定化させる。
力される逆電流を防止し、第３抵抗２４０及び第４抵抗
２７０は第１ノードｎ１から第３ダイオード２８０を介
して入力される電圧を安定化させ、第１抵抗２２０はリ
セットダウンスイッチＳＷ１とコンデンサ２５０との交
差点である第７ノードｎ７の電圧を安定化させる。
【００２６】可変抵抗２３０及びコンデンサ２５０は、
その時定数によってリセット期間の間にＰＤＰのスキャ
ン電極Ｙに入力される傾斜波形の傾きを決定する。
その時定数によってリセット期間の間にＰＤＰのスキャ
ン電極Ｙに入力される傾斜波形の傾きを決定する。
【００２７】リセットダウンスイッチＳＷ１は、Ｎチャ
ンネルのＭＯＳＦＥＴを利用することもできるし、スイ
ッチングを制御できる他のトランジスタを使用すること
もできる。
ンネルのＭＯＳＦＥＴを利用することもできるし、スイ
ッチングを制御できる他のトランジスタを使用すること
もできる。
【００２８】以下、このように構成される本発明実施形
態に係るＰＤＰの低電圧駆動方法を図１〜図３を用いて
説明する。
態に係るＰＤＰの低電圧駆動方法を図１〜図３を用いて
説明する。
【００２９】本発明に係るＰＤＰの低電圧駆動方法は、
ＰＤＰが駆動されている間図３（Ａ）〜（Ｈ）に示した
ように、サブフィールドはリセット期間、アドレス期間
及びサステインの維持放電期間に夫々分割される。
ＰＤＰが駆動されている間図３（Ａ）〜（Ｈ）に示した
ように、サブフィールドはリセット期間、アドレス期間
及びサステインの維持放電期間に夫々分割される。
【００３０】リセット期間の初期時点で、上記リセット
アップ反転スイッチｓｗ２及びスキャン反転スイッチｓ
ｗ４がターンオンされ、維持駆動部１００から発生され
る放電維持電圧Ｖｓｕｓが上記駆動集積回路３００に入
力され、スキャン電極Ｙに供給される。このようにして
放電維持電圧Ｖｓｕｓが入力されると、スキャン電極Ｙ
の電圧は放電維持電圧Ｖｓｕｓまで上昇する。
アップ反転スイッチｓｗ２及びスキャン反転スイッチｓ
ｗ４がターンオンされ、維持駆動部１００から発生され
る放電維持電圧Ｖｓｕｓが上記駆動集積回路３００に入
力され、スキャン電極Ｙに供給される。このようにして
放電維持電圧Ｖｓｕｓが入力されると、スキャン電極Ｙ
の電圧は放電維持電圧Ｖｓｕｓまで上昇する。
【００３１】放電維持電圧Ｙが放電維持電圧Ｖｓｕｓま
で上昇すると、リセットアップスイッチｓｗ３がターン
オンされ、リセットアップ反転スイッチｓｗ２はターン
オフされて、スキャン電極Ｙの電圧がリセット電圧まで
上昇する。
で上昇すると、リセットアップスイッチｓｗ３がターン
オンされ、リセットアップ反転スイッチｓｗ２はターン
オフされて、スキャン電極Ｙの電圧がリセット電圧まで
上昇する。
【００３２】スキャン電極Ｙが放電維持電圧Ｖｓｕｓま
で上昇すると、リセットアップスイッチｓｗ３がターン
オンされ、上記リセットアップ反転スイッチｓｗ２はタ
ーンオフされて、スキャン電極Ｙの電圧がリセット電圧
まで上昇する。
で上昇すると、リセットアップスイッチｓｗ３がターン
オンされ、上記リセットアップ反転スイッチｓｗ２はタ
ーンオフされて、スキャン電極Ｙの電圧がリセット電圧
まで上昇する。
【００３３】スキャン電極Ｙに上昇傾斜波形ｒａｍｐ１
が供給されると、上昇傾斜波形ｒａｍｐ１は、スキャン
電極Ｙと放電維持電極Ｚ間に微弱な放電を発生させて、
その放電によってスキャン電極Ｙと放電維持電極Ｚ間に
壁電荷を蓄積させる。
が供給されると、上昇傾斜波形ｒａｍｐ１は、スキャン
電極Ｙと放電維持電極Ｚ間に微弱な放電を発生させて、
その放電によってスキャン電極Ｙと放電維持電極Ｚ間に
壁電荷を蓄積させる。
【００３４】壁電荷が均一に蓄積されると、リセットア
ップスイッチｓｗ３がターンオフされ、リセットアップ
反転スイッチｓｗ２及びリセットダウンスイッチｓｗ１
がターンオンされて、スキャン電極Ｙに直流バイアス電
圧（Ｖｂｉａｓ）が供給される。
ップスイッチｓｗ３がターンオフされ、リセットアップ
反転スイッチｓｗ２及びリセットダウンスイッチｓｗ１
がターンオンされて、スキャン電極Ｙに直流バイアス電
圧（Ｖｂｉａｓ）が供給される。
【００３５】スキャン電極Ｙは、直流バイアス電圧によ
って可変抵抗２３０とコンデンサ２５０間の時定数によ
って決定される下降傾斜ｒａｍｐ２の傾斜度で直流バイ
アス電圧Ｖｂａｉｓまで下降される。
って可変抵抗２３０とコンデンサ２５０間の時定数によ
って決定される下降傾斜ｒａｍｐ２の傾斜度で直流バイ
アス電圧Ｖｂａｉｓまで下降される。
【００３６】この下降ｒａｍｐ２の傾斜は、傾斜度が低
いほどいい。傾斜度が激しすぎると、壁電荷がスキャン
電極Ｙ及び放電維持電極Ｚに均一に蓄積されないため、
アドレス放電が不均一になって、波形が不安定になる。
いほどいい。傾斜度が激しすぎると、壁電荷がスキャン
電極Ｙ及び放電維持電極Ｚに均一に蓄積されないため、
アドレス放電が不均一になって、波形が不安定になる。
【００３７】下降ｒａｍｐ２は、接地電圧ＧＮＤまで落
ちることなく、正極性で加えられる直流バイアス電圧Ｖ
ｂａｓｉｓが残るまでしか降下しないので、そのバイア
ス分が残り、その文の電荷を残して、アドレス放電に不
必要な最小限の壁電荷を除去させる。
ちることなく、正極性で加えられる直流バイアス電圧Ｖ
ｂａｓｉｓが残るまでしか降下しないので、そのバイア
ス分が残り、その文の電荷を残して、アドレス放電に不
必要な最小限の壁電荷を除去させる。
【００３８】すなわち、下降傾斜波形ｒａｍｐ２が完全
に降下せず直流バイアス電圧Ｖｂａｉｓだけ残るので、
セル内の壁電荷残留量が多くなり、アドレス放電の前の
セル内の壁電圧は従来より高くなって、アドレス放電に
必要なデータパルス及びスキャンパルスの電圧を低くす
ることができる。
に降下せず直流バイアス電圧Ｖｂａｉｓだけ残るので、
セル内の壁電荷残留量が多くなり、アドレス放電の前の
セル内の壁電圧は従来より高くなって、アドレス放電に
必要なデータパルス及びスキャンパルスの電圧を低くす
ることができる。
【００３９】アドレス期間にはアドレス電極Ｘに正極性
データパルスが供給されて、そのデータパルスに同期さ
れて、スキャンスイッチｓｗ５がターンオンされ、スキ
ャン反転スイッチｓｗ４がターンオフされるので、デー
タパルスに同期されたスキャンパルスがスキャン電極Ｙ
に供給される。又、データパルスが供給されるセルはデ
ータパルスとスキャンパルス間の電圧差に該当する電圧
にセル内の壁電圧が加算されてアドレス放電される。
データパルスが供給されて、そのデータパルスに同期さ
れて、スキャンスイッチｓｗ５がターンオンされ、スキ
ャン反転スイッチｓｗ４がターンオフされるので、デー
タパルスに同期されたスキャンパルスがスキャン電極Ｙ
に供給される。又、データパルスが供給されるセルはデ
ータパルスとスキャンパルス間の電圧差に該当する電圧
にセル内の壁電圧が加算されてアドレス放電される。
【００４０】スキャンパルスとデータパルスの値が小さ
いほど、アドレス放電をするためＰＤＰに印加される外
部電圧が小さくなる。
いほど、アドレス放電をするためＰＤＰに印加される外
部電圧が小さくなる。
【００４１】維持放電期間にはスキャン電極Ｙと放電維
持電極Ｚに相互にサステインパルス（ｓｕｓｐ）が供給
される。
持電極Ｚに相互にサステインパルス（ｓｕｓｐ）が供給
される。
【００４２】図３（Ｂ）に示したように、アドレス放電
によって選択された各セルは、サステインパルスが供給
される毎にサステイン放電を起こして、全てのサステイ
ン放電が起こった後には共通放電維持電極Ｚに三角波形
状の小さい除去信号（Ｅｒａｓｅ）が供給される。
によって選択された各セルは、サステインパルスが供給
される毎にサステイン放電を起こして、全てのサステイ
ン放電が起こった後には共通放電維持電極Ｚに三角波形
状の小さい除去信号（Ｅｒａｓｅ）が供給される。
【００４３】壁電荷の除去量を低減させるほどアドレス
動作マージンも減少させるため、直流バイアス電圧（Ｖ
ｂｉａｓ）の大きさはアドレス動作マージンを考慮に入
れて決定されなければならない。
動作マージンも減少させるため、直流バイアス電圧（Ｖ
ｂｉａｓ）の大きさはアドレス動作マージンを考慮に入
れて決定されなければならない。
【００４４】すなわち、直流バイアス電圧（Ｖｂｉａ
ｓ）が所定値以上に設定されると、データが供給されな
いセル内の壁電圧も大きくなるため、所望しないセルの
アドレス放電が起こることがある。
ｓ）が所定値以上に設定されると、データが供給されな
いセル内の壁電圧も大きくなるため、所望しないセルの
アドレス放電が起こることがある。
【００４５】従って、このような点を解決するために、
アドレス期間にも直流バイアス電圧を印加する必要があ
る。
アドレス期間にも直流バイアス電圧を印加する必要があ
る。
【００４６】そのため、本発明実施形態に係るＰＤＰの
低電圧駆動方法においては、図４（Ａ）〜（Ｃ）に示し
たように、アドレス期間内に放電維持電極Ｚに直流バイ
アス電圧（Ｖｂａｉｓ２）を印加して、放電維持電極Ｚ
上の電圧をリセット期間より低く調整する。そのバイア
ス電圧（Ｖｂａｉｓ２）をリセット期間の下降傾斜波形
ｒａｍｐ２に供給される直流バイアス電圧より高く設定
して、アドレス放電に必要な電圧を従来よりも一層低減
させることができる。
低電圧駆動方法においては、図４（Ａ）〜（Ｃ）に示し
たように、アドレス期間内に放電維持電極Ｚに直流バイ
アス電圧（Ｖｂａｉｓ２）を印加して、放電維持電極Ｚ
上の電圧をリセット期間より低く調整する。そのバイア
ス電圧（Ｖｂａｉｓ２）をリセット期間の下降傾斜波形
ｒａｍｐ２に供給される直流バイアス電圧より高く設定
して、アドレス放電に必要な電圧を従来よりも一層低減
させることができる。
【００４７】
【発明の効果】以上説明したように、本発明に係るプラ
ズマディスプレイパネル（ＰＤＰ）の低電圧駆動装置及
び方法においては、リセット期間の下降傾斜波形ｒａｍ
ｐ２が供給されるときスキャン電極に直流バイアス電圧
を印加して、スキャン電極に供給される下降傾斜波形の
電圧幅を小さくさせ、リセット期間に除去される壁電荷
を最小化して、アドレス放電時にセル内の壁電圧を増加
することで、アドレス放電に必要な外部供給電圧を低減
し得るため、消費電力を節減し得るという効果がある。
ズマディスプレイパネル（ＰＤＰ）の低電圧駆動装置及
び方法においては、リセット期間の下降傾斜波形ｒａｍ
ｐ２が供給されるときスキャン電極に直流バイアス電圧
を印加して、スキャン電極に供給される下降傾斜波形の
電圧幅を小さくさせ、リセット期間に除去される壁電荷
を最小化して、アドレス放電時にセル内の壁電圧を増加
することで、アドレス放電に必要な外部供給電圧を低減
し得るため、消費電力を節減し得るという効果がある。
【００４８】また、本発明に係るプラズマディスプレイ
パネル（ＰＤＰ）の低電圧駆動装置及び方法において
は、低電圧部品を使用できるため、小型化は無論で、原
価を低減し得るという効果がある。
パネル（ＰＤＰ）の低電圧駆動装置及び方法において
は、低電圧部品を使用できるため、小型化は無論で、原
価を低減し得るという効果がある。
【００４９】さらに、アドレス期間に放電維持電極を低
減して、下降傾斜波形に供給される直流バイアス電圧に
よって発生するアドレス誤放電を防止するため、アドレ
ス放電時に低電圧を供給するようにしたのでアドレス放
電を安定的に動作させることができるという効果があ
る。
減して、下降傾斜波形に供給される直流バイアス電圧に
よって発生するアドレス誤放電を防止するため、アドレ
ス放電時に低電圧を供給するようにしたのでアドレス放
電を安定的に動作させることができるという効果があ
る。
【００５０】さらに、バイアス電圧を安定化させる素子
を利用してＰＤＰの低電圧駆動回路を構成させるため、
その構造が極めて簡単になるという効果がある。
を利用してＰＤＰの低電圧駆動回路を構成させるため、
その構造が極めて簡単になるという効果がある。
【図１】 本発明実施形態に係るＰＤＰの低電圧駆動装
置を示したブロック図である。
置を示したブロック図である。
【図２】 本実施形態に係るバイアス電圧供給部を示し
たブロック図である。
たブロック図である。
【図３】 本実施形態に係るＰＤＰの低電圧アドレス駆
動方法を示した波形図である。
動方法を示した波形図である。
【図４】 本実施形態に係るＰＤＰの低電圧駆動方法を
示した波形図である。
示した波形図である。
【図５】 従来の３電極交流面放電型ＰＤＰの構造を示
した斜視図である。
した斜視図である。
【図６】 従来の３電極交流面放電型ＰＤＰの１つのセ
ルを示した縦断面図である。
ルを示した縦断面図である。
【図７】 従来の３電極交流面放電型ＰＤＰのサブフィ
ールドに供給される駆動波形を示した波形図である。
ールドに供給される駆動波形を示した波形図である。
１００：維持駆動部 ２００：バイアス電圧供給部 ３
００：駆動集積回路
００：駆動集積回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/66 １０１ Ｇ０９Ｇ 3/28 Ｊ (72)発明者 ジュン・イェオン・ヨ 大韓民国・ソウル・セオダイムン−ク・ホ ンギウン−ドン・202−５・ヒュンダイ アパートメント・102−1101 (72)発明者 ビョン・クック・ミン 大韓民国・ソウル・カンナン−ク・ダイチ −ドン・954−12・１エスティ フロア ー・202 Ｆターム(参考） 5C058 AA11 BA01 BB07 5C080 AA05 BB05 DD30 EE29 FF12 HH04 HH05 JJ02 JJ03 JJ04 JJ06
Claims (16)
- 【請求項１】 画像が表示される３電極交流面放電型プ
ラズマディスプレイパネルと、 上記プラズマディスプレイパネルに接続されて放電維持
電圧が供給される維持駆動部（１００）と、 上記維持駆動部（１００）に接続されて直流バイアス電
圧が供給されるバイアス電圧供給部（２００）と、 スキャン電極に接続された駆動集積回路（３００）と、
を備えることを特徴とするプラズマディスプレイパネル
の低電圧駆動装置。 - 【請求項２】 上記バイアス電圧供給部（２００）は、 リセットダウン制御信号及びバイアス電圧を制御するリ
セットダウンスイッチ（ＳＷ１）と、 リセットダウン制御信号を供給するリセットダウン制御
部（４００）と、 供給されるバイアス電圧を安定化する電圧安定抵抗（２
９０）とを備えることを特徴とする請求項１記載のプラ
ズマディスプレイパネルの低電圧駆動装置。 - 【請求項３】 上記電圧安定抵抗（２９０）は、上記ス
キャン電極に供給されるバイアス電圧を安定させるため
の抵抗であることを特徴とする請求項２記載のプラズマ
ディスプレイパネルの低電圧駆動装置。 - 【請求項４】 プラズマディスプレイパネルの画像階調
を実現するために、１つのフレームを夫々相違するサブ
フィールドに分割して駆動する段階と、 前記サブフィールドをリセット期間、アドレス期間及び
維持放電期間に夫々分割して、前記リセット期間の間、
傾斜波形を供給する段階と、 傾斜波形が下降するとき放電される壁電荷を低減させる
ために、直流バイアス電圧（Ｖｂａｉｓ）を印加する段
階と、を順次行うことを特徴とするプラズマディスプレ
イパネルの低電圧駆動方法。 - 【請求項５】 上記傾斜波形を供給する段階は、 上記リセット期間の初期に、維持駆動部から発生される
放電維持電圧をスキャン電極に供給する段階と、 該スキャン電極の電圧が前記放電維持電圧まで上昇する
と、リセットアップスイッチがターンオンして、前記ス
キャン電極にリセット電圧を供給する段階と、を順次行
うことを特徴とする請求項１〜４の何れ一つに記載のプ
ラズマディスプレイパネルの低電圧駆動方法。 - 【請求項６】 上記リセット電圧を供給する段階は、 上記スキャン電極が上記リセット電圧まで上昇すると、
前記スキャン電極と放電維持電極間に微弱な放電が発生
して、壁電荷が蓄積される段階を含むことを特徴とする
請求項２〜５の何れか一つに記載のプラズマディスプレ
イパネルの低電圧駆動方法。 - 【請求項７】 上記傾斜波形は、傾斜度が正極性上昇傾
斜波形であることを特徴とする請求項２〜６何れ一つに
記載のプラズマディスプレイパネルの低電圧駆動方法。 - 【請求項８】 上記直流バイアス電圧を印加する段階
は、 上記スキャン電極に壁電荷が蓄積されると、前記スキャ
ン電極に前記直流バイアス電圧を印加する段階と、 前記スキャン電極が上記下降傾斜波形の傾斜度で前記直
流バイアス電圧まで下降する段階とをむことを特徴とす
る請求項４記載のプラズマディスプレイパネルの低電圧
駆動方法。 - 【請求項９】 上記傾斜波形は、傾斜度が負極性の下降
傾斜であることを特徴とする請求項８記載のプラズマデ
ィスプレイパネルの低電圧駆動方法。 - 【請求項１０】 上記下降傾斜波形は、上記上昇傾斜波
形の電圧レベルより上記直流バイアス電圧ほど電圧レベ
ルが低いことを特徴とする請求項９記載のプラズマディ
スプレイパネルの低電圧駆動方法。 - 【請求項１１】 上記下降傾斜波形は、上記直流バイア
ス電圧だけ除去される壁電荷が小さくなるので、アドレ
ス放電以前にセル内の壁電圧が上昇して、アドレス放電
に必要なデータパルス及びスキャンパルスの電圧が低く
なることを特徴とする請求項１０記載のプラズマディス
プレイパネルの低電圧駆動方法。 - 【請求項１２】 上記直流バイアス電圧は、アドレスマ
ージンを考慮に入れてその大きさが決定されることを特
徴とする請求項４記載のプラズマディスプレイパネルの
低電圧駆動方法。 - 【請求項１３】 上記直流バイアス電圧を印加する段階
は、上記傾斜波形が下降するとき、放電維持電極に正極
性の直流電圧が供給されることを特徴とする請求項１４
記載のプラズマディスプレイパネルの低電圧駆動方法。 - 【請求項１４】 上記直流バイアス電圧（Ｖｂａｉｓ）
を印加する段階は、 上記印加された直流バイアス電圧（Ｖｂａｉｓ）によっ
て、アドレス期間に誤放電されることを防止するため
に、放電維持電極に別の直流バイアス電圧（Ｖｂａｉｓ
２）を印加する段階を含むことを特徴とする請求項４記
載のプラズマディスプレイパネルの低電圧駆動方法。 - 【請求項１５】 上記放電維持電極に印加される他の直
流バイアス電圧（Ｖｂａｉｓ２）は、上記リセット期間
の下降傾斜に供給される直流バイアス電圧（Ｖｂａｉ
ｓ）より低く設定されることを特徴とする請求項１４記
載のプラズマディスプレイパネルの低電圧駆動方法。 - 【請求項１６】 上記他の直流バイアス電圧（Ｖｂａｉ
ｓ２）が高く設定されるほど、上記アドレス電圧の大き
さは小さくなることを特徴とする請求項１４記載のプラ
ズマディスプレイパネルの低電圧駆動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000-49372 | 2000-08-24 | ||
| KR10-2000-0049372A KR100366942B1 (ko) | 2000-08-24 | 2000-08-24 | 플라즈마 디스플레이 패널의 저전압 어드레스 구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002156943A true JP2002156943A (ja) | 2002-05-31 |
| JP4215416B2 JP4215416B2 (ja) | 2009-01-28 |
Family
ID=19685028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001254023A Expired - Fee Related JP4215416B2 (ja) | 2000-08-24 | 2001-08-24 | プラズマディスプレイパネルの低電圧駆動装置及び方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6590345B2 (ja) |
| JP (1) | JP4215416B2 (ja) |
| KR (1) | KR100366942B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005037606A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
| JP2006330663A (ja) * | 2005-05-25 | 2006-12-07 | Samsung Sdi Co Ltd | プラズマ表示装置及びその電源装置 |
| JP2007086741A (ja) * | 2005-09-20 | 2007-04-05 | Lg Electronics Inc | プラズマディスプレイ装置及びプラズマディスプレイ装置の駆動方法 |
| US7417603B2 (en) | 2004-03-19 | 2008-08-26 | Samsung Sdi Co., Ltd. | Plasma display panel driving device and method |
| US7642995B2 (en) | 2004-03-10 | 2010-01-05 | Samsung Sdi Co., Ltd. | Plasma display panel driving device and method |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489273B1 (ko) * | 2002-10-02 | 2005-05-17 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
| KR100490631B1 (ko) * | 2003-05-14 | 2005-05-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 이의 구동방법 |
| KR100603298B1 (ko) * | 2003-10-17 | 2006-07-20 | 삼성에스디아이 주식회사 | 패널 구동 장치 |
| KR100739072B1 (ko) | 2004-05-28 | 2007-07-12 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그의 구동 방법 |
| KR100590011B1 (ko) * | 2004-08-13 | 2006-06-14 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 |
| JP4636901B2 (ja) * | 2005-02-28 | 2011-02-23 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置およびその駆動方法 |
| US7719490B2 (en) * | 2005-08-17 | 2010-05-18 | Lg Electronics Inc. | Plasma display apparatus |
| KR100710251B1 (ko) * | 2005-12-30 | 2007-04-20 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
| KR100765528B1 (ko) * | 2006-01-24 | 2007-10-10 | 엘지전자 주식회사 | 플라즈마 표시장치 |
| KR100884537B1 (ko) * | 2007-10-04 | 2009-02-18 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2149289A1 (en) * | 1994-07-07 | 1996-01-08 | Yoshifumi Amano | Discharge display apparatus |
| JP2845836B2 (ja) * | 1996-09-18 | 1999-01-13 | 松下電子工業株式会社 | プラズマディスプレイパネルの輝度制御方法 |
| US6271810B1 (en) * | 1998-07-29 | 2001-08-07 | Lg Electronics Inc. | Plasma display panel using radio frequency and method and apparatus for driving the same |
| JP2000172228A (ja) * | 1998-12-01 | 2000-06-23 | Mitsubishi Electric Corp | Ａｃ放電を利用した表示パネルの駆動方法 |
-
2000
- 2000-08-24 KR KR10-2000-0049372A patent/KR100366942B1/ko not_active IP Right Cessation
-
2001
- 2001-08-23 US US09/934,470 patent/US6590345B2/en not_active Expired - Fee Related
- 2001-08-24 JP JP2001254023A patent/JP4215416B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005037606A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
| US7642995B2 (en) | 2004-03-10 | 2010-01-05 | Samsung Sdi Co., Ltd. | Plasma display panel driving device and method |
| US7417603B2 (en) | 2004-03-19 | 2008-08-26 | Samsung Sdi Co., Ltd. | Plasma display panel driving device and method |
| JP2006330663A (ja) * | 2005-05-25 | 2006-12-07 | Samsung Sdi Co Ltd | プラズマ表示装置及びその電源装置 |
| US7542020B2 (en) | 2005-05-25 | 2009-06-02 | Samsung Sdi Co., Ltd. | Power supply device and plasma display device including power supply device |
| JP2007086741A (ja) * | 2005-09-20 | 2007-04-05 | Lg Electronics Inc | プラズマディスプレイ装置及びプラズマディスプレイ装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6590345B2 (en) | 2003-07-08 |
| KR100366942B1 (ko) | 2003-01-09 |
| US20020047589A1 (en) | 2002-04-25 |
| KR20020016199A (ko) | 2002-03-04 |
| JP4215416B2 (ja) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109098B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002278510A (ja) | プラズマディスプレイパネルの駆動方法および表示装置 | |
| JP4215416B2 (ja) | プラズマディスプレイパネルの低電圧駆動装置及び方法 | |
| KR100667360B1 (ko) | 플라즈마 디스플레이 장치 및 그의 구동 방법 | |
| JP2006309247A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| JP4530048B2 (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 | |
| EP1748407B1 (en) | Plasma display apparatus and driving method of the same | |
| JP4181959B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JP2006011459A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| US20080150835A1 (en) | Plasma display apparatus and driving method thereof | |
| EP1598800A2 (en) | Plasma display apparatus and driving method thereof | |
| JP2005004213A (ja) | プラズマディスプレイパネルのリセット方法及び装置 | |
| JP2004361963A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2005331956A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| US20070126659A1 (en) | Plasma display apparatus and driving method thereof | |
| KR100666106B1 (ko) | 플라즈마 디스플레이 장치 | |
| JP2005321802A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| KR100482340B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 및 방법 | |
| WO2010143411A1 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| WO2010143403A1 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| WO2010143404A1 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| KR20030013561A (ko) | 교류형 플라즈마 디스플레이 패널의 구동방법 | |
| JP2005107536A (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| KR20040078435A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR101069867B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 구동장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060208 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |