JP2002148656A - Ｔｆｔ液晶表示装置 - Google Patents
Ｔｆｔ液晶表示装置Info
- Publication number
- JP2002148656A JP2002148656A JP2000342844A JP2000342844A JP2002148656A JP 2002148656 A JP2002148656 A JP 2002148656A JP 2000342844 A JP2000342844 A JP 2000342844A JP 2000342844 A JP2000342844 A JP 2000342844A JP 2002148656 A JP2002148656 A JP 2002148656A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel electrode
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【解決課題】 製造工程のバラツキによるフィールドス
ルー電圧の変動を抑制し、分割露光で作製したＴＦＴ液
晶パネルの表示ムラの発生を防止する。 【解決手段】 薄膜トランジスタを用いたＴＦＴアクテ
ィブマトリクス基板の画素電極ＰＩの周縁の全周に沿っ
て前記画素電極と同電位のリング状の金属導体Ｒをドレ
イン層に形成することにより、ドレイン層の信号線d及
び電極Ｄ、ゲート層の走査線ｇ及び電極Ｇ、共通線や拡
大部等のパターン変換変動及び重ねずれによる寄生容量
の影響を抑制する。
ルー電圧の変動を抑制し、分割露光で作製したＴＦＴ液
晶パネルの表示ムラの発生を防止する。 【解決手段】 薄膜トランジスタを用いたＴＦＴアクテ
ィブマトリクス基板の画素電極ＰＩの周縁の全周に沿っ
て前記画素電極と同電位のリング状の金属導体Ｒをドレ
イン層に形成することにより、ドレイン層の信号線d及
び電極Ｄ、ゲート層の走査線ｇ及び電極Ｇ、共通線や拡
大部等のパターン変換変動及び重ねずれによる寄生容量
の影響を抑制する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＦＴ液晶表示装
置に関し、特に、画素電極と信号線及び走査線との間の
寄生容量（浮遊容量）のばらつきの影響を解消させるこ
とができるＴＦＴ液晶表示装置に関する。
置に関し、特に、画素電極と信号線及び走査線との間の
寄生容量（浮遊容量）のばらつきの影響を解消させるこ
とができるＴＦＴ液晶表示装置に関する。
【０００２】
【従来の技術】近年、薄型かつ低消費電力の表示装置と
して液晶表示装置が注目されている。特に、マトリクス
状に配置された画素電極に対する駆動電圧をスイッチン
グ用の薄膜トランジスタ（Thin Film Transistor：「Ｔ
ＦＴ」という。）を介して印加する構成のアクティブマ
トリクス基板を使用するアクティブマトリクス型液晶表
示装置（ＴＦＴ−ＬＣＤ）は、駆動電圧に階調電圧を印
加することにより多階調表示が可能であるとともに、表
示画素間のクロストークが少なく、精細度の高い表示を
実現することが可能であることから、各種のＯＡ機器、
映像機器等に使用されている。
して液晶表示装置が注目されている。特に、マトリクス
状に配置された画素電極に対する駆動電圧をスイッチン
グ用の薄膜トランジスタ（Thin Film Transistor：「Ｔ
ＦＴ」という。）を介して印加する構成のアクティブマ
トリクス基板を使用するアクティブマトリクス型液晶表
示装置（ＴＦＴ−ＬＣＤ）は、駆動電圧に階調電圧を印
加することにより多階調表示が可能であるとともに、表
示画素間のクロストークが少なく、精細度の高い表示を
実現することが可能であることから、各種のＯＡ機器、
映像機器等に使用されている。
【０００３】従来の一般的なＴＦＴ液晶表示装置につい
て、図面を参照して以下説明する。
て、図面を参照して以下説明する。
【０００４】図１３は、アクティブマトリクス基板を使
用するアクティブマトリクス液晶表示装置（ＴＦＴ−Ｌ
ＣＤ）の一画素分の電極配置の構成を示す図である。
用するアクティブマトリクス液晶表示装置（ＴＦＴ−Ｌ
ＣＤ）の一画素分の電極配置の構成を示す図である。
【０００５】アクティブマトリクス基板においては、ガ
ラス基板上に能動素子としてドレイン電極Ｄ、ソース電
極Ｓ及びゲート電極ＧからなるＴＦＴが形成され、前記
ＴＦＴの前記ゲート電極Ｇが形成されるゲート層におい
て行方向の一部拡大部Ｃを備える走査線ｇ、及び隣接す
る表示画素間の遮光用の遮光部Ｌが形成され、ドレイ
ン、ソース電極Ｄ、Ｓが形成されるドレイン層（ソース
層）において列方向の信号線ｄが形成され、前記信号線
ｄと走査線ｇとの間のゲート層及びドレイン層と異なる
層に形成された画素電極ＰＩが形成されて構成されてい
る。また、前記アクティブマトリクス基板の電極等の形
成面の上側には、全面に単一電極（対向電極）を形成し
たガラス基板（図示せず）を対向配置し、前記画素電極
ＰＩとガラス基板間に液晶層を挟持する構成でなる。
ラス基板上に能動素子としてドレイン電極Ｄ、ソース電
極Ｓ及びゲート電極ＧからなるＴＦＴが形成され、前記
ＴＦＴの前記ゲート電極Ｇが形成されるゲート層におい
て行方向の一部拡大部Ｃを備える走査線ｇ、及び隣接す
る表示画素間の遮光用の遮光部Ｌが形成され、ドレイ
ン、ソース電極Ｄ、Ｓが形成されるドレイン層（ソース
層）において列方向の信号線ｄが形成され、前記信号線
ｄと走査線ｇとの間のゲート層及びドレイン層と異なる
層に形成された画素電極ＰＩが形成されて構成されてい
る。また、前記アクティブマトリクス基板の電極等の形
成面の上側には、全面に単一電極（対向電極）を形成し
たガラス基板（図示せず）を対向配置し、前記画素電極
ＰＩとガラス基板間に液晶層を挟持する構成でなる。
【０００６】以上の電極等の配置において、前記画素電
極ＰＩは前記対向電極との間で液晶層を介する容量（液
晶容量）を形成するとともに、前記走査線の拡大部との
間に当該容量を補助する補助容量（蓄積容量、ストレー
ジ容量）が形成される。
極ＰＩは前記対向電極との間で液晶層を介する容量（液
晶容量）を形成するとともに、前記走査線の拡大部との
間に当該容量を補助する補助容量（蓄積容量、ストレー
ジ容量）が形成される。
【０００７】図１４は、従来のアクティブマトリクス型
液晶表示装置における他のアクティブマトリクス基板の
一画素分の電極配置の構成を示す図である。この従来例
では、走査線ｇに前記蓄積容量を形成する拡大部を形成
する代わりに、独立した共通線ｃを配置して蓄積容量を
形成する拡大部（コモンストレージ）Ｃｓｔを設けた電
極配置を有する構成とすることを特徴とし、他の構成は
図１３に示す電極配置と同様である。
液晶表示装置における他のアクティブマトリクス基板の
一画素分の電極配置の構成を示す図である。この従来例
では、走査線ｇに前記蓄積容量を形成する拡大部を形成
する代わりに、独立した共通線ｃを配置して蓄積容量を
形成する拡大部（コモンストレージ）Ｃｓｔを設けた電
極配置を有する構成とすることを特徴とし、他の構成は
図１３に示す電極配置と同様である。
【０００８】アクティブマトリクス基板の表示制御は、
前記画素電極ＰＩと前記対向電極（及び共通電極）の間
に階調電圧を印加し前記液晶容量及び蓄積容量への電荷
を蓄積し、画素電極の電位Ｖｐｉと対向電極の電位との
間の電位差を与えることにより、前記電極間の液晶層の
電気化学的特性を制御し、画素電極単位での液晶の透過
度を制御することにより行う。
前記画素電極ＰＩと前記対向電極（及び共通電極）の間
に階調電圧を印加し前記液晶容量及び蓄積容量への電荷
を蓄積し、画素電極の電位Ｖｐｉと対向電極の電位との
間の電位差を与えることにより、前記電極間の液晶層の
電気化学的特性を制御し、画素電極単位での液晶の透過
度を制御することにより行う。
【０００９】ここで、複数の電極及び配線が絶縁状態で
隣接する前述のようなアクティブマトリクス基板の構造
から分かるように、前記液晶容量及び蓄積容量の他に電
極及び配線間には複数の寄生容量が生じるので、この寄
生容量が画素単位でバラツキや変動が生じると表示ムラ
の発生等、表示特性に影響する。
隣接する前述のようなアクティブマトリクス基板の構造
から分かるように、前記液晶容量及び蓄積容量の他に電
極及び配線間には複数の寄生容量が生じるので、この寄
生容量が画素単位でバラツキや変動が生じると表示ムラ
の発生等、表示特性に影響する。
【００１０】図１５は、従来の前記ゲート層、ドレイン
層及び画素電極層の相互配置関係を示す走査線方向の断
面であり、各層間の寄生容量の発生及び変化の様子を示
す概念図である。
層及び画素電極層の相互配置関係を示す走査線方向の断
面であり、各層間の寄生容量の発生及び変化の様子を示
す概念図である。
【００１１】寄生容量は、ＴＦＴのドレインに接続され
る信号線ｄと画素電極ＰＩ間、ゲート電極Ｇと接続され
る走査線ｇと画素電極ＰＩ間等に発生する。特に、画素
間の遮光を行うために設けられる遮光パターンをゲート
層で作製するように構成したアクティブマトリクス基板
では前記寄生容量は複数のレイヤの信号線、電極等の導
体部に発生する寄生容量の組合せになる。
る信号線ｄと画素電極ＰＩ間、ゲート電極Ｇと接続され
る走査線ｇと画素電極ＰＩ間等に発生する。特に、画素
間の遮光を行うために設けられる遮光パターンをゲート
層で作製するように構成したアクティブマトリクス基板
では前記寄生容量は複数のレイヤの信号線、電極等の導
体部に発生する寄生容量の組合せになる。
【００１２】同図には、右側の信号線ｄと画素電極ＰＩ
との間の前記組合せ容量Ｃｄｐｉ（Ｌ）と左側の信号線
ｄと画素電極ＰＩとの間の前記組合せ容量Ｃｄｐｉ
（Ｒ）の容量が各層の導体の重ねずれ、つまり、各層形
成時の相対的なずれの影響を示している。
との間の前記組合せ容量Ｃｄｐｉ（Ｌ）と左側の信号線
ｄと画素電極ＰＩとの間の前記組合せ容量Ｃｄｐｉ
（Ｒ）の容量が各層の導体の重ねずれ、つまり、各層形
成時の相対的なずれの影響を示している。
【００１３】従来、寄生容量の影響による容量変動を抑
制するように構成したＴＦＴ液晶表示装置が特開２００
０−９８４２７号公報及び特開平６−２２２３９２号公
報に提案されている。
制するように構成したＴＦＴ液晶表示装置が特開２００
０−９８４２７号公報及び特開平６−２２２３９２号公
報に提案されている。
【００１４】以下、前記両公報記載の液晶表示装置の構
成及び動作について説明する。液晶表示装置において
は、液晶容量に印加される電界の方向を同一極性とし長
時間同一表示を行うような画素電極の駆動を行うと、い
わゆる「焼けつき」を生じ表示品位が悪化するので、画
素電極の極性を表示更新周期ごとに反転駆動することが
行われている。この駆動方法には、信号線長手方向の画
素電極を同じ極性とし、表示更新周期ごとにそれらの極
性を反転させるドレインライン反転駆動及び走査線長手
方向及び信号線長手方向ともに隣り合う画素電極同士が
すべて逆極性となるように表示更新周期ごとに各々の画
素電極の極性を反転させるドット反転駆動等がある。
成及び動作について説明する。液晶表示装置において
は、液晶容量に印加される電界の方向を同一極性とし長
時間同一表示を行うような画素電極の駆動を行うと、い
わゆる「焼けつき」を生じ表示品位が悪化するので、画
素電極の極性を表示更新周期ごとに反転駆動することが
行われている。この駆動方法には、信号線長手方向の画
素電極を同じ極性とし、表示更新周期ごとにそれらの極
性を反転させるドレインライン反転駆動及び走査線長手
方向及び信号線長手方向ともに隣り合う画素電極同士が
すべて逆極性となるように表示更新周期ごとに各々の画
素電極の極性を反転させるドット反転駆動等がある。
【００１５】ここで、信号線の電位変動は信号線の極性
が反転する時に最も大きくなるから、その際に、画素電
位が最も大きく影響を受けて輝度が変動するが、前記反
転駆動方法を採用することにより隣り合う信号線を常に
逆極性とすることができ、極性の反転による影響を相殺
し画素の輝度変動を少なくすることができる。
が反転する時に最も大きくなるから、その際に、画素電
位が最も大きく影響を受けて輝度が変動するが、前記反
転駆動方法を採用することにより隣り合う信号線を常に
逆極性とすることができ、極性の反転による影響を相殺
し画素の輝度変動を少なくすることができる。
【００１６】ところが、画素電極とその両側の信号線と
の間の２つの寄生容量が大きく異なるとこの効果は減少
する。特に、ＴＦＴは信号線と走査線との交差部付近に
形成されることが多く、この場合、画素電極はＴＦＴと
の干渉を避けるため、信号線の方向に一定長さだけ切り
欠いて形成されるから、画素電極とＴＦＴ側の信号線と
が隣接する長さと、画素電極と他の信号線とが隣接する
長さとは異なったものとなる。この結果、画素電極とＴ
ＦＴ側の信号線との間に形成される寄生容量が、画素電
極と他の信号線との間に形成される寄生容量よりも大き
くなり、信号線の電位変動に対する前記相殺動作が行わ
れず、画素電位が影響を受けることとなる。
の間の２つの寄生容量が大きく異なるとこの効果は減少
する。特に、ＴＦＴは信号線と走査線との交差部付近に
形成されることが多く、この場合、画素電極はＴＦＴと
の干渉を避けるため、信号線の方向に一定長さだけ切り
欠いて形成されるから、画素電極とＴＦＴ側の信号線と
が隣接する長さと、画素電極と他の信号線とが隣接する
長さとは異なったものとなる。この結果、画素電極とＴ
ＦＴ側の信号線との間に形成される寄生容量が、画素電
極と他の信号線との間に形成される寄生容量よりも大き
くなり、信号線の電位変動に対する前記相殺動作が行わ
れず、画素電位が影響を受けることとなる。
【００１７】特開２０００−９８４２７号公報には、こ
のような信号線の電位変動による輝度変動を最小限に抑
えるために、各ドレインと画素電極間の長さ及び間隔が
等しくなるように、ドレイン配線側の突起と、ドレイン
配線と同時に露光され形成された、前記突起に対応する
形状を有する画素電極の端部を画定する画素周縁部を有
する構造のＴＦＴ液晶表示装置が記載されている。
のような信号線の電位変動による輝度変動を最小限に抑
えるために、各ドレインと画素電極間の長さ及び間隔が
等しくなるように、ドレイン配線側の突起と、ドレイン
配線と同時に露光され形成された、前記突起に対応する
形状を有する画素電極の端部を画定する画素周縁部を有
する構造のＴＦＴ液晶表示装置が記載されている。
【００１８】また、絶縁膜が金属膜にサンドイッチされ
た構造の能動素子を有する液晶ディスプレイ駆動用のア
クティブマトリクス基板に関し、高精度なマスク合わせ
を行うことなしに、能動素子間での寄生容量のバラツキ
をなくすようにしたものが、前記特開平６−２２２３９
２号公報に記載されている。
た構造の能動素子を有する液晶ディスプレイ駆動用のア
クティブマトリクス基板に関し、高精度なマスク合わせ
を行うことなしに、能動素子間での寄生容量のバラツキ
をなくすようにしたものが、前記特開平６−２２２３９
２号公報に記載されている。
【００１９】図１６は、同公報記載の液晶ディスプレイ
駆動用アクティブマトリクス基板の一例を示す図であ
る。同図に示す液晶ディスプレイ駆動用アクティブマト
リクス基板は、能動素子としてＭＩＭ素子が使用され、
図１６（ａ）に示すように、正方形の表示電極１を縦横
に配列し、各列毎に梯子状の走査電極２が表示電極１を
取り囲む構造を有し、さらに図１６（ｂ）に示すよう
に、走査電極２と表示電極１との間に、額縁状の枠状電
極３（破線）が、走査電極２に対しては絶縁膜４を介し
てその上方に形成され、表示電極１に対しては下方に滑
り込むような構造に配置されている。
駆動用アクティブマトリクス基板の一例を示す図であ
る。同図に示す液晶ディスプレイ駆動用アクティブマト
リクス基板は、能動素子としてＭＩＭ素子が使用され、
図１６（ａ）に示すように、正方形の表示電極１を縦横
に配列し、各列毎に梯子状の走査電極２が表示電極１を
取り囲む構造を有し、さらに図１６（ｂ）に示すよう
に、走査電極２と表示電極１との間に、額縁状の枠状電
極３（破線）が、走査電極２に対しては絶縁膜４を介し
てその上方に形成され、表示電極１に対しては下方に滑
り込むような構造に配置されている。
【００２０】この構造によれば、ＭＩＭ素子は表示電極
１の周囲を取り囲むように形成されているので、それぞ
れの膜のパターンニング工程において、マスク合わせ誤
差によりパターンずれが生じることにより、金属膜／絶
縁膜／金属膜というＭＩＭ素子の積層構造部分の面積が
一部で減少しても、これを補うだけの面積の増加が別な
部分で必ず生じるから、１つのＭＩＭ素子についての積
層構造部分の全面積の変化は生じないことになり、寄生
容量のバラツキが生じない。（同公報、段落００２０）
１の周囲を取り囲むように形成されているので、それぞ
れの膜のパターンニング工程において、マスク合わせ誤
差によりパターンずれが生じることにより、金属膜／絶
縁膜／金属膜というＭＩＭ素子の積層構造部分の面積が
一部で減少しても、これを補うだけの面積の増加が別な
部分で必ず生じるから、１つのＭＩＭ素子についての積
層構造部分の全面積の変化は生じないことになり、寄生
容量のバラツキが生じない。（同公報、段落００２０）
【発明が解決しようとする課題】図１３、図１４に示す
従来のアクティブマトリクス基板を用いた液晶表示装置
においては、遮光パターンをゲート層で作製することか
ら、図１５に示すように、ゲート層、ドレイン層及び画
素電極層の各電極、配線等の間に寄生容量が生じる。こ
のうち容量変動により表示品質に影響を与える寄生容量
としては、ゲート／ソース間寄生容量ＣＧＳ、液晶容量
ＣＬＣ、ストレージ容量ＣＳＣ、ゲート／画素電極間寄
生容量Ｃｇｐｉ及びドレイン／画素電極間寄生容量Ｃ
ｄｐｉである。つまり、フィードスルー電圧Ｖｆｄに影
響する容量は複数のレイヤの組合せである。
従来のアクティブマトリクス基板を用いた液晶表示装置
においては、遮光パターンをゲート層で作製することか
ら、図１５に示すように、ゲート層、ドレイン層及び画
素電極層の各電極、配線等の間に寄生容量が生じる。こ
のうち容量変動により表示品質に影響を与える寄生容量
としては、ゲート／ソース間寄生容量ＣＧＳ、液晶容量
ＣＬＣ、ストレージ容量ＣＳＣ、ゲート／画素電極間寄
生容量Ｃｇｐｉ及びドレイン／画素電極間寄生容量Ｃ
ｄｐｉである。つまり、フィードスルー電圧Ｖｆｄに影
響する容量は複数のレイヤの組合せである。
【００２１】液晶表示装置においては、液晶の透過率は
画素電極ＰＩの電位Ｖｐｉと対向電極の電位との間の電
位差によって決まるため、表示領域全体で均一な表示状
態を得るためにはＶｐｉも均一に保つ必要がある。ま
た、画素電極ＰＩのＶｐｉはＴＦＴのオン状態の時に信
号線の電位が書き込まれることにより決定し、書き込ま
れた後のＶｐｉは次の書き込み（１フレーム後）まで一
定に保たれることが望ましい。
画素電極ＰＩの電位Ｖｐｉと対向電極の電位との間の電
位差によって決まるため、表示領域全体で均一な表示状
態を得るためにはＶｐｉも均一に保つ必要がある。ま
た、画素電極ＰＩのＶｐｉはＴＦＴのオン状態の時に信
号線の電位が書き込まれることにより決定し、書き込ま
れた後のＶｐｉは次の書き込み（１フレーム後）まで一
定に保たれることが望ましい。
【００２２】ところが、前述のように画素の周辺にはド
レイン線、ゲート線等が存在し、これらとの間に寄生容
量が生じ、この寄生容量の存在によりドレイン線、ゲー
ト線の電圧の変動に伴ってＶｐｉは変動する。特に、Ｖ
ｐｉに大きな変動を与える要因は、画素電極ＰＩへデー
タを書き込んだ直後のゲート電圧（走査信号）がローレ
ベルとなりＴＦＴがオフになる際に発生するフィードス
ルー電圧Ｖｆｄである。
レイン線、ゲート線等が存在し、これらとの間に寄生容
量が生じ、この寄生容量の存在によりドレイン線、ゲー
ト線の電圧の変動に伴ってＶｐｉは変動する。特に、Ｖ
ｐｉに大きな変動を与える要因は、画素電極ＰＩへデー
タを書き込んだ直後のゲート電圧（走査信号）がローレ
ベルとなりＴＦＴがオフになる際に発生するフィードス
ルー電圧Ｖｆｄである。
【００２３】このフィードスルー電圧Ｖｆｄは、寄生容
量が存在する場合は次式で表される。
量が存在する場合は次式で表される。
【００２４】Ｖｆｄ＝ＣＧＳ／（ＣＧＳ＋ＣＬＣ＋Ｃ
ＳＣ＋Ｃdpi＋Ｃgpi）×｜VGon−VGof f｜ VGon：ＴＦＴがオン時のゲート電圧 VGoff：ＴＦＴがオフ時のゲート電圧 なお、VGon−VGoffの値は、ＴＦＴの特性が画素面内で
全て同じであることから、電圧ＶＧｏｎとＶＧｏｆｆは
常に一定であり、寄生容量自体が表示領域内で一定であ
ればＶｆｄも一定である。また、Ｖｆｄの画素電極ＰＩ
に与える影響は、画素電極ＰＩへの書き込み電位が正方
向でも負方向でも同一極性に電位をシフトし直流成分が
生じるように影響することから、前記の場合は、対向電
極の電位を同方向にシフトさせる調整を行うことにより
Ｖｆｄの影響をなくすることも可能である。
ＳＣ＋Ｃdpi＋Ｃgpi）×｜VGon−VGof f｜ VGon：ＴＦＴがオン時のゲート電圧 VGoff：ＴＦＴがオフ時のゲート電圧 なお、VGon−VGoffの値は、ＴＦＴの特性が画素面内で
全て同じであることから、電圧ＶＧｏｎとＶＧｏｆｆは
常に一定であり、寄生容量自体が表示領域内で一定であ
ればＶｆｄも一定である。また、Ｖｆｄの画素電極ＰＩ
に与える影響は、画素電極ＰＩへの書き込み電位が正方
向でも負方向でも同一極性に電位をシフトし直流成分が
生じるように影響することから、前記の場合は、対向電
極の電位を同方向にシフトさせる調整を行うことにより
Ｖｆｄの影響をなくすることも可能である。
【００２５】以上のように、寄生容量自体が表示領域内
でばらつくとＶｆｄの大きさが表示領域内でばらつくこ
とになり、対向電極ＰＩの電位を調整しても液晶に印加
する実効的な電圧はばらつくことになる。このため全体
としてみたときに表示状態にムラが生じる等、表示品質
が劣化する。
でばらつくとＶｆｄの大きさが表示領域内でばらつくこ
とになり、対向電極ＰＩの電位を調整しても液晶に印加
する実効的な電圧はばらつくことになる。このため全体
としてみたときに表示状態にムラが生じる等、表示品質
が劣化する。
【００２６】ところが、寄生容量は画素電極ＰＩとその
周辺に存在する導電体（信号線、走査線等）との間に生
じるため、これらのサイズが面内でばらつくと、両者の
距離がばらつき、結果として寄生容量の大きさ自体がば
らつくことになる。その結果、Ｖｆｄの大きさがばらつ
き、表示品質を劣化させる。
周辺に存在する導電体（信号線、走査線等）との間に生
じるため、これらのサイズが面内でばらつくと、両者の
距離がばらつき、結果として寄生容量の大きさ自体がば
らつくことになる。その結果、Ｖｆｄの大きさがばらつ
き、表示品質を劣化させる。
【００２７】したがって、例えば同図１５に示すように
各層の配線等パターンの重ねずれが生じたり、リソグラ
フィによる導体パターン形成時の画素単位の電極形状、
面積及び導体幅のパターン化の誤差の変動（「パターン
変換変動」という。）が生じると、フィードスルー電圧
Ｖｆｄ大きさが表示領域内でばらつき、表示品質に大き
な影響を及ぼすことになる。
各層の配線等パターンの重ねずれが生じたり、リソグラ
フィによる導体パターン形成時の画素単位の電極形状、
面積及び導体幅のパターン化の誤差の変動（「パターン
変換変動」という。）が生じると、フィードスルー電圧
Ｖｆｄ大きさが表示領域内でばらつき、表示品質に大き
な影響を及ぼすことになる。
【００２８】前記特開２０００−９８４２７号公報記載
の液晶ディスプレイ駆動用アクティブマトリクス基板
は、画素電極に影響を与える画素電極の両側の信号線間
の寄生容量を互いに同一にしようとするものであり、画
素電極と信号配線間及び電極間の総合的な寄生容量の影
響、特に、電極及び配線等のパターン形成時の前記パタ
ーン変換変動については何ら考慮されていない。また、
同公報のアクティブマトリクス基板は、左右の信号線と
対向する画素電極との間隔及び長さを単に同一とするた
め配線と画素電極に凹凸形状を形成することから、液晶
表示の開口率が劣化するという問題もある。
の液晶ディスプレイ駆動用アクティブマトリクス基板
は、画素電極に影響を与える画素電極の両側の信号線間
の寄生容量を互いに同一にしようとするものであり、画
素電極と信号配線間及び電極間の総合的な寄生容量の影
響、特に、電極及び配線等のパターン形成時の前記パタ
ーン変換変動については何ら考慮されていない。また、
同公報のアクティブマトリクス基板は、左右の信号線と
対向する画素電極との間隔及び長さを単に同一とするた
め配線と画素電極に凹凸形状を形成することから、液晶
表示の開口率が劣化するという問題もある。
【００２９】また、図１６に示す液晶ディスプレイ駆動
用アクティブマトリクス基板は、重ねずれの影響を防止
するものであるが、縦横に配列した表示電極１に対し
て、各列毎に梯子状の走査電極２で前記表示電極１を取
り囲む必要がり、ＭＩＭ素子でなる能動素子が走査電極
２、絶縁膜４、額縁状の枠状電極３及び表示電極１によ
り開口部全周に形成される特殊な構造を有するものであ
り、基本的構造及び原理を異にするＴＦＴ−ＬＣＤの画
素電極に対する信号線、走査線、遮光配線、ゲートスト
レージ等の重ねずれ及びパターン変換変動に関しては何
ら考慮されていない。
用アクティブマトリクス基板は、重ねずれの影響を防止
するものであるが、縦横に配列した表示電極１に対し
て、各列毎に梯子状の走査電極２で前記表示電極１を取
り囲む必要がり、ＭＩＭ素子でなる能動素子が走査電極
２、絶縁膜４、額縁状の枠状電極３及び表示電極１によ
り開口部全周に形成される特殊な構造を有するものであ
り、基本的構造及び原理を異にするＴＦＴ−ＬＣＤの画
素電極に対する信号線、走査線、遮光配線、ゲートスト
レージ等の重ねずれ及びパターン変換変動に関しては何
ら考慮されていない。
【００３０】（目的）本発明の目的は、製造工程のバラ
ツキによるフィールドスルー電圧の変動を抑制すること
が可能なＴＦＴ液晶表示装置を提供することにある。
ツキによるフィールドスルー電圧の変動を抑制すること
が可能なＴＦＴ液晶表示装置を提供することにある。
【００３１】本発明の他の目的は、分割露光により作製
した液晶パネルの表示ムラの発生を防ぐことを可能とし
たＴＦＴ液晶表示装置を提供することにある。
した液晶パネルの表示ムラの発生を防ぐことを可能とし
たＴＦＴ液晶表示装置を提供することにある。
【００３２】
【課題を解決するための手段】本発明のＴＦＴ液晶表示
装置は、複数の走査線とこれらと交差するようにして形
成された複数の信号線と、前記走査線に接続されたゲー
ト電極と、前記信号線に接続されたドレイン電極と、ソ
ース電極と、半導体層と、前記ゲート電極と前記半導体
層との間に形成されたゲート絶縁膜とを有する薄膜トラ
ンジスタと、前記ソース電極に接続された画素電極とを
有する液晶表示装置において、前記画素電極の周縁の全
周に沿って形成され、前記画素電極と電気的に接続さ
れ、信号線／画素電極間寄生容量、走査線／画素電極間
寄生容量、ゲート／ソース間寄生容量、液晶容量、補助
容量を構成した導体を有することを特徴とする。また、
前記導体は金属からなり、前記画素電極は前記導体の一
箇所又は複数の箇所で電気的に接続されていることを特
徴とする。
装置は、複数の走査線とこれらと交差するようにして形
成された複数の信号線と、前記走査線に接続されたゲー
ト電極と、前記信号線に接続されたドレイン電極と、ソ
ース電極と、半導体層と、前記ゲート電極と前記半導体
層との間に形成されたゲート絶縁膜とを有する薄膜トラ
ンジスタと、前記ソース電極に接続された画素電極とを
有する液晶表示装置において、前記画素電極の周縁の全
周に沿って形成され、前記画素電極と電気的に接続さ
れ、信号線／画素電極間寄生容量、走査線／画素電極間
寄生容量、ゲート／ソース間寄生容量、液晶容量、補助
容量を構成した導体を有することを特徴とする。また、
前記導体は金属からなり、前記画素電極は前記導体の一
箇所又は複数の箇所で電気的に接続されていることを特
徴とする。
【００３３】そして、前記各発明における前記走査線の
一部は、前記導体の一部と絶縁膜を介して重なってお
り、前記絶縁膜はゲート絶縁膜であること又は前記走査
線は前記導体側に拡大された部分を有することを特徴と
する。
一部は、前記導体の一部と絶縁膜を介して重なってお
り、前記絶縁膜はゲート絶縁膜であること又は前記走査
線は前記導体側に拡大された部分を有することを特徴と
する。
【００３４】更に、前記各発明において、前記画素電極
との間に絶縁膜を介して容量電極が形成されていること
を特徴とする。
との間に絶縁膜を介して容量電極が形成されていること
を特徴とする。
【００３５】（作用）ＴＦＴを用いたＴＦＴアクティブ
マトリクス基板の画素電極の周縁の全周に沿って前記画
素電極と同電位のリング状の導体を形成したことによ
り、ドレイン層の信号線及び電極、ゲート層の走査線及
び電極、共通線や拡大部等の重ねずれ及びパターン変換
変動による寄生容量の影響を抑制する。
マトリクス基板の画素電極の周縁の全周に沿って前記画
素電極と同電位のリング状の導体を形成したことによ
り、ドレイン層の信号線及び電極、ゲート層の走査線及
び電極、共通線や拡大部等の重ねずれ及びパターン変換
変動による寄生容量の影響を抑制する。
【００３６】
【発明の実施の形態】次に、本発明のＴＦＴ液晶表示装
置の一実施の形態について図面を参照して詳細に説明す
る。
置の一実施の形態について図面を参照して詳細に説明す
る。
【００３７】図１は、本実施の形態のＴＦＴ液晶表示装
置のアクティブマトリクス基板の一画素分の電極配置の
構成を示す図である。
置のアクティブマトリクス基板の一画素分の電極配置の
構成を示す図である。
【００３８】本実施の形態においては、図１に示すよう
に、ガラス基板上のＴＦＴの電極及び配線として、最下
層のゲート層にゲート電極Ｇ、該ゲート電極と接続され
た行方向の走査線ｇ及び該走査線ｇから下部側の画素毎
の拡大部Ｃからなる蓄積容量（ゲートストレージ）Ｇｓ
ｔ、ドレイン層のドレイン、ソース電極Ｄ、Ｓ、該ドレ
イン電極Ｄと接続された列方向の信号線ｄ、前記信号線
ｄと走査線ｇとの間に設けられた、ＩＴＯ（酸化インジ
ウムスズ）等の透明導電膜でなる画素電極ＰＩ、ソース
電極Ｓと接続された画素電極ＰＩの周縁部全辺に沿い、
前記画素電極ＰＩと接続された隣接する表示画素間の遮
光用のリング状の導体、具体的には金属の導体パターン
（リング状パターン）Ｒとから構成されている。
に、ガラス基板上のＴＦＴの電極及び配線として、最下
層のゲート層にゲート電極Ｇ、該ゲート電極と接続され
た行方向の走査線ｇ及び該走査線ｇから下部側の画素毎
の拡大部Ｃからなる蓄積容量（ゲートストレージ）Ｇｓ
ｔ、ドレイン層のドレイン、ソース電極Ｄ、Ｓ、該ドレ
イン電極Ｄと接続された列方向の信号線ｄ、前記信号線
ｄと走査線ｇとの間に設けられた、ＩＴＯ（酸化インジ
ウムスズ）等の透明導電膜でなる画素電極ＰＩ、ソース
電極Ｓと接続された画素電極ＰＩの周縁部全辺に沿い、
前記画素電極ＰＩと接続された隣接する表示画素間の遮
光用のリング状の導体、具体的には金属の導体パターン
（リング状パターン）Ｒとから構成されている。
【００３９】ここでＴＦＴは、縦置きの構成、つまり、
ドレイン電極Ｄとソース電極Ｓはその電流通路が走査線
と平行方向になるように配置され、ゲート電極が走査線
ｇに対し直角方向に形成された配置構造を有している。
また、リング状パターンＲの内周部は前記画素電極ＰＩ
の外周の下部に一部重複し、画素電極ＰＩのＴＦＴが形
成された角のリング部に開口方向の屈曲部に一部拡大部
を形成し、スルーホールを形成して画素電極と接続点Ｐ
を形成している。更にゲートストレージＧｓｔは前記画
素電極ＰＩの上部において画素電極ＰＩ及びリング状パ
ターンＲと重複するように配置している。
ドレイン電極Ｄとソース電極Ｓはその電流通路が走査線
と平行方向になるように配置され、ゲート電極が走査線
ｇに対し直角方向に形成された配置構造を有している。
また、リング状パターンＲの内周部は前記画素電極ＰＩ
の外周の下部に一部重複し、画素電極ＰＩのＴＦＴが形
成された角のリング部に開口方向の屈曲部に一部拡大部
を形成し、スルーホールを形成して画素電極と接続点Ｐ
を形成している。更にゲートストレージＧｓｔは前記画
素電極ＰＩの上部において画素電極ＰＩ及びリング状パ
ターンＲと重複するように配置している。
【００４０】図２（Ａ）は、図１の配線構造におけるＡ
−Ａ’の断面図であり、ゲートストレージＧｓｔとリン
グ状パターンＲと画素電極ＰＩの配置関係を示してい
る。同図に示すようにゲートストレージＧｓｔを構成す
るための絶縁膜には、主に走査線ｇの拡大部とリング状
パターンＲとの間のゲート絶縁膜を使用している。な
お、前記拡大部と画素電極との間に直接蓄積容量を形成
する場合にもゲート絶縁膜が利用できる。
−Ａ’の断面図であり、ゲートストレージＧｓｔとリン
グ状パターンＲと画素電極ＰＩの配置関係を示してい
る。同図に示すようにゲートストレージＧｓｔを構成す
るための絶縁膜には、主に走査線ｇの拡大部とリング状
パターンＲとの間のゲート絶縁膜を使用している。な
お、前記拡大部と画素電極との間に直接蓄積容量を形成
する場合にもゲート絶縁膜が利用できる。
【００４１】図２（Ｂ）は、図１の配線構造におけるＢ
−Ｂ’の断面図であり、信号線ｇとリング状パターンＲ
と画素電極ＰＩの配置関係を示している。
−Ｂ’の断面図であり、信号線ｇとリング状パターンＲ
と画素電極ＰＩの配置関係を示している。
【００４２】図３（Ｃ）は、図１の配線構造におけるＣ
−Ｃ’の断面図であり、ゲートストレージＧｓｔとリン
グ状パターンＲと画素電極ＰＩの配置関係を示してい
る。
−Ｃ’の断面図であり、ゲートストレージＧｓｔとリン
グ状パターンＲと画素電極ＰＩの配置関係を示してい
る。
【００４３】図３（Ｄ）は、図１の配線構造におけるＤ
−Ｄ’の断面図であり、ゲート電極Ｇと、アモルファス
シリコン等の半導体層ＰＳに対して形成されたドレイン
電極Ｄ、ソース電極ＳとからなるＴＦＴ構造及び電極の
配置関係を示している。
−Ｄ’の断面図であり、ゲート電極Ｇと、アモルファス
シリコン等の半導体層ＰＳに対して形成されたドレイン
電極Ｄ、ソース電極ＳとからなるＴＦＴ構造及び電極の
配置関係を示している。
【００４４】本実施の形態において、前記アクティブマ
トリクス基板の上部には全面に単一電極を形成したガラ
ス基板を対向配置し、ガラス基板の下部にはバックライ
ト機構を配置し、前記画素電極と前記単一電極間に駆動
電圧を印加して、各画素単位で間の液晶層の電気光学特
性を制御して表示を行うように構成される。
トリクス基板の上部には全面に単一電極を形成したガラ
ス基板を対向配置し、ガラス基板の下部にはバックライ
ト機構を配置し、前記画素電極と前記単一電極間に駆動
電圧を印加して、各画素単位で間の液晶層の電気光学特
性を制御して表示を行うように構成される。
【００４５】このような電極構造は、５ＰＲ ＴＦＴプ
ロセスにおいて、ドレイン層で画素電極の端面全周にリ
ング状パターンを形成し、コンタクトホールにより前記
リング状パターンを画素電極と導通させることにより作
製する。
ロセスにおいて、ドレイン層で画素電極の端面全周にリ
ング状パターンを形成し、コンタクトホールにより前記
リング状パターンを画素電極と導通させることにより作
製する。
【００４６】次に、本実施の形態のＴＦＴ液晶表示装置
の駆動動作を説明する。本実施の形態のＴＦＴ液晶表示
装置の信号線ｄには液晶容量に書き込むべき電位に応じ
た信号が印加され、走査線ｇには信号線ｄの信号に同期
して上部（前段側）から順次走査信号が印加される。走
査線ｇの走査期間はＴＦＴのゲート／ドレイン間にチャ
ネルが形成されて導通し、走査期間以外にはドレイン電
極Ｄとソース電極Ｇとは絶縁状態となる。ここでＴＦＴ
の導通時に信号線ｄの同期した書込信号が液晶容量Ｃｌ
ｃ及びゲートストレージＧｓｔに充電され、走査期間以
外のＴＦＴの非導通時には液晶容量ＰＩの充電電圧は保
持され、対向電極と画素電極ＰＩとの間に生じる電界に
よって、液晶の光学的特性が制御されバックライトに対
する透過度が変化して表示が行われる。
の駆動動作を説明する。本実施の形態のＴＦＴ液晶表示
装置の信号線ｄには液晶容量に書き込むべき電位に応じ
た信号が印加され、走査線ｇには信号線ｄの信号に同期
して上部（前段側）から順次走査信号が印加される。走
査線ｇの走査期間はＴＦＴのゲート／ドレイン間にチャ
ネルが形成されて導通し、走査期間以外にはドレイン電
極Ｄとソース電極Ｇとは絶縁状態となる。ここでＴＦＴ
の導通時に信号線ｄの同期した書込信号が液晶容量Ｃｌ
ｃ及びゲートストレージＧｓｔに充電され、走査期間以
外のＴＦＴの非導通時には液晶容量ＰＩの充電電圧は保
持され、対向電極と画素電極ＰＩとの間に生じる電界に
よって、液晶の光学的特性が制御されバックライトに対
する透過度が変化して表示が行われる。
【００４７】なお、前記ゲートストレージＧｓｔは、走
査期間以外の期間にドレイン電極Ｄとソース電極Ｓの間
のリーク電流があることから、走査期間から次の走査期
間までの間に画素電極と対向電極との間の電位差が減少
しコントラストの低下を招かないように前記電位差の減
少を防ぐものである。
査期間以外の期間にドレイン電極Ｄとソース電極Ｓの間
のリーク電流があることから、走査期間から次の走査期
間までの間に画素電極と対向電極との間の電位差が減少
しコントラストの低下を招かないように前記電位差の減
少を防ぐものである。
【００４８】図４は、本実施の形態のアクティブマトリ
クス基板の作製工程でのパターン変換変動及び重ねずれ
によるバラツキ及び寄生容量への影響の一例を示す概念
図である。図４（ａ）、（ｃ）はリング状パターンの開
口部を含む走査線ｇ方向の断面を示す図であり、図４
（ｂ）、（ｄ）はリング状パターンの開口部を含む信号
線ｄ方向の断面を示す図である。フィールドスルー電圧
Ｖｆｄに影響する容量である、ゲート／ソース間寄生容
量ＣＧＳ、液晶容量ＣＬＣ、ストレージ容量ＣＳ Ｃ、ゲ
ート／画素電極間寄生容量Ｃｇｐｉ及びドレイン／画素
電極間寄生容量Ｃ ｄｐｉは、画素電極の周縁部全周にド
レイン層の配線と同層で画素電極と同電位のリング状パ
ターンを形成することから全てドレイン層からの組合せ
となる。
クス基板の作製工程でのパターン変換変動及び重ねずれ
によるバラツキ及び寄生容量への影響の一例を示す概念
図である。図４（ａ）、（ｃ）はリング状パターンの開
口部を含む走査線ｇ方向の断面を示す図であり、図４
（ｂ）、（ｄ）はリング状パターンの開口部を含む信号
線ｄ方向の断面を示す図である。フィールドスルー電圧
Ｖｆｄに影響する容量である、ゲート／ソース間寄生容
量ＣＧＳ、液晶容量ＣＬＣ、ストレージ容量ＣＳ Ｃ、ゲ
ート／画素電極間寄生容量Ｃｇｐｉ及びドレイン／画素
電極間寄生容量Ｃ ｄｐｉは、画素電極の周縁部全周にド
レイン層の配線と同層で画素電極と同電位のリング状パ
ターンを形成することから全てドレイン層からの組合せ
となる。
【００４９】一般的に、透明導電膜の画素電極のパター
ニング精度は、信号線（ドレイン層配線）、走査線（ゲ
ート層配線）、同配線層の各電極等の導体膜に比べて悪
い。特に、透明導電膜として通常使用されるＩＴＯ（酸
化インジウム・スズ）は、酸化物のためエッチングされ
難い材料であるのみならず、及びＩＴＯを構成する酸
素、インジウム、スズの組成比によってエッチング速度
が変わり、通常酸素プラズマ雰囲気中でＩＴＯをターゲ
ット材料としてスパッタリング法で成膜されるため、前
記組成比自体が基準面内でばらつく可能性が高く、その
結果、エッチング速度が基板内でばらつきやすい。
ニング精度は、信号線（ドレイン層配線）、走査線（ゲ
ート層配線）、同配線層の各電極等の導体膜に比べて悪
い。特に、透明導電膜として通常使用されるＩＴＯ（酸
化インジウム・スズ）は、酸化物のためエッチングされ
難い材料であるのみならず、及びＩＴＯを構成する酸
素、インジウム、スズの組成比によってエッチング速度
が変わり、通常酸素プラズマ雰囲気中でＩＴＯをターゲ
ット材料としてスパッタリング法で成膜されるため、前
記組成比自体が基準面内でばらつく可能性が高く、その
結果、エッチング速度が基板内でばらつきやすい。
【００５０】従って、画素電極の大きさはこのようなパ
ターニング精度の不良によるパターン変換変動により、
左右のドレイン層配線と画素電極との間に生じる寄生容
量はもちろんのこと、上部（前段）のソース層配線と
間、及びストレージパターンと画素電極との間に生じる
寄生容量の大きさはばらつくから、この寄生容量の大き
さは面内でばらつくことになる。
ターニング精度の不良によるパターン変換変動により、
左右のドレイン層配線と画素電極との間に生じる寄生容
量はもちろんのこと、上部（前段）のソース層配線と
間、及びストレージパターンと画素電極との間に生じる
寄生容量の大きさはばらつくから、この寄生容量の大き
さは面内でばらつくことになる。
【００５１】しかし本実施の形態によれば、図４（ａ）
からも分かるように画素電極は、これと同電位でパター
ンニング精度の高いドレイン層（ソース層）のリング状
パターンで全周が囲まれているから、画素電極とドレイ
ン層配線、画素電極とソース層配線、画素電極とストレ
ージパターン等の間の前述の寄生容量の大きさがばらつ
いたとしても、パターンニング精度の高いドレイン配線
と前記リング状パターンとの間の寄生容量が支配的とな
り、総合的な寄生容量の大きさは殆どばらつかない。
からも分かるように画素電極は、これと同電位でパター
ンニング精度の高いドレイン層（ソース層）のリング状
パターンで全周が囲まれているから、画素電極とドレイ
ン層配線、画素電極とソース層配線、画素電極とストレ
ージパターン等の間の前述の寄生容量の大きさがばらつ
いたとしても、パターンニング精度の高いドレイン配線
と前記リング状パターンとの間の寄生容量が支配的とな
り、総合的な寄生容量の大きさは殆どばらつかない。
【００５２】また、図４（ｂ）に示すように、ドレイン
層で画素電極と同電位のリング状パターンＲを設けるこ
とにより、信号線ｄ等のドレイン配線とリング状パター
ンとの距離は重ねずれによらず実質上常に一定に保たれ
るから、この間の寄生容量のバラツキも確実に防止さ
れ、この点からも総合的な寄生容量の大きさはばらつか
ない。
層で画素電極と同電位のリング状パターンＲを設けるこ
とにより、信号線ｄ等のドレイン配線とリング状パター
ンとの距離は重ねずれによらず実質上常に一定に保たれ
るから、この間の寄生容量のバラツキも確実に防止さ
れ、この点からも総合的な寄生容量の大きさはばらつか
ない。
【００５３】このように本発明のフィールドスルー電圧
Ｖｆｄに影響する容量の比率変動の要因が、主にパター
ン形成時の各電極面積、配線幅の増大、減少等のパター
ンニング精度の高いソース層及びドレイン層のパターン
変換変動のみにすることが可能となるから、製作工程の
バラツキによるフィールドスルー電圧Ｖｆｄの変動を効
果的に抑制することができ、分割露光で作製したＴＦＴ
液晶パネルの表示ムラの発生を防止することができる。
Ｖｆｄに影響する容量の比率変動の要因が、主にパター
ン形成時の各電極面積、配線幅の増大、減少等のパター
ンニング精度の高いソース層及びドレイン層のパターン
変換変動のみにすることが可能となるから、製作工程の
バラツキによるフィールドスルー電圧Ｖｆｄの変動を効
果的に抑制することができ、分割露光で作製したＴＦＴ
液晶パネルの表示ムラの発生を防止することができる。
【００５４】（他の実施の形態）以上の実施の形態は、
縦置きＴＦＴ、ＴＦＴ近傍のスルーホールＰの接続及び
ゲートストレージ構成とした例を説明したが、これらは
各種変更することができる。
縦置きＴＦＴ、ＴＦＴ近傍のスルーホールＰの接続及び
ゲートストレージ構成とした例を説明したが、これらは
各種変更することができる。
【００５５】図５は、ＴＦＴを走査線上に横置きとした
実施の形態を示す図である。ＴＦＴは走査線ｇの一部を
ゲート電極Ｇとするように構成している。信号線ｇから
Ｌ字状に形成したドレイン電極Ｄとリング状パターンＲ
側のソース電極Ｓとを前記ゲート電極の上部に形成した
半導体層ＰＳ上に配置した構成を備え、リング状パター
ンＲと画素電極ＰＩとはスルーホールＰにより接続して
いる。
実施の形態を示す図である。ＴＦＴは走査線ｇの一部を
ゲート電極Ｇとするように構成している。信号線ｇから
Ｌ字状に形成したドレイン電極Ｄとリング状パターンＲ
側のソース電極Ｓとを前記ゲート電極の上部に形成した
半導体層ＰＳ上に配置した構成を備え、リング状パター
ンＲと画素電極ＰＩとはスルーホールＰにより接続して
いる。
【００５６】図６は、図５に示す実施の形態においてス
ルーホールＰをゲートストレージの拡大部に形成した例
を示す図である。
ルーホールＰをゲートストレージの拡大部に形成した例
を示す図である。
【００５７】図５、図６の実施の形態では、図１に示す
実施の形態と比較すると、ＴＦＴ及びスルーホールＰの
配置の変更により画素の開口率を増大することが可能で
ある。
実施の形態と比較すると、ＴＦＴ及びスルーホールＰの
配置の変更により画素の開口率を増大することが可能で
ある。
【００５８】図７は、ＴＦＴを横置きとし、リング状パ
ターンと画素電極との接続は一箇所ないし複数箇所で接
続した構成の実施の形態を示す図である。本実施の形態
では、リング状パターンＲと画素電極ＰＩを同図に示す
範囲ｐ’の任意の場所の一箇所又は複数の箇所にスルー
ホールを設けて接続する構成としている。
ターンと画素電極との接続は一箇所ないし複数箇所で接
続した構成の実施の形態を示す図である。本実施の形態
では、リング状パターンＲと画素電極ＰＩを同図に示す
範囲ｐ’の任意の場所の一箇所又は複数の箇所にスルー
ホールを設けて接続する構成としている。
【００５９】図８（Ｅ）は、図７に示す実施の形態の電
極構造のＥ−Ｅ’の断面を示す図である。ドレイン層に
おける信号線ｇ及びリング状パターンＲと、リング状パ
ターンＲの上部に周縁部が接続された画素電極ＰＩの配
置関係が示されている。
極構造のＥ−Ｅ’の断面を示す図である。ドレイン層に
おける信号線ｇ及びリング状パターンＲと、リング状パ
ターンＲの上部に周縁部が接続された画素電極ＰＩの配
置関係が示されている。
【００６０】図８（Ｆ）は、図７に示す実施の形態の電
極構造のＦ−Ｆ’の断面を示す図である。ゲートストレ
ージＧｓｔと、ドレイン層におけるリング状パターンＲ
と、リング状パターンＲの上部に周縁部が接続された画
素電極ＰＩの配置関係が示されている。
極構造のＦ−Ｆ’の断面を示す図である。ゲートストレ
ージＧｓｔと、ドレイン層におけるリング状パターンＲ
と、リング状パターンＲの上部に周縁部が接続された画
素電極ＰＩの配置関係が示されている。
【００６１】本実施の形態では、リング状パターンと画
素電極との連続的な接続により、特に、リング状パター
ンＲと画素電極ＰＩ、信号線ｇ及び走査線ｇとリング状
パターンＲ又は画素電極ＰＩとの相互の重ねずれがあっ
ても寄生容量の変化はより完全に防止される。
素電極との連続的な接続により、特に、リング状パター
ンＲと画素電極ＰＩ、信号線ｇ及び走査線ｇとリング状
パターンＲ又は画素電極ＰＩとの相互の重ねずれがあっ
ても寄生容量の変化はより完全に防止される。
【００６２】図９は、走査線ｇとは独立した共通線ｃに
ストレージ容量を形成する拡大部Ｃを有する実施の形態
を示す図である。図１に示す実施の形態と同様に縦置き
ＴＦＴと、その近傍のスルーホールＰとを備える。
ストレージ容量を形成する拡大部Ｃを有する実施の形態
を示す図である。図１に示す実施の形態と同様に縦置き
ＴＦＴと、その近傍のスルーホールＰとを備える。
【００６３】図１０は、走査線ｇとは独立した共通線ｃ
にストレージ容量を形成する拡大部Ｃを有する他の実施
の形態を示す図である。横置きＴＦＴと、その近傍のス
ルーホールＰとを備える。開口率の高いアクティブマト
リクス基板を構成できる。
にストレージ容量を形成する拡大部Ｃを有する他の実施
の形態を示す図である。横置きＴＦＴと、その近傍のス
ルーホールＰとを備える。開口率の高いアクティブマト
リクス基板を構成できる。
【００６４】図１１は、ＴＦＴを縦置きとし、コモンス
トレージを下側に設け、リング状パターンと画素電極と
の接続を下部に構成した実施の形態を示す図である。
トレージを下側に設け、リング状パターンと画素電極と
の接続を下部に構成した実施の形態を示す図である。
【００６５】図１２は、ＴＦＴを縦置きとし、コモンス
トレージを下側に設け、変形のリング状パターンとした
実施の形態を示す図である。本実施の形態では、前記リ
ング状の導体の開口部を走査線ｇの方向に横切る導体が
形成された８の字の形状とした変形のリング状パターン
８とし、コモンストレージＣｓｔをその中間部に前記導
体に沿って形成している。
トレージを下側に設け、変形のリング状パターンとした
実施の形態を示す図である。本実施の形態では、前記リ
ング状の導体の開口部を走査線ｇの方向に横切る導体が
形成された８の字の形状とした変形のリング状パターン
８とし、コモンストレージＣｓｔをその中間部に前記導
体に沿って形成している。
【００６６】以上、本発明を図示するいくつかの実施の
形態に基づいて説明したが、何れの実施の形態において
も、フィールドスルー電圧Ｖｆｄに影響する容量の比率
変動の要因が、主に、パターンニング精度の高いソース
層及びドレイン層等のパターン変換変動のみにすること
が可能となるから、製作工程のバラツキによるフィール
ドスルー電圧Ｖｆｄの変動を効果的に抑制することがで
き、分割露光で作製したＴＦＴ液晶パネルの表示ムラの
発生を防止することができる。
形態に基づいて説明したが、何れの実施の形態において
も、フィールドスルー電圧Ｖｆｄに影響する容量の比率
変動の要因が、主に、パターンニング精度の高いソース
層及びドレイン層等のパターン変換変動のみにすること
が可能となるから、製作工程のバラツキによるフィール
ドスルー電圧Ｖｆｄの変動を効果的に抑制することがで
き、分割露光で作製したＴＦＴ液晶パネルの表示ムラの
発生を防止することができる。
【００６７】また、本発明は前述の実施の形態のみに限
定されるものではなく、この他にも種々の態様で実施可
能である。即ち、ＴＦＴが縦置きか横置きか、リング状
パターンと画素電極との接続を何れの箇所において部分
的又は連続的に設けるか、リング状パターンに横断する
導体パターンを設けるかいなか、ストレージパターンを
ゲートストレージとするかコモンストレージとするか等
は、その任意の組合せ構成とすることが可能である。ま
た、画素電極の形状、走査電極の形状は、設計上適宜変
更しうるものである。
定されるものではなく、この他にも種々の態様で実施可
能である。即ち、ＴＦＴが縦置きか横置きか、リング状
パターンと画素電極との接続を何れの箇所において部分
的又は連続的に設けるか、リング状パターンに横断する
導体パターンを設けるかいなか、ストレージパターンを
ゲートストレージとするかコモンストレージとするか等
は、その任意の組合せ構成とすることが可能である。ま
た、画素電極の形状、走査電極の形状は、設計上適宜変
更しうるものである。
【００６８】
【発明の効果】本発明によれば、パターンニング精度の
高い導体のリング状パターンを画素電極と同電位として
画素電極の周縁全周を囲むように構成しているから、画
素電極とドレイン層配線、画素電極とソース層配線、画
素電極とストレージパターン、画素電極と各種電極等の
間の寄生容量自体の大きさがばらついたとしても、前記
ドレイン配線と前記リング状パターンとの間の寄生容量
により、綜合的な寄生容量の大きさを面内で一定とする
ことができる。
高い導体のリング状パターンを画素電極と同電位として
画素電極の周縁全周を囲むように構成しているから、画
素電極とドレイン層配線、画素電極とソース層配線、画
素電極とストレージパターン、画素電極と各種電極等の
間の寄生容量自体の大きさがばらついたとしても、前記
ドレイン配線と前記リング状パターンとの間の寄生容量
により、綜合的な寄生容量の大きさを面内で一定とする
ことができる。
【００６９】特に、ドレイン層で画素電極と同電位のリ
ング状パターンＲを設けることにより、信号線等のドレ
イン層配線とリング状パターンとの距離は重ねずれによ
らず実質上常に一定に保たれるから、この間の寄生容量
のバラツキも確実に防止することができる。
ング状パターンＲを設けることにより、信号線等のドレ
イン層配線とリング状パターンとの距離は重ねずれによ
らず実質上常に一定に保たれるから、この間の寄生容量
のバラツキも確実に防止することができる。
【００７０】このため、製作工程のバラツキによるフィ
ールドスルー電圧Ｖｆｄの変動を効果的に抑制すること
ができ、分割露光で作製したＴＦＴ液晶パネルの表示ム
ラの発生を防止することができる。
ールドスルー電圧Ｖｆｄの変動を効果的に抑制すること
ができ、分割露光で作製したＴＦＴ液晶パネルの表示ム
ラの発生を防止することができる。
【図１】 第１の実施の形態のＴＦＴ液晶表示装置のア
クティブマトリクス基板の一画素分の電極配置の構成を
示す図である。
クティブマトリクス基板の一画素分の電極配置の構成を
示す図である。
【図２】 図１の配線構造におけるＡ−Ａ’、Ｂ−Ｂ’
断面を示す図である。
断面を示す図である。
【図３】 図１の配線構造におけるＣ−Ｃ’、Ｄ−Ｄ’
断面を示す図である。
断面を示す図である。
【図４】 本実施の形態のアクティブマトリクス基板の
作製工程でのパターン変換変動及び重ねずれによるバラ
ツキ及び寄生容量への影響の一例を示す図である。
作製工程でのパターン変換変動及び重ねずれによるバラ
ツキ及び寄生容量への影響の一例を示す図である。
【図５】 ＴＦＴを走査線上に横置きとした第２の実施
の形態を示す図である。
の形態を示す図である。
【図６】 スルーホールＰをゲートストレージの拡大部
に形成した第３の実施の形態を示す図である。
に形成した第３の実施の形態を示す図である。
【図７】 ＴＦＴを横置きとし、リング状パターンと画
素電極の周囲とを接続した構成の第４の実施の形態を示
す図である。
素電極の周囲とを接続した構成の第４の実施の形態を示
す図である。
【図８】 図７の配線構造におけるＥ−Ｅ’、Ｆ−Ｆ’
断面を示す図である。
断面を示す図である。
【図９】 共通線にストレージ容量を形成する第４の実
施の形態を示す図である。
施の形態を示す図である。
【図１０】 共通線にストレージ容量を形成する第５の
実施の形態を示す図である。
実施の形態を示す図である。
【図１１】 ＴＦＴを縦置きとし、コモンストレージを
下側に設けて構成した第６の実施の形態を示す図であ
る。
下側に設けて構成した第６の実施の形態を示す図であ
る。
【図１２】 ＴＦＴを縦置きとし、コモンストレージを
下側に設けた第７に実施の形態を示す図である。
下側に設けた第７に実施の形態を示す図である。
【図１３】 従来のアクティブマトリクス液晶表示装置
の一画素分の電極配置の構成を示す図である。
の一画素分の電極配置の構成を示す図である。
【図１４】 従来のアクティブマトリクス型液晶表示装
置の一画素分の電極配置の構成の他の例を示す図であ
る。
置の一画素分の電極配置の構成の他の例を示す図であ
る。
【図１５】 一般的なＴＦＴ液晶表示装置の寄生容量の
発生及び変化を示す概念図である。
発生及び変化を示す概念図である。
【図１６】 従来の液晶ディスプレイ駆動用アクティブ
マトリクス基板の一例を示す図である。
マトリクス基板の一例を示す図である。
Ｄ ドレイン電極 Ｓ ソース電極 Ｇ ゲート電極 ｄ 信号線 ｇ 走査線 ｃ 共通線 ＰＩ 画素電極 Ｒ リング状パターン Ｃ 拡大部 Ｌ 遮光電極
Claims (7)
- 【請求項１】複数の走査線とこれらと交差するようにし
て形成された複数の信号線と、前記走査線に接続された
ゲート電極と、前記信号線に接続されたドレイン電極
と、ソース電極と、半導体層と、前記ゲート電極と前記
半導体層との間に形成されたゲート絶縁膜とを有する薄
膜トランジスタと、前記ソース電極に接続された画素電
極とを有する液晶表示装置において、前記画素電極の周
縁の全周に沿って形成され、前記画素電極と電気的に接
続され、信号線／画素電極間寄生容量、走査線／画素電
極間寄生容量、ゲート／ソース間寄生容量、液晶容量、
補助容量を構成する導体を有することを特徴とする液晶
表示装置。 - 【請求項２】前記導体は金属からなることを特徴とする
請求項１記載の液晶表示装置。 - 【請求項３】前記画素電極は、前記導体の一箇所又は複
数の箇所で電気的に接続されていることを特徴とする請
求項１又は２記載の液晶表示装置。 - 【請求項４】前記走査線の一部は、前記導体の一部と絶
縁膜を介して重なっていることを特徴とする請求項１、
２又は３記載の液晶表示装置。 - 【請求項５】前記絶縁膜は、ゲート絶縁膜であることを
特徴とする請求項４記載の液晶表示装置。 - 【請求項６】前記走査線は、前記導体側に拡大された部
分を有することを特徴とする請求項４記載の液晶表示装
置。 - 【請求項７】前記画素電極との間に絶縁膜を介して容量
電極が形成されていることを特徴とする請求項１、２又
は３記載の液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000342844A JP4966444B2 (ja) | 2000-11-10 | 2000-11-10 | Ｔｆｔ液晶表示装置 |
| US10/008,973 US6831295B2 (en) | 2000-11-10 | 2001-11-08 | TFT-LCD device having a reduced feed-through voltage |
| TW090127998A TW550431B (en) | 2000-11-10 | 2001-11-09 | TFT-LCD device having a reduced feed-through voltage |
| KR10-2001-0069662A KR100535531B1 (ko) | 2000-11-10 | 2001-11-09 | 박막 트랜지스터 액정 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000342844A JP4966444B2 (ja) | 2000-11-10 | 2000-11-10 | Ｔｆｔ液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002148656A true JP2002148656A (ja) | 2002-05-22 |
| JP4966444B2 JP4966444B2 (ja) | 2012-07-04 |
Family
ID=18817318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000342844A Expired - Fee Related JP4966444B2 (ja) | 2000-11-10 | 2000-11-10 | Ｔｆｔ液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6831295B2 (ja) |
| JP (1) | JP4966444B2 (ja) |
| KR (1) | KR100535531B1 (ja) |
| TW (1) | TW550431B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005182048A (ja) * | 2003-12-19 | 2005-07-07 | Samsung Electronics Co Ltd | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| JP2006330238A (ja) * | 2005-05-25 | 2006-12-07 | Sharp Corp | 液晶表示装置 |
| WO2007108181A1 (ja) * | 2006-03-15 | 2007-09-27 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100838185B1 (ko) * | 2001-09-24 | 2008-06-13 | 엘지디스플레이 주식회사 | 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법 |
| KR20030093519A (ko) * | 2002-06-03 | 2003-12-11 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| US7433007B2 (en) * | 2003-03-03 | 2008-10-07 | Hannistar Display Corporation | Pixel structure for liquid crystal display |
| TWI231996B (en) * | 2003-03-28 | 2005-05-01 | Au Optronics Corp | Dual gate layout for thin film transistor |
| KR20050000653A (ko) | 2003-06-24 | 2005-01-06 | 엘지.필립스 엘시디 주식회사 | 액정 표시 패널 |
| KR101080356B1 (ko) * | 2003-10-13 | 2011-11-04 | 삼성전자주식회사 | 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치 |
| TWI243429B (en) * | 2004-02-05 | 2005-11-11 | Au Optronics Corp | Thin film transistor array substrate and repairing method of the same |
| GB0524166D0 (en) * | 2005-11-26 | 2006-01-04 | Ibm | Context based navigation |
| TW200725536A (en) * | 2005-12-23 | 2007-07-01 | Innolux Display Corp | Liquid crystal display device and method for compensating feed through voltage |
| TWI339303B (en) * | 2006-12-15 | 2011-03-21 | Chimei Innolux Corp | Liquid crystal panel |
| TWI346800B (en) * | 2007-05-22 | 2011-08-11 | Himax Display Inc | Structure of display panel |
| KR101549267B1 (ko) * | 2009-10-14 | 2015-09-11 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
| JP2011175032A (ja) * | 2010-02-23 | 2011-09-08 | Hitachi Displays Ltd | 表示装置 |
| US8804061B2 (en) | 2012-04-11 | 2014-08-12 | Apple Inc. | Devices and methods for reducing the size of display panel routings |
| CN103531096B (zh) * | 2013-10-17 | 2016-07-06 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示面板和显示装置 |
| CN110824793B (zh) * | 2018-08-09 | 2022-04-22 | 南京瀚宇彩欣科技有限责任公司 | 异形显示面板 |
| KR20230055778A (ko) | 2021-10-19 | 2023-04-26 | 경상남도 | 토종다래 추출물을 유효성분으로 포함하는, 항산화, 미백 또는 주름개선용 조성물 |
| CN114355648B (zh) * | 2021-12-17 | 2024-04-12 | 山东蓝贝思特教装集团股份有限公司 | 基于vfd驱动芯片的液晶书写装置擦除电压控制***及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05203994A (ja) * | 1991-09-24 | 1993-08-13 | Toshiba Corp | 液晶表示装置 |
| JPH10339888A (ja) * | 1997-06-09 | 1998-12-22 | Nec Corp | 薄膜トランジスタアレイ及びその製造方法 |
| JPH11142884A (ja) * | 1997-11-07 | 1999-05-28 | Matsushita Electric Ind Co Ltd | カラー液晶パネルおよびその製造方法 |
| JP2000098427A (ja) * | 1998-09-25 | 2000-04-07 | Nec Corp | 液晶表示装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05127195A (ja) * | 1991-11-08 | 1993-05-25 | Toshiba Corp | 液晶表示装置 |
| JP3221628B2 (ja) * | 1992-01-30 | 2001-10-22 | キヤノン株式会社 | 液晶表示装置 |
| US5459595A (en) * | 1992-02-07 | 1995-10-17 | Sharp Kabushiki Kaisha | Active matrix liquid crystal display |
| JPH06222392A (ja) | 1993-01-27 | 1994-08-12 | Dainippon Printing Co Ltd | 液晶ディスプレイ駆動用のアクティブマトリックス基板およびその製造方法 |
| JP3556364B2 (ja) * | 1995-12-27 | 2004-08-18 | 富士通ディスプレイテクノロジーズ株式会社 | アクティブマトリクス型液晶表示パネル及び投射型表示装置 |
| KR100476620B1 (ko) | 1997-12-03 | 2005-08-29 | 삼성전자주식회사 | 액정표시장치의화소구조 |
| US5953088A (en) * | 1997-12-25 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes |
| JP3216053B2 (ja) * | 1999-03-08 | 2001-10-09 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP3512675B2 (ja) * | 1999-04-27 | 2004-03-31 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタアレイ |
-
2000
- 2000-11-10 JP JP2000342844A patent/JP4966444B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-08 US US10/008,973 patent/US6831295B2/en not_active Expired - Lifetime
- 2001-11-09 TW TW090127998A patent/TW550431B/zh active
- 2001-11-09 KR KR10-2001-0069662A patent/KR100535531B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05203994A (ja) * | 1991-09-24 | 1993-08-13 | Toshiba Corp | 液晶表示装置 |
| JPH10339888A (ja) * | 1997-06-09 | 1998-12-22 | Nec Corp | 薄膜トランジスタアレイ及びその製造方法 |
| JPH11142884A (ja) * | 1997-11-07 | 1999-05-28 | Matsushita Electric Ind Co Ltd | カラー液晶パネルおよびその製造方法 |
| JP2000098427A (ja) * | 1998-09-25 | 2000-04-07 | Nec Corp | 液晶表示装置及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005182048A (ja) * | 2003-12-19 | 2005-07-07 | Samsung Electronics Co Ltd | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| JP2006330238A (ja) * | 2005-05-25 | 2006-12-07 | Sharp Corp | 液晶表示装置 |
| WO2007108181A1 (ja) * | 2006-03-15 | 2007-09-27 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| GB2449403A (en) * | 2006-03-15 | 2008-11-19 | Sharp Kk | Active matrix substrate, display device and television receiver |
| GB2449403B (en) * | 2006-03-15 | 2011-08-10 | Sharp Kk | Active matrix substrate, display apparatus and television receiver |
| US8304769B2 (en) | 2006-03-15 | 2012-11-06 | Sharp Kabushiki Kaisha | Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020036743A (ko) | 2002-05-16 |
| KR100535531B1 (ko) | 2005-12-08 |
| US6831295B2 (en) | 2004-12-14 |
| JP4966444B2 (ja) | 2012-07-04 |
| TW550431B (en) | 2003-09-01 |
| US20020057396A1 (en) | 2002-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4966444B2 (ja) | Ｔｆｔ液晶表示装置 | |
| US6249325B1 (en) | Having a pattern for improving voltage difference between different pixel electrodes in which semiconductive or signal line portion is larger for a more remote pixel | |
| JP3036513B2 (ja) | 液晶表示装置 | |
| JP5351498B2 (ja) | 液晶表示装置、及びその駆動方法 | |
| JPH0996839A (ja) | トランジスタマトリクス装置及びその駆動方法 | |
| KR20070000610A (ko) | 박막트랜지스터를 포함하는 액정표시장치 | |
| JP2001296553A (ja) | 表示装置および表示装置の製造方法 | |
| US20170133405A1 (en) | Z-Inversion Type Display Device and Method of Manufacturing the Same | |
| US6927807B2 (en) | Liquid crystal display device | |
| KR20070063404A (ko) | 액정표시장치와 그 제조방법 | |
| KR20090038640A (ko) | 액정표시장치 | |
| JP4065645B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US10971523B2 (en) | Pixel array and fabrication method thereof | |
| JP2000310956A (ja) | 薄膜トランジスタアレイ | |
| KR100205378B1 (ko) | 액티브 매트릭스 액정표시소자 | |
| JP4187027B2 (ja) | 表示装置 | |
| JPH09243999A (ja) | 液晶表示装置 | |
| US20050030464A1 (en) | LCD display of slim frame structure | |
| KR100623443B1 (ko) | 멀티 도메인 액정 표시소자 | |
| JPH10260430A (ja) | Ｔｆｔ液晶表示装置 | |
| KR200380682Y1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| US20070242013A1 (en) | Liquid crystal display and manufacturing method of the same | |
| KR100466393B1 (ko) | 액정표시소자의 박막트랜지스터 | |
| KR20030058218A (ko) | 액정 표시 장치 | |
| CN117518658A (zh) | 阵列基板和显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090618 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110422 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110520 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120402 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |