JPH05127195A

JPH05127195A - 液晶表示装置

Info

Publication number: JPH05127195A
Application number: JP29262091A
Authority: JP
Inventors: Atsushi Sugawara; 淳菅原; Tomomasa Ueda; 知正上田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-11-08
Filing date: 1991-11-08
Publication date: 1993-05-25

Abstract

(57)【要約】【目的】画素電極とこれに隣接する信号線や走査線等
の電極との間の寄生容量を低減することができ、表示画
質の向上をはかり得る液晶表示装置を提供すること。【構成】行方向又は列方向に複数本配列された信号線
１３と、これらの信号線１３と直交する方向に複数本配
列された走査線１２と、信号線１３及び走査線１２で囲
まれた領域にそれぞれ配置された画素電極１４と、画素
電極１４と信号線１３との間に接続された薄膜トランジ
スタ１１とを具備した液晶表示装置において、信号線１
３が形成された層と画素電極１４が形成された層との間
に、絶縁膜２２，２３を介してシールド電極１５を形成
したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリック
ス型の液晶表示装置に係わり、特にアレイ基板側にシー
ルド電極を形成した液晶表示装置に関する。

【０００２】

【従来の技術】近年、薄型軽量の表示装置として、液晶
ディスプレイの開発が活発に行われている。なかでも、
高画質，高精細を実現する方式として、薄膜トランジス
タアレイを用いたアクティブマトリックス方式の液晶デ
ィスプレイが注目されている。現在、例えばラップトッ
プ型コンピュータ用の液晶ディスプレイとしては、対角
１０インチサイズで画素数が縦 500×横2000程度のもの
が主流であるが、より高画質，高精細のディスプレイを
目指して、またファインピッチの高精細型プロジェクシ
ョンの開発等が行われている。

【０００３】薄膜トランジスタアレイを用いたアクティ
ブマトリックス方式の液晶ディスプレイの１画素構成を
図５（ａ）に、その等価回路を図５（ｂ）に示す。図中
１はスイッチング素子としての薄膜トランジスタ（ＴＦ
Ｔ）、２は走査線、３は信号線、４は画素電極である。
この装置では、走査線２が選択された時間だけＴＦＴ１
がＯＮとなり信号線３の電圧によって、画素電極４と対
向電極（図示せず）に挟まれた液晶で形成されるコンデ
ンサ（Ｃ_LC）と、アレイ基板上に作り込まれた補助容量
（Ｃｓ）が充電される。走査線２の非選択時は、ＴＦＴ
１はＯＦＦとなり、画素電極４は信号線３から切り離さ
れ、画素電位が保持される。このようにして、画素電極
と対向電極との間に信号に対応した電界が生じ、液晶分
子が電界の向きに配向し、液晶を通過する光をコントロ
ールする。アクティブマトリックス方式の液晶ディスプ
レイの動作原理は、以上のようなものである。

【０００４】ところで、薄膜トランジスタアレイにおい
ては、寄生容量として、画素電極−走査線間の静電容量
（Ｃgs），画素電極−信号線間の静電容量（Ｃds）が存
在する。従って画素電極は、信号線，走査線と静電容量
結合しており、信号線，走査線の電位変動が画素電位に
影響を与える。走査線の電位変動が問題となるのは画素
につながる走査線のパルスが立ち下がった時で、この時
に走査線パルスの立ち下がりに応じて突き抜け電圧（Δ
Ｖｐ）と呼ばれる電位変動が起こる。 ΔＶｐ＝｛Ｃgs／（Ｃ_LC＋Ｃｓ＋Ｃgs＋Ｃds）｝×ΔＶg … (1)

【０００５】この突き抜け電圧（ΔＶｐ）のため、画素
電位は信号線の電位で書き込むことができない。そこ
で、対向電極の電位をΔＶｐ分だけ変化させて突き抜け
電圧を補償したり、蓄積容量（Ｃｓ）を増やしてΔＶｐ
を小さくしている。しかし、Ｃ_LCは一定ではなく液晶に
かかる電圧によって変化し、また製造上の問題で画面内
のＣgs，Ｃｓ，Ｃ_LCを常に一定にすることはできない。
このため、ΔＶｐは画面内で一定でなくなり、対向電極
の電位を調整するだけでは完全に補償することができな
い。その結果、画面上でフリッカや焼き付きが問題とな
る。

【０００６】一方、信号線の電位変動は常に起こるた
め、画素電位変化の様子は一様ではない。また、信号線
の駆動方法によっても変化の様子が違うが、一例として
フレーム反転での変化の様子を説明する。フレーム反転
では全ての信号線電位を同一極性とし、１フレーム毎に
信号線の極性を反転するため、この極性を反転したとき
が最も信号線の電位変動が大きい。このときの画素電位
の変動（ΔＶｐｓ）は、画素電極と静電容量を持つ左右
の信号線の電位変化をΔＶsig １，ΔＶsig ２として、
またそれぞれの静電容量をＣds１，Ｃds２とすると、 ΔＶｐｓ＝（Ｃds１×ΔＶsig １＋Ｃds２×ΔＶsig ２）／（Ｃ_LC＋Ｃｓ＋Ｃgs＋Ｃds１＋Ｃds２） … (2)

【０００７】となる。この電位変動ΔＶｐｓが１フレー
ム毎に、言い換えれば画面の一番下の画素列を書き込む
毎に起こる。このため、画素毎に見ると書き込みが行わ
れてΔＶｐｓが起こるまでの時間が画面の上下で異なる
ため、それが輝度の変化として現われる。また、Ｃds
１，Ｃds２が大きくなると信号線の電位変動が画素電位
変動につながりクロストークとなる。

【０００８】これらの寄生容量をアレイ基板で見てみる
と、まず、Ｃgsは主にＴＦＴのチャネル部分と走査線電
極とソース電極（画素電極）の重なり部分で形成され
る。また、Ｃdsは主に画素電極と信号線が接する部分で
形成される。前述のようにディスプレイの高精細化が進
み、１つの画素のサイズが小さくなってくると、各電極
間を大きく離すことはディスプレイの開口率を大きく低
下させることとなる。従って、各電極間をできるだけ近
付けることが望ましい。このように電極間距離を近付け
ると、Ｃds，Ｃgsが更に大きくなり、これらの寄生容量
が画質を劣化させる大きな要因となってくる。

【０００９】さて、今までは、アレイ基板の寄生容量に
よる従来の諸問題について述べてきたが、液晶ディスプ
レイを光透過型デバイスとして使う場合、光による悪影
響への対策を講じなければならない。液晶物質に電圧が
掛かっていないときに表示が白或いは透明のとき、ノー
マリーホワイトモードと呼ぶが、このとき画素電極と信
号線電極の間から光が漏れ、コントラストが低下してし
まう。これを防ぐために従来から、対向基板に遮光性導
電膜でブラックマトリックスを形成している。しかし、
対向基板に形成するという理由で、その位置ずれを考慮
してブラックマトリックスを少し大きめに形成しなけれ
ばならないので、開口率を犠牲にしている。

【００１０】また、一旦液晶を通過した光が対向電極側
のガラス基板やブラックマトリックス、或いはその後の
レンズ系などに反射して前記の薄膜トランジスタのバッ
クチャネルに入射すると、薄膜トランジスタのＯＦＦ時
のリーク電流となり、コントラスト低下などの画質劣化
につながるという問題がある。

【００１１】その他の問題としては、液晶のエッジリバ
ースと呼ばれる問題がある。液晶ディスプレイは、基本
的には画素電極と対向電極との間に電界を掛け、その方
向に液晶物質が配向し光の透過，遮断を制御するもので
ある、しかし、画素電極の直ぐ横に信号線が存在するの
で、この信号線と画素電極の間にいわば横方向の電界が
掛り、液晶の配向状態を乱してしまう。これが、エッジ
リバースであり、コントラスト低下などの画質劣化につ
ながる。液晶ディスプレイの高精細化が進むに伴い信号
線と画素電極との間隔が益々狭くなり、この問題が深刻
化している。

【００１２】また、信号線と画素電極の隙間付近にある
液晶は、信号線と画素電極の電位が異なる場合、その配
向が信号線，画素の両方の電界の影響を受けている状態
である。いわば、液晶配向の遷移状態にあるといえる。
従来は、この遷移状態の液晶を通過する光は、画素電極
の電位で制御されず、コントラスト低下などの画質劣化
につながるので、対向基板に付けたブラックマトリック
スで覆い隠すといった措置を取っている。これは、開口
率を低くしている原因の一つとなる。

【００１３】

【発明が解決しようとする課題】このように従来、突き
抜け電圧を低く抑えるためには、(1) 式から分かるよう
に蓄積容量（Ｃｓ）を大きくしなければならないが、そ
のための電極を形成するとことは開口率を招く。また、
ＣdsやＣgs等の寄生容量は画質を劣化させる要因とな
り、特にＣdsが大きくなると信号線と画素電極とのクロ
ストークが顕著に現れる。これらの寄生容量を小さくす
るために電極間距離を大きく離すと、開口率の低下につ
ながる。また、高精細化が進むとエッジリバースによる
画質劣化も無視できないものとなる。

【００１４】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、電極間距離を大きく離
すことなく、画素電極とこれに隣接する信号線や走査線
等の電極との間の寄生容量を低減することができ、クロ
ストークの低減，Ｃｓの増大及びエッジリバースの抑制
等により、表示画質の向上をはかり得る液晶表示装置を
提供することにある。

【００１５】

【課題を解決するための手段】本発明の骨子は、画素電
極の存在する層と信号線の存在する層との間に、新たに
シールド電極を設置して、画素電極に関する寄生容量の
低減をはかることにある。

【００１６】即ち本発明は、行方向又は列方向に複数本
配列された信号線と、これらの信号線と直交する方向に
複数本配列された走査線と、信号線及び走査線で囲まれ
た領域にそれぞれ配置された画素電極と、画素電極と信
号線との間に接続された薄膜トランジスタとを具備した
液晶表示装置において、信号線が存在する層と画素電極
が存在する層との間に、該信号線及び画素電極とそれぞ
れ絶縁層を介してシールド電極を形成するようにしたも
のである。

【００１７】

【作用】画素電極と信号線や走査線等の電極との間の静
電容量は、２つの電極の形状と周囲の誘電率，電極形状
に大きく左右される。２つの電極（例えば、画素電極と
信号線電極）間に定電位のシールド電極が存在する場
合、画素電極から信号線電極に向かう電気力線がシール
ド電極の静電シールド効果により減少する。この電気力
線の減少は、２つの電極間の静電容量の減少を意味す
る。従って本発明によれば、シールド電極を画素電極と
信号線との間に形成することによって、画素電極とこれ
に隣接する信号線との間の静電容量を減少させることが
できる。このため、従来技術に比べて画素電極に関する
寄生容量を低減し、より高画質な、高精細な液晶ディス
プレイの形成が可能となる。

【００１８】本発明では、信号線と画素電極の間の層
に、絶縁膜で絶縁を保ちながら、シールド電極を形成し
一定電位に保つことにより、信号線電極の電位変動の影
響を画素電極に伝えないようにし、クロストークをなく
すことができる。さらに、このシールド電極は、液晶に
掛ってしまう横方向の電界の最大値を抑え、前述のエッ
ジリバースの影響を低くし、コントラスト等の表示特性
を向上させることができる。そのうえ、このシールド電
極と画素電極との間に静電容量を持つことから、これを
前述の蓄積容量（Ｃｓ）として使うことができるので、
開口率を低めたり製作工程数を増やしたりせずにすむ。

【００１９】また、シールド電極をＴａで形成し、その
表面を陽極酸化すれば、表面に誘電率の高い絶縁膜を被
覆した電極となり、前述の蓄積容量（Ｃｓ）をより大き
くすることができ、前述の突き抜け電圧や信号線・画素
のクロストークをさらに低減させることができる。

【００２０】また、シールド電極を遮光性導電膜で形成
することにより、ブラックマトリックスとしての働きも
兼ねさせ、なおかつ、薄膜トランジスタのバックチャネ
ルを光から守るチャネル遮光膜の働きもさせることがで
きる。逆に、シールド電極を透明導電膜で形成すれば、
開口率を低下させずに大きな静電容量を持った蓄積容量
（Ｃｓ）を形成でき、前述の突き抜け電圧（ΔＶｐ）を
低く抑えることができる。

【００２１】また、シールド電極の電位を適当に調整す
ることにより、信号線と画素電極の隙間付近の液晶の配
向状態をコントロールし、ブラックマトリックス（シー
ルド電極自身）で覆い隠さなければならない面積を減ら
して、開口率を上げることも可能である。

【００２２】

【実施例】以下、本発明の詳細を図示の実施例によって
説明する。

【００２３】図１は本発明の第１の実施例に係わる液晶
ディスプレイの１画素構成を示すもので、（ａ）は平面
図、（ｂ）は（ａ）の矢視Ａ−Ａ′断面図である。図中
１１はスイッチング素子としての薄膜トランジスタ（Ｔ
ＦＴ）、１２は走査線（ゲート線）、１３は信号線、１
４は画素電極、１５はシールド電極、２０はガラス基
板、２１，２２，２３は絶縁膜を示している。

【００２４】基本的な構成は従来装置と同様であるが、
本実施例ではシールド電極１５を新たに設けたことを特
徴としている。即ち、シールド電極１５は、信号線１３
が存在する層と画素電極１４が存在する層との間に配置
され、信号線１３を覆うように且つ画素電極１４と一部
重なるように形成されている。また、シールド電極１５
と信号線１３及び画素電極１４との間には、絶縁膜２
２，２３がそれぞれ配設されている。次に、上記装置の
製造方法について説明する。

【００２５】まず、ガラス基板２０上にＭｏ−Ｔａ合金
を２５０ｎｍ堆積し、これをパターニングして、走査線
１２を形成する。続いて、これらの上にゲート絶縁膜２
１としてＳｉＯｘ，ＳｉＮｘをそれぞれ３００ｎｍ，５
０ｎｍ堆積し、連続して活性層のａ−Ｓｉ，チャネル保
護膜としてＳｉＮｘを、それぞれ５０ｎｍ，２００nm堆
積する。

【００２６】次いで、チャネル保護膜のＳｉＮｘを島状
にエッチング形成したのち、オーミックコンタクト層と
してのｎ⁺ ａ−Ｓｉ層を５０ｎｍ堆積する。この後、ｎ
⁺ ａ−Ｓｉ，ａ−Ｓｉを島状にエッチングし、走査線１
２の取り出し部分のゲート絶縁膜２１を除去する。

【００２７】次いで、Ｃｒ，Ａｌをそれぞれ５０ｎｍ，
３００ｎｍ堆積し、これをパターニングして信号線１３
（ドレイン電極），ソース電極を形成する。そして、信
号線１３をマスクにしてＴＦＴ１１のソース−ドレイン
電極間のｎ⁺ ａ−Ｓｉ層をチャネル保護膜とは選択的に
エッチング除去する。その後、全面にＳｉＮｘ膜２２を
３５０ｎｍ堆積してから、前記シールド電極１５とし
て、遮光性導電膜のＣｒを１００ｎｍ堆積させる。な
お、シールド電極１５としては、必ずしも遮光性導電膜
に限らず、透明導電膜のＩＴＯを１００ｎｍ堆積させて
もよい。さらに、遮光性導電膜としてのＴａを６００ｎ
ｍ堆積させて、その表面を３００ｎｍだけ陽極酸化して
もよい。

【００２８】次いで、全面にＳｉＮｘ膜２３を２００ｎ
ｍ堆積し、前記走査線１２の端部パッド部上と、前記ソ
ース電極上、及び前記シールド電極１５の端部パッド上
のＳｉＮｘをエッチング除去する。但し、シールド電極
１５をＴａ及びその陽極酸化膜で形成した場合は、この
ＳｉＮｘ膜を堆積しない。しかるのちに、画素電極１４
としてのＩＴＯを１００ｎｍ堆積し、エッチングにより
そのパターンを形成する。このようにして、ＴＦＴアレ
イが形成される。そして、このＴＦＴアレイ基板と対向
電極基板との間に液晶を挿入し、封止することにより、
液晶ディスプレイが形成される。

【００２９】このような構成であれば、画素電極１４か
ら信号線１３に向かう電気力線がシールド電極１５の静
電シールド効果により減少する。このため、画素電極−
信号線間の静電容量が低減し、寄生容量に起因する画質
の劣化を未然に防止することができる。つまり、表示画
質の向上をはかることができる。なお、本発明者らの実
験によれば、突き抜け電圧，フレーム反転による画素電
位変動を検出して従来装置と比較することによって、シ
ールド電極１５の形成により画素電極−信号線の間の寄
生容量が減少することが確認された。

【００３０】また、本実施例では、シールド電極１５を
一定電位に保つことにより、信号線１３の電位変動の影
響を画素電極１４に伝えないようにし、クロストークを
なくすことができる。さらに、シールド電極１５は液晶
に掛ってしまう横方向の電界の最大値を抑え、前述のエ
ッジリバースの影響を少なくするので、コントラスト等
の表示特性を向上させることができる。しかも、シール
ド電極１５は画素電極１４との間に静電容量を持つこと
から、これを蓄積容量（Ｃｓ）として使うことができ
る。

【００３１】また、シールド電極１５を遮光性導電膜で
形成しているので、これをブラックマトリックスとして
利用することができ、さらにＴＦＴ１１のバックチャネ
ルを光から守るチャネル遮光膜として利用することもで
きる。さらに、シールド電極１５の電位を適当に調整す
ることによって、信号線１３と画素電極１４の隙間付近
の液晶の配向状態をコントロールし、ブラックマトリッ
クス（シールド電極自身）で覆い隠さなければならない
面積を減らして、開口率を上げることも可能である。

【００３２】また、シールド電極をＴａで形成し、その
表面を陽極酸化すれば、表面に誘電率の高い絶縁膜を被
覆した電極となり、前述の蓄積容量（Ｃｓ）をより大き
くすることができ、突き抜け電圧や信号線，画素のクロ
ストークをさらに低減させることができる。

【００３３】図２は、本発明の第２の実施例の要部構成
を示す図であり、（ａ）は平面図、（ｂ）は（ａ）の矢
視Ｂ−Ｂ′断面図である。なお、図１と同一部分には同
一符号を付して、その詳しい説明は省略する。

【００３４】この実施例が、先に説明した第１の実施例
と異なる点は、遮光性導電膜のシールド電極２５をマス
クにし、アレイ基板の裏側から光を当てて画素電極１４
をセルフアラインで形成したことにある。

【００３５】この実施例では、シールド電極２５と画素
電極１４との間の静電容量を蓄積容量とするときに、パ
ターン合わせずれによる蓄積容量の設計値からのずれを
なくすことができる。また、この場合、画素電極１４と
シールド電極２５がオーバラップしないので、絶縁膜の
ピンホールによる層間ショートの恐れはない。

【００３６】ここで、今後の投射型液晶テレビ、ビュー
ファインダー等の高精細化への動向を考えると、画素サ
イズはできるだけ小さい方が望ましい。現状では、小型
のものでも１００μｍ×１００μｍ程度である。将来的
にはより一層の小型化が望まれるが、技術的に難しい問
題を抱えている。例えば、画素サイズ４０μｍ×４０μ
ｍとして、従来のようにゲート線と同じ層に適切な大き
さの蓄積容量電極を設けると、開口率は殆ど０％であ
り、また、狭い面積で容量を稼ぐために蓄積容量の絶縁
膜を誘電率の高いものにしたとしても、高々開口率を２
０％にできる程度であった。

【００３７】これに対し、第１及び第２の実施例のよう
な構造を採用することにより、画素サイズが４０μｍ×
４０μｍであるにも拘らず、開口率５２％を達成するこ
とができた。

【００３８】図３は、本発明の第３の実施例の要部構成
を示す図であり、（ａ）は平面図、（ｂ）は（ａ）の矢
視Ｃ−Ｃ′断面図である。なお、図１と同一部分には同
一符号を付して、その詳しい説明は省略する。

【００３９】この実施例では、シールド電極３５を透明
導電膜にし、画素電極１４下のほぼ全面にも形成してい
る。ここで、シールド電極３５が透明であることからＴ
ＦＴ部分上にはシールド電極３５を形成していないが、
ＴＦＴ部分の遮光には別に遮光膜を設ける、又は対向基
板側に遮光膜を設けるようにすればよい。これによっ
て、蓄積容量（Ｃｓ）を十分に大きくすることができ、
突き抜け電圧（ΔＶｐ）の変動量を０．１Ｖ以下に低減
することができた。また、図３のような画素形状を取
り、ノーマリーブラックモードにすれば、画素サイズが
４０μｍ×４０μｍであるにも拘らず、開口率５７％を
達成することができた。

【００４０】また、シールド電極３５を透明導電膜で作
っていれば、走査線１２と信号線１３をマスクにして、
アレイ基板の裏側から光を当てる所謂セルフアライン法
で画素電極１４を形成することもできる。この方法によ
り、マスクの合わせずれを考慮せずに済むようになり、
走査線１２及び信号線１３を光漏れを防ぐブラックマト
リックスとして利用することができる。これにより、前
述の画素サイズが４０μｍ×４０μｍの場合で、開口率
７０％を達成することができた。また、ノーマリーホワ
イトモードを使えるので、コントラストを高くすること
ができるようになった。

【００４１】図４は、本発明の第４の実施例の要部構成
を示す図であり、（ａ）は平面図、（ｂ）は（ａ）の矢
視Ｄ−Ｄ′断面図である。なお、図１と同一部分には同
一符号を付して、その詳しい説明は省略する。

【００４２】この実施例は、基本的には第１の実施例と
同様であるが、ＴＦＴのバックチャネル上部だけシール
ド電極１５を除去している。なお、図中１６はａ−Ｓｉ
等の活性層、１７はＳｉＮｘ等のチャネル保護膜、１８
は対向電極、３０は対向基板を示している。

【００４３】ここで、シールド電極１５の電位である
が、例えば対向電極と同電位にしておくと、結果的に開
口率を最大にできる。但しこの場合、ＴＦＴのバックチ
ャネル側に正電位の電極が存在するので、ＴＦＴのリー
ク電流が懸念される。従って本実施例のようにバックチ
ャネル上部だけシールド電極１５を抜いておく。もし、
ＴＦＴのバックチャネルを遮光しなければならない場合
は、対向基板側にブラックマトリックスを取り付ければ
よい。

【００４４】なお、本発明は上述した各実施例に限定さ
れるものではない。ＴＦＴアレイのパターン，層構造や
材料等は、実施例で用いたものに限定されるものではな
く、仕様に応じて適宜変更可能である。また、シールド
電極はゲート絶縁膜中にあってもよく、材料はＣｒでも
よい。その他、本発明の要旨を逸脱しない範囲で、種々
変形して実施することができる。

【００４５】

【発明の効果】以上詳述したように本発明によれば、信
号線が形成された層と画素電極が形成された層との間に
シールド電極を配設し、且つこのシールド電極を遮光性
導電膜で形成することにより、次のような効果を期待で
きる。 (1) 信号線と画素とのクロストークをなくすことができ
る。 (2) シールド電極をブラックマトリックスとしても利用
できるので、光漏れによるコントラスト低下を防ぐこと
ができる。 (3) 対向電極に反射して、薄膜トランジスタのチャネル
に入射する光を遮断するチャネル遮光膜としての働きも
ある。

【００４６】(4) エッジリバースを低減させて、コント
ラストを向上させることができる。 (5) 開口率を犠牲にせずに、なおかつ、製作工程数を増
やすことなく、蓄積容量を形成できる。

【００４７】(6) このシールド電極の電位を最適化すれ
ば、ブラックマトリックス（シールド電極自身が兼ねて
いる）で覆い隠すべき面積を減らせるので、開口率を上
げることができる。

【００４８】また、シールド電極を、透明導電膜で形成
する場合には、上記の(2)(3)の効果はないが、上記の
(5)の効果の蓄積容量を大きくすることができるので、
前述の突き抜け電圧をさらに小さく抑えることができ
る。

【図面の簡単な説明】

【図１】第１の実施例に係わる液晶ディスプレイの１画
素構成を示す図、

【図２】第２の実施例に係わる液晶ディスプレイの１画
素構成を示す図、

【図３】第３の実施例に係わる液晶ディスプレイの１画
素構成を示す図、

【図４】第４の実施例に係わる液晶ディスプレイの１画
素構成を示す図、

【図５】従来の液晶ディスプレイの１画素構成を示す
図。

【符号の説明】

１１…薄膜トランジスタ（ＴＦＴ）、１２…走査線（ゲート線）、１３…信号線、１４…画素電極、１５，２５，３５…シールド電極、２０…ガラス基板、２１，２２，２２…絶縁層。

Claims

【特許請求の範囲】

【請求項１】行方向又は列方向に複数本配列された信号
線と、これらの信号線と直交する方向に複数本配列され
た走査線と、前記信号線及び走査線で囲まれた領域にそ
れぞれ配置された画素電極と、前記画素電極と信号線と
の間に接続された薄膜トランジスタとを具備した液晶表
示装置において、前記信号線が存在する層と前記画素電極が存在する層と
の間に、該信号線及び画素電極とそれぞれ絶縁層を介し
てシールド電極を形成してなることを特徴とする液晶表
示装置。