KR100476620B1 - 액정표시장치의화소구조 - Google Patents

액정표시장치의화소구조 Download PDF

Info

Publication number
KR100476620B1
KR100476620B1 KR1019970065573A KR19970065573A KR100476620B1 KR 100476620 B1 KR100476620 B1 KR 100476620B1 KR 1019970065573 A KR1019970065573 A KR 1019970065573A KR 19970065573 A KR19970065573 A KR 19970065573A KR 100476620 B1 KR100476620 B1 KR 100476620B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
pixel electrode
sustain electrode
thin film
Prior art date
Application number
KR1019970065573A
Other languages
English (en)
Other versions
KR19990047242A (ko
Inventor
송진호
이형곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970065573A priority Critical patent/KR100476620B1/ko
Publication of KR19990047242A publication Critical patent/KR19990047242A/ko
Application granted granted Critical
Publication of KR100476620B1 publication Critical patent/KR100476620B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)

Abstract

본 발명에 따른 액정 표시 장치의 화소 구조는 사각형의 단위 화소 영역의 가장자리 둘레에 링 모양으로 유지 전극이 형성되어 있고, 유지 전극과 부분적으로 중첩되는 부분과 완전히 중첩되는 부분이 화소 영역의 대각선 방향으로 대칭인 화소 전극이 형성되어 있다. 여기서, 유지 전극과 화소 전극이 완전히 중첩된 부분과 부분적으로 중첩된 부분의 면적은 서로 동일하다. 이러한 화소 구조에서는 화소 전극과 유지 전극이 오정렬되더라도 일정한 유지 용량이 형성된다. 러빙으로 인하여 발생하는 디스클리네이션 영역을 최소화하기 위해 러빙은 완전히 중첩된 부분에서 시작하는 것이 좋으며, 나머지 부분은 부분적으로 중첩되도록 하여 화소 전극과 데이터선 사이에서 발생하는 기생 용량을 최소화한다.

Description

액정 표시 장치의 화소 구조
본 발명은 액정 표시 장치의 단위 화소 구조에 관한 것으로서, 더욱 상세하게는, 이중으로 게이트선을 이용하여 유지 용량을 형성하는 표시 장치의 단위 화소 구조에 관한 것이다.
일반적으로 액정 표시 장치는 단위 화소의 집합으로 이루어진 표시 영역에 표시 동작을 하는 다수의 화소 전극이 각각의 단위 화소에 형성되어 있으며, 이 화소 전극들은 배선을 통하여 인가되는 신호에 의하여 구동된다. 배선에는 서로 교차하여 단위 화소 영역을 정의하는 게이트선과 데이터선이 있으며, 게이트선에는 주사 신호가 인가되어 데이터선을 통하여 화소 전극에 인가되는 데이터 신호를 제어한다.
이러한 액정 표시 장치를 구동할 때, 각각의 화소 전극에 인가된 데이터 신호를 다음 데이터 신호가 인가될 때까지 유지하기 위하여 유지 축전기가 필요하며, 이는 화소 전극과 유지 전극(storage electrode)의 중첩으로 이루어진다. 이러한 유지 전극을 형성하는 방법에 따라 전단 게이트 방식, 독립 배선 방식으로 구분된다.
전단 게이트 방식은 각각의 화소에 형성되어 있는 화소 전극을 이웃하는 화소 행의 게이트선과 절연막을 매개로 중첩되도록 형성하여 유지 축전기를 형성하는 방법이다.
이러한 전단 게이트 방식 중에서 게이트선을 이중으로 형성하고, 이들을 화소 영역의 둘레에서 연결하여 링(ring) 형태로 형성하고 화소 전극의 가장자리 부분과 중첩되도록 하는 게이트 링 방식이 개발되었다. 이러한 방식은 게이트선의 단선을 방지하는 장점을 가지고 있다.
이러한 게이트 링 방식은 유지 전극인 게이트 링과 화소 전극이 중첩되는 정도에 따라 완전 중첩 방식과 부분 중첩 방식으로 나눌 수 있다.
그러면, 첨부한 도면을 참고로 하여 종래의 기술에 따른 완전 중첩 방식과 부분 중첩 방식에 대하여 더욱 자세하게 알아보면 다음과 같다.
도 1 및 도 2는 종래의 기술에 따른 부분 중첩 방식 및 완전 중첩 방식의 액정 표시 장치에서 단위 화소의 구조를 개략적으로 도시한 도면이다.
여기서, 선(A)은 단면을 나타내는 선이다.
도 1 및 도 2에서 보는 바와 같이, 기판(1) 위 단위 화소 영역(P)에 링의 형태로 유지 전극(3)이 형성되어 있고, 유지 전극(3)을 덮는 게이트 절연막(5)이 형성되어 있으며, 그 위에 가장자리 부분이 유지 전극(3)과 중첩되어 있는 화소 전극(7)이 형성되어 있다. 그리고 기판(1)의 상부에는 보호막(9)이 형성되어 있다.
도 1에서 나타낸 바와 같이, 부분 중첩 방식에서는 화소 전극(7)이 유지 전극(3)의 일부만을 덮고 있으며, 도 2에서 나타낸 것처럼 완전 중첩 방식에서는 화소 전극(7)이 유지 전극(3) 전체를 덮고 있다.
완전 중첩 방식을 사용하면 사진 공정에서 유지 전극(3)과 화소 전극(7)의 오정렬(misalign)이 발생하더라도 균일한 유지 용량을 얻을 수 있으며, 유지 전극(3)이 화소 전극(7)에 의하여 전부 가려져 있으므로 게이트 신호 인가시 유지 전극(3)과 상판의 공통 전극 및 그 사이의 액정층에 의하여 발생하는 기생 용량을 배제할 수 있다. 그러나, 유지 전극(3)과 화소 전극(7)이 중첩되는 면적이 크고 이에 따라 유지 용량이 크기 때문에 유지 전극을 통하여 흐르는 게이트 신호의 지연(delay)이 증가한다. 또한, 화소 전극(7)은 유지 전극(3)의 옆에 위치하는 데이터선과 상대적으로 가깝기 때문에 데이터선과 화소 전극(7)의 커플링(coupling)이 발생하여 기생 용량이 크다. 이러한 기생 용량을 줄이기 위해 화소 전극과 데이터선의 간격을 넓게 할 경우 개구율이 감소하는 단점이 있다.
부분 중첩 방식은 완전 중첩 방식과 반대의 장단점을 가진다. 즉, 화소 전극(7)과 유지 전극(3)의 중첩 면적이 작기 때문에 유지 용량을 작게 할 수 있으며, 이에 따라 게이트 신호의 지연을 감소시킬 수 있다. 또한, 데이터선과 화소 전극(7)의 커플링으로 인한 기생 용량이 상대적으로 작다. 그러나, 화소 전극이 유지 전극을 완전히 덮지 못하므로 게이트 신호 인가시 유지 전극(3)과 상판의 공통 전극 및 그 사이의 액정층에 의한 기생 용량이 발생하여 게이트 신호의 지연이 발생한다. 또한, 통상적으로 화소 영역의 러빙(rubbing) 방향 쪽에서 발생하는 디스클리네이션 영역(disclination region)을 방지하기 위하여 좌우 비대칭적인 화소 구조를 적용할 수밖에 없으므로 제품 사양을 이원화하는 단점이 있다.
본 발명은 상기한 단점들을 해결하기 위한 것으로서, 최적의 유지 용량을 균일하게 하는 유지 전극과 화소 전극의 패턴을 제공하여 제품의 특성을 향상시키는데 있다.
본 발명에 따른 액정 표시 장치의 화소 구조에는 단위 화소 영역에 화소 전극 및 화소 전극의 가장자리 둘레에 링 모양의 유지 전극이 중첩되어 있다, 이때, 유지 전극의 서로 마주하는 일부는 화소 전극과 완전히 중첩되어 있으며, 나머지 서로 마주하는 일부는 화소 전극과 부분적으로 중첩되어 있다.
여기서, 유지 전극과 완전히 중첩되는 부분에서 부분적으로 중첩되는 부분으로 전환되는 부분에서 화소 전극의 경계선과 유지 전극의 바깥쪽 경계선이 만드는 각도는 모두 동일하게 형성되어 있다.
또한, 부분적으로 중첩되는 면적과 완전히 중첩되는 면적의 넓이는 동일하게 형성되어 있다.
이러한 화소 구조에서, 완전히 중첩되는 부분은 러빙(rubbing)이 시작되는 방향과 러빙이 종결되는 방향에 형성하는 것이 바람직하며, 박막 트랜지스터와 같은 스위칭 소자를 사용하는 경우에 스위칭 소자는 러빙이 시작되는 위치에 형성하는 것이 바람직하다.
이러한 액정 표시 장치의 화소 구조에서는 최적의 유지 용량이 유지되도록 형성된 화소 전극과 유지 전극이 오정렬되더라도 부분적으로 중첩되는 부분이 완전히 중첩되는 부분으로 전환되거나 완전히 중첩된 부분이 부분적으로 중첩된 부분으로 전환되거나 또는 서로 마주하며 부분적으로 중첩된 부분에서 유지 전극과 화소 전극이 중첩된 면적이 상호 보상되므로 화소 영역에서 형성되는 유지 용량은 균일하게 된다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치의 화소 구조의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도 3 및 도4는 본 발명의 실시예에 따른 액정 표시 장치의 단위 화소 구조를 개략적으로 도시한 배치도이다.
도 3 및 도 4에서 보는 바와 같이, 본 발명에 따른 액정 표시 장치의 단위 화소 구조는 사각형 모양의 단위 화소 영역(P)의 가장자리 둘레에 링 모양 유지 전극(30)이 형성되어 있다. 또한, 화소 영역(P)의 대각선 방향으로 서로 마주하며 유지 전극(30)과 부분적으로 중첩되어 있는 두 부분(A1, A2)이 있으며, 나머지 유지 전극(30)과 완전히 중첩되어 있는 두 부분(B1, B2)이 있는 화소 전극(70)이 화소 영역(P)의 전면에 형성되어 있다.
이때, 도 3에서는 유지 전극(30)이 균일한 폭으로 형성되어 있으며, 화소 전극(70)은 부분적으로 중첩되는 부분(A1, A2)에서 완전히 중첩되는 부분(B1, B2)으로 전환될 때 유지 전극(30)이 완전히 중첩되도록 돌출되어 있다.
다음, 도 4에서 화소 전극(70)은 도 3과 동일하게 형성되어 있으며, 유지 전극(30)은 화소 전극(70)과 완전히 중첩되는 부분(B1, B2)에서 다른 부분보다 좁은 폭으로 형성되어 있다. 이는 완전 중첩 방식이 적용되는 부분에서 형성되는 유지 용량을 최소화하기 위한 것이다.
이러한 화소 구조에서 유지 전극(30)과 화소 전극(70)이 완전히 중첩된 두 부분(B1, B2)과 부분적으로 중첩된 부분(A1, A2)은 회전 대칭이다.
또한, 유지 전극(30)과 화소 전극(70)이 완전히 중첩되는 부분(B1, B2)에서 부분적으로 중첩되는 부분(A1, A2)으로 전환되는 부분에서 화소 전극(70)의 경계선(C1)과 유지 전극(30)의 바깥쪽 경계선(C2)이 만드는 네 개의 각(α)은 모두 동일하게 형성되어 있다. 완전히 중첩되는 부분(B1, B2)에서 부분적으로 중첩되는 부분(A1, A2)으로 전환되는 부분을 제외한 화소 전극(70)의 경계선(C1)과 유지 전극(30)의 바깥쪽 경계선(C2)은 평행하게 형성되어 있다.
따라서, 이러한 본 발명에 따른 액정 표시 장치의 화소 구조에서는 화소 전극(70)과 유지 전극(30)이 화살표 방향(↔,↕)으로 오정렬되더라도 유지 용량이 형성되는 화소 전극(70)과 유지 전극(30)이 중첩되는 면적은 일정하게 유지된다. 즉, 화소 전극(70)과 유지 전극(30)이 오정렬되어 부분적으로 중첩되는 부분(A1, A2)과 완전히 중첩되는 부분(B1, B2)이 서로 전환될 때 서로 대응하는 부분(A1: A2 및 B1:B2)에서 완전히 중첩된 부분(B1, B2)과 부분적으로 중첩된 부분(A1, A2) 각각 서로 동일한 면적으로 보상된다. 또한, 유지 전극(30)과 화소 전극(70)이 오정렬되더라도 서로 마주하는 부분적으로 중첩된 두 부분(A1, A2)은 동일한 면적으로 보상된다.
결국, 이러한 구조는, 화소 전극(70)과 유지 전극(30)이 중첩되는 면적을 최적으로 설계한다면, 종래의 기술에서 언급한 완전 중첩 방식과 부분 중첩 방식이 가지는 유지 용량에 관한 장점을 모두 가질 수 있다.
이러한 본 발명에 따른 액정 표시 장치의 화소 구조에서 유지 전극(30)과 화소 전극(70)이 오정렬되더라도 이들이 서로 중첩되는 면적을 동일하게 유지된다면, 완전히 중첩된 부분(B1, B2)과 부분적으로 중첩된 부분(A1, A2)의 각각 두 부분은 포개지는 대칭이 아닐 수도 있으며, 화소 전극(70)의 경계선(C1)과 유지 전극(30)의 바깥쪽 경계선(C2)은 평행하지 않을 수도 있으며, 경계선(C1, C2)이 만드는 각(α) 및 부분적으로 중첩되는 면적과 완전히 중첩되는 면적이 동일하지 않을 수도 있다.
단, 오정렬의 범위는 화소 전극(70)의 경계선(C1)이 유지 전극(30)의 바깥쪽 경계선(C2)보다 외부에 있거나 서로 만나기 전까지의 범위이다.
여기서, 완전히 중첩되는 부분(B1, B2)은 화소 영역(P)에서 러빙이 시작되는 방향(R,↘)과 러빙이 종결되는 방향에 형성하는 것이 바람직하며, 러빙이 시작되는 부분에 박막 트랜지스터(TFT)와 같은 스위칭 소자를 형성하는 것이 바람직하다.
왜냐하면, 통상적으로 러빙이 시작되는 방향에서 디스클리네이션 영역이 발생하여 빛샘 현상이 발생하는데, 이를 최소화하기 위해서는 화소 전극(70)을 화소 영역(P)의 최외각 부분까지 형성하는 것이 유리하기 때문이다.
이러한 본 발명에 따른 액정 표시 장치의 화소 구조에서는 러빙이 시작 또는 종결되는 부분에만 완전 중첩 방식을 적용하고, 나머지 부분을 부분 중첩 방식을 적용하고 있으므로 화소 전극(70)과 데이터선 사이의 커플링에 의한 기생 용량을 최소화할 수 있다.
본 발명에 따른 액정 표시 장치의 화소 구조는 제품 사양의 변경으로 액정 표시 장치의 패널을 180°회전시킬 경우에도 대각선에 대하여 대칭적인 구조를 가지므로 러빙 방향만 변경하면 된다.
다음의 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대하여 상세하게 살펴보면 다음과 같다.
도 5 및 도 6은 본 발명의 실시예에 따른 액정 표시장치에서 박막 트랜지스터 기판의 구조를 도시한 평면도이다.
도 5 및 도 6에서 보는 바와 같이, 본 발명에 따른 액정 표시 장치의 박막 트랜지스터 기판은 투명한 절연 기판(10) 위에 다수의 게이트선(20)이 가로 방향으로 형성되어 있고, 게이트선(20)과 교차하여 화소 영역(P)을 정의하는 다수의 데이터선(40)이 세로 방향으로 형성되어 있다. 게이트선(20)과 데이터선(40)이 교차하는 부분에는 게이트선(20)과 연결되어 있는 게이트 전극(21), 데이터선(40)과 연결되어 있는 소스 전극(41) 및 이웃하는 화소 영역(P)에서 돌출되어 형성된 화소 전극(70)의 분지(71)와 접촉 구멍(80)을 통하여 연결되어 있는 드레인 전극(42)으로 이루어진 박막 트랜지스터(TFT)가 형성되어 있다. 또한 각각의 화소 영역(P)에는 게이트선(20)의 일부를 한 변으로 하고, 화소 영역(P)의 둘레에 화소 전극(70)의 가장자리 부분과 중첩되어 있는 유지 전극(30)이 형성되어 있다. 여기서, 화소 전극(70)과 유지 전극(30)은 절연되어 있으며, 이로 인하여 두 전극(30, 70) 사이에서는 유지 용량이 형성된다.
각각의 화소 구조를 보면, 도 5 및 도 6은 도 3 및 도 4와 각각 유사하다. 화소 영역(P)의 대각선 방향으로 서로 마주하는 두 부분(A1, A2)은 유지 전극(30)과 화소 전극(70)과 부분적으로 중첩되어 있으며, 다른 두 부분(B1, B2)은 유지 전극(30)은 호소 전극(70)과 완전히 중첩되어 있으나, 박막 트랜지스터(TFT)가 형성되어 있는 부분에는 화소 전극(70)이 형성되어 있지 않으며, 화소 전극(70)의 분지(71)의 일부도 유지 전극(30)과 중첩되어 있다.
이러한 본 발명에 따른 박막 트랜지스터 기판의 구조에서는 유지 전극(30)과 화소 전극(70)이 완전히 중첩된 두 부분(B1, B2)과 부분적으로 중첩된 부분(B1, B2)은 대칭이 아니다. 그렇다하더라도 오정렬로 인하여 유지 전극(30)과 화소 전극(70)의 완전히 중첩되는 부분(B1, B2)과 부분적으로 중첩되는 부분(A1, A2)이 서로 전환될 때, 중첩되는 면적(A1, A2, B1, B2)의 합이 일정하도록 설계하는 것은 어렵지 않다.
단, 이러한 본 발명에 따른 액정 표시 장치의 화소 구조에서, 오정렬이 발생하여도 극복 가능한 오정렬의 범위는 화소 전극(70)의 경계선(C1)과 유지 전극(30)의 바깥쪽 경계선(C2)보다 외부에 있거나 서로 만나기 전까지의 범위이므로, 설계시 이를 고려하여 설계하여야 한다.
따라서 본 발명에 따른 액정 표시 장치의 화소 구조는 완전 중첩 방식과 부분 중첩 방식을 보상적으로 형성함으로써, 최적의 유지 용량을 균일하게 형성할 수 있으며, 화소 전극과 유지 전극의 오정렬에 의한 불량을 제거할 수 있다. 또한 디스클리네이션이 발생하는 부분은 완전 중첩 방식이며 나머지 부분은 부분 중첩 방식을 채택하여 빛샘 현상을 최소화하고, 화소 전극과 데이터선의 커플링에 의한 기생 용량을 최소화할 수 있다.
도 1 및 도 2는 종래의 기술에 따른 이중 게이트선을 이용하는 액정 표시 장치의 단위 화소 구조를 도시한 도면이고,
도 3 및 도 4는 본 발명의 실시예에 따른 액정 표시 장치의 단위 화소 구조를 도시한 평면도이고,
도 5 및 도 6은 본 발명의 실시예에 따른 액정 표시 장치에서 박막 트랜지스터 기판의 구조를 도시한 평면도이다.

Claims (49)

  1. 사각형의 단위 화소 영역의 가장자리 둘레에 링 모양으로 형성되어 있는 제1 전극,
    상기 화소 영역에 형성되어 상기 제1 전극과 부분적으로 중첩되는 부분과 완전히 중첩되는 부분이 상기 화소 영역의 대각선 방향에 대하여 회전 대칭인 제2 전극을 포함하는 표시 장치의 화소 구조.
  2. 제1항에서,
    상기 제2 전극은 데이터 신호가 인가되는 화소 전극이며, 상기 제1 전극은 상기 제2 전극과 중첩되어 유지 용량을 형성하는 유지 전극인 표시 장치의 화소 구조.
  3. 제2항에서,
    상기 화소 전극과 상기 유지 전극이 상기 부분적으로 중첩되는 부분의 면적과 상기 완전히 중첩되는 부분의 면적은 동일한 표시 장치의 화소 구조.
  4. 제3항에서,
    상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선이 만드는 각도는 모두 동일한 표시 장치의 화소 구조.
  5. 제4항에서,
    상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선을 제외한 상기 화소 전극 및 상기 유지 전극의 경계선은 서로 평행한 표시 장치의 화소 구조.
  6. 제5항에서,
    상기 완전히 중첩되는 부분에서 상기 화소 전극은 돌출되어 형성되어 있는 표시 장치의 화소 구조.
  7. 제6항에서,
    상기 유지 전극은 균일한 폭으로 형성되어 있는 표시 장치의 화소 구조.
  8. 제6항에서,
    상기 유지 전극은 불균일한 폭으로 형성되어 있는 표시 장치의 화소 구조.
  9. 제8항에서,
    상기 유지 전극은 상기 완전히 중첩된 부분에서 다른 부분보다 좁은 폭으로 형성되어 있는 표시 장치의 화소 구조.
  10. 사각형의 단위 화소 영역의 가장자리 둘레에 링 모양으로 형성되어 있는 유지 전극,
    상기 화소 영역에 형성되어 상기 화소 영역의 대각선 방향으로 서로 마주하는 일부는 상기 유지 전극과 부분적으로 중첩되어 있고 다른 대각선 방향으로 서로 마주하는 다른 일부는 상기 유지 전극과 완전히 중첩되어 있는 화소 전극을 포함하는 액정 표시 장치의 화소 구조.
  11. 제10항에서,
    상기 화소 전극과 상기 유지 전극이 중첩되는 면적은 상기 대각선 방향에 대하여 회전 대칭인 액정 표시 장치의 화소 구조.
  12. 제11항에서,
    상기 화소 전극과 상기 유지 전극이 상기 부분적으로 중첩되는 부분의 면적과 상기 완전히 중첩되는 부분의 면적은 동일한 액정 표시 장치의 화소 구조.
  13. 제12항에서,
    상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선이 만드는 각도는 모두 동일한 액정 표시 장치의 화소 구조.
  14. 제13항에서,
    상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선을 제외한 상기 화소 전극 및 상기 유지 전극의 경계선은 서로 평행한 액정 표시 장치의 화소 구조.
  15. 제14항에서,
    상기 완전히 중첩되는 부분에서 상기 화소 전극은 돌출되어 형성되어 있는 액정 표시 장치의 화소 구조.
  16. 제15항에서,
    상기 유지 전극은 균일한 폭으로 형성되어 있는 액정 표시 장치의 화소 구조.
  17. 제15항에서,
    상기 유지 전극은 불균일한 폭으로 형성되어 있는 액정 표시 장치의 화소 구조.
  18. 제17항에서,
    상기 유지 전극은 상기 완전히 중첩된 부분에서 다른 부분보다 좁은 폭으로 형성되어 있는 액정 표시 장치의 화소 구조.
  19. 투명한 절연 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 교차하여 사각형의 화소 영역을 정의하는 데이터선,
    상기 게이트선과 연결되어 있으며, 상기 화소 영역의 가장자리 둘레에 링 모양으로 형성되어 있는 유지 전극,
    상기 데이터선과 연결되어 있으며, 상기 화소 영역에 형성되어 상기 유지 전극과 부분적으로 중첩되는 부분과 완전히 중첩되는 부분이 상기 화소 영역의 대각선 방향에 대하여 회전 대칭인 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  20. 제19항에서,
    상기 게이트선과 상기 데이터선이 교차하는 부분에 형성되어 있으며, 상기 게이트선의 분지인 게이트 전극, 상기 데이터선의 분지인 소스 전극 및 상기 화소 전극과 연결되어 있는 드레인 전극으로 이루어진 박막 트랜지스터를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  21. 제20항에서,
    상기 박막 트랜지스터는 상기 완전히 중첩되는 부분과 상기 부분적으로 중첩되어 있는 부분 사이에 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  22. 제21항에서,
    상기 박막 트랜지스터 기판은 상기 완전히 중첩된 부분에서 러빙이 시작되는 액정 표시 장치용 박막 트랜지스터 기판.
  23. 제22항에서,
    상기 화소 전극과 상기 유지 전극이 상기 부분적으로 중첩되는 부분의 면적과 상기 완전히 중첩되는 부분의 면적은 동일한 액정 표시 장치용 박막 트랜지스터 기판.
  24. 제23항에서,
    상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선이 만드는 각도는 모두 동일한 액정 표시 장치용 박막 트랜지스터 기판.
  25. 제24항에서,
    상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선을 제외한 상기 화소 전극 및 상기 유지 전극의 경계선은 서로 평행한 액정 표시 장치용 박막 트랜지스터 기판.
  26. 제25항에서,
    상기 완전히 중첩되는 부분에서 상기 화소 전극은 돌출되어 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  27. 제26항에서,
    상기 유지 전극은 균일한 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  28. 제26항에서,
    상기 유지 전극은 불균일한 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  29. 제28항에서,
    상기 유지 전극은 상기 완전히 중첩된 부분에서 다른 부분보다 좁은 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  30. 투명한 절연 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 교차하여 사각형의 화소 영역을 정의하는 데이터선,
    상기 게이트선과 연결되어 있으며, 상기 화소 영역의 가장자리 둘레에 링 모양으로 형성되어 있는 유지 전극,
    상기 데이터선과 연결되어 있으며, 상기 화소 영역에 형성되어 상기 화소 영역의 대각선 방향으로 서로 마주하는 일부는 상기 유지 전극과 부분적으로 중첩되어 있고 상기 방향과 다른 대각선 방향으로 서로 마주하는 다른 일부는 상기 유지 전극과 완전히 중첩되어 있는 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  31. 제30항에서,
    상기 게이트선과 상기 데이터선이 교차하는 부분에 형성되어 있으며, 상기 게이트선의 분지인 게이트 전극, 상기 데이터선의 분지인 소스 전극 및 상기 화소 전극과 연결되어 있는 드레인 전극으로 이루어진 박막 트랜지스터를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  32. 제31항에서,
    상기 박막 트랜지스터는 상기 완전히 중첩되는 부분과 상기 부분적으로 중첩되는 부분 사이에 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  33. 제32항에서,
    상기 액정 표시 장치는 상기 완전히 중첩된 부분에서 러빙이 시작되는 액정 표시 장치용 박막 트랜지스터 기판.
  34. 제33항에서,
    상기 화소 전극과 상기 유지 전극이 중첩되는 면적은 대각선 방향에 대하여 회전 대칭인 액정 표시 장치용 박막 트랜지스터 기판.
  35. 제34항에서,
    상기 화소 전극과 상기 유지 전극이 상기 부분적으로 중첩되는 부분의 면적과 상기 완전히 중첩되는 부분의 면적은 동일한 액정 표시 장치용 박막 트랜지스터 기판.
  36. 제35항에서,
    상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선이 만드는 각도는 모두 동일한 액정 표시 장치용 박막 트랜지스터 기판.
  37. 제36항에서,
    상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선을 제외한 상기 화소 전극 및 상기 유지 전극의 경계선은 서로 평행한 액정 표시 장치용 박막 트랜지스터 기판.
  38. 제37항에서,
    상기 완전히 중첩되는 부분에서 상기 화소 전극은 돌출되어 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  39. 제38항에서,
    상기 유지 전극은 균일한 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  40. 제38항에서,
    상기 유지 전극은 불균일한 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  41. 제40항에서,
    상기 유지 전극은 상기 완전히 중첩된 부분에서 다른 부분보다 좁은 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  42. 투명한 절연 기판,
    상기 절연 기판 상에 형성되어 있으며 테이퍼져 있는 게이트선,
    상기 게이트선과 교차하며 화소 영역을 정의하는 데이터선,
    상기 게이트선과 연결되어 상기 화소 영역의 가장자리에 위치하며, 테에퍼져 있는 유지 전극,
    상기 데이터선과 연결되어 있으며, 상기 화소 영역에 형성되어 상기 유지 전극과 적어도 일부분 중첩되어 있는 화소 전극을 포함하며,
    상기 유지 전극은 사각형의 상기 화소 영역의 가장자리 둘레에 링 모양으로 형성되어 있으며,
    상기 유지 전극과 상기 화소 전극이 부분적으로 중첩되는 부분과 완전히 중첩되는 부분은 상기 화소 영역의 대각선 방향에 대하여 회전 대칭인 액정 표시 장치용 박막 트랜지스터 기판
  43. 제42항에서,
    상기 화소 전극과 상기 유지 전극이 상기 부분적으로 중첩되는 부분의 면적과 상기 완전히 중첩되는 부분의 면적은 실질적으로 동일한 액정 표시 장치용 박막트랜지스터 기판.
  44. 제42항에서,
    상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선이 만드는 각도는 모두 동일한 액정 표시 장치용 박막 트랜지스터 기판.
  45. 제42항에서,
    상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선을 제외한 상기 화소 전극 및 상기 유지 전극의 경계선은 서로 평행한 액정 표시 장치용 박막 트랜지스터 기판.
  46. 제42항에서,
    상기 완전히 중첩되는 부분에서 상기 화소 전극은 돌출되어 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  47. 제42항에서,
    상기 유지 전극은 균일한 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  48. 제42항에서,
    상기 유지 전극은 불균일한 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  49. 제48항에서,
    상기 유지 전극은 상기 완전히 중첩된 부분에서 다른 부분보다 좁은 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
KR1019970065573A 1997-12-03 1997-12-03 액정표시장치의화소구조 KR100476620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970065573A KR100476620B1 (ko) 1997-12-03 1997-12-03 액정표시장치의화소구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970065573A KR100476620B1 (ko) 1997-12-03 1997-12-03 액정표시장치의화소구조

Publications (2)

Publication Number Publication Date
KR19990047242A KR19990047242A (ko) 1999-07-05
KR100476620B1 true KR100476620B1 (ko) 2005-08-29

Family

ID=37304259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970065573A KR100476620B1 (ko) 1997-12-03 1997-12-03 액정표시장치의화소구조

Country Status (1)

Country Link
KR (1) KR100476620B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646444B2 (en) 2002-06-03 2010-01-12 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display having pixel electrode
US10872945B2 (en) 2017-01-26 2020-12-22 Samsung Display Co., Ltd. Display device including an emission layer

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685911B1 (ko) * 2000-07-04 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치
JP4966444B2 (ja) 2000-11-10 2012-07-04 ゲットナー・ファンデーション・エルエルシー Ｔｆｔ液晶表示装置
KR100675934B1 (ko) * 2001-12-04 2007-02-01 비오이 하이디스 테크놀로지 주식회사 액정표시소자
KR100929684B1 (ko) * 2008-12-19 2009-12-03 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950002943A (ko) * 1993-07-29 1995-02-16 베르톨라 로베르토 나무 대패밥 패널제조를 위한 분무 수지 접착방법 및 시스템
JPH08129180A (ja) * 1994-11-01 1996-05-21 Fujitsu Ltd 液晶表示パネル
KR960016796A (ko) * 1994-11-01 1996-06-17 몰딩성형된 면파스너의 후크구조
JPH08271931A (ja) * 1996-05-20 1996-10-18 Hitachi Ltd 液晶表示装置
JPH0915629A (ja) * 1995-07-03 1997-01-17 Fujitsu Ltd 液晶表示パネル
JPH09179141A (ja) * 1995-12-21 1997-07-11 Fujitsu Ltd 液晶表示パネル

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950002943A (ko) * 1993-07-29 1995-02-16 베르톨라 로베르토 나무 대패밥 패널제조를 위한 분무 수지 접착방법 및 시스템
JPH08129180A (ja) * 1994-11-01 1996-05-21 Fujitsu Ltd 液晶表示パネル
KR960016796A (ko) * 1994-11-01 1996-06-17 몰딩성형된 면파스너의 후크구조
JPH0915629A (ja) * 1995-07-03 1997-01-17 Fujitsu Ltd 液晶表示パネル
JPH09179141A (ja) * 1995-12-21 1997-07-11 Fujitsu Ltd 液晶表示パネル
JPH08271931A (ja) * 1996-05-20 1996-10-18 Hitachi Ltd 液晶表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646444B2 (en) 2002-06-03 2010-01-12 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display having pixel electrode
US8130357B2 (en) 2002-06-03 2012-03-06 Samsung Electronics Co, Ltd. Thin film transistor array panel for liquid crystal display having pixel electrode that overlaps gate or data lines with different widths
US8355088B2 (en) 2002-06-03 2013-01-15 Samsung Display Co., Ltd. Thin film transistor array panel for liquid crystal display having pixel electrode overlaping data and gate lines with different widths and areas
US10872945B2 (en) 2017-01-26 2020-12-22 Samsung Display Co., Ltd. Display device including an emission layer
US11581384B2 (en) 2017-01-26 2023-02-14 Samsung Display Co., Ltd. Display device including an emission layer

Also Published As

Publication number Publication date
KR19990047242A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US8044438B2 (en) Liquid crystal display and substrate thereof
JP3231261B2 (ja) 液晶表示素子及びこれを用いた液晶表示装置
US8767147B2 (en) Liquid crystal display wherein a first light blocking portion and a first colored portion extends generally along a gate line and generally covers the gate line and a thin film transistor
US7880833B2 (en) Thin film transistor array panel for a display
KR100603835B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR0182014B1 (ko) 액정 표시 장치용 박막트랜지스터 기판
KR20020078148A (ko) 액정 표시 장치
JP6892065B2 (ja) 表示パネル
KR101109963B1 (ko) 액정표시장치 및 그 제조방법
KR100336900B1 (ko) 고개구율및고투과율액정표시장치
KR100476620B1 (ko) 액정표시장치의화소구조
US5652633A (en) Liquid crystal display device with improved crossover portion and method of forming the same
KR100247272B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR950029822A (ko) 액정 표시 장치
KR100592005B1 (ko) 표시 장치용 전극 기판
KR100218508B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판
KR100686235B1 (ko) 액정 표시 장치용 기판
KR20010064411A (ko) 박막 트랜지스터-액정 표시 소자
KR100336888B1 (ko) 액정표시소자
KR100315924B1 (ko) 액정표시장치용박막트랜지스터기판
KR20080032904A (ko) 표시패널
KR100720084B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100375737B1 (ko) 액티브 매트릭스형 액정 표시 장치
KR100488925B1 (ko) 액정 표시 장치
KR100697364B1 (ko) 박막 트랜지스터-액정 표시 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 11