KR100205378B1 - 액티브 매트릭스 액정표시소자 - Google Patents

Abstract

서로 평행한 복수개의 어드레스버스들과 그 어드레스버스에 수직인 복수개의 데이터 버스들과 매트릭스 형태로 배열된 복수개의 화로로 구성된 액티브 매트릭스 액정표시소자가 제공된다.

각 화소는 적어도 하나의 공통 어드레스버스와 두 개의 인접하는 데이터버스들에 의해 둘러 싸여져 있으며, 서로 떨어진 적어도 두 개의 표시전극들과, 인접하는 제1데이터버스와 공통 어드레스 버스와 제1표시전극사이에 연결된 제1스위칭트랜지스터와, 인접하는 제2데이터버스와 공통 어드레스 버스와 제2표시전극사이에 연결된 제2스위칭 트랜지스터와, 제1데이터 버스와 제2표시전극사이에 연결된 제1커패시터와, 그리고 제2데이터 버스와 제1표시전극사이에 연결된 제2커패시터를 포함한다.

Description

엑티브 매트릭스 액정표시소자

제1도는 종래 액티브 매트릭스 액정표시소자를 나타내는 회로도.

제2도는 플로우팅 공통전극을 갖는 액티브 매트릭스 액정표시소자를 나타내는 회로도.

제3도는 스위칭 트랜지스터들의 드레인과 소오스사이에 기생 커패시턴스들을 갖는 액정셀을 나타내는 회로도.

제4도는 액정셀내의 여러점들에서의 전압들을 보여주는 타이밍도.

제5도는 본 발명의 일실시예에 따른 액티브 매트릭스 액정표시소자를 나타내는 회로도.

제6도는 제5도의 액티브 매트릭스 액정표시소자의 셀을 나타내는 회로도.

제7도는 본 발명의 다른 실시예에 따른 액티브 매트릭스 액정표시소자의 부분 평면도.

제8도는 제7도의 A-A선에 따른 단면도.

제9도는 본 발명의 또 다른 실시예에 따른 액티브 매트릭스 액정표시소자를 나타내는 회로도.

제10도는 제9도의 액티브 매트릭스 액정표시소자의 액정셀을 나타내는 회로도.

제11도는 본 발명의 또다른 실시예에 따른 액티브 매트릭스 액정디스플레이장치의 부분 평면도.

제12도는 제11도의 B-B선에 따른 단면도.

* 도면의 주요부분에 대한 부호의 설명

8', 8", 6', 6", 7', 7" : 커패시터 4', 4" : 표시전극

5 : 공통전극 3', 3", 9', 9" : 스위트랜지스터

2-1', 2-1" : 데어터버스 1-1 : 어드레스버스

10, 18, 19 : 기판 11 : 게이트

12, 17 : 질화실리콘막 13 : 비정질실리콘막(반도체층)

14 : 인으로 도핑된 비정질실리콘막 15 : 크롬막

16 : 알루미늄막 20, 21 : 링크

본 발명은 액티브 매트릭스 액정표시소자에 관한 것으로, 특히 표시전극과 데이터 버스들 사이의 기생 커패시턴스들에 의해 야기된 액정셀의 표시전의 전압으로 불균일한 표시발광을 보상할 수 있는 액정표시소자에 관한 것이다.

액티브 매트릭스 액정표시소자를 구성하기 위한 여러 방법들이 있다.

예로서, 일본국 특허출원 공개번호 60-192369(분류 : HO1L 29/78)과 유럽특허출원 번호 4 87389A1(분류 : GO2F 1/136)들이 있다.

종래 액정표시소자의 구조는 두 개의 기판이 있고 이 두 기판 사이에는 액정층이 있다.

제1도를 참조하면, 두기판들중 하나는 복수개의 어드레스 버스들(1-1, 1-2, ..., 1-n) 그 어드레스 버스들에 수직 복수개의 데이터 버스들(2-1, 2-2, ... , 2-m), 이 n개 라인들(lines)와 m개 칼럼들(clumns)이 매트릭스로 배열된 복수개의 화소들로 구성되어 있다.

각 화소는 각 어드레스와 데이터버스들에 의해 둘러 싸여져 있으며, 박막트랜지스터(3)(이하에서, TFT라 함)와 표시전극(4)을 포함한다.

그 TFT(3)는 각 어드레스와 데이터 버스들에 연결되어있다.

두 기판들중 다른 하나는 공통전압(V₀)이 공급되는 공통전극(5)을 포함한다.

그 전극들(4)(5)사이에 위치된 액정은 각 액정표시셀의 스토리지(storage)소자를 구성하는 커패시턴스(C_LC)를 형성한다.

그러나, 앞서 언급한 액정표시소자(이하에서 LCD : LIQUID CRYSTAL DISPLAY라 한다) 구조는 소위 플리커(flicker)란 효과를 만드는 단점이 있다.

이 플리커 효과는 TFT의 게이트와 소오스사이의 기생 커패시턴스에 의해 야기되며 표시전극의 전압에 영향을 미친다.

이때 표시전극에서의 전압은 아래 식(1)의 값()에 의해 변화될 수 있다.

여기서, Ug는 어드레스 버스로부터 공급된 TFT 게이트에서의 전압, C_gs는 TFT의 게이트와 소오스사이의 기생 커패시턴스, 그리고 C_LC는 표시전극과 공통전극사이의 커패시턴스 말한다.

커패시턴스(C_LC)는 액정의 상태에 의존하므로, 전압변화()는 하나의 표시셀로부터 또다른 표시셀로 변화하게 된다.

이러한 변화로 인해 위의 효과를 보상하는 것이 어렵게 된다.

제2도는 상술한 단점을 제거하기 위한 다른 액티브 매트릭스 LCD 구조이다.

이 구성에서, 각 액정셀은 서로 직렬로 접속된 두 개의 커패시터들(C_LC')(C_LC")을 갖는 두 개의 TFT를 포함한다.

이들 커패시터들은 두 개의 표시전극들 (4')(4")과 공통전극(5)사이에 각각 형성된다.

각 셀의 공통전극(5), 즉 플로우팅(floating)전극은 다른 셀의 공통전극(5)과 떨어져 있다.

그 커패시터들(C_LC')(C_LC")은 두 TFT(3')(3")를 통해 두데이터 버스들의 각각에, 하나의 공통 어드레스버스가 연결된다.

공통 어드레스버스로부터 두전극(4')(4")까지 TFT(3')(3")의 동등한 기생 커패시턴스(C_gs)를 통해 동일 전압이 공급되므로, 두전극들(4')(4")사이에는 전압 변화가 일어나지 않는다.

따라서, 실질적으로 플리커효과를 제거하게 된다.

그러나, 이 LCD구성은 다른 단점을 갖고 있다.

예로서 표시동작의 제1반주기동안에는 두 전압(+Vd)(-Vd)(또는,+2Vd 또는 0)이 데이터버스들인 2-1', 2-2', . . . , 2-m'과, 데이터 버스들 2-1", 2-2", . . . , 2-m"에 각각 공급된다.

그리고 제2반주기 동안에는 전압들(-Vd)(+Vd)(또는, 0과 +2Vd)이 같은 데이터 버스들에 각각 공급된다.

이 경우에, LCD에 인가되는 영상신호의 극성이 변화하면 커패시턴스(C_LC')(C_LC")는 아래의 식 (2)에 나타낼 전압변화()에 의해 그 데이터버스들에 재충전하게 된다.

좀 더 상세하게, 그러한 액정셀을 기능적으로 나타내는 회로도인 제3도를 참조하면, -C_ds'과 C_ds"(6'와 6")는 TFT(3')(3")의 각 소오스와 드래인사이의 커패시턴스나 표시전극과 데이터 버스사이의 커패시턴스를 나타낸다.

마찬가지로, -C_gs'과 C_gs"(7' 과 7")은 TFT(3')(3")의 각 게이트와 소오스사이의 커패시턴스나 각 표시전극들과 공통 어드레스 버스사이의 커패시턴스를 나타낸다.

제4도는 제3도의 회로의 여러점들에서의 전압 파형을 보여준다.

여기서, Ud는 데이터 버스들에서의 전압을, U_al은 표시소자의 맨윗부분에 위치된 어드레스 버스에서의 전압을, U_an은 표시소자의 맨아랫부분에 위치된 어드레스 버스에서의 전압을, 그리고 U_LC1과 U_LCn은 표시소자의 맨윗부분과 맨아랫부분에 위치된 액정셀의 표시전극과 공통전극사이의 전압들을 나타낸다.

앞서 언급된 LCD 구조에서, 액정셀의 맨윗부분과 맨아랫부분에 인가된 유효전압들은 서로 다르며, 이 차이는 이들부분에서의 다른 발광을 초래하여 화질을 크게 저하시키게 된다.

또한, 앞서 언급한 LCD 구조는 화소의 두 TFT들중 어느 하나의 파손이 결국 화소전체의 파손을 초래하기 때문에 동작신뢰도가 떨어지게 된다.

더욱이, 앞서 언급한 LCD 구조는, 표시전극들사이의 갭(gap)의 감소가 그 전극사이의 커패시턴스를 증가시키게 되고 결국 표시발광의 불균일성을 증대시키게 되므로, 낮은 개구율(aperture ratio)을 가지게 된다.

본 발명은 위 종래기술의 단점들과 문제점들을 개선하기 위한 것으로, 표시전극들에서의 전압상에서 데이터 버스들과 표시전극들 사이에 존재하는 커패시턴스의 효과를 제거하는 것에 의해 고화질이 가능하고, 여분의 TFT를 제공하는 것에 의해 개선된 동작 신뢰도를 가지며, 표시발광의 균일성에서 악영향을 끼치지 않고 표시전극과 데이터 버스들 사이의 갭을 줄이는 것에 의해 개선된 개구율을 갖는 액티브 매트릭스 액정표시소자를 제공하는데 그 목적이 있다.

위 목적을 달성하기위한 본 발명의 일구성에 따르면, 액티브 매트릭스 액정표시소자는 서로 평행하는 복수개의 어드레스 버스들과, 그 어드레스 버스들에 수직인 복수개의 데이터 버스들 미치 매트릭스 형태로 배열된 복수개의 화소들을 포함한다.

여기서, 각 화소는 적어도 하나의 공통 어드레스버스와 두 개의 인접하는 데이터 버스들에 의해 둘러 쌓여져 있으며, 상기 화소는 서로 떨어진 적어도 두 개의 표시전극, 인접하는 제1데이터버스와 공통 어드레스버스 및 제1표시전극사이에 연결된 제1스위칭트랜지스터, 인접하는 제2데이터 버스와 공통 어드레스 버스 및 제2표시전극사이에 연결된 제2스위칭트랜지스터, 제1데이터버스와 제2표시전극사이에 연결된 제1커패시터 및 제2데이터버스와 제1표시전극사이에 연결된 제2커패시터를 포함한다.

본 발명의 다른 구성에 따르면, 그 액티브 매트릭스 액정표시소자는 크게 서로 평행하는 복수개의 어드레스 버스들, 그 어드레스 버스에 수직인 복수개의 데이터 버스들 및 매트릭스 형태로 배열된 복수개의 화소들을 포함한다.

여기서, 각 화소는 적어도 두 개의 인접하는 데이터 버스들과 두 개의 인접하는 어드레스 버스들에 의해 둘러쌓여져 있으며, 상기 화소는 서로 떨어진 적어도 두 개의 표시전극, 제1어드레스버스와 제1데이터버스 및 제1표시전극사이에 연결된 제1스위칭트랜지스터, 제1어드레스버스와 제2데이터버스 및 제2표시전극과 연결된 제2스위칭트랜지스터, 그리고 제2어드레스버스와 제21데이터버스 및 제1표시전극 사이에 연결된 제3스위칭 트랜지스터, 그리고 제2어드레스버스와 제1데이터버스 및 제2표시전극사이에 연결된 제4스위칭 트랜지스터를 포함한다.

본 발명의 또 다른 구성에 따르면, 그 액티브 매트릭스 액정표시소자에서, 표시전극은 적어도 부분적으로 그 어드레스버스와 데이터버스들을 오버랩(overHap)한다. 본 발명의 또 다른 구성에 따르면, 그 액티브 매트릭스 액정표시소자 제1스위칭 트랜지스터는 제1데이터버스와 제1표시전극사이에 커패시턴스(C_ds')를 공통 어드레스버스와 제1표시시전극사이에는 커패시턴스(C_gs')를 가지며, 제2스위칭트랜지스터는 제2데이터버스와 제2표시전극사이에 커패시턴스 (C_ds")를 공통 어드레스버스와 제2표시전극사이에 커패시턴스(C_gs")를 가지며, 제1커패시턴스는 커패시턴스 (C_ad")를, 제2커패시터는 커패시턴스(C_ad')를 가지며, 그리고

C_ad'= C_da"(C_gs'/ C_gs")과 C_ad"= C_ds'(C_gs"/ C_gs')를 만족하는 것을 특징으로 한다.

좀 더 상세하게, 본 발명의 특징에 따르면, 제6도를 참조할 때, 그 액정표시소자의 각 화소는 두 개의 별도의 커패시터들(C_ad'와 C_ad")을 포함한다(제6도서 각각 6'와 6"로 지시됨).

제1별도 커패시터(C_ad')는 제2데이터버스(2-1")와 제1표시전극(4')에 접속되고 제2별도 커패시터(C_ad")는 제1데이터버스(2-1)와 제2표시전극(4")에 접속된다.

본 발명의 다른 특징에 따르면, 제9도를 참조할 때, 그 액정표시소자의 각 화소는 제1 및제2의 별도의 TFT들(9")(9')을 포함한다.

제1별도 TFT(9")의 드레인은 제1데이터버스(2-1')에 접속되고 소오스는 제2표시전극(4")에 접속된다.

유사하게, 제2별도 스위칭 트랜지스터(9')의 드레인은 제1표시전극(4')에 접속되고 소오스는 제2데이터버스(2-1")에 접속된다.

각 별도 TFT의 게이트는 공통 어드레스 버스(1-2)에 접속된다.

본 발명의 또 다른 특징에 따르면, 제7도를 참조할 때, 그 커패시터들(C_ad')(C_ad")(C_ds')(C_ds")(C_gs')(C_gs")은 표시전극들상에 어드레스 버스들과 데이터 버스들을 적어도 부분적으로 오버래핑(overlapping)하거나 또는 그 데이터 버스들과 어드레스 버스들상에 표시전극들을 적어도 부분적으로 오버래핑하는 것에 의해 형성된다.

본 발명의 또 다른 특징에 따르면, 그 커패시터들 (C_ad′)(C_ad″)(C_ds′)(C_ds″)(C_gs′)(C_gs″)의 커패시턴스는 아래의 관계식들로 나타내어진다.

더욱이, 종래기술에서 전술한 바와같이, 영상신호의 극성변화는 아래의 식으로 나타내어지는 값()에 의해 데이터 버스들에서 재충전되는 커패시턴스들(C_LC')(C_LC")을 야기시킨다.

그러므로, 종래 기술에서, 표시전극과 공통 전극사이의 유효전압은 표시소자의 맨윗 부분에 위치된 액정셀들용 전압(Vd)과 표시소자의 맨아랫 부분에 위피된 액정셀등용 전압(Vd-/2)에 거의 동등한 값을 가질 것이다.

이것은 표시소자의 맨윗부분과 맨아랫부분 사이의 발광차이를 야기시킨다.

이와 반대로, 제5도에 나타낸 본 발명의 실시예에 따르면, 액티브 매트릭스 액정표시소자의 구조는 별도의 커패시터들(8')(8")을 포함한다.

각 케패시터들(8')(8")은 각각의 표시전극과 각각의 데이터 버스의 사이에 접속되어 적은 값의를 갖는 것을 가능하게 하며, 다라서 표시소자의 다른 부분들사이에서의 불균일한 발광을 제거할 수 있게한다.

제6도는 이 별도 커패시턴스들(C_ad')(C_ad")을 갖는 액정셀의 등가회로도를 보여준다.

표시소자의 맨윗부분과 맨아랫부분사이의 발광의 불균일한 효과를 완전히 제거하기 위해서, 그 별도 커패시턴스들(C_ad')(C_ad")은 다음의 조건을 만족하도록 결정된다.

제6도를 참조하면, 그 전압은 데이터 버스들(2-1')(2-1")스위치 오프된 트랜지스터들 3'과 3")을 거쳐 변화된다면, 점들 (b)(c)에서의 전압변화는 크기와 극성에서 서로 동일하다.

만약 이 조건이 충족되면, 그 커패시턴스들(C_LC')(C_LC")은 그 전압이 데이터 버스들(2-1')(2-1")을 거쳐 변화될지라도 재충전되지 않는다.

이 조건은 아래의 식 (3)(4)로 나타낼 수 있다.

더욱이, C_gs'와 C_gs"가 크다면, 그 어드레스 버스를 가로지른 전압변화로 인한 C_LC'와 C_LC"의 재충전에 의해 야기된 플리커 효과를 제거하기 위하여 별도의 조건을 반족시켜야 한다.

만약, 어드레스 버스(1-1)(스위치 오프된 트랜지스터들 3' 및 3"와 함께)를 거쳐 전압이 변화된다면, 점들(b)(c)에서의 전압변화는 크기와 극성에서 서로 동일해야 한다.

이 조건이 만족되면, 어드레스버스(1-1)를 거쳐 전압이 변화될지라도 커패시턴스들(C_LC'와 C_LC")의 재충전은 발생되지 않는다.

이 저건은 아래의 식 (5)으로 나타낼 수 있다.

위의 식들 (3)(4)(5)을 C_ad'와 C_ad"에 대해 결합시키면 아래의 식 (6)으로 나타낼 수 있다.

액티브 매트릭스 표시소자의 구조에서 식 (7)의 조건은 일반적이다.

식(6)(7)에 따른 C_ad'와 C_ad"의 결정은 LCD 표시소자의 플리커 효과는 물론 불균일한 표시발광의 제거를 보장하게 된다.

액티브 매트릭스 액정표시소자의 동작 신뢰도를 개선하기 위하여 LCD의 구조는 두 개의 별도의 스위칭 트랜지스터들을 구비하며, 상술한 바와같이 이 트랜지스터는 두 개의 별도의 커패시터들로서의 기능을 한다.

이 트랜지스터에 있어서, 각 트랜지스터의 소오스와 드레인사이의 커패시턴스와 게이트와 소오스사이의 커패시턴스는 위의 식들 (6)(7)에 의해 결정된다.

제7도는 그 별도의 스위칭 트랜지스터들(9')(9")을 갖는 액정표시소자의 회로도를 보여준다.

예로서, 스위칭 트랜지스터(9")의 소오스는 표시전극(4")에 접속되고 드레인은 데이터 버스(2-1")에 접속된다.

그리고, 스위칭 트랜지스터(9')소오스가 데이터 버스(2-1")에 접속되고 반면 드레인은 표시적극(4')에 접속된다.

두 스위칭 트랜지스터들의 게이트들은 어드레스 버스(1-2)에 공통으로 접속된다.

즉, 어드레스 버스(1-n)에 대응하는 한쌍의 별도 스위칭 트랜지스터들의 게이트들은 후속의 어드레스 버스(1-(n+1))에 공통으로 접속된다.

에드레스 버스들중 하나에 접속되고 액정셀들중 한 셀내에 위치된 스위칭 트랜지스터들의 하나 또는 둘 모두의 파손은 그 상응하는 셀 자체의 파손을 야기시키지 않을 것이므로 이 액티브 매트릭스 액정표시소자의 동작 신뢰도가 개선된다.

그 LCD의 개구율을 증대시키기 위해, 커패시터(C_ad')(C_ad")(C_ds')(C_ds")(C_gs')(C_gs")는 표시전극으로 어드레스와 데이터 버스들을 오버래핑하거나 데이터와 어드레스 버스들로 표시전극을 오버래핑하는 것에 의해 형성된다.

제8도는 액티브 매트릭스 액정표시소자 일부분에 대한 평면도를 보여준다.

제8도에서 표시전극(4')(4")은 데이터 버스들(2-1')(2-1") 및 어드레스 버스(1-1)를 오버랩하여 그 오버랩된 영역들에 커패시터들(C_ad')(C_ad")(C_ds')(C_ds")(C_gs')(C_gs")을 형성한다.

그러한 LCD 구성은 높은 개구율을 얻을 수 있다.

이하에서, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다.

[실시예 1]

제5도와 제6도를 참조하면, 액정표시소자는 8'와 8"의 별도의 커패시터(C_ad')(C_ad")를 포함한다.

제4도 LCD 셀의 여러점들에서의 전압 파형을 나타내는 타이밍도로써, U_d는 데이터 버스들에서의 전압파형을, U_al와 U_an은 어드레스 버스들에서의 전압파형을, 그리고 U_LC1와 U_LCn은 표시전극들(4')(4")중 하나와 공통전극(5) 사이에 형성된 액정 커패시터들(C_LC')(C_LC")의 전압파형을 나타낸 것이다.

제4도, 제5도 및 제6도를 참조하여 회로의 동작을 설명하기로 한다,

전압(U_al)(U_an)이 어드레스 버스에서 나타날 때, 스위칭 트랜지스터들(3')(3")은 동작 되지않고 커패시터(C_LC')는 전압(+Vd)으로 충전되며 반면에 커패시터(C_LC")는 반대의 전압(-Vd)으로 충전된다.

이 경우, 공통전극(5)은 전극(4', 4")에 대해 OV로 유지된다.

보통, LCD 회로에서, 어드레스 버스에서의 전압(vd)의 부재시, 데이터 버스에서의 전압의 극성변화(예를들면, +Vd에서 -Vd로 또는 그 반대로)는 표시전극들과 데이터 및 어드레스 버스들사이의 기생커패시턴스들(C_ds")(C_gs')(C_gs")로 정의된 값(△U)만큼 커패시터들(C_LC')(C_LC")이 재충전되는 것을 야기시킨다.

이러한 기생 커패시터들로 인한 효과를 제거하기 위하여, 액정표시소자는 제5도에 나타낸 바와같이 두 개의 별도의 커패시터들(C_ad')(C_ad")을 포함한다.

커패시터들(C_LC')(C_LC")의 재충전을 막고 결과적으로 표시장치에서의 불균일한 발광효과를 제거하기 위해, 커패시턴스(C_ad')(C_ad")는 전압이 어느 데이터 버스에서 변화되는 경우에 동일화소의 표시전극들(4')(4")에서의 전압변화가 극성과 크기면에서 동일하게되도록 선택된다(예로서, 위 식들 (3)(4)에 따라서).

[실시예 2]

이하에서, 제7도와 제8도를 참조하여 본 발명의 다른 실시예를 설명하기로 한다.

제7도를 참조하면 액정표시소자는 커패시터(C_ad')(C_ad")(C_ds')(C_ds")(C_gs')(C_gs")(또한, 제7도에서 8', 8", 6', 6", 7'그리고 7"로 각각 지시됨)를 포함하며, 이들 커패시터는 표시전극들(4')(4")상에 데이터 버스들(2-1')(2-1")과 어드레스 버스(1-1)를 적어도 부분적으로 오버랩하도록 형성된다.

이들 오버래핑층들을 형성하는 순서를 제8도를 참조하여 설명하기로 한다.

먼저, 진공 스퍼터링(Vacuum sputtring)에 의해 기판(10)상에 크롬막(Chromium film)이 증착된다.

이어, 사진식각 공정을 이용하여, 어드레스 버스들(도시되지 않음)과 스위칭 트랜지스터들의 게이트들(11)이 크롬층으로 형성된다.

그리고 나서, 게이트 절연층으로 사용되기 위한 질화실리콘막(12)이 증착된다.

이후에, 비정절실리콘막(13)과 안으로 도핑된(doped) 비정질실리콘막(14)이 차례로 증착된다.

이어, 사진식각 공정을 이용하여, 스위칭 트랜지스터들의 반도체 영역이 형성된다(도면의 간략화를 위해 생략하였음).

그리고나서, 크롬막(15)과 알루미늄막(16)이 차례로 증착되고, 데이터 버스들과 스위칭 트랜지스터들의 드레인과 소오스영역이 사진 식각 공정 및 에칭공정에 의해 형성된다.

그 비정질실리콘으로 오믹콘택(contact)을 형성하기 위하여, 그 도핑된 비정질실리콘(14)은 그 스위칭 트랜지스터들의 드레인과 소오스사이의 영역들에서 비정질 실리콘에 대해 선택적으로 에치된다(etched).

이후에, 질화실리콘막(17)이 보호막으로 증착되고, 사진 식각공정을 이용하여 그 스위칭 트랜지스터들의 소오스영역들에 대해 콘택홀이 오픈된다(opened).

그리고나서, 인듐 산화물(ITO)과 같은 투명도전막이 증착되고 사진 식각 공정에 의해 표시전극(4', 4")이 형성된다.

그리고나서, 인듐산화물과 같은 투명도전막이 제2기판(19)상에 증착되고 사진 식각공정에 의해 공통전극(5)이 형성된다.

그리고나서, 기판(17,18)은 두 기판사이에 위치된 스페이서의 크기에 의해 일정간격을 가지면서, 서로 수직으로 합착된다.

이 기판들의 합작은 표시전극들(4')(4")상에 공통전극이 위치되도록 한다.

공통전극의 증착은 제7도에서 점선으로 나타낸 부분이다.

그리고나서, 기판들사이의 간격에는 액정이 채워지게 된다,

위에서 언급한 방법은 투과형 액정표시소자의 하나의 제조예이다.

반사형 액멱표시소자들을 제조하는 경우에 있어서는, 스퍼터링을 위해 반사금속막(예로서, 알루미늄막)이 인듐산화막을 대신하여 형성되어 표시전극으로 사용된다.

위 설명으로부터 그 표시전극들은 실질적으로 그들사이의 갭(gap)을 제외한 전체 표시영역을 점유하기 때문에 위에서 언급한 액정표시소자의 개구율은 메우 높다는 것을 알 수 있다.

더욱이, 표시전극들과 데이터 버스들사이의 오버래핑 영역은 쉽게 변화하기 때문에, 위의 식들(3)(4)(5)에 따라 커패시턴스들(C_ad')(C_ad")(C_ds')(C_ds")(C_gs')(C_gs")사이의 원하는 관계를 쉽게 얻을 수 있다.

[실시예 3]

이하에서, 본 발명의 또 다른 실시예를 제9도를 참조하여 설명하기로 한다.

제9도에 따르면, 액정표시소자는 두 개의 별도의 스위칭 트랜지스터들(9')(9'')을 포함한다.

그 별도의 스위칭 트랜지스터들의 드레인과 소오스 사이의 커패시턴스는 별도의 커패시터들(C_ad')(C_ad")로서의 기능을 한다.

그러한 회로는 모든 스위칭 트랜지스터들이 동일하고 그 전극들사이에서 동등한 커패시턴스들을 가질 때 유리하다.

이 경우에, 식 (6)(7)에서 설명된 커패시턴스들 (C_ad')(C_ad")(C_ds')(C_ds")(C_gs')(C_gs")의 조건들은 자동적으로 만족된다.

덧붙여서, 그러한 액정표시소자는 높은 동작 신뢰도를 제공한다.

왜냐하면, 스위칭 트랜지스터들(9')(9'')은 여분의 트랜지스터들로서의 기능을 하기 때문이다.

예로서, 어느 스위칭 트랜지스터 쌍(3')(3'')또는 쌍(9')(9'')의 하나 또는 둘 모두의 스위칭 트랜지스터가 파손될지라도 화소의 동작이 불량이 되지는 않을 것이다.

제10도는 제6도에 나타낸 액정표시소자의 구조를 약간 변형한 것이다.

이 변형은 하나의 어드레스 버스에 접속된 매트릭스 형태의 인접 라인들의 스위칭 트랜지스터들은 데이터 버스들과 표시전극에 대해 그들의 소오스들과 드레인들이 동인한 접속형태를 갖고 있다는 점에서 앞의 구조들과 구별된다.

제11도는 제10도에 나타낸 액정표시소자의 일부분에 대한 평면도를 보여주며, 제12도는 제11도의 B-B' 선에 따른 단면도를 보여준다.

이하에서, 두 개의 별도 스위칭 트랜지스터들을 갖는 액정표시소자를 제조시 각 층들을 형성하는 순서를 제11도와 제12도를 참조하여 설명하기로 한다.

먼저, 크롬, 질소, 규소, 비정질규소, 붕소로 도핑된 실리콘 및 크롬층들을 기판(10)상에 차례로 증착된다.

그리고나서, 사진 식각공정에 의해 어드레스 버스들(11), 스위칭 트랜지스터들의 게이트 절연막(12), 반도체영역들(13), 그리고 스위칭 트랜지스터들의 소오스와 드레인영역들(14)(15)이 제8도에 나타낸 것과 같은 순서로 형성된다.

그리고나서, 절연층(17)(질화실리콘막)이 증착된다.

이어, 그 스위칭 트랜지스터들의 소오스와 드레인전극들로의 콘택홀이 그 절연층(17)에 형성되고 이어 알루미늄막(16)이 형성된다.

시진식각 공정을 이용하여, 스위칭트랜지스터들의 드레인전극들로의 데이터 버스들과 링크(link)들(20)(21)이 그 알루미늄막(16)에 형성된다.

이후에, 인듐산화물 같은 도전막이 증착되고 투과형 액정표시소자용 표시전극들이 형성된다.

반사형 액정표시소자에서, 표시전극들은 데이터 버스들과 동일한 물질(예로서, 알루미늄)로, 동일한 사진 식각공정에 의해 데이터 버스들과 함께 형성된다.

도면을 간략화하기위해, 단지 한 기판의 단면만을 제12도에 나타내었다.

제2기판상에 위치된 액정표시소자의 요소들은 제5도의 액정표시소자 구조를 만드는 것과 동일한 방법으로 제조된다.

링크들(20)(21)(제11도에 나타내었음)의 사용은 레이져 또는 화학적인 에칭에 의해 데이터 버스들로부터 파손된 스위칭 트랜지스터들을 분리시키는 것을 쉽게 해준다.

Claims (5)

1. 서로 평행한 복수개의 어드레스 버스들, 상기 어드레스 버스들과 수직인 복수개의 데이터 버스들, 및 매트릭스 형태로 배열된 복수개의 화소들로 구성되고, 각 화소는 적어도 상기 하나의 공통 어드레스버스와 두 개의 인접하는 데이터 버스들에 의해 둘러싸여져 있고, 서로 떨어진 적어도 두 개의 표시전극과, 인접하는 제1데이타버스와 공통 어드레스버스 및 제1표시전극사이에 연결된 제1스위칭 트랜지스터와, 인접하는 제2데이터버스와 공통 어드레스 버스 및 제2표시전극의 사이에 연결된 제2스위칭 트랜지스터와, 제1데이터 버스와 제2표시전극사이에 연결된 제1캐패시터와, 그리고 제2데이터 버스와 제1표시전극사이에 연결된 제2커패시터를 포함하는 것을 특징으로 하는 액티브 매트릭스 액정표시소자.
2. 서로 평행한 복수개의 어드레스 버스들, 상기 어드레스버스들과 수직하는 복수개의 데이터 버스들, 및 매트릭스 형태로 배열된 복수개의 화소들로 구성되고, 각 화소는 적어도 두 개의 인접하는 데이터버스들과 두 개의 인접하는 어드레스 버스들에 의해 둘러 싸여져 있고, 서로 떨어진 적어도 두 개의 표시전극과, 제1어드레스 버스와 제1데이터버스 및 제1표시전극사이에 연결된 제1스위칭 트랜지스터와, 상기 제1어드레스 버스와 제2데이터 버스 및 제2표시전극사이에 연결된 제2스위칭 트랜지스터와, 제2어드레스버스와 제2데이터 버스 및 제1표시전극사이에 연결된 제3스위칭 트랜지스터와, 그리고 제2어드레스버스와 제1데이터버스 및 제2표시전극사이에 연결된 제4스위칭 트랜지스터를 포함하는 것을 특징으로 하는 액티브 매트릭스 액정표시소자.
3. 제1항에 있어서, 제1스위칭 트랜지스터는 제1데이터버스와 제1표시전극사이에 커패시턴스(C_ad')와 공통 어드레스 버스와 제1표시전극사이에 커패시턴스(C_gs')를 갖고, 제2스위칭트랜지스터는 제2데이터 버스와 제2표시전극사이에 커패시턴스(C_ds")와 공통 어드레스 버스와 제2표시전극사이에 커패시턴스(C_gs")를 가지며, 제1커패시턴스는 커패시턴스(C_ad")를, 제2켜패시턴스(C_ds")를 갖고, C_ad'=C_ds"(C_gs'/C_gs") 및 C_ad"=C_ds'(C_gs"/C_gs')의 관계를 갖는 것을 특징으로 하는 액티브 매트릭스 액정표시소자.
4. 제1항에 있어서, 표시전극은 어드레스 버스와 데이터 버스를 적어도 부분적으로 오버랩하는 것을 특징으로 하는 액티브 매트릭스 액정표시소자.
5. 제2항에 있어서, 표시전극은 어드레스버스와 데이터버스를 적어도 부분적으로 오버랩하는 것을 특징으로 하는 액티브 매트릭스 액정표시소자.