JP2002057534A - 増幅回路 - Google Patents

Abstract

(57)【要約】 【課題】 消費電流と制作コストの増加などを抑制しつ
つ、周波数特性の広帯域化を実現するようにした増幅回
路の提供。 【解決手段】 トランスコンダクタンス増幅器１１は、
入力電圧を出力電流に変換して出力する。ソースフォロ
ワ回路１２は、トランスコンダクタンス増幅器１１の出
力電流とトランスコンダクタンス増幅器１３からの帰還
電流とに応じた入力電圧でソースフォロワ動作する。ト
ランスコンダクタンス増幅器１３は、ソースフォロワ回
路１２の出力電圧を出力電流に変換し、この出力電流を
ソースファロア回路１２の入力側に帰還する。カレント
ミラー回路１４は、ＰＭＯＳトランジスタＱ２、Ｑ３か
らなりトランジスタＱ２に流れる電流のＭ倍の電流をト
ランジスタＱ３に流す。出力回路１５は、出力負荷抵抗
Ｒ２や負荷容量ＣＬからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光ディスクやハー
ドディスクのリードチャネル等に使用されるＧｍアンプ
に関し、例えば１００〜２００ＭＨｚで動作する増幅回
路に関するものである。

【０００２】

【従来の技術】一般的なＧｍアンプ（トランスコンダク
タンス増幅回路）の一例としては、図４に示すようなも
のが従来から知られている。このＧｍアンプは、図４に
示すように、電圧−電流変換機能を有するトランスコン
ダクタンス増幅器１と、電流−電圧変換機能を有するト
ランスコンダクタンス増幅器２とから構成されており、
負荷容量ＣＬを駆動している。

【０００３】次に、このような構成からなるＧｍアンプ
において、入力電圧をＶｉ、出力電圧をＶｏ、トランス
コンダクタンス増幅器１、２の各トランスコンダクタン
スをｇｍ１、ｇｍ２、トランスコンダクタンス増幅器
１、２の各出力電流をｉ１、ｉ２、負荷容量ＣＬに流れ
る電流をｉ３とすると、以下の（１）〜（４）式が成立
する。

【０００４】ｉ１＋ｉ２＝ｉ３ …（１） ｉ１＝Ｖｉ×ｇｍ１ …（２） ｉ２＝−Ｖｏ×ｇｍ２ …（３） ｉ３＝Ｖｏ×ｓＣＬ …（４） 次に、（１）式に（２）〜（４）式を代入すると、以下
に示す（５）式が成立する。

【０００５】 （Ｖｉ×ｇｍ１）−（Ｖｏ×ｇｍ２）＝Ｖｏ×ｓＣＬ …（５） （５）式を変形すると、次の（６）式となる。 Ｖｉ×ｇｍ１＝Ｖｏ（ｇｍ２＋ｓＣＬ） …（６） 次に、（６）式を変形すると、次の（７）式となる。 Ｖｏ／Ｖｉ＝ｇｍ１／（ｇｍ２＋ｓＣＬ）＝（ｇｍ１／ｇｍ２）×〔１／（１ ＋ｓＣＬ／ｇｍ２）〕 …（７） ここで、ｇｍ２／ＣＬ＝ωｐとすると、（７）式から、
図４の回路の伝達関数Ｈ（ｓ）は、次の（８）式に示す
ようになる。

【０００６】 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×〔ωｐ／（ｓ＋ωｐ）〕…（８ ） この（８）式に対応する周波数特性を示すと、図５に示
すようになる。一方、一般的なＧｍアンプの他の例とし
ては、図６に示すようなものが従来から知られている。

【０００７】このＧｍアンプは、図６に示すように、差
動型のトランスコンダクタンス増幅器３、４が２段から
構成されるものである。このような構成のＧｍアンプに
おいて、トランスコンダクタンス増幅器３、４の各トラ
ンスコンダクタンスをｇｍ１、ｇｍ２とすると、その利
得Ｇは、Ｇ＝ｇｍ１／ｇｍ２となる。トランスコンダク
タンス増幅器３、４の具体的な回路としては、図７に示
すものと図８に示すものとが知られている。

【０００８】図７に示すトランスコンダクタンス増幅器
は、図示のように、差動対のＮＭＯＳトランジスタＱ１
１、１２と、トランジスタＱ１１、Ｑ１２の各ドレイン
に接続される定電流源Ｉ１１、Ｉ１２と、トランジスタ
Ｑ１１、Ｑ１２の各ソースに共通に接続される定電流源
Ｉ１３とを備えている。このようなトランスコンダクタ
ンス増幅器では、回路のトランスコンダクタンスｇｍ
は、トランジスタＱ１１、Ｑ１２自体のトランスコンダ
クタンスｇｍ’と近似的に等しくなる。

【０００９】図８に示すトランスコンダクタンス増幅器
は、図示のように、差動対のＮＭＯＳトランジスタＱ１
１、１２と、トランジスタＱ１１、Ｑ１２の各ドレイン
に接続される定電流源Ｉ１１、Ｉ１２と、トランジスタ
Ｑ１１、Ｑ１２の各ソースに接続される定電流源Ｉ１
４、Ｉ１５と、トランジスタＱ１１、Ｑ１２のソース間
に接続される抵抗Ｒとを備えている。このようなトラン
スコンダクタンス増幅器では、回路のトランスコンダク
タンスｇｍは、トランジスタＱ１１、Ｑ１２自体のトラ
ンスコンダクタンスｇｍ’とすると、次の（９）式に示
すようになる。

【００１０】 ｇｍ＝１／〔Ｒ＋（１／ｇｍ’）〕≒１／Ｒ …（９）

【００１１】

【発明が解決しようとする課題】ところで、図４に示す
従来回路では、（８）式からわかるように周波数帯域は
ωｐにより決まり、ωｐ＝ｇｍ２／ＣＬの関係がある。
このため、高速化（広帯域化）のためには、ｇｍ２を大
きくする必要がある。また、従来回路の利得（ゲイン）
は、ｇｍ１／ｇｍ２により決まるので、上記のように高
速化のためにｇｍ２を大きくする場合には利得が低下
し、この利得を補償するためにはｇｍ１も同じ比率で大
きくする必要がある。

【００１２】従って、従来回路において、高速化を実現
するためには、トランスコンダクタンスｇｍ２のみなら
ず、トランスコンダクタンスｇｍ１を大きくしなければ
ならない。このため、高速化を実現しようとすると、ト
ランスコンダクタンス増幅器１、２を構成するトランジ
スタのサイズを大きくする必要がある上に、回路電流が
増加するので、消費電流が増加するとともに制作コスト
と増加するという不都合がある。

【００１３】一方、図６に示す従来回路のトランスコン
ダクタンス増幅器３、４が図７に示す回路の場合には、
入力レンジと出力レンジが小さい上に、出力の歪みが大
きいという不都合がある。また、図６に示す従来回路の
トランスコンダクタンス増幅器３、４が図８に示す回路
の場合には、入力レンジが大きくなるが、利得のエラー
（ばらつき）が大きくなるので、トランジスタ自身のト
ランスコンダクタンスを大きくする必要がある。しか
し、トランスコンダクタンスを大きくするには、トラン
ジスタのサイズを大きくする必要があり、このために入
力容量が大きくなって回路全体の周波数特性を悪化させ
るという不都合がある。

【００１４】そこで、本発明の目的は、上記の点に鑑
み、消費電流と制作コストの増加などを抑制しつつ、周
波数特性の広帯域化を実現するようにした増幅回路を提
供することにある。

【００１５】

【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項１〜請求項６に記載
の各発明は以下のように構成した。すなわち、請求項１
に記載の発明は、入力電圧を出力電流に変換する第１の
トランスコンダクタンス増幅器と、前記第１のトランス
コンダクタンス増幅器の出力電流、および帰還電流に応
じてソースフォロワ動作するソースフォロワ回路と、前
記ソースフォロワ回路の出力電圧を前記帰還電流に変換
し、その帰還電流を前記ソースフォロワ回路の入力側に
帰還させる第２のトランスコンダクタンス増幅器と、前
記ソースフォロワ回路に流れ込む入力電流を生成すると
ともに、その入力電流の所定倍の出力電流を生成するカ
レントミラー回路と、前記カレントミラー回路の出力電
流に応じた出力を発生する出力回路と、を備えたことを
特徴とするものである。

【００１６】請求項２に記載の発明は、第１のトランス
コンダクタンス増幅器と、前記第１のトランスコンダク
タンス増幅器の出力信号、および帰還信号をを受けてソ
ースフォロワ動作する第１のトランジスタと、前記第１
のトランジスタの出力端子と入力端子との間に接続さ
れ、前記帰還信号を生成する第２のトランスコンダクタ
ンス増幅器と、前記第１のトランジスタのソースと接続
する第１の電流源と、前記第１のトランジスタのソース
と接続する第１の抵抗素子と、前記第１のトランジスタ
に流れ込む入力電流を生成するとともに、その入力電流
の所定倍の出力電流を生成するカレントミラー回路と、
前記カレントミラー回路の出力側に接続される第２の電
流源と、前記カレントミラー回路の出力側に接続される
第２の抵抗素子と、を備えたことを特徴とするものであ
る。

【００１７】請求項３に記載の発明は、請求項２に記載
の増幅回路において、前記第１のトランジスタのソース
に、さらにコンデンサを接続するようにしたことを特徴
とするものである。請求項４に記載の発明は、差動入力
電圧を差動出力電流に変換する第１のトランスコンダク
タンス増幅器と、前記第１のトランスコンダクタンス増
幅器の差動出力電流、および差動帰還電流に応じてソー
スフォロワ動作するソースフォロワ回路と、前記ソース
フォロワ回路の出力電圧を前記差動帰還電流に変換し、
その帰還電流を前記ソースフォロワ回路の入力側に帰還
させる第２のトランスコンダクタンス増幅器と、前記ソ
ースフォロワ回路に流れ込む入力電流を生成するととも
に、その入力電流の所定倍の出力電流を生成するカレン
トミラー回路と、前記カレントミラー回路の出力電流に
応じた差動出力を発生する差動出力回路と、を備えたこ
とを特徴とするものである。

【００１８】請求項５に記載の発明は、差動増幅を行う
第１のトランスコンダクタンス増幅器と、前記第１のト
ランスコンダクタンス増幅器の出力信号、および帰還信
号を受けてそれぞれソースフォロワ動作する第１及び第
２のトランジスタと、差動増幅して前記帰還信号を生成
するとともに、前記第１及び第２のトランジスタの各出
力端子と両入力端子がそれぞれ接続され、両出力端子が
前記第１及び第２のトランジスタの各入力端子と接続さ
れる接続される第２のトランスコンダクタンス増幅器
と、前記第１及び第２のトランジスタの各ソースとそれ
ぞれ接続する第１及び第２の電流源と、前記第１のトラ
ンジスタのソースと前記第２のトランジスタのソースと
の間に接続する第１の抵抗素子と、前記第１及び第２の
トランジスタに流れ込む各入力電流を生成するととも
に、その各入力電流の所定倍の各出力電流をそれぞれ生
成する第１及び第２のカレントミラー回路と、前記第１
及び第２のカレントミラー回路の出力側にそれぞれ接続
される第３及び第４の電流源と、前記第１のカレントミ
ラー回路の出力側と前記第２のカレントミラー回路の出
力側との間に接続される第２の抵抗素子と、を備えたこ
とを特徴とするものである。

【００１９】請求項６に記載の発明は、請求項５に記載
の増幅回路において、前記第１のトランジスタのソース
と前記第２のトランジスタのソースとの間に、さらにコ
ンデンサを接続するようにしたことを特徴とするもので
ある。このような構成からなる本発明によれば、消費電
流と制作コストの増加などを抑制しつつ、周波数特性の
広帯域化を実現できる。

【００２０】

【発明の実施の形態】以下、本発明の増幅回路の第１実
施形態の構成について、図１を参照して説明する。この
第１実施形態にかかる増幅回路は、図１に示すように、
トランスコンダクタンス増幅器１１、ソースフォロワ回
路１２、トランスコンダクタンス増幅器１３、カレント
ミラー回路１４、出力回路１５を備えている。

【００２１】トランスコンダクタンス増幅器１１は、入
力電圧を出力電流に変換して出力するようになってい
る。ソースフォロワ回路１２は、トランスコンダクタン
ス増幅器１１からの出力電流と、トランスコンダクタン
ス増幅器１３からの出力電流（帰還電流）を入力とし、
この入力に応じてソースフォロワ動作するものであり、
ＮＭＯＳトランジスタＱ１、負荷抵抗Ｒ１、コンデンサ
Ｃ１などからなり、定電流源Ｉ１を含んでいる。すなわ
ち、トランジスタＱ１のゲートが、トランスコンダクタ
ンス増幅器１１の出力端子と接続されている。また、ト
ランジスタＱ１１のソースとアースとの間には、定電流
源Ｉ１、負荷抵抗Ｒ１、およびコンデンサＣ１が並列に
接続されている。

【００２２】トランスコンダクタンス増幅器１３は、ソ
ースフォロワ回路１２の出力電圧を出力電流に変換し、
この変換した出力電流をソースファロア回路１２の入力
側に帰還するようになっている。従って、トランスコン
ダクタンス増幅器１３は、その入力端子がＭＯＳトラン
ジスタＱ１のソースに接続され、その出力端子がＭＯＳ
トランジスタＱ１のゲートに接続されている。

【００２３】カレントミラー回路１４は、ＰＭＯＳトラ
ンジスタＱ２、Ｑ３から構成され、トランジスタＱ２に
流れる電流のＭ倍の電流がトランジスタＱ３に流れるよ
うになっている。すなわち、トランジスタＱ２、Ｑ３
は、そのゲート同士が接続されるとともに、その共通接
続部がトランジスタＱ２のドレインに接続されている。
また、トランジスタＱ２は、そのソースに電源電圧ＶＤ
Ｄが印加されるとともに、そのドレインがトランジスタ
Ｑ１のドレインに接続されている。さらに、トランジス
タＱ３は、そのソースに電源電圧ＶＤＤが印加されると
ともに、そのドレインが定電流源Ｉ２を経てアースされ
ている。

【００２４】出力回路１５は、出力負荷抵抗Ｒ２、およ
び負荷容量ＣＬなどからなり、定電流源Ｉ２を含んでい
る。すなわち、カレントミラー回路１４を構成するトラ
ンジスタＱ３のドレインとアースとの間に、定電流源Ｉ
２、出力負荷抵抗Ｒ２、および負荷容量ＣＬが並列に接
続されている。次に、このような構成からなる第１実施
形態において、入力電圧をＶｉ、トランスコンダクタン
ス増幅器１１、１３の各トランスコンダクタンスをｇｍ
１、ｇｍ２、トランスコンダクタンス増幅器１３の入力
電圧をＶ１、トランスコンダクタンス増幅器１１、１３
の各出力電流をｉ１、ｉ２とし、ノードＡについてキル
ヒホッフの法則を適用すると、以下の（１１）〜（１
３）式が成立する。

【００２５】ｉ１＋ｉ２＝０ …（１１） ｉ１＝Ｖｉ×ｇｍ１ …（１２） ｉ２＝−Ｖ１×ｇｍ２ …（１３） また、（１１）〜（１３）式から以下の（１４）式が成
立する。 Ｖｉ×ｇｍ１−Ｖ１×ｇｍ２＝０ …（１４） さらに、（１４）式から電圧Ｖｉと電圧Ｖ１の関係は、
以下の（１５）式のようになる。

【００２６】 Ｖ１／Ｖｉ＝ｇｍ１／ｇｍ２ …（１５） 次に、ソースフォロワ回路１２のコンデンサＣ１が省略
されている場合について、この第１実施形態の回路の伝
達関数を求めることにする。ここで、トランジスタＱ１
のドレインに流れる小信号の電流をｉ３、トランジスタ
Ｑ３のドレインに流れる小信号の電流をｉ４、カレント
ミラー回路１４のミラー比をＭ、出力回路１５の出力電
圧をＶｏとすると、以下の（１６）〜（１８）式が成立
する。

【００２７】 ｉ３＝Ｖ１／Ｒ１ …（１６） ｉ４＝ｉ３×Ｍ …（１７） Ｖｏ＝ｉ４×Ｒ２×〔ωｐ１／（ｓ＋ωｐ１）〕 …（１８） なお、（１８）式中のωｐ１は、ωｐ１＝１／（Ｒ２×
ＣＬ）である。（１５）〜（１８）式に基づき、第１実
施形態の回路の伝達関数Ｈ（ｓ）を求めると、次の（１
９）式のようになる。

【００２８】 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１）×〔ωｐ１ ／（ｓ＋ωｐ１）〕 …（１９） この（１９）式に対応する周波数特性を示すと、図２に
示すようになる。また、（１９）式から周波数帯域はω
ｐ１＝１／（Ｒ２×ＣＬ）により決まることがわかる。
また、（１９）式から利得は、（ｇｍ１／ｇｍ２）×Ｍ
×（Ｒ２／Ｒ１）で決まり、（Ｒ２／Ｒ１）≧１、Ｍ≧
１とすることは容易であるので、それらを任意に設定す
ることにより利得を容易に大きくすることができる。

【００２９】次に、ソースフォロワ回路１２のコンデン
サＣ１がある場合について、この第１実施形態の回路の
伝達関数を求めることにする。この場合には、上記の
（１６）式が次の（２０）式のようになる。 ｉ３＝Ｖ１／〔Ｒ１×ωｚ／（ｓ＋ｗｚ）〕 …（２０） なお、（２０）式中のωｚは、ωｚ＝１／（Ｒ１×Ｃ
１）である。（１５）（１７）（１８）（２０）式に基
づき、第１実施形態の回路の伝達関数Ｈ（ｓ）を求める
と、次の（２１）式のようになる。

【００３０】 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１）×〔ωｐ１ ×（ｓ＋ωｚ）／ωｚ×（ｓ＋ωｐ１）〕 …（２１） ここで、ωｐ１＝１／（Ｒ２×ＣＬ）であり、ωｚ＝１
／（Ｒ１×Ｃ１）の関係があり、ωｐ１＝ωｚになるよ
うなＣ１を選ぶと、１／（Ｒ２×ＣＬ）＝１／（Ｒ１×
Ｃ１）からＣ１は、次の（２２）式のようになる。

【００３１】 Ｃ１＝（ＣＬ×Ｒ２）／Ｒ１ …（２２） 従って、コンデンサＣ１が（２２）式の関係を満足する
ように設定すれば、（２１）式は、次の（２３）式のよ
うになる。 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１） …（２３ ） （２３）式には周波数に係る項がないので、コンデンサ
Ｃ１がある場合には、周波数特性が広い範囲でフラット
になるとともに、利得も容易に大きくすることができ
る。

【００３２】なお、実際には、トランスコンダクタンス
増幅器１１、１３やカレントミラー回路１４などの寄生
容量に起因して、周波数特性を完全にフラットにするこ
とはできない。以上説明したように、第１の実施形態に
よれば、図１に示すような構成にするとともに、コンデ
ンサＣ１の容量を所定値に設定することにより、利得を
大きくできるとともに、周波数特性を広い範囲でフラッ
トにできる。

【００３３】次に、本発明の増幅回路の第２実施形態の
構成について、図３を参照して説明する。この第２実施
形態にかかる増幅回路は差動型のものであり、図３に示
すように、差動型のトランスコンダクタンス増幅器２
１、ソースフォロワ回路２２、差動型のトランスコンダ
クタンス増幅器２３、カレントミラー回路２４、２５、
出力回路２６を備えている。

【００３４】トランスコンダクタンス増幅器２１は、差
動入力電圧を差動出力電流に変換出力するようになって
いる。ソースフォロワ回路２２は、トランスコンダクタ
ンス増幅器２１からの２つの出力と、トランスコンダク
タンス増幅器２３からの２つの帰還出力とを入力し、こ
の入力に応じてソースフォロワ動作するものであり、２
つのＮＭＯＳトランジスタＱ４、Ｑ５、負荷抵抗Ｒ１、
コンデンサＣ１からなり、２つの定電流源Ｉ３、Ｉ４を
含んでいる。

【００３５】すなわち、トランジスタＱ４は、そのゲー
トがトランスコンダクタンス増幅器２１の＋出力端子と
接続され、そのソースが定電流源Ｉ３を経てアースされ
ている。また、トランジスタＱ５は、そのゲートがトラ
ンスコンダクタンス増幅器２１の−出力端子と接続さ
れ、そのソースが定電流源Ｉ４を経てアースされてい
る。さらに、トランジスタＱ４のソースとトランジスタ
Ｑ５のソースとの間に、負荷抵抗Ｒ１とコンデンサＣ１
が並列に接続されている。

【００３６】トランスコンダクタンス増幅器２３は、ソ
ースフォロワ回路２２の出力電圧を出力電流に変換する
とともに、その出力電流をソースフォロワ回路２２の入
力側に帰還するようになっている。従って、トランスコ
ンダクタンス増幅器２３は、その＋入力端子と−入力端
子とがソースフォロワ回路２２の負荷抵抗Ｒ１の両端に
接続され、その＋出力端子がトランジスタＱ４のゲート
に接続され、その−出力端子がトランジスタＱ５のゲー
トに接続されている。

【００３７】カレントミラー回路２４は、ＰＭＯＳトラ
ンジスタＱ６、Ｑ７から構成され、トランジスタＱ６に
流れる電流のＭ倍の電流がトランジスタＱ７に流れるよ
うになっている。すなわち、トランジスタＱ６、Ｑ７
は、そのゲート同士が接続されるとともに、その共通接
続部がトランジスタＱ６のドレインに接続されている。
また、トランジスタＱ６は、そのソースに電源電圧ＶＤ
Ｄが印加されるとともに、そのドレインがトランジスタ
Ｑ４のドレインに接続されている。さらに、トランジス
タＱ７は、そのソースに電源電圧ＶＤＤが印加されると
ともに、そのドレインが定電流源Ｉ５を経てアースされ
ている。

【００３８】カレントミラー回路２５は、ＰＭＯＳトラ
ンジスタＱ８、Ｑ９から構成され、トランジスタＱ８に
流れる電流のＭ倍の電流がトランジスタＱ９に流れるよ
うになっている。すなわち、トランジスタＱ８、Ｑ９
は、そのゲート同士が接続されるとともに、その共通接
続部がトランジスタＱ８のドレインに接続されている。
また、トランジスタＱ８は、そのソースに電源電圧ＶＤ
Ｄが印加されるとともに、そのドレインがトランジスタ
Ｑ５のドレインに接続されている。さらに、トランジス
タＱ９は、そのソースに電源電圧ＶＤＤが印加されると
ともに、そのドレインが定電流源Ｉ６を経てアースされ
ている。

【００３９】出力回路１５は、出力負荷抵抗Ｒ２などか
らなるとともに、定電流源Ｉ５、Ｉ６を含み、出力負荷
抵抗Ｒ２の両端から出力電圧を取り出すようになってい
る。すなわち、カレントミラー回路２４を構成するトラ
ンジスタＱ７のドレインとカレントミラー回路２５を構
成するトランジスタＱ９のドレインとの間に出力負荷抵
抗Ｒ２が接続され、その各ドレインは対応する定電流源
Ｉ５、Ｉ６を経て接地されている。

【００４０】次に、このような構成からなる第２実施形
態において、ソースフォロワ回路２２のコンデンサＣ１
がなく、出力回路２６の負荷容量ＣＬがある場合の伝達
関数Ｈ（ｓ）は、第１実施形態の場合と同様にして求め
ることができ、次の（２４）式に示すようになる。 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１）×〔ωｐ１ ／（ｓ＋ωｐ１）〕 …（２４） ここで、（２４）式において、ｇｍ１、ｇｍ２はトラン
スコンダクタンス増幅器２１、２３の各トランスコンダ
クタンスであり、Ｍはカレントミラー回路２４、２５の
ミラー比であり、ωｐ１＝１／（Ｒ２×ＣＬ）である。

【００４１】（２４）式から第２実施形態の周波数帯域
は、ωｐ１＝１／（Ｒ２×ＣＬ）により決まることがわ
かる。また、（２４）式から第２実施形態の利得は、
（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１）で決まり、
（Ｒ２／Ｒ１）≧１、Ｍ≧１とすることは容易であるの
で、それらを任意に設定することにより利得を容易に大
きくすることができる。

【００４２】次に、ソースフォロワ回路２２のコンデン
サＣ１があり、出力回路２６の負荷容量ＣＬがある場合
の伝達関数Ｈ（ｓ）は、第２実施形態の場合と同様にし
て求めることができ、次の（２５）式に示すようにな
る。 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１）×〔ωｐ１ ×（ｓ＋ωｚ）／ωｚ×（ｓ＋ωｐ１）〕 …（２５） なお、（２５）式中のωｚは、ωｚ＝１／（Ｒ１×Ｃ
１）である。また、ωｐ１＝ωｚになるようなＣ１を選
ぶと、１／（Ｒ２×ＣＬ）＝１／（Ｒ１×Ｃ１）からＣ
１は、次の（２６）式のようになる。

【００４３】 Ｃ１＝（ＣＬ×Ｒ２）／Ｒ１ …（２６） 従って、コンデンサＣ１が（２６）式の関係を満足する
ように設定すれば、（２５）式は、次の（２７）式のよ
うになる。 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１） …（２７ ） （２７）式には周波数に係る項がないので、コンデンサ
Ｃ１がある場合には、周波数特性が広い範囲でフラット
になるとともに、利得も容易に大きくすることができ
る。

【００４４】なお、実際には、トランスコンダクタンス
増幅器２１、２３やカレントミラー回路２４、２５など
の寄生容量に起因して、周波数特性を完全にフラットに
することはできない。以上説明したように、第２の実施
形態によれば、図３に示すような構成にするとともに、
コンデンサＣ１の容量を所定値に設定することにより、
利得を大きくできるとともに、周波数特性を広い範囲で
フラットにできる。

【００４５】

【発明の効果】以上述べたように、本発明によれば、消
費電流と制作コストの増加などを抑制しつつ、周波数特
性の広帯域化を実現できる。

【図面の簡単な説明】

【図１】本発明の第１実施形態の構成を示す回路図であ
る。

【図２】第１実施形態の周波数特性の一例を示す図であ
る。

【図３】本発明の第２実施形態の構成を示す回路図であ
る。

【図４】従来回路の構成例を示すブロック図である。

【図５】従来回路の周波数特性の一例を示すブロック図
である。

【図６】従来回路の他の構成例を示すブロック図であ
る。

【図７】図６におけるトランスコンダクタンス増幅器の
具体的な構成を示す回路図である。

【図８】図６におけるトランスコンダクタンス増幅器の
他の具体的な構成を示す回路図である。

【符号の説明】

Ｑ１、Ｑ４、Ｑ５ ＮＭＯＳトランジスタ Ｑ２、Ｑ３、Ｑ６〜Ｑ９ ＰＭＯＳトランジスタ Ｉ１〜Ｉ６ 定電流源 Ｒ１ 負荷抵抗 Ｒ２ 出力負荷抵抗 Ｃ１ コンデンサ ＣＬ 負荷容量 １１、１３、トランスコンダクタンス増幅器 １２ ソースフォロワ回路 １４ カレントミラー回路 １５ 出力回路 ２１、２３、トランスコンダクタンス増幅器 ２２ ソースフォロワ回路 ２４、２５ カレントミラー回路 ２６ 出力回路

フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 AA43 CA36 CA62 CA78 CA87 FA17 HA10 HA17 HA25 HA29 KA00 KA05 KA09 MA02 MA11 MA21 ND01 ND12 ND25 ND27 PD02 SA00 TA01 TA03 5J090 AA01 AA12 AA43 CA36 CA62 CA78 CA87 FA17 HA10 HA17 HA25 HA29 KA00 KA05 KA09 MA02 MA11 MA21 MN01 SA00 TA01 TA03 5J091 AA01 AA12 AA43 CA36 CA62 CA78 CA87 FA17 HA10 HA17 HA25 HA29 KA00 KA05 KA09 MA02 MA11 MA21 SA00 TA01 TA03 5J092 AA01 AA12 AA43 CA36 CA62 CA78 CA87 FA17 GR09 HA10 HA17 HA25 HA29 KA00 KA05 KA09 MA02 MA11 MA21 SA00 TA01 TA03

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力電圧を出力電流に変換する第１のト
   ランスコンダクタンス増幅器と、 前記第１のトランスコンダクタンス増幅器の出力電流、
   および帰還電流に応じてソースフォロワ動作するソース
   フォロワ回路と、 前記ソースフォロワ回路の出力電圧を前記帰還電流に変
   換し、その帰還電流を前記ソースフォロワ回路の入力側
   に帰還させる第２のトランスコンダクタンス増幅器と、 前記ソースフォロワ回路に流れ込む入力電流を生成する
   とともに、その入力電流の所定倍の出力電流を生成する
   カレントミラー回路と、 前記カレントミラー回路の出力電流に応じた出力を発生
   する出力回路と、 を備えたことを特徴とする増幅回路。
2. 【請求項２】 第１のトランスコンダクタンス増幅器
   と、 前記第１のトランスコンダクタンス増幅器の出力信号、
   および帰還信号をを受けてソースフォロワ動作する第１
   のトランジスタと、 前記第１のトランジスタの出力端子と入力端子との間に
   接続され、前記帰還信号を生成する第２のトランスコン
   ダクタンス増幅器と、 前記第１のトランジスタのソースと接続する第１の電流
   源と、 前記第１のトランジスタのソースと接続する第１の抵抗
   素子と、 前記第１のトランジスタに流れ込む入力電流を生成する
   とともに、その入力電流の所定倍の出力電流を生成する
   カレントミラー回路と、 前記カレントミラー回路の出力側に接続される第２の電
   流源と、 前記カレントミラー回路の出力側に接続される第２の抵
   抗素子と、 を備えたことを特徴とする増幅回路。
3. 【請求項３】 前記第１のトランジスタのソースに、さ
   らにコンデンサを接続するようにしたことを特徴とする
   請求項２に記載の増幅回路。
4. 【請求項４】 差動入力電圧を差動出力電流に変換する
   第１のトランスコンダクタンス増幅器と、 前記第１のトランスコンダクタンス増幅器の差動出力電
   流、および差動帰還電流に応じてソースフォロワ動作す
   るソースフォロワ回路と、 前記ソースフォロワ回路の出力電圧を前記差動帰還電流
   に変換し、その帰還電流を前記ソースフォロワ回路の入
   力側に帰還させる第２のトランスコンダクタンス増幅器
   と、 前記ソースフォロワ回路に流れ込む入力電流を生成する
   とともに、その入力電流の所定倍の出力電流を生成する
   カレントミラー回路と、 前記カレントミラー回路の出力電流に応じた差動出力を
   発生する差動出力回路と、 を備えたことを特徴とする増幅回路。
5. 【請求項５】 差動増幅を行う第１のトランスコンダク
   タンス増幅器と、 前記第１のトランスコンダクタンス増幅器の出力信号、
   および帰還信号を受けてそれぞれソースフォロワ動作す
   る第１及び第２のトランジスタと、 差動増幅して前記帰還信号を生成するとともに、前記第
   １及び第２のトランジスタの各出力端子と両入力端子が
   それぞれ接続され、両出力端子が前記第１及び第２のト
   ランジスタの各入力端子と接続される接続される第２の
   トランスコンダクタンス増幅器と、 前記第１及び第２のトランジスタの各ソースとそれぞれ
   接続する第１及び第２の電流源と、 前記第１のトランジスタのソースと前記第２のトランジ
   スタのソースとの間に接続する第１の抵抗素子と、 前記第１及び第２のトランジスタに流れ込む各入力電流
   を生成するとともに、その各入力電流の所定倍の各出力
   電流をそれぞれ生成する第１及び第２のカレントミラー
   回路と、 前記第１及び第２のカレントミラー回路の出力側にそれ
   ぞれ接続される第３及び第４の電流源と、 前記第１のカレントミラー回路の出力側と前記第２のカ
   レントミラー回路の出力側との間に接続される第２の抵
   抗素子と、 を備えたことを特徴とする増幅回路。
6. 【請求項６】 前記第１のトランジスタのソースと前記
   第２のトランジスタのソースとの間に、さらにコンデン
   サを接続するようにしたことを特徴とする請求項５に記
   載の増幅回路。