JP2783776B2 - オペレーショナル・トランスコンダクタンス増幅器 - Google Patents
オペレーショナル・トランスコンダクタンス増幅器Info
- Publication number
- JP2783776B2 JP2783776B2 JP7354214A JP35421495A JP2783776B2 JP 2783776 B2 JP2783776 B2 JP 2783776B2 JP 7354214 A JP7354214 A JP 7354214A JP 35421495 A JP35421495 A JP 35421495A JP 2783776 B2 JP2783776 B2 JP 2783776B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- input
- reference voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、良好な線形性を有
するオペレーショナル・トランスコンダクタンス増幅器
に関する。
するオペレーショナル・トランスコンダクタンス増幅器
に関する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第１９９４−３８４７４号（１
９９４年１２月２９日出願）の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
の基礎たる韓国特許出願第１９９４−３８４７４号（１
９９４年１２月２９日出願）の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
【０００３】
【従来の技術】一般的に、電流モード・オペレーション
(Current-mode operation) は、高速動作のアナログ信
号処理において広く用いられている技術であり、この技
術は、特に、高速通信用ＩＣにおいて有用な技術となっ
ている。このような電流モード・オペレーションでは、
入力電圧を電流に変換させるオペレーショナル・トラン
スコンダクタンス増幅器（ＯＴＡ；Operational Transc
onductance Amplifier)が必須の構成要素になってい
る。
(Current-mode operation) は、高速動作のアナログ信
号処理において広く用いられている技術であり、この技
術は、特に、高速通信用ＩＣにおいて有用な技術となっ
ている。このような電流モード・オペレーションでは、
入力電圧を電流に変換させるオペレーショナル・トラン
スコンダクタンス増幅器（ＯＴＡ；Operational Transc
onductance Amplifier)が必須の構成要素になってい
る。
【０００４】図４はＯＴＡとコンデンサＣを利用した積
分器を示す。ここで、回路の入出力伝達関数は次のよう
に表される。
分器を示す。ここで、回路の入出力伝達関数は次のよう
に表される。
【０００５】
【数１】
【０００６】このように構成した積分器は、電流モード
・オペレーションを用いて、フィルタを構成したり、ア
ナログ信号処理システムをインプリメントするのに基本
的に用いられる。
・オペレーションを用いて、フィルタを構成したり、ア
ナログ信号処理システムをインプリメントするのに基本
的に用いられる。
【０００７】ＯＴＡの性能は種々のシステムにおいて、
そのシステムの性能を決定する重要な要素である。すな
わち、ＯＴＡの全ての機能、例えば、動作周波数と、線
形性と、入力信号レンジのような機能は、回路全体の性
能を決定する。このことに関連して、ＯＴＡの全機能を
改良する提案が行われている。
そのシステムの性能を決定する重要な要素である。すな
わち、ＯＴＡの全ての機能、例えば、動作周波数と、線
形性と、入力信号レンジのような機能は、回路全体の性
能を決定する。このことに関連して、ＯＴＡの全機能を
改良する提案が行われている。
【０００８】図５はＢＪＴ(bipolar junction transist
or) を用いた従来のＯＴＡを示す。このＯＴＡはＯＴＡ
の入力回路として差動対を有し、この差動対はエミッタ
を互いに接続した２つのＢＪＴ Ｑ1 ，Ｑ2 と、電流源
ＩB を有する。この差動対は、ＢＪＴに代えてＣＭＯＳ
ＦＥＴを用いることができる。ＣＭＯＳ ＦＥＴはソ
ースを互いに接続することになる。
or) を用いた従来のＯＴＡを示す。このＯＴＡはＯＴＡ
の入力回路として差動対を有し、この差動対はエミッタ
を互いに接続した２つのＢＪＴ Ｑ1 ，Ｑ2 と、電流源
ＩB を有する。この差動対は、ＢＪＴに代えてＣＭＯＳ
ＦＥＴを用いることができる。ＣＭＯＳ ＦＥＴはソ
ースを互いに接続することになる。
【０００９】ＢＪＴを用いた回路では、入力信号レンジ
を広くするため、図６に示すように、差動対のエミッタ
側に抵抗ＲE を挿入することができる。
を広くするため、図６に示すように、差動対のエミッタ
側に抵抗ＲE を挿入することができる。
【００１０】ＯＴＡを具現するために、ＣＭＯＳ ＦＥ
Ｔ工程においても、ＢＪＴ工程と同様に、差動対を用い
るのが一般的な技術である。ＣＭＯＳ ＦＥＴ工程で
は、ＢＪＴ工程における差動対よりも、入力信号レンジ
が広く、容易に調整可能であるが、入力信号レンジが制
限されるという問題点があった。
Ｔ工程においても、ＢＪＴ工程と同様に、差動対を用い
るのが一般的な技術である。ＣＭＯＳ ＦＥＴ工程で
は、ＢＪＴ工程における差動対よりも、入力信号レンジ
が広く、容易に調整可能であるが、入力信号レンジが制
限されるという問題点があった。
【００１１】このため、ＣＭＯＳ回路を用いて、線形性
が大きく、入力信号レンジが広いＯＴＡを具現するた
め、研究が緩みなく行われている。
が大きく、入力信号レンジが広いＯＴＡを具現するた
め、研究が緩みなく行われている。
【００１２】従来から提案されている他の代表的な回路
は、次の通りである。
は、次の通りである。
【００１３】ＭＯＳ ＦＥＴを用いたＯＴＡは、ＭＯＳ
ＦＥＴの使用領域によって大きく２つのタイプに分け
ることができる。
ＦＥＴの使用領域によって大きく２つのタイプに分け
ることができる。
【００１４】第１のタイプのＯＴＡは、ＭＯＳ ＦＥＴ
の飽和領域で用いて具現したものである。この場合、入
出力電圧−電流関係式が２次式であるものを主に利用し
ている。
の飽和領域で用いて具現したものである。この場合、入
出力電圧−電流関係式が２次式であるものを主に利用し
ている。
【００１５】第２のタイプのＯＴＡは、ＭＯＳ ＦＥＴ
の線形特性を示す線形領域(linearregion) の特性を利
用して具現したものである。
の線形特性を示す線形領域(linearregion) の特性を利
用して具現したものである。
【００１６】図７ないし図９は、ＭＯＳ ＦＥＴの飽和
領域を用いた従来のＯＴＡを示す。図７ないし図９にお
いて、Ｍ11ないしＭ14はＭＯＳ ＦＥＴであり、ＩB ，
ＩB1，ＩB2は電流源である。
領域を用いた従来のＯＴＡを示す。図７ないし図９にお
いて、Ｍ11ないしＭ14はＭＯＳ ＦＥＴであり、ＩB ，
ＩB1，ＩB2は電流源である。
【００１７】図７に示すＯＴＡは単に差動対を用いた例
である。入出力伝達関数は次のように表される。
である。入出力伝達関数は次のように表される。
【００１８】
【数２】
【００１９】ここで、βはＭＯＳ ＦＥＴの入出力トラ
ンスコンダクタンスである。
ンスコンダクタンスである。
【００２０】この式から分かるように、出力電流は入力
電圧とコンダクタンスで表されるが、入力信号が大きく
なると、出力信号の線形性が減少する。
電圧とコンダクタンスで表されるが、入力信号が大きく
なると、出力信号の線形性が減少する。
【００２１】図８に示すＯＴＡはＭＯＳ ＦＥＴが有す
る２次関数特性を利用した例である。図８に示すよう
に、ＯＴＡは２つのＭＯＳ ＦＥＴと、２つの電圧源が
用いられている。このような構造を有する代表的な回路
がＡＢ級の入力回路である。ここで、ＯＴＡは次のよう
な入出力伝達関数を有する。
る２次関数特性を利用した例である。図８に示すよう
に、ＯＴＡは２つのＭＯＳ ＦＥＴと、２つの電圧源が
用いられている。このような構造を有する代表的な回路
がＡＢ級の入力回路である。ここで、ＯＴＡは次のよう
な入出力伝達関数を有する。
【００２２】
【数３】Ｉ0 ＝Ｉ1 −Ｉ2 ＝４β（Ｖ1 −Ｖ2 ）・ＶK ここで、ＶK ＝Ｖoff −ＶT である。
【００２３】図９に示すＯＴＡは２つの差動対を用いた
例である。このように構成すると、１つの差動対が有す
る非線形性が除去され、線形性が増大される。このよう
に非線形性を除去するには、各差動対の有する素子のサ
イズと、流れる電流は、次の関係式を満足しなければな
らない。
例である。このように構成すると、１つの差動対が有す
る非線形性が除去され、線形性が増大される。このよう
に非線形性を除去するには、各差動対の有する素子のサ
イズと、流れる電流は、次の関係式を満足しなければな
らない。
【００２４】
【数４】
【００２５】ＯＴＡを具現する第２の方法として、線形
特性を有するＭＯＳ ＦＥＴの線形領域における特性を
利用する方法がある。ＯＴＡの２つの例を図１０および
図１１に示す。
特性を有するＭＯＳ ＦＥＴの線形領域における特性を
利用する方法がある。ＯＴＡの２つの例を図１０および
図１１に示す。
【００２６】図１０に示すＭＯＳ ＦＥＴＭ21，Ｍ
22は、それぞれ、電流源ＩB に接続してあり、飽和領域
で動作して入力信号をバッファリングし、バッファリン
グされた信号をソースに送る。
22は、それぞれ、電流源ＩB に接続してあり、飽和領域
で動作して入力信号をバッファリングし、バッファリン
グされた信号をソースに送る。
【００２７】そして、ＭＯＳ ＦＥＴＭ23，Ｍ24は、線
形領域で動作して、抵抗として活動し、２つのＭＯＳ
ＦＥＴＭ23，Ｍ24が相補的に作用して線形性を増大させ
る。
形領域で動作して、抵抗として活動し、２つのＭＯＳ
ＦＥＴＭ23，Ｍ24が相補的に作用して線形性を増大させ
る。
【００２８】図１１に示す４つのＭＯＳ ＦＥＴＭ25，
Ｍ26，Ｍ27，Ｍ28は、ＭＯＳ ＦＥＴＭ27，Ｍ28が電流
源ＩB に接続してあり、図１０に示すＯＴＡと同様に動
作し、線形の入出力伝達関数を有する。
Ｍ26，Ｍ27，Ｍ28は、ＭＯＳ ＦＥＴＭ27，Ｍ28が電流
源ＩB に接続してあり、図１０に示すＯＴＡと同様に動
作し、線形の入出力伝達関数を有する。
【００２９】しかし、上述した従来のＯＴＡは、一定の
線形性を保障するため、入力される信号のレンジが制限
される。入力信号レンジが制限されるので、回路全体の
信号の大きさが減少し、信号の入出力レンジが狭くな
り、さらに、信号対雑音比（S/N 比）が低下するという
問題点があった。
線形性を保障するため、入力される信号のレンジが制限
される。入力信号レンジが制限されるので、回路全体の
信号の大きさが減少し、信号の入出力レンジが狭くな
り、さらに、信号対雑音比（S/N 比）が低下するという
問題点があった。
【００３０】本発明の目的は、上記のような問題点を解
決し、演算増幅器とＭＯＳ ＦＥＴを用いて、入出力電
圧−電流関係が線形であり、入力電圧レンジが大きく、
線形性に優れたＯＴＡを提供することにある。
決し、演算増幅器とＭＯＳ ＦＥＴを用いて、入出力電
圧−電流関係が線形であり、入力電圧レンジが大きく、
線形性に優れたＯＴＡを提供することにある。
【００３１】
【課題を解決するための手段】本発明のオペレーショナ
ル・トランスコンダクタンス増輻器は、第１および第２
電流源を形成するカレントミラー回路と、基準電圧を出
力する基準電圧出力端子と、第１トランジスタ（Ｍ８
０）と、第２トランジスタ（Ｍ７９）とを有する基準電
圧発生手段であって、前記第１トランジスタの一方の端
子とゲート端子を前記カレントミラー回路の第１電流源
に接続させ、前記第１トランジスタの他方の端子を前記
基準電圧出力端子に接続させ、前記第２トランジスタの
一方の端子を前記基準電圧出力端子に接続させ、前記第
２トランジスタのゲート端子を前記第１トランジスタの
ゲート端子に接続させ、前記第２トランジスタの他方の
端子を前記第２電流源に接続させ、前記第２トランジス
タが線形領域で動作する基準電圧発生手段と、第３トラ
ンジスタ（Ｍ７１）であって、そのゲート端子に第１電
圧入力信号を印加させ、その一方の端子を前記第２トラ
ンジスタ（Ｍ７９）の他方の端子に接続させ、前記第１
電圧入力信号を第１電流信号に変換する第３トランジス
タ（Ｍ７１）と、第４トランジスタ（Ｍ７２）であっ
て、その一方の端子を前記第３トランジスタの他方の端
子に接続させ、その他方の端子に前記第１電流信号を印
加させた第４トランジスタ（Ｍ７２）と、第５トランジ
スタ（Ｍ７３）であって、そのゲート端子に第２電圧入
力信号を印加させ、その一方の端子を前記第２トランジ
スタ（Ｍ７９）の他方の端子に接続させ、前記第２電圧
入力信号を第２電流信号に変換する第５トランジスタ
（Ｍ７３）と、第６トランジスタ（Ｍ７４）であって、
その一方の端子を前記第５トランジスタの他方の端子に
接続させ、その他方の端子に前記第２電流信号を印加さ
せた第６トランジスタ（Ｍ７４）と、第１演算増幅手段
であって、その反転入力端子を前記第３トランジスタの
他方の端子に接続させ、その非反転入力端子を前記基準
電圧出力端子に接続させ、該第１演算増幅手段の出力端
子を前記第４トランジスタのゲート端子に接続させた第
１演算増幅手段と、第２演算増幅手段であって、その反
転入力端子を前記第５トランジスタの他方の端子に接続
させ、その非反転入力端子を前記基準電圧出力端子に接
続させ、該第２演算増幅手段の出力端子を前記第６トラ
ンジスタのゲート端子に接続させた第２演算増幅手段と
を備え、前記第３および第５トランジスタの各一方の端
子と他方の端子の間の電圧を、前記第２トランジスタの
一方端子と他方の端子の間の電圧と同一に維持し、前記
第３および第５トランジスタを線形領域で動作させるこ
とを特徴とする。
ル・トランスコンダクタンス増輻器は、第１および第２
電流源を形成するカレントミラー回路と、基準電圧を出
力する基準電圧出力端子と、第１トランジスタ（Ｍ８
０）と、第２トランジスタ（Ｍ７９）とを有する基準電
圧発生手段であって、前記第１トランジスタの一方の端
子とゲート端子を前記カレントミラー回路の第１電流源
に接続させ、前記第１トランジスタの他方の端子を前記
基準電圧出力端子に接続させ、前記第２トランジスタの
一方の端子を前記基準電圧出力端子に接続させ、前記第
２トランジスタのゲート端子を前記第１トランジスタの
ゲート端子に接続させ、前記第２トランジスタの他方の
端子を前記第２電流源に接続させ、前記第２トランジス
タが線形領域で動作する基準電圧発生手段と、第３トラ
ンジスタ（Ｍ７１）であって、そのゲート端子に第１電
圧入力信号を印加させ、その一方の端子を前記第２トラ
ンジスタ（Ｍ７９）の他方の端子に接続させ、前記第１
電圧入力信号を第１電流信号に変換する第３トランジス
タ（Ｍ７１）と、第４トランジスタ（Ｍ７２）であっ
て、その一方の端子を前記第３トランジスタの他方の端
子に接続させ、その他方の端子に前記第１電流信号を印
加させた第４トランジスタ（Ｍ７２）と、第５トランジ
スタ（Ｍ７３）であって、そのゲート端子に第２電圧入
力信号を印加させ、その一方の端子を前記第２トランジ
スタ（Ｍ７９）の他方の端子に接続させ、前記第２電圧
入力信号を第２電流信号に変換する第５トランジスタ
（Ｍ７３）と、第６トランジスタ（Ｍ７４）であって、
その一方の端子を前記第５トランジスタの他方の端子に
接続させ、その他方の端子に前記第２電流信号を印加さ
せた第６トランジスタ（Ｍ７４）と、第１演算増幅手段
であって、その反転入力端子を前記第３トランジスタの
他方の端子に接続させ、その非反転入力端子を前記基準
電圧出力端子に接続させ、該第１演算増幅手段の出力端
子を前記第４トランジスタのゲート端子に接続させた第
１演算増幅手段と、第２演算増幅手段であって、その反
転入力端子を前記第５トランジスタの他方の端子に接続
させ、その非反転入力端子を前記基準電圧出力端子に接
続させ、該第２演算増幅手段の出力端子を前記第６トラ
ンジスタのゲート端子に接続させた第２演算増幅手段と
を備え、前記第３および第５トランジスタの各一方の端
子と他方の端子の間の電圧を、前記第２トランジスタの
一方端子と他方の端子の間の電圧と同一に維持し、前記
第３および第５トランジスタを線形領域で動作させるこ
とを特徴とする。
【００３２】
【００３３】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。
の実施の形態を詳細に説明する。
【００３４】図１は本発明の実施の形態を示す。ＯＴＡ
は第１および第２ＭＯＳ ＦＥＴＭ1 ，Ｍ2 と、演算増
幅器５１を有する。第１ＭＯＳ ＦＥＴＭ1 のドレイン
と第２ＭＯＳ ＦＥＴＭ2 のソースを接続し、第１ＭＯ
Ｓ ＦＥＴＭ1 のソースをグランドに接続し、そのゲー
トにはＯＴＡの入力電圧が印加されており、第２ＭＯＳ
ＦＥＴＭ2 のドレインを電源に接続してある。演算増
幅器５１は、その反転入力端子と第１、第２ＭＯＳ Ｆ
ＥＴＭ1 ，Ｍ2 の節点とが接続してあり、非反転入力端
子が基準電圧源に接続してあり、出力端子が第２ＭＯＳ
ＦＥＴＭ2 のゲートに接続してある。
は第１および第２ＭＯＳ ＦＥＴＭ1 ，Ｍ2 と、演算増
幅器５１を有する。第１ＭＯＳ ＦＥＴＭ1 のドレイン
と第２ＭＯＳ ＦＥＴＭ2 のソースを接続し、第１ＭＯ
Ｓ ＦＥＴＭ1 のソースをグランドに接続し、そのゲー
トにはＯＴＡの入力電圧が印加されており、第２ＭＯＳ
ＦＥＴＭ2 のドレインを電源に接続してある。演算増
幅器５１は、その反転入力端子と第１、第２ＭＯＳ Ｆ
ＥＴＭ1 ，Ｍ2 の節点とが接続してあり、非反転入力端
子が基準電圧源に接続してあり、出力端子が第２ＭＯＳ
ＦＥＴＭ2 のゲートに接続してある。
【００３５】第１ＭＯＳ ＦＥＴＭ1 は入力電圧と出力
電流との関係が線形の線形領域で動作し、入力信号を出
力電流に変換するトランスコンダクタとして活動する。
第２ＭＯＳ ＦＥＴＭ2 は飽和領域で動作し、演算増幅
器５１と協働して、負帰還ループを形成している。この
負帰還ループにより、第２ＭＯＳ ＦＥＴＭ2 は第１Ｍ
ＯＳ ＦＥＴＭ1 を介して電流を流す。ここで、第１Ｍ
ＯＳ ＦＥＴＭ1 のドレイン電圧は、演算増幅器の非反
転入力端子＋の基準電圧Ｖref と同一である。
電流との関係が線形の線形領域で動作し、入力信号を出
力電流に変換するトランスコンダクタとして活動する。
第２ＭＯＳ ＦＥＴＭ2 は飽和領域で動作し、演算増幅
器５１と協働して、負帰還ループを形成している。この
負帰還ループにより、第２ＭＯＳ ＦＥＴＭ2 は第１Ｍ
ＯＳ ＦＥＴＭ1 を介して電流を流す。ここで、第１Ｍ
ＯＳ ＦＥＴＭ1 のドレイン電圧は、演算増幅器の非反
転入力端子＋の基準電圧Ｖref と同一である。
【００３６】このＯＴＡの入出力電圧−電流特性は次の
ように表される。
ように表される。
【００３７】
【数５】
【００３８】この関係式において、基準電圧Ｖref が入
力電圧に関係なく常に一定である場合は、出力電流は入
力電圧に対し１次式で表さる。その結果、入出力関係は
線形になる。
力電圧に関係なく常に一定である場合は、出力電流は入
力電圧に対し１次式で表さる。その結果、入出力関係は
線形になる。
【００３９】図１の基準電圧源は図２に示す回路構成で
実現されている。ＭＯＳ ＦＥＴＭ3 のソースとＭＯＳ
ＦＥＴＭ4 のドレインが接続してあり、ＭＯＳ ＦＥ
ＴＭ3 のドレインが電流源ＩB に接続してあり、そのド
レインとゲートが接続してあり、ＭＯＳ ＦＥＴＭ3 ，
Ｍ4 のゲートどうしが接続してあり、ＭＯＳ ＦＥＴＭ
4 のソースがグランドに接続してある。ＭＯＳ ＦＥＴ
Ｍ3 ，Ｍ4 の節点から基準電圧Ｖref が出力される。
実現されている。ＭＯＳ ＦＥＴＭ3 のソースとＭＯＳ
ＦＥＴＭ4 のドレインが接続してあり、ＭＯＳ ＦＥ
ＴＭ3 のドレインが電流源ＩB に接続してあり、そのド
レインとゲートが接続してあり、ＭＯＳ ＦＥＴＭ3 ，
Ｍ4 のゲートどうしが接続してあり、ＭＯＳ ＦＥＴＭ
4 のソースがグランドに接続してある。ＭＯＳ ＦＥＴ
Ｍ3 ，Ｍ4 の節点から基準電圧Ｖref が出力される。
【００４０】図６に示すＭＯＳ ＦＥＴＭ3 は飽和領域
で動作し、ＭＯＳ ＦＥＴＭ4 は線形領域で動作するの
で、各関係式は次のようになる。
で動作し、ＭＯＳ ＦＥＴＭ4 は線形領域で動作するの
で、各関係式は次のようになる。
【００４１】
【数６】
【００４２】ここで、Ｗ1 ，Ｗ2 はＭＯＳ ＦＥＴＭ
3 ，Ｍ4 のチャンネル幅であり、Ｌはチャンネルの長さ
である。２つのＭＯＳ ＦＥＴＭ3 ，Ｍ4 のチャンネル
の長さは同一と仮定する。Ｋp はＭＯＳ ＦＥＴＭ3 ，
Ｍ4 のトランスコンダクタンス・パラメータである。
3 ，Ｍ4 のチャンネル幅であり、Ｌはチャンネルの長さ
である。２つのＭＯＳ ＦＥＴＭ3 ，Ｍ4 のチャンネル
の長さは同一と仮定する。Ｋp はＭＯＳ ＦＥＴＭ3 ，
Ｍ4 のトランスコンダクタンス・パラメータである。
【００４３】トランジスタＭ3 のゲートとソース間の電
圧は、次のようになる。
圧は、次のようになる。
【００４４】
【数７】
【００４５】従って、基準電圧源の電圧は次のように表
される。
される。
【００４６】
【数８】
【００４７】図３は、図１および図２に示す回路を用い
た、本発明に係るＯＴＡの全体構成を示す。図３におい
て、参照符号Ｍ71ないしＭ88はＭＯＳ ＦＥＴ、５５は
基準電圧源、５２，５３は演算増幅器、５６はカレント
ミラー回路である。
た、本発明に係るＯＴＡの全体構成を示す。図３におい
て、参照符号Ｍ71ないしＭ88はＭＯＳ ＦＥＴ、５５は
基準電圧源、５２，５３は演算増幅器、５６はカレント
ミラー回路である。
【００４８】図３のＯＴＡは、２つの演算増幅器５２，
５３と、１つの基準電圧源５５を含む。
５３と、１つの基準電圧源５５を含む。
【００４９】より詳細に説明すると、入力ＭＯＳ ＦＥ
ＴＭ71，Ｍ73は入力電圧を電流に変換し、線形領域で動
作する。ＭＯＳ ＦＥＴＭ72，Ｍ74は、入力ＭＯＳ Ｆ
ＥＴＭ71，Ｍ73とそれぞれカスコード接続してあり、電
流に変換された信号を各トランジスタの出力に伝える。
ＴＭ71，Ｍ73は入力電圧を電流に変換し、線形領域で動
作する。ＭＯＳ ＦＥＴＭ72，Ｍ74は、入力ＭＯＳ Ｆ
ＥＴＭ71，Ｍ73とそれぞれカスコード接続してあり、電
流に変換された信号を各トランジスタの出力に伝える。
【００５０】演算増幅器５２は差動対を形成するＭＯＳ
ＦＥＴＭ75，Ｍ76を含み、この差動対は第１入力信号
に対して動作する。演算増幅器５３は差動対を形成する
ＭＯＳ ＦＥＴＭ77，Ｍ78を含み、第２入力信号に対し
て動作する。基準電圧源５５はトランジスタＭ79，Ｍ80
を含み、基準電圧を演算増幅器５２，５３に供給する。
基準電圧は、ＭＯＳ ＦＥＴＭ79，Ｍ80のサイズと流れ
る電流により決定される。入力トランジスタＭ71，Ｍ73
のドレイン−ソース間電圧は、基準電圧源５５からの基
準電圧により決定される。
ＦＥＴＭ75，Ｍ76を含み、この差動対は第１入力信号
に対して動作する。演算増幅器５３は差動対を形成する
ＭＯＳ ＦＥＴＭ77，Ｍ78を含み、第２入力信号に対し
て動作する。基準電圧源５５はトランジスタＭ79，Ｍ80
を含み、基準電圧を演算増幅器５２，５３に供給する。
基準電圧は、ＭＯＳ ＦＥＴＭ79，Ｍ80のサイズと流れ
る電流により決定される。入力トランジスタＭ71，Ｍ73
のドレイン−ソース間電圧は、基準電圧源５５からの基
準電圧により決定される。
【００５１】トランスコンダクタンスは入力ＭＯＳ Ｆ
ＥＴＭ71，Ｍ73のサイズとドレイン−ソース間電圧によ
り決定される。入力ＭＯＳ ＦＥＴＭ71，Ｍ73のドレイ
ン−ソース間電圧は次のように表される。
ＥＴＭ71，Ｍ73のサイズとドレイン−ソース間電圧によ
り決定される。入力ＭＯＳ ＦＥＴＭ71，Ｍ73のドレイ
ン−ソース間電圧は次のように表される。
【００５２】
【数９】
【００５３】従って、各入力ＭＯＳ ＦＥＴＭ71，Ｍ73
に流れる電流は次のように表される。
に流れる電流は次のように表される。
【００５４】
【数１０】
【００５５】ここで、２つの入力ＭＯＳ ＦＥＴＭ71，
Ｍ73のサイズは同一であり、ドレイン−ソース間電圧が
同一であると仮定した場合、その回路の出力電流は次の
ように表される。
Ｍ73のサイズは同一であり、ドレイン−ソース間電圧が
同一であると仮定した場合、その回路の出力電流は次の
ように表される。
【００５６】
【数１１】
【００５７】上記式から分かるように、入出力トランス
コンダクタンスは、極めて線形な電流関係を有する。こ
こで、そのコンダクタンスはＶDS1 に従って調節可能で
ある。
コンダクタンスは、極めて線形な電流関係を有する。こ
こで、そのコンダクタンスはＶDS1 に従って調節可能で
ある。
【００５８】本回路の入力電圧レンジは、入力ＭＯＳ
ＦＥＴＭ71，Ｍ73の線形領域での動作範囲により規定さ
れる。その結果、入力電圧レンジは入力ＭＯＳ ＦＥＴ
のゲート−ソース間電圧により決定され、入力電圧のピ
ーク・ツー・ピークのレンジは次のように表される。
ＦＥＴＭ71，Ｍ73の線形領域での動作範囲により規定さ
れる。その結果、入力電圧レンジは入力ＭＯＳ ＦＥＴ
のゲート−ソース間電圧により決定され、入力電圧のピ
ーク・ツー・ピークのレンジは次のように表される。
【００５９】
【数１２】Ｖin(p-p) ＝４・（ＶGD1 −ＶTa） 一般的に、飽和領域を利用して構成するＯＴＡの入力信
号レンジは、本回路の入力信号レンジより約１／２ほど
小さくなる。
号レンジは、本回路の入力信号レンジより約１／２ほど
小さくなる。
【００６０】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、ＯＴＡは、入出力電圧−電
流関係が線形であるのみならず、入力電圧レンジが広く
なり、良好な線形特性を有することができる。
上記のように構成したので、ＯＴＡは、入出力電圧−電
流関係が線形であるのみならず、入力電圧レンジが広く
なり、良好な線形特性を有することができる。
【図１】本発明の実施の形態に係る基本回路図である。
【図２】本発明の実施の形態に係る基準電圧源を示す回
路図である。
路図である。
【図３】本発明の実施の形態に係るＯＴＡの全体回路図
である。
である。
【図４】ＯＴＡとコンデンサを利用した積分器回路を示
す図である。
す図である。
【図５】ＢＪＴを利用した従来のＯＴＡを示す回路図で
ある。
ある。
【図６】ＭＯＳ ＦＥＴを利用した従来のＯＴＡを示す
回路図である。
回路図である。
【図７】ＭＯＳ ＦＥＴの飽和領域を利用した従来のＯ
ＴＡを示す回路図である。
ＴＡを示す回路図である。
【図８】ＭＯＳ ＦＥＴの飽和領域を利用した従来のＯ
ＴＡを示す回路図である。
ＴＡを示す回路図である。
【図９】ＭＯＳ ＦＥＴの飽和領域を利用した従来のＯ
ＴＡを示す回路図である。
ＴＡを示す回路図である。
【図１０】ＭＯＳ ＦＥＴを用いた従来のＯＴＡを示す
回路図である。
回路図である。
【図１１】ＭＯＳ ＦＥＴを用いた従来のＯＴＡを示す
回路図である。
回路図である。
Ｍ1 〜Ｍ4 ，Ｍ71〜Ｍ88 ＭＯＳ ＦＥＴ ５１〜５３ 演算増幅器 ５５ 基準電圧源 ５６ カレントミラー回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−3406（ＪＰ，Ａ) 特開 平１−311609（ＪＰ，Ａ) 特開 平４−127603（ＪＰ，Ａ) 特開 平７−22858（ＪＰ，Ａ) 実開 平３−53020（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/34 - 3/347 H03F 3/45
Claims (1)
- 【請求項１】 第１および第２電流源を形成するカレン
トミラー回路と、 基準電圧を出力する基準電圧出力端子と、第１トランジ
スタ（Ｍ８０）と、第２トランジスタ（Ｍ７９）とを有
する基準電圧発生手段であって、前記第１トランジスタ
の一方の端子とゲート端子を前記カレントミラー回路の
第１電流源に接続させ、前記第１トランジスタの他方の
端子を前記基準電圧出力端子に接続させ、前記第２トラ
ンジスタの一方の端子を前記基準電圧出力端子に接続さ
せ、前記第２トランジスタのゲート端子を前記第１トラ
ンジスタのゲート端子に接続させ、前記第２トランジス
タの他方の端子を前記第２電流源に接続させ、前記第２
トランジスタが線形領域で動作する基準電圧発生手段
と、 第３トランジスタ（Ｍ７１）であって、そのゲート端子
に第１電圧入力信号を印加させ、その一方の端子を前記
第２トランジスタ（Ｍ７９）の他方の端子に接続させ、
前記第１電圧入力信号を第１電流信号に変換する第３ト
ランジスタ（Ｍ７１）と、 第４トランジスタ（Ｍ７２）であって、その一方の端子
を前記第３トランジスタの他方の端子に接続させ、その
他方の端子に前記第１電流信号を印加させた第４トラン
ジスタ（Ｍ７２）と、 第５トランジスタ（Ｍ７３）であって、そのゲート端子
に第２電圧入力信号を印加させ、その一方の端子を前記
第２トランジスタ（Ｍ７９）の他方の端子に接続させ、
前記第２電圧入力信号を第２電流信号に変換する第５ト
ランジスタ（Ｍ７３）と、 第６トランジスタ（Ｍ７４）であって、その一方の端子
を前記第５トランジスタの他方の端子に接続させ、その
他方の端子に前記第２電流信号を印加させた第６トラン
ジスタ（Ｍ７４）と、 第１演算増幅手段であって、その反転入力端子を前記第
３トランジスタの他方の端子に接続させ、その非反転入
力端子を前記基準電圧出力端子に接続させ、該第１演算
増幅手段の出力端子を前記第４トランジスタのゲート端
子に接続させた第１演算増幅手段と、 第２演算増幅手段であって、その反転入力端子を前記第
５トランジスタの他方の端子に接続させ、その非反転入
力端子を前記基準電圧出力端子に接続させ、該第２演算
増幅手段の出力端子を前記第６トランジスタのゲート端
子に接続させた第２演算増幅手段とを備え、 前記第３および第５トランジスタの各一方の端子と他方
の端子の間の電圧を、前記第２トランジスタの一方端子
と他方の端子の間の電圧と同一に維持し、前記第３およ
び第５トランジスタを線形領域で動作させることを特徴
とするオペレーショナル・トランスコンダクタンス増輻
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1994-38474 | 1994-12-29 | ||
| KR1019940038474A KR960027254A (ko) | 1994-12-29 | 1994-12-29 | 선형성이 양호한 오퍼레이션널 트랜스콘덕턴스 증폭기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08242130A JPH08242130A (ja) | 1996-09-17 |
| JP2783776B2 true JP2783776B2 (ja) | 1998-08-06 |
Family
ID=19404700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7354214A Expired - Lifetime JP2783776B2 (ja) | 1994-12-29 | 1995-12-29 | オペレーショナル・トランスコンダクタンス増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5703534A (ja) |
| JP (1) | JP2783776B2 (ja) |
| KR (1) | KR960027254A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10150333A (ja) * | 1996-11-18 | 1998-06-02 | Toshiba Corp | 電圧変換回路及び差動差分増幅器 |
| JP2002232239A (ja) * | 2001-02-01 | 2002-08-16 | Akita Kaihatsu Center Ard:Kk | 演算増幅器 |
| JP2003110373A (ja) * | 2001-09-28 | 2003-04-11 | Seiko Instruments Inc | 増幅回路 |
| WO2004107078A1 (ja) * | 2003-05-14 | 2004-12-09 | Semiconductor Energy Laboratory Co., Ltd. | 半導体装置 |
| JP2006166076A (ja) * | 2004-12-08 | 2006-06-22 | Fuji Electric Holdings Co Ltd | 演算増幅回路および積分器 |
| EP2086108B1 (en) * | 2006-08-21 | 2012-09-12 | Asahi Kasei EMD Corporation | Transconductance amplifier |
| JP4792503B2 (ja) * | 2006-08-28 | 2011-10-12 | 旭化成エレクトロニクス株式会社 | トランスコンダクタンスアンプ |
| JP4937366B2 (ja) * | 2010-03-05 | 2012-05-23 | 株式会社東芝 | 増幅器、及び通信装置 |
| JP6886355B2 (ja) * | 2017-06-22 | 2021-06-16 | ローム株式会社 | オペアンプ及びそれを用いたｄｃ／ｄｃコンバータ |
| CN112448678A (zh) * | 2019-08-30 | 2021-03-05 | 深圳市中兴微电子技术有限公司 | 补偿电路及芯片、方法、装置、存储介质、电子装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4583037A (en) * | 1984-08-23 | 1986-04-15 | At&T Bell Laboratories | High swing CMOS cascode current mirror |
| JPH01311609A (ja) * | 1988-06-09 | 1989-12-15 | Nippon Mining Co Ltd | ＧａＡｓ電界効果トランジスタを用いたアナログ回路 |
| NL9000326A (nl) * | 1989-05-08 | 1990-12-03 | Philips Nv | Versterkerschakeling. |
| JPH04127603A (ja) * | 1990-09-18 | 1992-04-28 | Sony Corp | カスコード型差動増幅回路 |
| JP3053020U (ja) * | 1998-04-07 | 1998-10-13 | 日本ベルボン精機工業株式会社 | 三脚安定用バッグ |
-
1994
- 1994-12-29 KR KR1019940038474A patent/KR960027254A/ko not_active Application Discontinuation
-
1995
- 1995-12-28 US US08/579,952 patent/US5703534A/en not_active Expired - Lifetime
- 1995-12-29 JP JP7354214A patent/JP2783776B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08242130A (ja) | 1996-09-17 |
| US5703534A (en) | 1997-12-30 |
| KR960027254A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2759128B2 (ja) | 広帯域増幅器 | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JP2783776B2 (ja) | オペレーショナル・トランスコンダクタンス増幅器 | |
| JP3534375B2 (ja) | 差動回路を含む電子回路 | |
| JPH0474882B2 (ja) | ||
| JPS63136708A (ja) | フィルタ回路 | |
| US4074205A (en) | Input stage for fast-slewing amplifier | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH08330861A (ja) | 低電圧オペレーショナルトランスコンダクタンスアンプ | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| US6710655B2 (en) | Bipolar emitter couple pair transconductor for high speed operational amplifiers | |
| JPH0630419B2 (ja) | 広帯域差動増幅器 | |
| JPH04219004A (ja) | バッファ及び利得１を与える方法 | |
| JPS6132842B2 (ja) | ||
| US6693487B2 (en) | Signal processing circuit for floating signal sources using positive feedback | |
| JPH04369105A (ja) | 増幅器 | |
| JPH051646B2 (ja) | ||
| JP2002057534A (ja) | 増幅回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| US6605994B2 (en) | Stabilized high band width differential emitter follower amplifier | |
| JPH03154508A (ja) | 増幅器回路 | |
| JP2603962Y2 (ja) | アナログ・ローパス・フィルタ | |
| JPH07112136B2 (ja) | 差動入力差動出力型増幅器 | |
| JPS5918725Y2 (ja) | 可変抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110522 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |