JP4721928B2 - 可変トランスコンダクタ - Google Patents
可変トランスコンダクタ Download PDFInfo
- Publication number
- JP4721928B2 JP4721928B2 JP2006044750A JP2006044750A JP4721928B2 JP 4721928 B2 JP4721928 B2 JP 4721928B2 JP 2006044750 A JP2006044750 A JP 2006044750A JP 2006044750 A JP2006044750 A JP 2006044750A JP 4721928 B2 JP4721928 B2 JP 4721928B2
- Authority
- JP
- Japan
- Prior art keywords
- variable
- input
- mos transistors
- current
- transconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
Δ(Iip−Iin)=Δ(Vip−Vin)/R1 …(1)
である。平方根圧縮回路20を構成するM3及びM4は、M1及びM2を介してバイアス電流Iaが与えられて、電流信号Δ(Iip−Iin)を平方根圧縮された電圧信号に変換する。ここで、M3及びM4の各々のトランスコンダクタンスをgm1とし、M3及びM4のソース電圧をそれぞれVpp及びVnnとすると、
Δ(Vpp−Vnn)=Δ(Iip−Iin)/gm1 …(2)
gm1=2×√((β/2)×(W/L)×Ia) …(3)
である。ここに、WはMOSトランジスタのゲート幅、LはMOSトランジスタのゲート長、βはチャネルの電荷移動度である。M5及びM6にそれぞれバイアス電流Ibが与えられた電圧電流変換回路30は、電圧信号Δ(Vpp−Vnn)を電流に変換する。ここで、M5及びM6の各々のトランスコンダクタンスをgm2とし、この変換で発生する電流をIop及びIonとすると、
Δ(Iop−Ion)=Δ(Vpp−Vnn)×gm2 …(4)
gm2=2×√((β/2)×(W/L)×Ib) …(5)
である。式(1)〜(5)より、図1の回路全体のトランスコンダクタンスgmは、
gm=Δ(Iop−Ion)/Δ(Vip−Vin)
=(1/R1)×(gm2/gm1)
=(1/R1)×√(Ib/Ia) …(6)
となる。つまり、図1の可変トランスコンダクタ1は、M3及びM4に流れるバイアス電流Iaと、M5及びM6に流れるバイアス電流Ibとを制御することにより、図1の回路全体のトランスコンダクタンスgmを変更するように構成されている。
2 キャパシタ
3 出力抵抗
10,60 入力回路
11,12 電流源
20 平方根圧縮回路
30 電圧電流変換回路
31 電流源
40 出力バイアス回路
41,42 電流源
50 電流バッファ
51,52 電流源
61,62 電流源
71,72 電流源
Ia,Ib,Ibias バイアス電流
M1,M2 NチャネルMOSトランジスタ
M3,M4 NチャネルMOSトランジスタ(第1及び第2のMOSトランジスタ)
M5,M6 NチャネルMOSトランジスタ(第3及び第4のMOSトランジスタ)
M7,M8 PチャネルMOSトランジスタ(第5及び第6のMOSトランジスタ)
M9,M10 NチャネルMOSトランジスタ
M11,M12 NチャネルMOSトランジスタ
R1 抵抗
Vip,Vin 入力端子
Vbp,Vbn 入力端子
Vop,Von 出力端子
Claims (6)
- 入力信号が与えられる入力信号端子対と、
出力信号を出力する出力信号端子対と、
第1、第2可変トランスコンダクタとを備えた可変トランスコンダクタであって、
前記第1、第2可変トランスコンダクタの各々は、
入力端子間に与える入力信号電圧に対して線形な電流信号を生成して出力する第1の入力回路と、
入力端子間に与える入力信号電圧に対して線形な電流信号を生成して出力する第2の入力回路と、
前記第1、第2の入力回路の各々の出力電流信号を並列入力として受け取り、前記並列入力した電流信号を平方根圧縮された電圧信号に変換する第1及び第2のMOSトランジスタと、
前記平方根圧縮された電圧信号を前記入力信号電圧に対して線形な電流信号に変換して前記出力信号端子対に出力する第3及び第4のMOSトランジスタとを備え、
前記第1可変トランスコンダクタの第1の入力回路、第2の入力回路の各入力端子対を前記信号入力端子対に接続し、
前記第2可変トランスコンダクタの第1の入力回路の入力端子対を固定電圧に接続し、第2の入力回路の入力端子対を前記信号出力端子対に接続し、
前記第1可変トランスコンダクタ又は前記第2可変トランスコンダクタの第1及び第2のMOSトランジスタに流れる直流電流と、第3及び第4のMOSトランジスタに流れる直流電流とを制御することを特徴とする可変トランスコンダクタ。 - 請求項1記載の可変トランスコンダクタにおいて、
前記第1及び第2の入力回路と前記第1及び第2のMOSトランジスタとの接続点に任意の電流を供給する電流源を更に備えたことを特徴とする可変トランスコンダクタ。 - 請求項1記載の可変トランスコンダクタにおいて、
出力バイアス回路を構成するように前記第3及び第4のMOSトランジスタのドレインに接続された第5及び第6のMOSトランジスタと、
前記第5及び第6のMOSトランジスタに流れるバイアス電流を前記第3及び第4のMOSトランジスタのドレインから流出させる第1の電流源と、
前記第3及び第4のMOSトランジスタに流れるバイアス電流を当該第3及び第4のMOSトランジスタのドレインに供給する第2の電流源とを更に備えたことを特徴とする可変トランスコンダクタ。 - 請求項3記載の可変トランスコンダクタにおいて、
前記第3及び第4のMOSトランジスタのドレインと前記第5及び第6のMOSトランジスタとの間に介在した電流バッファを更に備えたことを特徴とする可変トランスコンダクタ。 - 請求項1〜4のいずれか1項に記載の可変トランスコンダクタと、前記可変トランスコンダクタの出力信号端子対間に接続されたキャパシタとで構成されたフィルタ。
- 請求項1〜4のいずれか1項に記載の可変トランスコンダクタと、前記可変トランスコンダクタの出力信号端子対間に接続された出力抵抗とで構成された可変ゲインアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006044750A JP4721928B2 (ja) | 2006-02-22 | 2006-02-22 | 可変トランスコンダクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006044750A JP4721928B2 (ja) | 2006-02-22 | 2006-02-22 | 可変トランスコンダクタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007228116A JP2007228116A (ja) | 2007-09-06 |
JP4721928B2 true JP4721928B2 (ja) | 2011-07-13 |
Family
ID=38549503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006044750A Expired - Fee Related JP4721928B2 (ja) | 2006-02-22 | 2006-02-22 | 可変トランスコンダクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4721928B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103873066B (zh) * | 2014-03-17 | 2017-02-15 | 上海华虹宏力半导体制造有限公司 | 平方根压缩电路 |
JP7081783B2 (ja) * | 2017-10-06 | 2022-06-07 | ザインエレクトロニクス株式会社 | 増幅回路 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4820932B1 (ja) * | 1968-01-29 | 1973-06-25 | ||
JPS61285809A (ja) * | 1985-06-12 | 1986-12-16 | Nec Corp | 全差動形アナログ回路 |
JPS62295187A (ja) * | 1986-06-13 | 1987-12-22 | Nec Corp | トランジスタ回路 |
JPH02188010A (ja) * | 1989-01-17 | 1990-07-24 | Toshiba Corp | 差動増幅器 |
JPH02210904A (ja) * | 1989-02-10 | 1990-08-22 | Toshiba Corp | 差動増幅回路 |
JPH02288504A (ja) * | 1989-04-28 | 1990-11-28 | Hitachi Ltd | 差動増幅回路 |
JPH05304438A (ja) * | 1992-04-27 | 1993-11-16 | Toshiba Corp | 差動フィルタ回路 |
JPH0884036A (ja) * | 1994-09-09 | 1996-03-26 | Nec Corp | 対数増幅回路 |
JPH08172324A (ja) * | 1994-12-16 | 1996-07-02 | Matsushita Electric Ind Co Ltd | ゲイン可変差動増幅器 |
JPH08213877A (ja) * | 1994-08-08 | 1996-08-20 | Silicon Syst Inc | フィルタ回路調整方法及びフィルタ回路 |
JPH11103236A (ja) * | 1997-09-26 | 1999-04-13 | Sharp Corp | フィルタ回路 |
JP2002057534A (ja) * | 2000-08-09 | 2002-02-22 | Asahi Kasei Microsystems Kk | 増幅回路 |
JP2003046352A (ja) * | 2001-07-31 | 2003-02-14 | Sony Corp | 可変利得増幅器 |
-
2006
- 2006-02-22 JP JP2006044750A patent/JP4721928B2/ja not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4820932B1 (ja) * | 1968-01-29 | 1973-06-25 | ||
JPS61285809A (ja) * | 1985-06-12 | 1986-12-16 | Nec Corp | 全差動形アナログ回路 |
JPS62295187A (ja) * | 1986-06-13 | 1987-12-22 | Nec Corp | トランジスタ回路 |
JPH02188010A (ja) * | 1989-01-17 | 1990-07-24 | Toshiba Corp | 差動増幅器 |
JPH02210904A (ja) * | 1989-02-10 | 1990-08-22 | Toshiba Corp | 差動増幅回路 |
JPH02288504A (ja) * | 1989-04-28 | 1990-11-28 | Hitachi Ltd | 差動増幅回路 |
JPH05304438A (ja) * | 1992-04-27 | 1993-11-16 | Toshiba Corp | 差動フィルタ回路 |
JPH08213877A (ja) * | 1994-08-08 | 1996-08-20 | Silicon Syst Inc | フィルタ回路調整方法及びフィルタ回路 |
JPH0884036A (ja) * | 1994-09-09 | 1996-03-26 | Nec Corp | 対数増幅回路 |
JPH08172324A (ja) * | 1994-12-16 | 1996-07-02 | Matsushita Electric Ind Co Ltd | ゲイン可変差動増幅器 |
JPH11103236A (ja) * | 1997-09-26 | 1999-04-13 | Sharp Corp | フィルタ回路 |
JP2002057534A (ja) * | 2000-08-09 | 2002-02-22 | Asahi Kasei Microsystems Kk | 増幅回路 |
JP2003046352A (ja) * | 2001-07-31 | 2003-02-14 | Sony Corp | 可変利得増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JP2007228116A (ja) | 2007-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6437645B1 (en) | Slew rate boost circuitry and method | |
US7786803B2 (en) | Operational transconductance amplifier (OTA) | |
US20010026192A1 (en) | Differential amplifier and filter circuit using the same | |
JP4217247B2 (ja) | 可変トランスコンダクタンス回路 | |
JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
WO2011004512A1 (ja) | フィルタ回路及びこれを備えた光ディスク装置 | |
KR100405221B1 (ko) | 가변이득증폭기 | |
JP2007174029A (ja) | 利得可変回路及びそれを用いた自動利得制御増幅器 | |
JP2011515968A (ja) | キャパシタンス乗算器回路 | |
JP2012029206A (ja) | トランスコンダクタ回路、ミキサ回路、無線機器 | |
JP4721928B2 (ja) | 可変トランスコンダクタ | |
JP4907395B2 (ja) | 可変利得増幅回路 | |
JP2008048393A (ja) | デシベル線形特性を有する可変利得増幅器 | |
JPH10322143A (ja) | Ac結合回路 | |
US7098718B2 (en) | Tunable current-mode integrator for low-frequency filters | |
JP3442613B2 (ja) | 可変利得増幅器 | |
JP4574813B2 (ja) | 増幅回路 | |
JPH1065461A (ja) | 差動増幅回路 | |
JP5071467B2 (ja) | 電流電圧変換回路、光学機器、及び光学ドライブ装置 | |
US7102433B2 (en) | Boosting circuit | |
Wang et al. | A programmable analog hearing aid system-on-chip with frequency compensation | |
JP2005354172A (ja) | コモンモードフィードバック回路、相互コンダクタンス増幅器及びgmCフィルタ | |
JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 | |
JP2005347949A (ja) | 差動増幅回路 | |
JPH10224169A (ja) | 可変利得増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |