JP4721928B2 - 可変トランスコンダクタ - Google Patents

Description

本発明は、半導体チップ上に形成可能な可変トランスコンダクタに関するものである。

可変トランスコンダクタとキャパシタとで可変特性を持つフィルタが構成でき、また可変トランスコンダクタと出力抵抗とで可変ゲインアンプが構成できる。

ＣＤ、ＤＶＤ等のディスクメディアの記録及び再生のための装置では、多種メディア及び多倍速の記録・再生のため、信号処理に用いるフィルタは最低倍速信号の約１００倍の最高倍速信号、例えば１００ＭＨｚの高周波信号に応答できる必要がある。また、メディアや光ピックアップによる信号振幅のばらつきを正規化して信号処理を行うための可変ゲインアンプでは、最小ゲインの１０倍から２０倍の最大ゲインを持つ広いゲイン可変域が要求される。

従来、トランスコンダクタの可変域を拡大する技術の１つとして、複数の下位トランスコンダクタを並列接続する技術が知られている（特許文献１参照）。
特開２００１−２９２０５１号公報

複数の下位トランスコンダクタを並列接続してなる上記従来の可変トランスコンダクタには、次のような課題があった。すなわち、複数の下位トランスコンダクタの各々がＭＯＳトランジスタで構成される場合、下位トランスコンダクタの各々の出力ＭＯＳトランジスタが可変トランスコンダクタの出力端子に対して並列接続される結果、当該出力端子の寄生容量が大きくなってしまい、可変トランスコンダクタの高周波特性が劣化することである。

本発明の目的は、トランスコンダクタンスの可変域を拡大又は維持しつつ出力端子の寄生容量を小さくできるようにすることにある。

上記目的を達成するため、本発明に係る第１の可変トランスコンダクタは、各々入力回路と、平方根圧縮回路と、電圧電流変換回路とを有する複数の下位トランスコンダクタを並列接続するに際し、これらの下位トランスコンダクタが１つの平方根圧縮回路と１つの電圧電流変換回路とを共有することとしたものである。

具体的に説明すると、本発明に係る第１の可変トランスコンダクタは、各々入力電圧に対して線形な電流信号を生成する複数の入力回路と、当該複数の入力回路の各々の電流信号を並列入力として受け取り並列入力した電流信号を平方根圧縮された電圧信号に変換する第１及び第２のＭＯＳトランジスタと、平方根圧縮された電圧信号を線形な電流信号に変換する第３及び第４のＭＯＳトランジスタとを備え、第１及び第２のＭＯＳトランジスタに流れるバイアス電流と、第３及び第４のＭＯＳトランジスタに流れるバイアス電流とを制御することにより全体のトランスコンダクタンスを変更するように構成したものである。

また、本発明に係る第２の可変トランスコンダクタは、出力バイアス回路を構成するＭＯＳトランジスタのサイズを小さくしたものである。

具体的に説明すると、本発明に係る第２の可変トランスコンダクタは、入力電圧に対して線形な電流信号を生成する入力回路と、当該電流信号を平方根圧縮された電圧信号に変換する第１及び第２のＭＯＳトランジスタと、平方根圧縮された電圧信号を線形な電流信号に変換する第３及び第４のＭＯＳトランジスタと、出力バイアス回路を構成するように第３及び第４のＭＯＳトランジスタのドレインに接続された第５及び第６のＭＯＳトランジスタと、当該第５及び第６のＭＯＳトランジスタに流れるバイアス電流を第３及び第４のＭＯＳトランジスタのドレインから流出させる第１の電流源と、第３及び第４のＭＯＳトランジスタに流れるバイアス電流を当該第３及び第４のＭＯＳトランジスタのドレインに供給する第２の電流源とを備え、第１及び第２のＭＯＳトランジスタに流れるバイアス電流と、第３及び第４のＭＯＳトランジスタに流れるバイアス電流とを制御することにより全体のトランスコンダクタンスを変更するように構成したものである。第５及び第６のＭＯＳトランジスタは、第３及び第４のＭＯＳトランジスタに流れるバイアス電流を供給する必要がないため、そのサイズを小さくすることができる。

本発明によれば、トランスコンダクタンスの可変域を拡大又は維持しつつ出力端子の寄生容量を小さくできる。

図１は、本発明に係る可変トランスコンダクタの一例を示している。図１の可変トランスコンダクタ１は、第１の入力回路１０と、平方根圧縮回路２０と、電圧電流変換回路３０と、出力バイアス回路４０と、電流バッファ５０と、第２の入力回路６０と、１１個の電流源１１，１２，３１，４１，４２，５１，５２，６１，６２，７１，７２とを備えている。

第１の入力回路１０は、入力端子Ｖｉｐ及びＶｉｎに差動入力電圧を受け取り、この差動入力電圧に対して線形な電流信号を生成する回路であって、２つのＮチャネルＭＯＳトランジスタＭ１及びＭ２と、抵抗Ｒ１とで構成される。電流源１１及び１２は、Ｍ１及びＭ２からそれぞれバイアス電流Ｉａを引き抜く。

同様に、第２の入力回路６０は、入力端子Ｖｂｐ及びＶｂｎに差動入力電圧を受け取り、この差動入力電圧に対して線形な電流信号を生成する回路であって、２つのＮチャネルＭＯＳトランジスタＭ１１及びＭ１２と、抵抗Ｒ１とで構成される。電流源６１及び６２は、Ｍ１１及びＭ１２からそれぞれバイアス電流Ｉａを引き抜く。

平方根圧縮回路２０は、第１及び第２の入力回路１０，６０の各々の電流信号を並列入力として受け取り、当該並列入力した電流信号を平方根圧縮された電圧信号に変換する回路であって、２つのＮチャネルＭＯＳトランジスタＭ３及びＭ４で構成される。電流源７１及び７２は、第１及び第２の入力回路１０，６０と平方根圧縮回路２０との接続点にバイアス電流Ｉａを供給する。

電圧電流変換回路３０は、平方根圧縮された電圧信号を線形な電流信号に変換する回路であって、２つのＮチャネルＭＯＳトランジスタＭ５及びＭ６で構成される。電流源３１は、Ｍ５及びＭ６から合計２×Ｉｂの大きさのバイアス電流を引き抜く。

出力バイアス回路４０を構成する２つのＰチャネルＭＯＳトランジスタＭ７及びＭ８は、電流バッファ５０を構成する２つのＮチャネルＭＯＳトランジスタＭ９及びＭ１０を介してＭ５及びＭ６のドレインに接続されている。Ｍ７及びＭ８が流すバイアス電流はＩｂｉａｓである。出力バイアス回路４０と電流バッファ５０との接続点が出力端子Ｖｏｐ及びＶｏｎである。電流源４１及び４２は、Ｍ７及びＭ８からＭ９及びＭ１０を介して流れるバイアス電流ＩｂｉａｓをＭ５及びＭ６のドレインから引き抜く。電流源５１及び５２は、Ｍ５及びＭ６に流れるバイアス電流Ｉｂを当該Ｍ５及びＭ６のドレインに供給する。

ここで、第２の入力回路６０及び電流源６１，６２，７１，７２を除外して、図１の可変トランスコンダクタ１の動作を説明する。

図１の可変トランスコンダクタ１では、Ｍ１及びＭ２にそれぞれバイアス電流Ｉａが与えられた第１の入力回路１０が、電圧信号Δ（Ｖｉｐ−Ｖｉｎ）を電流に変換する。ここで、Ｍ１及びＭ２のトランスコンダクタンスを無視し、この変換で発生する電流をＩｉｐ及びＩｉｎとすると、
Δ（Ｉｉｐ−Ｉｉｎ）＝Δ（Ｖｉｐ−Ｖｉｎ）／Ｒ１ …（１）
である。平方根圧縮回路２０を構成するＭ３及びＭ４は、Ｍ１及びＭ２を介してバイアス電流Ｉａが与えられて、電流信号Δ（Ｉｉｐ−Ｉｉｎ）を平方根圧縮された電圧信号に変換する。ここで、Ｍ３及びＭ４の各々のトランスコンダクタンスをｇｍ１とし、Ｍ３及びＭ４のソース電圧をそれぞれＶｐｐ及びＶｎｎとすると、
Δ（Ｖｐｐ−Ｖｎｎ）＝Δ（Ｉｉｐ−Ｉｉｎ）／ｇｍ１ …（２）
ｇｍ１＝２×√（（β／２）×（Ｗ／Ｌ）×Ｉａ） …（３）
である。ここに、ＷはＭＯＳトランジスタのゲート幅、ＬはＭＯＳトランジスタのゲート長、βはチャネルの電荷移動度である。Ｍ５及びＭ６にそれぞれバイアス電流Ｉｂが与えられた電圧電流変換回路３０は、電圧信号Δ（Ｖｐｐ−Ｖｎｎ）を電流に変換する。ここで、Ｍ５及びＭ６の各々のトランスコンダクタンスをｇｍ２とし、この変換で発生する電流をＩｏｐ及びＩｏｎとすると、
Δ（Ｉｏｐ−Ｉｏｎ）＝Δ（Ｖｐｐ−Ｖｎｎ）×ｇｍ２ …（４）
ｇｍ２＝２×√（（β／２）×（Ｗ／Ｌ）×Ｉｂ） …（５）
である。式（１）〜（５）より、図１の回路全体のトランスコンダクタンスｇｍは、
ｇｍ＝Δ（Ｉｏｐ−Ｉｏｎ）／Δ（Ｖｉｐ−Ｖｉｎ）
＝（１／Ｒ１）×（ｇｍ２／ｇｍ１）
＝（１／Ｒ１）×√（Ｉｂ／Ｉａ） …（６）
となる。つまり、図１の可変トランスコンダクタ１は、Ｍ３及びＭ４に流れるバイアス電流Ｉａと、Ｍ５及びＭ６に流れるバイアス電流Ｉｂとを制御することにより、図１の回路全体のトランスコンダクタンスｇｍを変更するように構成されている。

Ｍ７及びＭ８で構成された出力バイアス回路４０は、Ｍ９及びＭ１０で構成された電流バッファ５０を動作させるためのバイアス電流Ｉｂｉａｓを供給する。一方、電流源４１及び４２は、このバイアス電流ＩｂｉａｓをＭ５及びＭ６のドレインから引き抜く。また、電流源５１及び５２は、Ｍ５及びＭ６のドレインにバイアス電流Ｉｂを供給する。したがって、Ｍ７及びＭ８は、Ｍ５及びＭ６に流れるバイアス電流Ｉｂを供給する必要がなく、トランジスタサイズが小さくてすむ。また、低インピーダンス出力の電流バッファ５０を構成するようにカスコード接続されたＭ９及びＭ１０も、小さいトランジスタサイズを有する。したがって、出力端子Ｖｏｐ及びＶｏｎの寄生容量は小さくなる。

なお、出力端子Ｖｏｐ及びＶｏｎとＭ５及びＭ６のドレインとの間にＭ９及びＭ１０が介在しているので、大きなトランスコンダクタンスｇｍが得られるようにバイアス電流Ｉｂを大きくすべくＭ５及びＭ６のトランジスタサイズを大きくしても、これが出力端子Ｖｏｐ及びＶｏｎの寄生容量に影響を及ぼすことはない。また、電流源４１，４２，５１，５２の存在も出力端子Ｖｏｐ及びＶｏｎの寄生容量に影響を及ぼさない。

次に、第２の入力回路６０のはたらきについて説明する。ここで、仮に電流源７１及び７２がないものとすると、第１及び第２の入力回路１０，６０のバイアス電流の合計である２×ＩａがＭ３及びＭ４に流れることになり、式（３）よりＭ３及びＭ４のトランスコンダクタンスｇｍ１が√２倍になる結果、図１の回路全体のトランスコンダクタンスｇｍが１／√２倍に下がってしまう。そこで、Ｍ３及びＭ４に流れるバイアス電流がＩａを維持するように、図１に示すとおり、第１及び第２の入力回路１０，６０と平方根圧縮回路２０との接続点に電流源７１及び７２がバイアス電流Ｉａを供給する。これにより、トランスコンダクタンスｇｍの低下が抑制される。

第２の入力回路６０の入力端子Ｖｂｐ及びＶｂｎの用い方には２通りある。１つはＶｂｐをＶｉｐに、ＶｂｎをＶｉｎにそれぞれ接続する用い方であり、他の１つはＶｂｐにＶｏｎを、ＶｂｎにＶｏｐをそれぞれ接続する用い方である。前者の場合には、Ｍ３及びＭ４に与えられる電流信号Δ（Ｉｉｐ−Ｉｉｎ）が２倍に拡大されるので、図１の回路全体のトランスコンダクタンスｇｍが２倍になる。後者の場合には、回路出力がＶｂｐ及びＶｂｎに逆相で帰還される結果、図１の回路全体のトランスコンダクタンスｇｍが式（６）のとおりとなる。

なお、大きい出力ダイナミックレンジを得たい場合には、電流バッファ５０を構成するＭ９及びＭ１０とともに、電流源４１，４２，５１，５２を省略すればよい。この場合でも、第１の入力回路１０を持つ下位トランスコンダクタと第２の入力回路２０を持つ下位トランスコンダクタとが、平方根圧縮回路２０、電圧電流変換回路３０及び出力バイアス回路４０を共有するので、出力端子Ｖｏｐ及びＶｏｎの寄生容量は従来に比べて低減される。

また、第２の入力回路６０及び電流源６１，６２，７１，７２を省略しても、電流バッファ５０及び電流源４１，４２，５１，５２の作用により、出力端子Ｖｏｐ及びＶｏｎの寄生容量が小さくなる。

図２は、図１の可変トランスコンダクタ１を用いたフィルタの回路図である。可変トランスコンダクタ１の２つの出力端子Ｖｏｐ及びＶｏｎの間にキャパシタ２が接続され、ＶｂｐにＶｏｎが、ＶｂｎにＶｏｐがそれぞれ接続されている。図２のフィルタでは、フィルタ特性の可変域を拡大又は維持しつつ、良好な高周波特性が実現できる。また、可変トランスコンダクタ１の出力端子Ｖｏｐ及びＶｏｎの寄生容量の影響を排して、フィルタ特性をキャパシタ２の静電容量で決定することができる。

図３は、図１の可変トランスコンダクタ１を用いた可変ゲインアンプの回路図である。可変トランスコンダクタ１の２つの出力端子Ｖｏｐ及びＶｏｎの間に出力抵抗３が接続され、ＶｂｐがＶｉｐに、ＶｂｎがＶｉｎにそれぞれ接続されている。図３の可変ゲインアンプでは、ゲイン可変域を拡大又は維持しつつ、良好な高周波特性が実現できる。

図４は、図１の可変トランスコンダクタ１を２つ用いた可変ゲインアンプの回路図である。これら２つの可変トランスコンダクタ１の出力端子Ｖｏｐ及びＶｏｎは、互いに並列接続される。入力端子Ｖｉｐ及びＶｉｎに電圧信号を受け取る一方の可変トランスコンダクタ１は、ＶｂｐがＶｉｐに、ＶｂｎがＶｉｎにそれぞれ接続されている。他方の可変トランスコンダクタ１は、１個の可変出力抵抗として機能するように、Ｖｉｐ及びＶｉｎが接地され、ＶｂｐにＶｏｎが、ＶｂｎにＶｏｐがそれぞれ接続されている。図４の可変ゲインアンプでは、図３の場合と違って抵抗素子を用いることなく、ゲイン可変域を拡大又は維持しつつ、良好な高周波特性が実現できる。

以上説明してきたとおり、本発明に係る可変トランスコンダクタは、トランスコンダクタンスの可変域を拡大又は維持しつつ出力端子の寄生容量を小さくできるという効果を有し、光ディスク装置におけるフィルタや可変ゲインアンプ等に好適に適用できて、有用である。

本発明に係る可変トランスコンダクタの一例を示す回路図である。 図１の可変トランスコンダクタを用いたフィルタの回路図である。 図１の可変トランスコンダクタを１つ用いた可変ゲインアンプの回路図である。 図１の可変トランスコンダクタを２つ用いた可変ゲインアンプの回路図である。

符号の説明

１ 可変トランスコンダクタ
２ キャパシタ
３ 出力抵抗
１０，６０ 入力回路
１１，１２ 電流源
２０ 平方根圧縮回路
３０ 電圧電流変換回路
３１ 電流源
４０ 出力バイアス回路
４１，４２ 電流源
５０ 電流バッファ
５１，５２ 電流源
６１，６２ 電流源
７１，７２ 電流源
Ｉａ，Ｉｂ，Ｉｂｉａｓ バイアス電流
Ｍ１，Ｍ２ ＮチャネルＭＯＳトランジスタ
Ｍ３，Ｍ４ ＮチャネルＭＯＳトランジスタ（第１及び第２のＭＯＳトランジスタ）
Ｍ５，Ｍ６ ＮチャネルＭＯＳトランジスタ（第３及び第４のＭＯＳトランジスタ）
Ｍ７，Ｍ８ ＰチャネルＭＯＳトランジスタ（第５及び第６のＭＯＳトランジスタ）
Ｍ９，Ｍ１０ ＮチャネルＭＯＳトランジスタ
Ｍ１１，Ｍ１２ ＮチャネルＭＯＳトランジスタ
Ｒ１ 抵抗
Ｖｉｐ，Ｖｉｎ 入力端子
Ｖｂｐ，Ｖｂｎ 入力端子
Ｖｏｐ，Ｖｏｎ 出力端子

Claims (6)

1. 入力信号が与えられる入力信号端子対と、
   出力信号を出力する出力信号端子対と、
   第１、第２可変トランスコンダクタとを備えた可変トランスコンダクタであって、
   前記第１、第２可変トランスコンダクタの各々は、
   入力端子間に与える入力信号電圧に対して線形な電流信号を生成して出力する第１の入力回路と、
   入力端子間に与える入力信号電圧に対して線形な電流信号を生成して出力する第２の入力回路と、
   前記第１、第２の入力回路の各々の出力電流信号を並列入力として受け取り、前記並列入力した電流信号を平方根圧縮された電圧信号に変換する第１及び第２のＭＯＳトランジスタと、
   前記平方根圧縮された電圧信号を前記入力信号電圧に対して線形な電流信号に変換して前記出力信号端子対に出力する第３及び第４のＭＯＳトランジスタとを備え、
   前記第１可変トランスコンダクタの第１の入力回路、第２の入力回路の各入力端子対を前記信号入力端子対に接続し、
   前記第２可変トランスコンダクタの第１の入力回路の入力端子対を固定電圧に接続し、第２の入力回路の入力端子対を前記信号出力端子対に接続し、
   前記第１可変トランスコンダクタ又は前記第２可変トランスコンダクタの第１及び第２のＭＯＳトランジスタに流れる直流電流と、第３及び第４のＭＯＳトランジスタに流れる直流電流とを制御することを特徴とする可変トランスコンダクタ。
2. 請求項１記載の可変トランスコンダクタにおいて、
   前記第１及び第２の入力回路と前記第１及び第２のＭＯＳトランジスタとの接続点に任意の電流を供給する電流源を更に備えたことを特徴とする可変トランスコンダクタ。
3. 請求項１記載の可変トランスコンダクタにおいて、
   出力バイアス回路を構成するように前記第３及び第４のＭＯＳトランジスタのドレインに接続された第５及び第６のＭＯＳトランジスタと、
   前記第５及び第６のＭＯＳトランジスタに流れるバイアス電流を前記第３及び第４のＭＯＳトランジスタのドレインから流出させる第１の電流源と、
   前記第３及び第４のＭＯＳトランジスタに流れるバイアス電流を当該第３及び第４のＭＯＳトランジスタのドレインに供給する第２の電流源とを更に備えたことを特徴とする可変トランスコンダクタ。
4. 請求項３記載の可変トランスコンダクタにおいて、
   前記第３及び第４のＭＯＳトランジスタのドレインと前記第５及び第６のＭＯＳトランジスタとの間に介在した電流バッファを更に備えたことを特徴とする可変トランスコンダクタ。
5. 請求項１〜４のいずれか１項に記載の可変トランスコンダクタと、前記可変トランスコンダクタの出力信号端子対間に接続されたキャパシタとで構成されたフィルタ。
6. 請求項１〜４のいずれか１項に記載の可変トランスコンダクタと、前記可変トランスコンダクタの出力信号端子対間に接続された出力抵抗とで構成された可変ゲインアンプ。

Images