JPH04165803A - トランスコンダクタンスアンプ - Google Patents
トランスコンダクタンスアンプInfo
- Publication number
- JPH04165803A JPH04165803A JP2292698A JP29269890A JPH04165803A JP H04165803 A JPH04165803 A JP H04165803A JP 2292698 A JP2292698 A JP 2292698A JP 29269890 A JP29269890 A JP 29269890A JP H04165803 A JPH04165803 A JP H04165803A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- collector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 210000003127 knee Anatomy 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、信号伝達を電圧入力−電流出力で行うトラン
スコンダクタンスアンプに関する。
スコンダクタンスアンプに関する。
例えば、疑似インダクタンスを作成するジャイレータ（
ＧＹＲＡＴＯＲ）用アンプとして、トランスコンダクタ
ンスアンプか使用される。 第２図はこのジャイレータ用アンプの回路を示す図であ
り、トランスコンダクタンスがｇｍユのトランスコンダ
クタンスアンプ１と、トランスコンダクタンスが２ｍ２
のトランスコンダクタンスアンプ２と、コンデンサ３（
容量：Ｃ）とから構成される。 入力端子４から流れ込む電流１．がアンプ１の入力側に
は流れ込まず、すべてアンプ２に流れると、アンプ１か
ら出力される電流Ｉ２は、アンプ１の出力インピーダン
スやアンプ２の入力インピーダンスに影響されず、すべ
て負荷としてのコンデンサ３に流れ込む。 この回路では、アンプ１の出力電流Ｉ２がコンデンサ３
に流れてそこに発生する電圧をｖ２とすると、 Ｉ、＝ｇｍ０．■、 ・−（１）
Ｖ２＝Ｉ２／ｊωＣ ＝ｇｍ□ ・Ｖ工／ｊωＣ・・・（２）ここで、アンプ
１の入力インピーダンスおよびアンプ２の入力インピー
ダンスを■とすると、入力電流■、はすべてアンプ２に
流れ込むため、■よ＝ｇｍ２ ・ｖ２ ＝ｇｍ、−ｇｍ２− Ｖ、／ｊωｃ ＝（３）従っ
て、入力端子４からみたインピーダンスＺは、Ｚ＝■、
／Ｉニ ーｊωＣ／ （ｇｍ、 ・ｇｍ２） ＝ｊω・Ｃ／ （ｇｍよ ・ｇｍ２） ＝ｊω・Ｌ ・・・（
４）Ｌ＝Ｃ／ （ｇｍ、 ・ｇｍ２）
−（５）この（５）式から、トランスコンダクタンスｇ
ｍ０、ｇｍ２が小さければ小さいぼど、大きな値の疑似
インダクタンスＬを実現できることが分かる。このよう
にして得られる疑似インダクタンスＬは、大きな値のイ
ンダクタンスを作成することが困難な半導体装置内蔵用
として有用である。 このような用途をもつトランスコンダクタンスアンプの
回路の従来例を第３図乃至第５図に示す。 第３図の回路は差動増幅回路を構成するトランジスタＱ
１、Ｑ２および定電流源５、そのトランジスタＱ１のコ
レクタ電流を取り出すべくカレントミラー接続されるト
ランジスタＱ３、Ｑ４、トランジスタＱ２のコレクタ電
流を取り出すべくカレントミラー接続されるトランジス
タＱ５、Ｑ６、そのトランジスタＱ６のコレクタ電流を
転移すべくカレントミラー接続されるトランジスタＱ７
、Ｑ８を具備する。トランジスタＱ４は出力端子６に流
れる電流の吐出用、トランジスタＱ８は吸い込み用とし
て機能する。７．８は入力端子である。 第４図の回路は、第３図の回路に抵抗Ｒ１〜Ｒ４（Ｒ３
＝Ｒ４）を追加した回路である。 第５図の回路は、トランジスタＱ９〜Ｑｌｌを追加して
、第３図における３個のカレントミラー回路をウィルソ
ン型のカレントミラー回路に代えたものである。
ＧＹＲＡＴＯＲ）用アンプとして、トランスコンダクタ
ンスアンプか使用される。 第２図はこのジャイレータ用アンプの回路を示す図であ
り、トランスコンダクタンスがｇｍユのトランスコンダ
クタンスアンプ１と、トランスコンダクタンスが２ｍ２
のトランスコンダクタンスアンプ２と、コンデンサ３（
容量：Ｃ）とから構成される。 入力端子４から流れ込む電流１．がアンプ１の入力側に
は流れ込まず、すべてアンプ２に流れると、アンプ１か
ら出力される電流Ｉ２は、アンプ１の出力インピーダン
スやアンプ２の入力インピーダンスに影響されず、すべ
て負荷としてのコンデンサ３に流れ込む。 この回路では、アンプ１の出力電流Ｉ２がコンデンサ３
に流れてそこに発生する電圧をｖ２とすると、 Ｉ、＝ｇｍ０．■、 ・−（１）
Ｖ２＝Ｉ２／ｊωＣ ＝ｇｍ□ ・Ｖ工／ｊωＣ・・・（２）ここで、アンプ
１の入力インピーダンスおよびアンプ２の入力インピー
ダンスを■とすると、入力電流■、はすべてアンプ２に
流れ込むため、■よ＝ｇｍ２ ・ｖ２ ＝ｇｍ、−ｇｍ２− Ｖ、／ｊωｃ ＝（３）従っ
て、入力端子４からみたインピーダンスＺは、Ｚ＝■、
／Ｉニ ーｊωＣ／ （ｇｍ、 ・ｇｍ２） ＝ｊω・Ｃ／ （ｇｍよ ・ｇｍ２） ＝ｊω・Ｌ ・・・（
４）Ｌ＝Ｃ／ （ｇｍ、 ・ｇｍ２）
−（５）この（５）式から、トランスコンダクタンスｇ
ｍ０、ｇｍ２が小さければ小さいぼど、大きな値の疑似
インダクタンスＬを実現できることが分かる。このよう
にして得られる疑似インダクタンスＬは、大きな値のイ
ンダクタンスを作成することが困難な半導体装置内蔵用
として有用である。 このような用途をもつトランスコンダクタンスアンプの
回路の従来例を第３図乃至第５図に示す。 第３図の回路は差動増幅回路を構成するトランジスタＱ
１、Ｑ２および定電流源５、そのトランジスタＱ１のコ
レクタ電流を取り出すべくカレントミラー接続されるト
ランジスタＱ３、Ｑ４、トランジスタＱ２のコレクタ電
流を取り出すべくカレントミラー接続されるトランジス
タＱ５、Ｑ６、そのトランジスタＱ６のコレクタ電流を
転移すべくカレントミラー接続されるトランジスタＱ７
、Ｑ８を具備する。トランジスタＱ４は出力端子６に流
れる電流の吐出用、トランジスタＱ８は吸い込み用とし
て機能する。７．８は入力端子である。 第４図の回路は、第３図の回路に抵抗Ｒ１〜Ｒ４（Ｒ３
＝Ｒ４）を追加した回路である。 第５図の回路は、トランジスタＱ９〜Ｑｌｌを追加して
、第３図における３個のカレントミラー回路をウィルソ
ン型のカレントミラー回路に代えたものである。
ところが、第３図に示す回路は、入力オフセットか生じ
る。すなわち、カレントミラー比を１として、両入力端
子７．８を同一電圧を与えると、トランジスタＱ４のコ
レクタ電流Ｉ４は、ＩＢｐをそのベース電流とすれば、 １４−Ｉ。／２ − ＩＢ、 ・−（
５）また、トランジスタＱ６のコレクタ電流■６は、１
、＝１．／２ − ＩＢ、 −・・（
７）よって、トランジスタＱ８のコレクタ電流Ｉ８は、
トランジスタＱ８のベース電流を１８％とすれば、ｌ８
＝１．−１．。 ＝Ｉ、！／２ − ＩＢ、 −Ｉ□ ・−（８
）従って、出力電流Ｉ０は、 １、＝Ｌ −１゜ ＝ （１，／２−１．、） −（ＩＩ！／２−１．、−ＩゎＮ） ＝１．・ ・−（９）とな
る。つまり、両入力端子７．８に同電位を与えたとき、
トランジスタＱ８のベース電流分だけ出力電流が発生し
くベース電流エラー）、オフセットがあることかわかる
。 また、出力インピーダンスは、トランジスタロ４側の出
力抵抗ｒ４、トランジスタ素子側の出力抵抗ｒ８の並列
接続値で決まり大きくはない。 更に、ｇｍを小さくするには、定電流源５の電流エアを
小さくすることか必要である。更に、この回路では定電
流源５も含めるとトランジスタ素子か９個必要となる。 また、第４図に示す回路では、抵抗Ｒ１とＲ３との比、
抵抗Ｒ１とＲ４（＝Ｒ３）との比によりトランジスタＱ
４、Ｑ８の電流を変化させることかできるので、ｇｍを
変化できるが、それはある範囲内に留まりそのｇｍを小
さくするには第３図の回路と同様に定電流源５の電流Ｉ
。を小さくする必要がある。また出力インピーダンスに
ついては、ｇｍ−Ｒ３〈くβ、Ｒ１＜γπのとき（但し
γπはトランジスタＱ３の入力抵抗）、ｒｒ４（１＋ｇ
ｍ−Ｒ３）」とｒｒ８ （１＋ｇｍ−Ｒ４）Ｊの並列接
続値で決るが、「ｇｍ−Ｒ３」やｒｇｍ・Ｒ４Ｊの値は
第３図のトランジスタＱ４の出力抵抗ｒ４に比べて（１
＋ｇｍ−Ｒ３）倍大きくなる。また、この回路ではベー
ス電流エラー、入力オフセットは第３図の回路と同様で
あり、更に素子数が１３素子に増大する。 第５図の回路は、ベース電流エラーが非常に少なく１／
β２なる。また、トランジスタＱ９の出力抵抗をｒ９、
ｈｆ、をβｐ１トランジスタＱ１１の出力抵抗をｒｌｌ
、ｈｆ、をβｎとすると、出力インピーダンスはｒｒ９
・βｐ／２」と「ｒｌｌ・βｎ／２」の並列接続値とな
り、第３図や第４図に示した回路のものよりも、大きく
なる。しかし、入力オフセットは同様に存在し、素子数
も１２素子と多くなる。 以上のように従来のトランスコンダクタンスアンプは、
少素子数で出力インピーダンスを大きく、しかもオフセ
ット電圧・電流を回路上「零」にすることは不可能であ
った。このため、第２図に示したジャイレータ用アンプ
として使用するには、不十分であった。 そこで本発明は、カレントミラー回路を使用せず、差動
増幅回路の出力にベース共通接続、コレクタとエミッタ
共通接続のトランジスタを接続して出力端子まで導き、
少素子数で出力インピーダンスが大きく、シかもオフセ
ット電圧・電流が「零」となるようにしたトランスコン
ダクタンスアンプを提供せんとするものである。
る。すなわち、カレントミラー比を１として、両入力端
子７．８を同一電圧を与えると、トランジスタＱ４のコ
レクタ電流Ｉ４は、ＩＢｐをそのベース電流とすれば、 １４−Ｉ。／２ − ＩＢ、 ・−（
５）また、トランジスタＱ６のコレクタ電流■６は、１
、＝１．／２ − ＩＢ、 −・・（
７）よって、トランジスタＱ８のコレクタ電流Ｉ８は、
トランジスタＱ８のベース電流を１８％とすれば、ｌ８
＝１．−１．。 ＝Ｉ、！／２ − ＩＢ、 −Ｉ□ ・−（８
）従って、出力電流Ｉ０は、 １、＝Ｌ −１゜ ＝ （１，／２−１．、） −（ＩＩ！／２−１．、−ＩゎＮ） ＝１．・ ・−（９）とな
る。つまり、両入力端子７．８に同電位を与えたとき、
トランジスタＱ８のベース電流分だけ出力電流が発生し
くベース電流エラー）、オフセットがあることかわかる
。 また、出力インピーダンスは、トランジスタロ４側の出
力抵抗ｒ４、トランジスタ素子側の出力抵抗ｒ８の並列
接続値で決まり大きくはない。 更に、ｇｍを小さくするには、定電流源５の電流エアを
小さくすることか必要である。更に、この回路では定電
流源５も含めるとトランジスタ素子か９個必要となる。 また、第４図に示す回路では、抵抗Ｒ１とＲ３との比、
抵抗Ｒ１とＲ４（＝Ｒ３）との比によりトランジスタＱ
４、Ｑ８の電流を変化させることかできるので、ｇｍを
変化できるが、それはある範囲内に留まりそのｇｍを小
さくするには第３図の回路と同様に定電流源５の電流Ｉ
。を小さくする必要がある。また出力インピーダンスに
ついては、ｇｍ−Ｒ３〈くβ、Ｒ１＜γπのとき（但し
γπはトランジスタＱ３の入力抵抗）、ｒｒ４（１＋ｇ
ｍ−Ｒ３）」とｒｒ８ （１＋ｇｍ−Ｒ４）Ｊの並列接
続値で決るが、「ｇｍ−Ｒ３」やｒｇｍ・Ｒ４Ｊの値は
第３図のトランジスタＱ４の出力抵抗ｒ４に比べて（１
＋ｇｍ−Ｒ３）倍大きくなる。また、この回路ではベー
ス電流エラー、入力オフセットは第３図の回路と同様で
あり、更に素子数が１３素子に増大する。 第５図の回路は、ベース電流エラーが非常に少なく１／
β２なる。また、トランジスタＱ９の出力抵抗をｒ９、
ｈｆ、をβｐ１トランジスタＱ１１の出力抵抗をｒｌｌ
、ｈｆ、をβｎとすると、出力インピーダンスはｒｒ９
・βｐ／２」と「ｒｌｌ・βｎ／２」の並列接続値とな
り、第３図や第４図に示した回路のものよりも、大きく
なる。しかし、入力オフセットは同様に存在し、素子数
も１２素子と多くなる。 以上のように従来のトランスコンダクタンスアンプは、
少素子数で出力インピーダンスを大きく、しかもオフセ
ット電圧・電流を回路上「零」にすることは不可能であ
った。このため、第２図に示したジャイレータ用アンプ
として使用するには、不十分であった。 そこで本発明は、カレントミラー回路を使用せず、差動
増幅回路の出力にベース共通接続、コレクタとエミッタ
共通接続のトランジスタを接続して出力端子まで導き、
少素子数で出力インピーダンスが大きく、シかもオフセ
ット電圧・電流が「零」となるようにしたトランスコン
ダクタンスアンプを提供せんとするものである。
このために本発明は、差動増幅回路を構成すべく差動接
続される第１極性の第１、第２のトランジスタの内の該
第１のトランジスタのコレクタに第１極性の第３のトラ
ンジスタのエミッタを接続し、該第３のトランジスタの
ベースに第２極性の第４のトランジスタのベースを接続
し、該第４のトランジスタのコレクタに第２極性の第５
のトランジスタのエミッタを接続し、該第５のトランジ
スタのベースを吸い込み側として出力端子に接続する共
に、 上記第２のトランジスタのコレクタに第１極性の第６の
トランジスタのエミッタを接続し、該第６のトランジス
タのベースに第２極性の第７のトランジスタのベースを
接続し、該第７のトランジスタのコレクタに第２極性の
第８のトランジスタのエミッタを接続し、第８のトラン
ジスタのベースに第１極性の第９のトランジスタのベー
スを接続し、該第９のトランジスタのコレクタに第１極
性の第１０のトランジスタのエミッタを接続し、該第１
０のトランジスタのベースを吐き出し側とし出力端子に
接続して構成した。
続される第１極性の第１、第２のトランジスタの内の該
第１のトランジスタのコレクタに第１極性の第３のトラ
ンジスタのエミッタを接続し、該第３のトランジスタの
ベースに第２極性の第４のトランジスタのベースを接続
し、該第４のトランジスタのコレクタに第２極性の第５
のトランジスタのエミッタを接続し、該第５のトランジ
スタのベースを吸い込み側として出力端子に接続する共
に、 上記第２のトランジスタのコレクタに第１極性の第６の
トランジスタのエミッタを接続し、該第６のトランジス
タのベースに第２極性の第７のトランジスタのベースを
接続し、該第７のトランジスタのコレクタに第２極性の
第８のトランジスタのエミッタを接続し、第８のトラン
ジスタのベースに第１極性の第９のトランジスタのベー
スを接続し、該第９のトランジスタのコレクタに第１極
性の第１０のトランジスタのエミッタを接続し、該第１
０のトランジスタのベースを吐き出し側とし出力端子に
接続して構成した。
本発明では、差動増幅回路の出力をベース共通接続、コ
レクタとエミッタ共通接続のトランジスタを介して出力
端子に接続しているので、オフセットは生じない。また
、出力端子に接続される吐き出し側および吸い込み側を
エミッタホロワに等価な回路としているので、大きな出
力インピーダンを得ることができる。よって、第２図に
示したジャイレータ用アンプ用として好適となる。
レクタとエミッタ共通接続のトランジスタを介して出力
端子に接続しているので、オフセットは生じない。また
、出力端子に接続される吐き出し側および吸い込み側を
エミッタホロワに等価な回路としているので、大きな出
力インピーダンを得ることができる。よって、第２図に
示したジャイレータ用アンプ用として好適となる。
以下、本発明の実施例について説明する。第１図はその
一実施例のトランスコンダクタンスアンプの回路を示す
図である。第３図〜第５図に示したものと同様の機能を
果たすものには同一符号を付した。第１図において、Ｑ
２１、Ｑ２２は定電流源９と共に差動増幅回路を構成し
ている。そして、一方のトランジスタＱ２１のコレクタ
側には、ベース共通接続、コレクタ・エミッタ共通接続
のトランジスタＱ２３〜Ｑ２５からなる電流増幅回路が
接続され、その最終段のトランジスタＱ２５のベースが
出力端子６に対して吸い込み側として接続される。また
、他方のトランジスタＱ２２のコレクタ側には、ベース
共通接続、コレクタ・エミッタ共通接続のトランジスタ
Ｑ２６〜Ｑ３０からなる電流増幅回路が接続され、その
最終段のトランジスタＱ３０のベースが出力端子に対し
て吐き出し側として接続されている。つまり、トランジ
スタＱ２５とＱ３０のベースが出力端子６に共通接続さ
れている。 さて、入力端子７．８の間の差動入力電圧がｖｌであり
、そのときトランジスタＱ２１、Ｑ２２のコレクタ電流
がＩａＸＩｂであったとする。また、β９はすべてのＮ
ＰＮ）ランジスタのｈ ｆｅ、β２はすべてのＰＮＰ
トランジスタのｈｆ、とする。 いま、電流Ｉｂに関する経路を考える。電流ｒｂがトラ
ンジスタＱ２６に供給された場合にＮＰＮとＰＮＰの各
トランジスタがマツチングしているとすると、トランジ
スタＱ２６、Ｑ２７のベース電流はｒＩｂ／β２」、ト
ランジスタＱ２７のコレクタ電流（トランジスタＱ２８
のエミッタ電流）は「β、−Ｉｂ／β２」、トランジス
タＱ２８、Ｑ２９のベース電流はｒＩｂ／β２」、トラ
ンジスタＱ２９のコレクタ電流（トランジスタＱ３０の
エミッタ電流）はＩｂとなり、トランジスタＱ３０から
出力する吐き出し電流ＩＣはｒＩｂ／β２」となる。 同様に電流Ｉａに関する経路についても、トランジスタ
Ｑ２３、Ｑ２４のベース電流はｒＩａ／β、」、トラン
ジスタＱ２４のコレクタ電流（トランジスタＱ２５のエ
ミッタ電流）は「β８ ・Ｉａ／β２」となり、トラン
ジスタＱ２５から出力する吸い込み電流ＩｃはｒＩａ／
β２」となる。 ここで、トランスコンダクタンスＧｍを求める。 まず、出力電流Ｉｏは、 Ｉ ｏ＝ （Ｉ ｃ−Ｉｄ） ＝（Ｉｂ−１ａ）／β２ ・・・αΦトラン
ジスタＱ２１、Ｑ２２、定電流源９からなる差動増幅回
路のトランスコンダクタンスをｇｍとすると、 Ｉｏ＝［（１／βｐ）”ｇｍ］”ｖｔ −（１１）
従って、トランスコンダクタンスＧｍは、Ｇｍ＝Ｉ ｏ
／Ｖ１＝ｇｍ／β、 −（１２１となり、通
常の差動増幅回路が有するｇｍの１／β２に少なくなる
。 次に、出力インピーダンスについては、小信号時におい
て出力トランジスタＱ２５の側の出力抵抗ｒ。は、トラ
ンジスタＱ２４の出力抵抗をそのトランジスタＱ２５の
エミッタ側の負荷としたエミッタホロワの入力インピー
ダンスと等価なので、トランジスタＱ２５の内部抵抗を
ｒ２５とすれば、ｒ、＝β、・ｒ２５
・・・（２）同様にトランジスタＱ３０の側の出
力抵抗ｒ、は、トランジスタはＱ２９の内部抵抗をｒ２
９とすれば、 ｒ、＝β、・ｒ２９ ”［）とな
る。よって、出力インピーダンスはこれら出力抵抗ｒＷ
ｚｒＰを並列接続した値となる。これは、最も出力イン
ピーダンスが高い従来の第５図に示した回路の２倍であ
る。 オフセット電流・電圧については、差動増幅回路のトラ
ンジスタＱ２１、Ｑ２２の負荷か同一のＰＮＰ トラン
ジスタＱ２３、Ｑ２６であるので、オフセット電流や電
圧は回路上発生しない。 このように、第１図に示す回路では、トランスコンダク
タンスが通常の差動増幅回路がもつｇｍの１／β２と少
なくなり、出力インピーダンスはウィルソン型カレント
ミラーを使用した回路の２倍の値となり、更にオフセッ
ト電流・電圧が発生せず、必要素子数も１１素子と少な
くなる。
一実施例のトランスコンダクタンスアンプの回路を示す
図である。第３図〜第５図に示したものと同様の機能を
果たすものには同一符号を付した。第１図において、Ｑ
２１、Ｑ２２は定電流源９と共に差動増幅回路を構成し
ている。そして、一方のトランジスタＱ２１のコレクタ
側には、ベース共通接続、コレクタ・エミッタ共通接続
のトランジスタＱ２３〜Ｑ２５からなる電流増幅回路が
接続され、その最終段のトランジスタＱ２５のベースが
出力端子６に対して吸い込み側として接続される。また
、他方のトランジスタＱ２２のコレクタ側には、ベース
共通接続、コレクタ・エミッタ共通接続のトランジスタ
Ｑ２６〜Ｑ３０からなる電流増幅回路が接続され、その
最終段のトランジスタＱ３０のベースが出力端子に対し
て吐き出し側として接続されている。つまり、トランジ
スタＱ２５とＱ３０のベースが出力端子６に共通接続さ
れている。 さて、入力端子７．８の間の差動入力電圧がｖｌであり
、そのときトランジスタＱ２１、Ｑ２２のコレクタ電流
がＩａＸＩｂであったとする。また、β９はすべてのＮ
ＰＮ）ランジスタのｈ ｆｅ、β２はすべてのＰＮＰ
トランジスタのｈｆ、とする。 いま、電流Ｉｂに関する経路を考える。電流ｒｂがトラ
ンジスタＱ２６に供給された場合にＮＰＮとＰＮＰの各
トランジスタがマツチングしているとすると、トランジ
スタＱ２６、Ｑ２７のベース電流はｒＩｂ／β２」、ト
ランジスタＱ２７のコレクタ電流（トランジスタＱ２８
のエミッタ電流）は「β、−Ｉｂ／β２」、トランジス
タＱ２８、Ｑ２９のベース電流はｒＩｂ／β２」、トラ
ンジスタＱ２９のコレクタ電流（トランジスタＱ３０の
エミッタ電流）はＩｂとなり、トランジスタＱ３０から
出力する吐き出し電流ＩＣはｒＩｂ／β２」となる。 同様に電流Ｉａに関する経路についても、トランジスタ
Ｑ２３、Ｑ２４のベース電流はｒＩａ／β、」、トラン
ジスタＱ２４のコレクタ電流（トランジスタＱ２５のエ
ミッタ電流）は「β８ ・Ｉａ／β２」となり、トラン
ジスタＱ２５から出力する吸い込み電流ＩｃはｒＩａ／
β２」となる。 ここで、トランスコンダクタンスＧｍを求める。 まず、出力電流Ｉｏは、 Ｉ ｏ＝ （Ｉ ｃ−Ｉｄ） ＝（Ｉｂ−１ａ）／β２ ・・・αΦトラン
ジスタＱ２１、Ｑ２２、定電流源９からなる差動増幅回
路のトランスコンダクタンスをｇｍとすると、 Ｉｏ＝［（１／βｐ）”ｇｍ］”ｖｔ −（１１）
従って、トランスコンダクタンスＧｍは、Ｇｍ＝Ｉ ｏ
／Ｖ１＝ｇｍ／β、 −（１２１となり、通
常の差動増幅回路が有するｇｍの１／β２に少なくなる
。 次に、出力インピーダンスについては、小信号時におい
て出力トランジスタＱ２５の側の出力抵抗ｒ。は、トラ
ンジスタＱ２４の出力抵抗をそのトランジスタＱ２５の
エミッタ側の負荷としたエミッタホロワの入力インピー
ダンスと等価なので、トランジスタＱ２５の内部抵抗を
ｒ２５とすれば、ｒ、＝β、・ｒ２５
・・・（２）同様にトランジスタＱ３０の側の出
力抵抗ｒ、は、トランジスタはＱ２９の内部抵抗をｒ２
９とすれば、 ｒ、＝β、・ｒ２９ ”［）とな
る。よって、出力インピーダンスはこれら出力抵抗ｒＷ
ｚｒＰを並列接続した値となる。これは、最も出力イン
ピーダンスが高い従来の第５図に示した回路の２倍であ
る。 オフセット電流・電圧については、差動増幅回路のトラ
ンジスタＱ２１、Ｑ２２の負荷か同一のＰＮＰ トラン
ジスタＱ２３、Ｑ２６であるので、オフセット電流や電
圧は回路上発生しない。 このように、第１図に示す回路では、トランスコンダク
タンスが通常の差動増幅回路がもつｇｍの１／β２と少
なくなり、出力インピーダンスはウィルソン型カレント
ミラーを使用した回路の２倍の値となり、更にオフセッ
ト電流・電圧が発生せず、必要素子数も１１素子と少な
くなる。
以上から本発明によれば、少ない素子数で低トランスコ
ンダクタンスアンプを実現でき、しかも出力インピーダ
ンスが低く、オフセット電圧・電流も零となるという利
点がある。よって、疑似インダクタンスを作成するため
のジャイレータ用アンプ用として好適となる。
ンダクタンスアンプを実現でき、しかも出力インピーダ
ンスが低く、オフセット電圧・電流も零となるという利
点がある。よって、疑似インダクタンスを作成するため
のジャイレータ用アンプ用として好適となる。
第１図は本発明の一実施例のトランスコンダクタンスア
ンプの回路図、第２図はトランスコンダクタンスアンプ
を利用したンヤイレータ用アンプの回路図、第３図〜第
５図は従来のトランスコンダクタンスアンプの回路図で
ある。 代理人 弁理士 長 尾 常 明 第１図 第２図
ンプの回路図、第２図はトランスコンダクタンスアンプ
を利用したンヤイレータ用アンプの回路図、第３図〜第
５図は従来のトランスコンダクタンスアンプの回路図で
ある。 代理人 弁理士 長 尾 常 明 第１図 第２図
Claims (1)
- （１）、差動増幅回路を構成すべく差動接続される第１
極性の第１、第２のトランジスタの内の該第１のトラン
ジスタのコレクタに第１極性の第３のトランジスタのエ
ミッタを接続し、該第３のトランジスタのベースに第２
極性の第４のトランジスタのベースを接続し、該第４の
トランジスタのコレクタに第２極性の第５のトランジス
タのエミッタを接続し、該第５のトランジスタのベース
を吸い込み側として出力端子に接続する共に、 上記第２のトランジスタのコレクタに第１極性の第６の
トランジスタのエミッタを接続し、該第６のトランジス
タのベースに第２極性の第７のトランジスタのベースを
接続し、該第７のトランジスタのコレクタに第２極性の
第８のトランジスタのエミッタを接続し、第８のトラン
ジスタのベースに第１極性の第９のトランジスタのベー
スを接続し、該第９のトランジスタのコレクタに第１極
性の第１０のトランジスタのエミッタを接続し、該第１
０のトランジスタのベースを吐き出し側とし出力端子に
接続してなることを特徴とするトランスコンダクタンス
アップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2292698A JP3020002B2 (ja) | 1990-10-30 | 1990-10-30 | トランスコンダクタンスアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2292698A JP3020002B2 (ja) | 1990-10-30 | 1990-10-30 | トランスコンダクタンスアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04165803A true JPH04165803A (ja) | 1992-06-11 |
| JP3020002B2 JP3020002B2 (ja) | 2000-03-15 |
Family
ID=17785147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2292698A Expired - Fee Related JP3020002B2 (ja) | 1990-10-30 | 1990-10-30 | トランスコンダクタンスアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3020002B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057534A (ja) * | 2000-08-09 | 2002-02-22 | Asahi Kasei Microsystems Kk | 増幅回路 |
| JP2004343373A (ja) * | 2003-05-15 | 2004-12-02 | Nec Electronics Corp | アクティブインダクタンス回路及び差動アンプ回路 |
| JP2007151124A (ja) * | 2002-09-30 | 2007-06-14 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
-
1990
- 1990-10-30 JP JP2292698A patent/JP3020002B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057534A (ja) * | 2000-08-09 | 2002-02-22 | Asahi Kasei Microsystems Kk | 増幅回路 |
| JP4574813B2 (ja) * | 2000-08-09 | 2010-11-04 | 旭化成エレクトロニクス株式会社 | 増幅回路 |
| JP2007151124A (ja) * | 2002-09-30 | 2007-06-14 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
| JP2004343373A (ja) * | 2003-05-15 | 2004-12-02 | Nec Electronics Corp | アクティブインダクタンス回路及び差動アンプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3020002B2 (ja) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0198306A (ja) | 線形差動増幅回路 | |
| JPS605085B2 (ja) | カレントミラ−回路 | |
| JPH04165803A (ja) | トランスコンダクタンスアンプ | |
| JPH03123208A (ja) | 差動電流増幅回路 | |
| JPH0374922A (ja) | フィルタ回路 | |
| JP3427482B2 (ja) | 演算増幅器 | |
| JP3427429B2 (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JPS6167307A (ja) | 差動増幅器 | |
| JP3415221B2 (ja) | 電流増幅回路 | |
| JPH0753299Y2 (ja) | 電力増幅回路 | |
| JPH03286607A (ja) | 微小電流回路 | |
| JPH04180405A (ja) | フィルタ回路 | |
| JPH0239881B2 (ja) | ||
| JP3441356B2 (ja) | 増幅回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JP3161833B2 (ja) | アクティブ型トラップ回路 | |
| JP2793212B2 (ja) | 電流ミラー回路 | |
| JPS63285004A (ja) | 電力増幅回路 | |
| JPS58201176A (ja) | 加算・減算回路 | |
| JP2809157B2 (ja) | 電圧−電流変換回路 | |
| JPH1155049A (ja) | 電流制御回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPS62118621A (ja) | 差動増幅回路 | |
| JPH01114205A (ja) | 増幅器 | |
| JP2001195141A (ja) | バンドギャップリファレンス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |