JPH04165803A - トランスコンダクタンスアンプ - Google Patents
トランスコンダクタンスアンプInfo
- Publication number
- JPH04165803A JPH04165803A JP2292698A JP29269890A JPH04165803A JP H04165803 A JPH04165803 A JP H04165803A JP 2292698 A JP2292698 A JP 2292698A JP 29269890 A JP29269890 A JP 29269890A JP H04165803 A JPH04165803 A JP H04165803A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- collector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 210000003127 knee Anatomy 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、信号伝達を電圧入力−電流出力で行うトラン
スコンダクタンスアンプに関する。
スコンダクタンスアンプに関する。
例えば、疑似インダクタンスを作成するジャイレータ(
GYRATOR)用アンプとして、トランスコンダクタ
ンスアンプか使用される。 第2図はこのジャイレータ用アンプの回路を示す図であ
り、トランスコンダクタンスがgmユのトランスコンダ
クタンスアンプ1と、トランスコンダクタンスが2m2
のトランスコンダクタンスアンプ2と、コンデンサ3(
容量:C)とから構成される。 入力端子4から流れ込む電流1.がアンプ1の入力側に
は流れ込まず、すべてアンプ2に流れると、アンプ1か
ら出力される電流I2は、アンプ1の出力インピーダン
スやアンプ2の入力インピーダンスに影響されず、すべ
て負荷としてのコンデンサ3に流れ込む。 この回路では、アンプ1の出力電流I2がコンデンサ3
に流れてそこに発生する電圧をv2とすると、 I、=gm0.■、 ・−(1)
V2=I2/jωC =gm□ ・V工/jωC・・・(2)ここで、アンプ
1の入力インピーダンスおよびアンプ2の入力インピー
ダンスを■とすると、入力電流■、はすべてアンプ2に
流れ込むため、■よ=gm2 ・v2 =gm、−gm2− V、/jωc =(3)従っ
て、入力端子4からみたインピーダンスZは、Z=■、
/Iニ ーjωC/ (gm、 ・gm2) =jω・C/ (gmよ ・gm2) =jω・L ・・・(
4)L=C/ (gm、 ・gm2)
−(5)この(5)式から、トランスコンダクタンスg
m0、gm2が小さければ小さいぼど、大きな値の疑似
インダクタンスLを実現できることが分かる。このよう
にして得られる疑似インダクタンスLは、大きな値のイ
ンダクタンスを作成することが困難な半導体装置内蔵用
として有用である。 このような用途をもつトランスコンダクタンスアンプの
回路の従来例を第3図乃至第5図に示す。 第3図の回路は差動増幅回路を構成するトランジスタQ
1、Q2および定電流源5、そのトランジスタQ1のコ
レクタ電流を取り出すべくカレントミラー接続されるト
ランジスタQ3、Q4、トランジスタQ2のコレクタ電
流を取り出すべくカレントミラー接続されるトランジス
タQ5、Q6、そのトランジスタQ6のコレクタ電流を
転移すべくカレントミラー接続されるトランジスタQ7
、Q8を具備する。トランジスタQ4は出力端子6に流
れる電流の吐出用、トランジスタQ8は吸い込み用とし
て機能する。7.8は入力端子である。 第4図の回路は、第3図の回路に抵抗R1〜R4(R3
=R4)を追加した回路である。 第5図の回路は、トランジスタQ9〜Qllを追加して
、第3図における3個のカレントミラー回路をウィルソ
ン型のカレントミラー回路に代えたものである。
GYRATOR)用アンプとして、トランスコンダクタ
ンスアンプか使用される。 第2図はこのジャイレータ用アンプの回路を示す図であ
り、トランスコンダクタンスがgmユのトランスコンダ
クタンスアンプ1と、トランスコンダクタンスが2m2
のトランスコンダクタンスアンプ2と、コンデンサ3(
容量:C)とから構成される。 入力端子4から流れ込む電流1.がアンプ1の入力側に
は流れ込まず、すべてアンプ2に流れると、アンプ1か
ら出力される電流I2は、アンプ1の出力インピーダン
スやアンプ2の入力インピーダンスに影響されず、すべ
て負荷としてのコンデンサ3に流れ込む。 この回路では、アンプ1の出力電流I2がコンデンサ3
に流れてそこに発生する電圧をv2とすると、 I、=gm0.■、 ・−(1)
V2=I2/jωC =gm□ ・V工/jωC・・・(2)ここで、アンプ
1の入力インピーダンスおよびアンプ2の入力インピー
ダンスを■とすると、入力電流■、はすべてアンプ2に
流れ込むため、■よ=gm2 ・v2 =gm、−gm2− V、/jωc =(3)従っ
て、入力端子4からみたインピーダンスZは、Z=■、
/Iニ ーjωC/ (gm、 ・gm2) =jω・C/ (gmよ ・gm2) =jω・L ・・・(
4)L=C/ (gm、 ・gm2)
−(5)この(5)式から、トランスコンダクタンスg
m0、gm2が小さければ小さいぼど、大きな値の疑似
インダクタンスLを実現できることが分かる。このよう
にして得られる疑似インダクタンスLは、大きな値のイ
ンダクタンスを作成することが困難な半導体装置内蔵用
として有用である。 このような用途をもつトランスコンダクタンスアンプの
回路の従来例を第3図乃至第5図に示す。 第3図の回路は差動増幅回路を構成するトランジスタQ
1、Q2および定電流源5、そのトランジスタQ1のコ
レクタ電流を取り出すべくカレントミラー接続されるト
ランジスタQ3、Q4、トランジスタQ2のコレクタ電
流を取り出すべくカレントミラー接続されるトランジス
タQ5、Q6、そのトランジスタQ6のコレクタ電流を
転移すべくカレントミラー接続されるトランジスタQ7
、Q8を具備する。トランジスタQ4は出力端子6に流
れる電流の吐出用、トランジスタQ8は吸い込み用とし
て機能する。7.8は入力端子である。 第4図の回路は、第3図の回路に抵抗R1〜R4(R3
=R4)を追加した回路である。 第5図の回路は、トランジスタQ9〜Qllを追加して
、第3図における3個のカレントミラー回路をウィルソ
ン型のカレントミラー回路に代えたものである。
ところが、第3図に示す回路は、入力オフセットか生じ
る。すなわち、カレントミラー比を1として、両入力端
子7.8を同一電圧を与えると、トランジスタQ4のコ
レクタ電流I4は、IBpをそのベース電流とすれば、 14−I。/2 − IB、 ・−(
5)また、トランジスタQ6のコレクタ電流■6は、1
、=1./2 − IB、 −・・(
7)よって、トランジスタQ8のコレクタ電流I8は、
トランジスタQ8のベース電流を18%とすれば、l8
=1.−1.。 =I、!/2 − IB、 −I□ ・−(8
)従って、出力電流I0は、 1、=L −1゜ = (1,/2−1.、) −(II!/2−1.、−IゎN) =1.・ ・−(9)とな
る。つまり、両入力端子7.8に同電位を与えたとき、
トランジスタQ8のベース電流分だけ出力電流が発生し
くベース電流エラー)、オフセットがあることかわかる
。 また、出力インピーダンスは、トランジスタロ4側の出
力抵抗r4、トランジスタ素子側の出力抵抗r8の並列
接続値で決まり大きくはない。 更に、gmを小さくするには、定電流源5の電流エアを
小さくすることか必要である。更に、この回路では定電
流源5も含めるとトランジスタ素子か9個必要となる。 また、第4図に示す回路では、抵抗R1とR3との比、
抵抗R1とR4(=R3)との比によりトランジスタQ
4、Q8の電流を変化させることかできるので、gmを
変化できるが、それはある範囲内に留まりそのgmを小
さくするには第3図の回路と同様に定電流源5の電流I
。を小さくする必要がある。また出力インピーダンスに
ついては、gm−R3〈くβ、R1<γπのとき(但し
γπはトランジスタQ3の入力抵抗)、rr4(1+g
m−R3)」とrr8 (1+gm−R4)Jの並列接
続値で決るが、「gm−R3」やrgm・R4Jの値は
第3図のトランジスタQ4の出力抵抗r4に比べて(1
+gm−R3)倍大きくなる。また、この回路ではベー
ス電流エラー、入力オフセットは第3図の回路と同様で
あり、更に素子数が13素子に増大する。 第5図の回路は、ベース電流エラーが非常に少なく1/
β2なる。また、トランジスタQ9の出力抵抗をr9、
hf、をβp1トランジスタQ11の出力抵抗をrll
、hf、をβnとすると、出力インピーダンスはrr9
・βp/2」と「rll・βn/2」の並列接続値とな
り、第3図や第4図に示した回路のものよりも、大きく
なる。しかし、入力オフセットは同様に存在し、素子数
も12素子と多くなる。 以上のように従来のトランスコンダクタンスアンプは、
少素子数で出力インピーダンスを大きく、しかもオフセ
ット電圧・電流を回路上「零」にすることは不可能であ
った。このため、第2図に示したジャイレータ用アンプ
として使用するには、不十分であった。 そこで本発明は、カレントミラー回路を使用せず、差動
増幅回路の出力にベース共通接続、コレクタとエミッタ
共通接続のトランジスタを接続して出力端子まで導き、
少素子数で出力インピーダンスが大きく、シかもオフセ
ット電圧・電流が「零」となるようにしたトランスコン
ダクタンスアンプを提供せんとするものである。
る。すなわち、カレントミラー比を1として、両入力端
子7.8を同一電圧を与えると、トランジスタQ4のコ
レクタ電流I4は、IBpをそのベース電流とすれば、 14−I。/2 − IB、 ・−(
5)また、トランジスタQ6のコレクタ電流■6は、1
、=1./2 − IB、 −・・(
7)よって、トランジスタQ8のコレクタ電流I8は、
トランジスタQ8のベース電流を18%とすれば、l8
=1.−1.。 =I、!/2 − IB、 −I□ ・−(8
)従って、出力電流I0は、 1、=L −1゜ = (1,/2−1.、) −(II!/2−1.、−IゎN) =1.・ ・−(9)とな
る。つまり、両入力端子7.8に同電位を与えたとき、
トランジスタQ8のベース電流分だけ出力電流が発生し
くベース電流エラー)、オフセットがあることかわかる
。 また、出力インピーダンスは、トランジスタロ4側の出
力抵抗r4、トランジスタ素子側の出力抵抗r8の並列
接続値で決まり大きくはない。 更に、gmを小さくするには、定電流源5の電流エアを
小さくすることか必要である。更に、この回路では定電
流源5も含めるとトランジスタ素子か9個必要となる。 また、第4図に示す回路では、抵抗R1とR3との比、
抵抗R1とR4(=R3)との比によりトランジスタQ
4、Q8の電流を変化させることかできるので、gmを
変化できるが、それはある範囲内に留まりそのgmを小
さくするには第3図の回路と同様に定電流源5の電流I
。を小さくする必要がある。また出力インピーダンスに
ついては、gm−R3〈くβ、R1<γπのとき(但し
γπはトランジスタQ3の入力抵抗)、rr4(1+g
m−R3)」とrr8 (1+gm−R4)Jの並列接
続値で決るが、「gm−R3」やrgm・R4Jの値は
第3図のトランジスタQ4の出力抵抗r4に比べて(1
+gm−R3)倍大きくなる。また、この回路ではベー
ス電流エラー、入力オフセットは第3図の回路と同様で
あり、更に素子数が13素子に増大する。 第5図の回路は、ベース電流エラーが非常に少なく1/
β2なる。また、トランジスタQ9の出力抵抗をr9、
hf、をβp1トランジスタQ11の出力抵抗をrll
、hf、をβnとすると、出力インピーダンスはrr9
・βp/2」と「rll・βn/2」の並列接続値とな
り、第3図や第4図に示した回路のものよりも、大きく
なる。しかし、入力オフセットは同様に存在し、素子数
も12素子と多くなる。 以上のように従来のトランスコンダクタンスアンプは、
少素子数で出力インピーダンスを大きく、しかもオフセ
ット電圧・電流を回路上「零」にすることは不可能であ
った。このため、第2図に示したジャイレータ用アンプ
として使用するには、不十分であった。 そこで本発明は、カレントミラー回路を使用せず、差動
増幅回路の出力にベース共通接続、コレクタとエミッタ
共通接続のトランジスタを接続して出力端子まで導き、
少素子数で出力インピーダンスが大きく、シかもオフセ
ット電圧・電流が「零」となるようにしたトランスコン
ダクタンスアンプを提供せんとするものである。
このために本発明は、差動増幅回路を構成すべく差動接
続される第1極性の第1、第2のトランジスタの内の該
第1のトランジスタのコレクタに第1極性の第3のトラ
ンジスタのエミッタを接続し、該第3のトランジスタの
ベースに第2極性の第4のトランジスタのベースを接続
し、該第4のトランジスタのコレクタに第2極性の第5
のトランジスタのエミッタを接続し、該第5のトランジ
スタのベースを吸い込み側として出力端子に接続する共
に、 上記第2のトランジスタのコレクタに第1極性の第6の
トランジスタのエミッタを接続し、該第6のトランジス
タのベースに第2極性の第7のトランジスタのベースを
接続し、該第7のトランジスタのコレクタに第2極性の
第8のトランジスタのエミッタを接続し、第8のトラン
ジスタのベースに第1極性の第9のトランジスタのベー
スを接続し、該第9のトランジスタのコレクタに第1極
性の第10のトランジスタのエミッタを接続し、該第1
0のトランジスタのベースを吐き出し側とし出力端子に
接続して構成した。
続される第1極性の第1、第2のトランジスタの内の該
第1のトランジスタのコレクタに第1極性の第3のトラ
ンジスタのエミッタを接続し、該第3のトランジスタの
ベースに第2極性の第4のトランジスタのベースを接続
し、該第4のトランジスタのコレクタに第2極性の第5
のトランジスタのエミッタを接続し、該第5のトランジ
スタのベースを吸い込み側として出力端子に接続する共
に、 上記第2のトランジスタのコレクタに第1極性の第6の
トランジスタのエミッタを接続し、該第6のトランジス
タのベースに第2極性の第7のトランジスタのベースを
接続し、該第7のトランジスタのコレクタに第2極性の
第8のトランジスタのエミッタを接続し、第8のトラン
ジスタのベースに第1極性の第9のトランジスタのベー
スを接続し、該第9のトランジスタのコレクタに第1極
性の第10のトランジスタのエミッタを接続し、該第1
0のトランジスタのベースを吐き出し側とし出力端子に
接続して構成した。
本発明では、差動増幅回路の出力をベース共通接続、コ
レクタとエミッタ共通接続のトランジスタを介して出力
端子に接続しているので、オフセットは生じない。また
、出力端子に接続される吐き出し側および吸い込み側を
エミッタホロワに等価な回路としているので、大きな出
力インピーダンを得ることができる。よって、第2図に
示したジャイレータ用アンプ用として好適となる。
レクタとエミッタ共通接続のトランジスタを介して出力
端子に接続しているので、オフセットは生じない。また
、出力端子に接続される吐き出し側および吸い込み側を
エミッタホロワに等価な回路としているので、大きな出
力インピーダンを得ることができる。よって、第2図に
示したジャイレータ用アンプ用として好適となる。
以下、本発明の実施例について説明する。第1図はその
一実施例のトランスコンダクタンスアンプの回路を示す
図である。第3図〜第5図に示したものと同様の機能を
果たすものには同一符号を付した。第1図において、Q
21、Q22は定電流源9と共に差動増幅回路を構成し
ている。そして、一方のトランジスタQ21のコレクタ
側には、ベース共通接続、コレクタ・エミッタ共通接続
のトランジスタQ23〜Q25からなる電流増幅回路が
接続され、その最終段のトランジスタQ25のベースが
出力端子6に対して吸い込み側として接続される。また
、他方のトランジスタQ22のコレクタ側には、ベース
共通接続、コレクタ・エミッタ共通接続のトランジスタ
Q26〜Q30からなる電流増幅回路が接続され、その
最終段のトランジスタQ30のベースが出力端子に対し
て吐き出し側として接続されている。つまり、トランジ
スタQ25とQ30のベースが出力端子6に共通接続さ
れている。 さて、入力端子7.8の間の差動入力電圧がvlであり
、そのときトランジスタQ21、Q22のコレクタ電流
がIaXIbであったとする。また、β9はすべてのN
PN)ランジスタのh fe、β2はすべてのPNP
トランジスタのhf、とする。 いま、電流Ibに関する経路を考える。電流rbがトラ
ンジスタQ26に供給された場合にNPNとPNPの各
トランジスタがマツチングしているとすると、トランジ
スタQ26、Q27のベース電流はrIb/β2」、ト
ランジスタQ27のコレクタ電流(トランジスタQ28
のエミッタ電流)は「β、−Ib/β2」、トランジス
タQ28、Q29のベース電流はrIb/β2」、トラ
ンジスタQ29のコレクタ電流(トランジスタQ30の
エミッタ電流)はIbとなり、トランジスタQ30から
出力する吐き出し電流ICはrIb/β2」となる。 同様に電流Iaに関する経路についても、トランジスタ
Q23、Q24のベース電流はrIa/β、」、トラン
ジスタQ24のコレクタ電流(トランジスタQ25のエ
ミッタ電流)は「β8 ・Ia/β2」となり、トラン
ジスタQ25から出力する吸い込み電流IcはrIa/
β2」となる。 ここで、トランスコンダクタンスGmを求める。 まず、出力電流Ioは、 I o= (I c−Id) =(Ib−1a)/β2 ・・・αΦトラン
ジスタQ21、Q22、定電流源9からなる差動増幅回
路のトランスコンダクタンスをgmとすると、 Io=[(1/βp)”gm]”vt −(11)
従って、トランスコンダクタンスGmは、Gm=I o
/V1=gm/β、 −(121となり、通
常の差動増幅回路が有するgmの1/β2に少なくなる
。 次に、出力インピーダンスについては、小信号時におい
て出力トランジスタQ25の側の出力抵抗r。は、トラ
ンジスタQ24の出力抵抗をそのトランジスタQ25の
エミッタ側の負荷としたエミッタホロワの入力インピー
ダンスと等価なので、トランジスタQ25の内部抵抗を
r25とすれば、r、=β、・r25
・・・(2)同様にトランジスタQ30の側の出
力抵抗r、は、トランジスタはQ29の内部抵抗をr2
9とすれば、 r、=β、・r29 ”[)とな
る。よって、出力インピーダンスはこれら出力抵抗rW
zrPを並列接続した値となる。これは、最も出力イン
ピーダンスが高い従来の第5図に示した回路の2倍であ
る。 オフセット電流・電圧については、差動増幅回路のトラ
ンジスタQ21、Q22の負荷か同一のPNP トラン
ジスタQ23、Q26であるので、オフセット電流や電
圧は回路上発生しない。 このように、第1図に示す回路では、トランスコンダク
タンスが通常の差動増幅回路がもつgmの1/β2と少
なくなり、出力インピーダンスはウィルソン型カレント
ミラーを使用した回路の2倍の値となり、更にオフセッ
ト電流・電圧が発生せず、必要素子数も11素子と少な
くなる。
一実施例のトランスコンダクタンスアンプの回路を示す
図である。第3図〜第5図に示したものと同様の機能を
果たすものには同一符号を付した。第1図において、Q
21、Q22は定電流源9と共に差動増幅回路を構成し
ている。そして、一方のトランジスタQ21のコレクタ
側には、ベース共通接続、コレクタ・エミッタ共通接続
のトランジスタQ23〜Q25からなる電流増幅回路が
接続され、その最終段のトランジスタQ25のベースが
出力端子6に対して吸い込み側として接続される。また
、他方のトランジスタQ22のコレクタ側には、ベース
共通接続、コレクタ・エミッタ共通接続のトランジスタ
Q26〜Q30からなる電流増幅回路が接続され、その
最終段のトランジスタQ30のベースが出力端子に対し
て吐き出し側として接続されている。つまり、トランジ
スタQ25とQ30のベースが出力端子6に共通接続さ
れている。 さて、入力端子7.8の間の差動入力電圧がvlであり
、そのときトランジスタQ21、Q22のコレクタ電流
がIaXIbであったとする。また、β9はすべてのN
PN)ランジスタのh fe、β2はすべてのPNP
トランジスタのhf、とする。 いま、電流Ibに関する経路を考える。電流rbがトラ
ンジスタQ26に供給された場合にNPNとPNPの各
トランジスタがマツチングしているとすると、トランジ
スタQ26、Q27のベース電流はrIb/β2」、ト
ランジスタQ27のコレクタ電流(トランジスタQ28
のエミッタ電流)は「β、−Ib/β2」、トランジス
タQ28、Q29のベース電流はrIb/β2」、トラ
ンジスタQ29のコレクタ電流(トランジスタQ30の
エミッタ電流)はIbとなり、トランジスタQ30から
出力する吐き出し電流ICはrIb/β2」となる。 同様に電流Iaに関する経路についても、トランジスタ
Q23、Q24のベース電流はrIa/β、」、トラン
ジスタQ24のコレクタ電流(トランジスタQ25のエ
ミッタ電流)は「β8 ・Ia/β2」となり、トラン
ジスタQ25から出力する吸い込み電流IcはrIa/
β2」となる。 ここで、トランスコンダクタンスGmを求める。 まず、出力電流Ioは、 I o= (I c−Id) =(Ib−1a)/β2 ・・・αΦトラン
ジスタQ21、Q22、定電流源9からなる差動増幅回
路のトランスコンダクタンスをgmとすると、 Io=[(1/βp)”gm]”vt −(11)
従って、トランスコンダクタンスGmは、Gm=I o
/V1=gm/β、 −(121となり、通
常の差動増幅回路が有するgmの1/β2に少なくなる
。 次に、出力インピーダンスについては、小信号時におい
て出力トランジスタQ25の側の出力抵抗r。は、トラ
ンジスタQ24の出力抵抗をそのトランジスタQ25の
エミッタ側の負荷としたエミッタホロワの入力インピー
ダンスと等価なので、トランジスタQ25の内部抵抗を
r25とすれば、r、=β、・r25
・・・(2)同様にトランジスタQ30の側の出
力抵抗r、は、トランジスタはQ29の内部抵抗をr2
9とすれば、 r、=β、・r29 ”[)とな
る。よって、出力インピーダンスはこれら出力抵抗rW
zrPを並列接続した値となる。これは、最も出力イン
ピーダンスが高い従来の第5図に示した回路の2倍であ
る。 オフセット電流・電圧については、差動増幅回路のトラ
ンジスタQ21、Q22の負荷か同一のPNP トラン
ジスタQ23、Q26であるので、オフセット電流や電
圧は回路上発生しない。 このように、第1図に示す回路では、トランスコンダク
タンスが通常の差動増幅回路がもつgmの1/β2と少
なくなり、出力インピーダンスはウィルソン型カレント
ミラーを使用した回路の2倍の値となり、更にオフセッ
ト電流・電圧が発生せず、必要素子数も11素子と少な
くなる。
以上から本発明によれば、少ない素子数で低トランスコ
ンダクタンスアンプを実現でき、しかも出力インピーダ
ンスが低く、オフセット電圧・電流も零となるという利
点がある。よって、疑似インダクタンスを作成するため
のジャイレータ用アンプ用として好適となる。
ンダクタンスアンプを実現でき、しかも出力インピーダ
ンスが低く、オフセット電圧・電流も零となるという利
点がある。よって、疑似インダクタンスを作成するため
のジャイレータ用アンプ用として好適となる。
第1図は本発明の一実施例のトランスコンダクタンスア
ンプの回路図、第2図はトランスコンダクタンスアンプ
を利用したンヤイレータ用アンプの回路図、第3図〜第
5図は従来のトランスコンダクタンスアンプの回路図で
ある。 代理人 弁理士 長 尾 常 明 第1図 第2図
ンプの回路図、第2図はトランスコンダクタンスアンプ
を利用したンヤイレータ用アンプの回路図、第3図〜第
5図は従来のトランスコンダクタンスアンプの回路図で
ある。 代理人 弁理士 長 尾 常 明 第1図 第2図
Claims (1)
- (1)、差動増幅回路を構成すべく差動接続される第1
極性の第1、第2のトランジスタの内の該第1のトラン
ジスタのコレクタに第1極性の第3のトランジスタのエ
ミッタを接続し、該第3のトランジスタのベースに第2
極性の第4のトランジスタのベースを接続し、該第4の
トランジスタのコレクタに第2極性の第5のトランジス
タのエミッタを接続し、該第5のトランジスタのベース
を吸い込み側として出力端子に接続する共に、 上記第2のトランジスタのコレクタに第1極性の第6の
トランジスタのエミッタを接続し、該第6のトランジス
タのベースに第2極性の第7のトランジスタのベースを
接続し、該第7のトランジスタのコレクタに第2極性の
第8のトランジスタのエミッタを接続し、第8のトラン
ジスタのベースに第1極性の第9のトランジスタのベー
スを接続し、該第9のトランジスタのコレクタに第1極
性の第10のトランジスタのエミッタを接続し、該第1
0のトランジスタのベースを吐き出し側とし出力端子に
接続してなることを特徴とするトランスコンダクタンス
アップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2292698A JP3020002B2 (ja) | 1990-10-30 | 1990-10-30 | トランスコンダクタンスアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2292698A JP3020002B2 (ja) | 1990-10-30 | 1990-10-30 | トランスコンダクタンスアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04165803A true JPH04165803A (ja) | 1992-06-11 |
JP3020002B2 JP3020002B2 (ja) | 2000-03-15 |
Family
ID=17785147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2292698A Expired - Fee Related JP3020002B2 (ja) | 1990-10-30 | 1990-10-30 | トランスコンダクタンスアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3020002B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057534A (ja) * | 2000-08-09 | 2002-02-22 | Asahi Kasei Microsystems Kk | 増幅回路 |
JP2004343373A (ja) * | 2003-05-15 | 2004-12-02 | Nec Electronics Corp | アクティブインダクタンス回路及び差動アンプ回路 |
JP2007151124A (ja) * | 2002-09-30 | 2007-06-14 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
-
1990
- 1990-10-30 JP JP2292698A patent/JP3020002B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057534A (ja) * | 2000-08-09 | 2002-02-22 | Asahi Kasei Microsystems Kk | 増幅回路 |
JP4574813B2 (ja) * | 2000-08-09 | 2010-11-04 | 旭化成エレクトロニクス株式会社 | 増幅回路 |
JP2007151124A (ja) * | 2002-09-30 | 2007-06-14 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
JP2004343373A (ja) * | 2003-05-15 | 2004-12-02 | Nec Electronics Corp | アクティブインダクタンス回路及び差動アンプ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3020002B2 (ja) | 2000-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0198306A (ja) | 線形差動増幅回路 | |
JPS605085B2 (ja) | カレントミラ−回路 | |
JPH04165803A (ja) | トランスコンダクタンスアンプ | |
JPH03123208A (ja) | 差動電流増幅回路 | |
JPH0374922A (ja) | フィルタ回路 | |
JP3427482B2 (ja) | 演算増幅器 | |
JP3427429B2 (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
JPS6167307A (ja) | 差動増幅器 | |
JP3415221B2 (ja) | 電流増幅回路 | |
JPH0753299Y2 (ja) | 電力増幅回路 | |
JPH03286607A (ja) | 微小電流回路 | |
JPH04180405A (ja) | フィルタ回路 | |
JPH0239881B2 (ja) | ||
JP3441356B2 (ja) | 増幅回路 | |
JPH01278108A (ja) | 差動増幅回路 | |
JP3161833B2 (ja) | アクティブ型トラップ回路 | |
JP2793212B2 (ja) | 電流ミラー回路 | |
JPS63285004A (ja) | 電力増幅回路 | |
JPS58201176A (ja) | 加算・減算回路 | |
JP2809157B2 (ja) | 電圧−電流変換回路 | |
JPH1155049A (ja) | 電流制御回路 | |
JPH0487407A (ja) | バッファ回路 | |
JPS62118621A (ja) | 差動増幅回路 | |
JPH01114205A (ja) | 増幅器 | |
JP2001195141A (ja) | バンドギャップリファレンス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |