JP2001284523A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP2001284523A
JP2001284523A JP2000380927A JP2000380927A JP2001284523A JP 2001284523 A JP2001284523 A JP 2001284523A JP 2000380927 A JP2000380927 A JP 2000380927A JP 2000380927 A JP2000380927 A JP 2000380927A JP 2001284523 A JP2001284523 A JP 2001284523A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
chip
lead
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000380927A
Other languages
English (en)
Inventor
Seibin Jo
成 敏 徐
Eiseki Tei
永 錫 鄭
Shushoku Haku
種 植 白
Zaikun Kyu
在 勳 丘
Zaigaku Ri
在 學 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Korea Inc
Amkor Technology Inc
Original Assignee
Amkor Technology Korea Inc
Amkor Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amkor Technology Korea Inc, Amkor Technology Inc filed Critical Amkor Technology Korea Inc
Publication of JP2001284523A publication Critical patent/JP2001284523A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 多数の半導体チップを積層した状態でリード
フレームに搭載することによって、高機能化を具現し、
放熱性能を向上させることができる半導体パッケージを
提供する。 【解決手段】 上面に多数の入出力パッドが形成された
第１半導体チップ２と、第１半導体チップの上面にもっ
と大きい大きさに位置され、下面に多数の入出力パッド
が形成された第２半導体チップ４と、第１半導体チップ
の外周縁と第２半導体チップの下面領域に形成された多
数のリード１２と、第１半導体チップの入出力パッドと
第２半導体チップの特定の入出力パッドを相互接続さ
せ、また、第２半導体チップの他の入出力パッドとリー
ドを相互接続させる多数の導電性接続手段６と、第１半
導体チップ、第２半導体チップ、導電性接続手段及びリ
ードを封止材で封止するが、リードの下面は外部に露出
されるように形成されたパッケージ本体１８とを包含し
てなることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に関するもので、より詳しくは、多数の半導体チップを
積層した状態でリードフレームに搭載することによっ
て、高機能化を具現し、放熱性能を向上し得る積層型半
導体パッケージ（Ｓｔａｃｋｅｄ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ Ｐａｃｋａｇｅ）に関するものである。
【０００２】
【従来の技術】通常、積層型半導体パッケージはリード
フレームや回路基板等に多数の半導体チップを垂直の方
向に積層した後、上記積層された半導体チップ同士また
は、半導体チップとリードフレーム及び回路基板とを導
電性ワイヤでボンディング（ｂｏｎｄｉｎｇ）するもの
を指す。
【０００３】このような積層型半導体パッケージは一つ
のパッケージ本体の内側に多数の半導体チップが搭載さ
れることによって、電気的に高機能化され、また、マザ
ーボード（Ｍｏｔｈｅｒ Ｂｏａｒｄ）での実装密度を
向上することができるので、最近、大量に製造されてい
る。
【０００４】このような従来の積層型半導体パッケージ
を図１に図示する。図示したように、通常、樹脂層２’
を中心にその上面にはボンドフィンガー４’を包含する
回路パターンが形成されており、下面にはボールランド
６’を包含する回路パターンが形成されており、上、下
面の回路パターンは導電性ビーアホール８’で相互接続
された回路基板１０’が具備されている。回路基板１
０’の上面中央部には接着剤で第１半導体チップ１２’
が接着されており、第１半導体チップ１２’の上面には
接着剤で他の第２半導体チップ１４’が接着されてい
る。
【０００５】第１半導体チップ１２’及び第２半導体チ
ップ１４’の入出力パッドは全部導電性ワイヤ１６’に
より回路基板のボンドフィンガー４’に接続されてお
り、回路基板１０’の下面に形成されたボールランド
６’には多数の導電性ボール１８’が融着されている。
【０００６】回路基板１０’の上面に位置された第１半
導体チップ１２’、第２半導体チップ１４’及び導電性
ワイヤ１６’等は全部封止材で封止されて所定のパッケ
ージ本体２０’を形成している。図面中、未説明の符号
７’は回路パターンを外部環境から保護するためにその
表面にコーティングされたカバーコートである。
【０００７】しかし、このような従来の半導体パッケー
ジは高価な回路基板を利用するため、全体的に半導体パ
ッケージの原価が上昇するという問題点がある。
【０００８】また、比較的厚い回路基板の上面に再び他
の半導体チップを積層すると共に、ワイヤボンディング
によるワイヤループ高さ（ｌｏｏｐ ｈｅｉｇｈｔ）が
大きくなるので、結局、半導体パッケージの厚さが大き
くなるという問題点がある。
【０００９】また、半導体チップの下面は回路基板が、
半導体チップの上面及び側面はパッケージ本体が被覆さ
れているので、積層された半導体チップから発生する熱
が外部に適切に放出されにくくなるという問題点があ
る。
【００１０】
【発明が解決しようとする課題】したがって、本発明は
上記のような従来の半導体パッケージの問題点を解決す
べく案出したものであり、本発明の目的は、多数の半導
体チップをフリップチップ技術等を用いて相互積層し、
また、これをリードフレームに搭載すると共に、半導体
チップとリードとの接続にもフリップチップ技術を利用
することによって、電気的な高機能化を具現し、また、
放熱性能を向上させ得る半導体パッケージの提供するこ
とにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
になされた本発明の半導体パッケージは、上面に多数の
入出力パッドが形成された第１半導体チップと、前記第
１半導体チップの上面にもっと大きい大きさに位置さ
れ、下面に多数の入出力パッドが形成された第２半導体
チップと、前記第１半導体チップの外周縁と第２半導体
チップの下面領域に形成された多数のリードと、前記第
１半導体チップの入出力パッドと前記第２半導体チップ
の特定の入出力パッドを相互接続させ、また、前記第２
半導体チップの他の入出力パッドと前記リードを相互接
続させる多数の導電性接続手段と、前記第１半導体チッ
プ、第２半導体チップ、導電性接続手段及びリードを封
止材で封止するが、前記リードの下面は外部に露出され
るように形成されたパッケージ本体とを包含してなるこ
とを特徴とする。
【００１２】また、前記第１半導体チップの下面と第２
半導体チップの上面中、少なくとも一つの面がパッケー
ジ本体の外側に露出されることを特徴とする。また、前
記導電性接続手段はソルダボール、ゴールド（Ａｕ）ボ
ールまたは異方性導電フィルムの中から選択されたいず
れか一つであることが好ましい。また、前記導電性接続
手段としてソルダボールまたはゴールドボールが利用さ
れた場合、前記第２半導体チップの入出力パッドとリー
ドとを接続させる領域の外周縁には一定の厚さの絶縁層
が形成されることが好ましい。
【００１３】また、上記目的を達成するためになされた
本発明の半導体パッケージは、上面に多数の入出力パッ
ドが形成された第１半導体チップと、前記第１半導体チ
ップの上面にさらに小さい大きさに位置され、前記第１
半導体チップに向って多数の入出力パッドが形成された
第２半導体チップと、前記第１半導体チップの下面に接
着剤により接着されたチップ搭載板と、前記チップ搭載
板の外周縁に一定の距離に離隔されて形成された多数の
リードと、前記第１半導体チップの特定入出力パッドと
前記リードとを相互接続させる多数の導電性ワイヤと、
前記第１半導体チップの他の入出力パッドと前記第２半
導体チップの入出力パッドとを相互接続させる多数の導
電性接続手段と、前記第１半導体チップ、第２半導体チ
ップ、チップ搭載板、リード、導電性ワイヤ及び導電性
接続手段を封止材で封止するが、前記チップ搭載板及び
リードの下面は外部に露出されるように形成されたパッ
ケージ本体とを包含してなることを特徴とする。
【００１４】ここで、前記第２半導体チップは、上面が
パッケージ本体の外側へ露出されることを特徴とする。
また、前記第１半導体チップは、リードの上面まで延長
され、下面が接着剤でリードの上面に接着されることを
特徴とする。さらに、前記リードは、前記第１半導体チ
ップに向う端部下面に一定の深さの部分エッチング部が
形成されパッケージ本体の内側に結合されており、前記
部分エッチング部の外周縁にはランドが形成されパッケ
ージ本体の外側へ露出されることもできる。また、前記
リードは、チップ搭載板に向う端部下面に一定の深さの
部分エッチング部が形成されパッケージ本体の内側に結
合されており、前記部分エッチング部の外周縁にはラン
ドが形成されパッケージ本体の外側へ露出されることも
できる。また、前記リードは、下面に少なくとも一つ以
上の部分エッチング部が形成されパッケージ本体に結合
されており、前記部分エッチング部の外周縁にはランド
が形成されパッケージ本体の外側へ露出されているが、
前記ランドはパッケージ本体の下面に行並びに列をな
し、アレイ（ａｒｒａｙ）されていることを特徴とす
る。
【００１５】また、前記ランドには導電性ボールが融着
されることを特徴とする。また、前記パッケージ本体の
下面に露出された第１半導体チップの下面または前記チ
ップ搭載板の下面に導電性ペーストを塗布又は融着した
後、マザーボードに実装が可能になることを特徴とす
る。また、前記導電性接続手段はソルダボール、ゴール
ドボールまたは異方性導電フィルムの中から選択された
いずれか一つであることが好ましい。
【００１６】上記のように、本発明による半導体パッケ
ージによれば、高価の回路基板の代りに低価のリードフ
レームを利用することによって、全体的な半導体パッケ
ージの原価を節減し得る長所がある。
【００１７】また、一定の距離に離隔されたリード間に
半導体チップを位置させることによって、その厚さを薄
型化し得る長所もある。
【００１８】さらに、従来のような導電性ワイヤの代り
に導電性接続手段を利用することによって、その半導体
パッケージの厚さをもっと薄型化することもできる。
【００１９】また、積層された二つの半導体チップの
上、下面をパッケージ本体の外側に露出させるか、また
は半導体チップの上面及びその底面のチップ搭載板底面
をパッケージ本体の外側に露出させることによって、全
体的な放熱性能を向上させることができる。
【００２０】また、パッケージ本体の外側へ露出された
半導体チップまたはチップ搭載板の下面に導電性ペース
トを塗布又は融着し、その後、この導電性ペースト面と
マザーボードとを接続させることによって、その放熱性
能が向上する。
【００２１】また、半導体チップとリードとを導電性接
続手段で接続する時、導電性接続手段（ゴールドボール
またはソルダボールに限る）と接続されるリード表面の
外周縁に一定厚さの絶縁層がコーティングされることに
よって、導電性接続手段の融着が容易に遂行される長所
もある。
【００２２】
【発明の実施の形態】次に、本発明にかかる半導体パッ
ケージの実施の形態の具体例を図面を参照しながら説明
する。図２（ａ）及び図２（ｂ）は本発明の第１実施例
による半導体パッケージ１０１、１０２を図示した断面
図である。
【００２３】上面に多数の入出力パッド（図示せず）が
形成された第１半導体チップ２が位置されている。第１
半導体チップ２の上面には、この第１半導体チップ２に
向って多数の入出力パッド（図示せず）が形成された第
２半導体チップ４が位置されている。ここで、第２半導
体チップ４は第１半導体チップ２の大きさより大きく形
成されている。
【００２４】第１半導体チップ２の外周縁には一定の距
離に離隔された多数のリード１２が位置している。この
ように積層された半導体チップ（特に、第１半導体チッ
プ２）がリード１２の間に位置されることによって、半
導体パッケージ１０１、１０２の厚さが顕著に薄型化さ
れる。
【００２５】リード１２は、図２（ａ）でのように、第
１半導体チップ２に向う端部下面に一定の深さの部分エ
ッチング部１２ａが形成され、その外周縁にはランド１
４が形成されている。
【００２６】また、図２（ｂ）でのように、リード１２
の下面に部分エッチング部１２ａが形成されており、部
分エッチング部１２ａの外周縁へは多数のランド１４が
形成されているが、底面から見た時、行並びに列をな
し、アレイ（ａｒｒａｙ）された形態に形成することも
できる。
【００２７】一方、第１半導体チップ２の入出力パッド
と第２半導体チップ４の特定入出力パッドは導電性接続
手段６により相互接続されている。また、第２半導体チ
ップ４の他の入出力パッドはフリップチップ技術を用い
てリード１２の上面と導電性接続手段６で接続されてい
る。
【００２８】ここで、導電性接続手段６はゴールド（Ａ
ｕ）ボールまたはソルダボールを利用することができ
る。また、ゴールドボールまたはソルダボールの代りに
異方性電導フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ
Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を利用することも
できる。
【００２９】異方性電導フィルムというのは、一般的な
接着フィルムと導電用金属の中身が混合されたもので、
接着フィルムの厚さは約５０μｍ程度であり、中身であ
る導電用金属の直径は約５μｍ程度である。また、導電
用金属の中身の表面は重合体（Ｐｏｌｙｍｅｒ）でコー
ティングされており、このような異方性電導フィルムの
所定の領域に熱または圧力を付加すれば、その部分の導
電用金属の中身を被覆している重合体が溶けてその部分
は導電性を有するようになり、その他の部分は確実な絶
縁性を維持する特性を有するので、相互接続される部分
の位置調節が容易な長所がある。
【００３０】即ち、導電性接続手段６としてゴールドボ
ールまたはソルダボールを利用する場合は、半導体チッ
プまたはリードの特定領域にそのボールを融着した後、
相互位置を調節した状態で、再びリフロー（Ｒｅｆｌｏ
ｗ）の過程を経由しなければならないが、導電性接続手
段６で異方性電導フィルムを利用する場合は、半導体チ
ップまたはリードの接続される部分に比較的広い範囲で
その異方性電導フィルムを付着した後、単純に相互位置
を調節した状態で所定の加圧力だけを提供すれば、特定
部分が電気的に通電可能になる。例えば、第２半導体チ
ップ４とリード１２間に広範囲に異方性電導フィルムを
位置させ、第２半導体チップ４またはリード１２を互い
に密着させれば、第２半導体チップ４の入出力パッドが
異方性電導フィルムの特定領域に圧力を付加することに
よって、第２半導体チップ４の入出力パッドとリード１
２とは電気的に通電されるようになる。（図面では導電
性接続手段６としてゴールドボールまたはソルダボール
が用いた例を図示されているが、本発明のすべての実施
例で導電性接続手段６を異方性電導フィルムで代替する
ことができる。）
【００３１】よって、従来は、ワイヤボンディングのた
めのワイヤループ高さ（ＷｉｒｅＬｏｏｐ Ｈｅｉｇｈ
ｔ）が要求されたが、本発明は、これに対する制限が少
ないため、半導体パッケージ１０１、１０２の厚さがよ
り薄型化される。
【００３２】また、リード１２の上面には導電性接続手
段６としてゴールドボールまたはソルダボールが用いた
場合、その接続されるリード１２の表面の外周縁に一定
の厚さの絶縁層１５が予めコーティング（ｃｏａｔｉｎ
ｇ）されている。よって、絶縁層１５は、導電性接続手
段６としてのゴールドボールまたはソルダボールが融着
される工程中、そのゴールドボールまたはソルダボール
が絶縁層１５の外側へ流出されないようにすることによ
って、ゴールドボールまたはソルダボール間のショート
（ｓｈｏｒｔ）や第２半導体チップ４とリード１２との
間の接続不良等を防止するようになる。
【００３３】ここで、絶縁層１５は多様な物質等を使用
することができるが、ソルダマスク（Ｓｏｌｄｅｒ Ｍ
ａｓｋ）、カバーコート（Ｃｏｖｅｒ Ｃｏａｔ）また
は重合体（Ｐｏｌｙｉｍｉｄｅ）等を使用するのが望ま
しい。
【００３４】継続して、第１半導体チップ２、第２半導
体チップ４、導電性接続手段６及びリード１２を封止材
で封止するが、リード１２の下面であるランド１４は外
部に露出されるように封止してパッケージ本体１８が形
成される。ここで、パッケージ本体１８の内側へはリー
ド１２に形成された部分エッチング部が結合されること
によって、結局、リード１２はパッケージ本体１８から
水平または垂直の方向に離脱されることなく、堅固に固
定されるようになる。
【００３５】このような半導体パッケージ１０１、１０
２はパッケージ本体１８の下面に露出されたランド１４
にソルダを介在してマザーボードに実装ができるように
なる。また、図２（ｂ）で図示したように、パッケージ
本体１８の外側に露出されたランド１４にソルダボール
のような導電性ボール２０を融着してマザーボードに実
装することもできる。
【００３６】図３（ａ）及び図３（ｂ）は本発明の第２
実施例による半導体パッケージ１０３、１０４を図示し
た断面図である。ここで、第２実施例は第１実施例とほ
ぼ同一であるので、その差異点だけを説明することにす
る。
【００３７】図示したように、パッケージ本体１８の下
面へは第１半導体チップ２の下面が露出されており、パ
ッケージ本体１８の上面へは第２半導体チップ４の上面
が露出されている。よって、第１半導体チップ２の熱は
その下面を通じて直接空気中へ放出可能であり、また、
第２半導体チップ４の熱はその上面及びリード１２を通
じて外部空気中へ放出が可能になる。つまり、半導体チ
ップの熱放出の経路が増加することによって、その放熱
性能が大幅に向上される効果がある。
【００３８】また、図３（ｂ）で図示された半導体パッ
ケージ１０４では、パッケージ本体１８の外側に露出さ
れた第１半導体チップ２の下面に導電性ペースト（図示
せず）、例えば、ソルダペースト層を形成して次後、マ
ザーボードに接続することができる。即ち、第１半導体
チップ２の下面に導電性ボール２０の厚さと類似した厚
さで導電性ペーストの層を形成することによって、次
後、半導体パッケージ１０４の実装工程中に導電性ペー
ストがマザーボードにも接続されることによって、結
局、第１半導体チップ２の熱をマザーボードの方へ容易
に放出されるようになる。
【００３９】図４（ａ）及び図４（ｂ）は本発明の第３
実施例による半導体パッケージ１０５、１０６を図示し
た断面図である。
【００４０】上面に多数の入出力パッド（図示せず）が
形成された第１半導体チップ２が具備されている。第１
半導体チップ２の上面には下面に向って多数の入出力パ
ッドが形成された第２半導体チップ４が位置している。
【００４１】第１半導体チップ２の下面には接着剤１６
によりチップ搭載板１０が接着されている。チップ搭載
板１０はその下面周囲に部分エッチング部１０ａが形成
されている。
【００４２】チップ搭載板１０とは同一の平面であり、
その外周縁には一定の距離に離隔された多数のリード１
２が形成されている。リード１２もまた、図４（ａ）に
図示したように、チップ搭載板１０に向う端部下面に部
分エッチング部１２ａが形成されており、部分エッチン
グ部１２ａの外側にはランド１４が形成されている。
【００４３】また、図４（ｂ）に図示したように、リー
ド１２の下面に部分エッチング部１２ａが形成され、そ
の外側にはランド１４が形成されているが、底面から見
た時、行並びに列をなし、アレイ（ａｒｒａｙ）された
形態に形成することもできる。
【００４４】一方、第１半導体チップ２はリード１２の
上面まで延長され、その下面は接着剤１６によりリード
１２の上面に接着ができる。即ち、第１半導体チップ２
は第２半導体チップ４の大きさより大きく形成すること
ができる。また、リード１２の上面に接着剤１６を介在
して第１半導体チップ２を接着させることによって、ワ
イヤボンディングの時、第１半導体チップ２が傾斜（Ｔ
ｉｌｔ）されないようにすることができる。
【００４５】第１半導体チップ２の特定入出力パッド
（これは第２半導体チップ４と重畳されない位置に形成
しなければならない）はゴールドワイヤやアルミニウム
（ａｌｕｍｉｎｉｕｍ）ワイヤのような導電性ワイヤ８
によりリード１２の上面にボンディングされている。
【００４６】ここで、リード１２の上面には、導電性ワ
イヤ８とのボンディング力を向上させるために金（Ａ
ｕ）、銀（Ａｇ）及びパラジウム（Ｐｄ）等の鍍金がで
きる。
【００４７】一方、第１半導体チップ２の他の入出力パ
ッド（これは第２半導体チップ４の入出力パッド形成位
置と対応する位置に形成しなければならない）は第２半
導体チップ４の入出力パッドと導電性接続手段６により
相互接続されている。
【００４８】ここで、導電性接続手段６は前述したよう
に、ゴールドボール、ソルダボーまたは異方性電導フィ
ルムの中、選択されたいずれかの一つを利用することが
できる。
【００４９】第１半導体チップ２、第２半導体チップ
４、チップ搭載板１０、リード１２、導電性ワイヤ８及
び導電性接続手段６は封止材で封止されているが、チッ
プ搭載板１０及びリード１２の下面は外部に露出されて
パッケージ本体１８を形成している。よって、第１半導
体チップ２、第２半導体チップ４の熱はチップ搭載板１
０を通じて外部へ放出させることによって、放熱性能が
向上される。
【００５０】上記のような半導体パッケージ１０５、１
０６特に、図４（ａ）に図示した半導体パッケージ１０
５はランド１４にソルダを介在してマザーボードに直接
実装ができるようになる。また、図４（ｂ）に図示した
半導体パッケージ１０６はランド１４に予めソルダボー
ルのような導電性ボール２０を融着することによって、
マザーボードに実装することもできる。
【００５１】また、図４（ｂ）に図示された半導体パッ
ケージ１０６のチップ搭載板１０の下面には導電性ボー
ル２０の厚さと類似した厚さを有する導電性ペーストの
層をさらに形成することもできる。導電性ペーストは前
述したように、次後、マザーボードに接続され、チップ
搭載板１０の熱をマザーボードの方へ伝達する役割をす
る。
【００５２】図５（ａ）及び図５（ｂ）は、本発明の第
４実施例による半導体パッケージ１０７、１０８を図示
した断面図である。ここで、第４実施例は第３実施例と
類似するので、その差異点に対してだけ説明することに
する。
【００５３】図示したように、パッケージ本体１８の上
面には第２半導体チップ４の上面が直接空気中に露出さ
れている。よって、第２半導体チップ４及び第１半導体
チップ２の熱はチップ搭載板１０及び第２半導体チップ
４の上面を通じて外部へ放出されることによって、その
放熱性能が向上される。
【００５４】一方、半導体パッケージ１０７、１０８で
も導電性接続手段６としてゴールドボール、ソルダボー
ルまたは異方性電導フィルムの中、いずれかの一つを利
用することができる。また、図５（ｂ）に図示された半
導体パッケージ１０８ではチップ搭載板１０の下面に導
電性ペーストの層をさらに形成することもできる。
【００５５】尚、本発明は、本実施例に限られるもので
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
【００５６】
【発明の効果】上述したように、本発明による半導体パ
ッケージは高価の回路基板の代りに低価のリードフレー
ムを利用することによって、全体的な半導体パッケージ
の原価を節減し得る効果がある。
【００５７】また、一定の距離に離隔されたリード間に
半導体チップを位置させることによって、その厚さを薄
型化し得る効果がある。
【００５８】さらに、従来のような導電性ワイヤの代り
に導電性接続手段を利用することによって、その半導体
パッケージの厚さをもっと薄型化し得る効果がある。
【００５９】また、積層された二つの半導体チップの
上、下面をパッケージ本体の外側に露出させるか、また
は半導体チップの上面及びその底面のチップ搭載板底面
をパッケージ本体の外側に露出させることによって、全
体的な放熱性能を向上させることができる効果がある。
【００６０】また、上記パッケージ本体の外側へ露出さ
れた半導体チップまたはチップ搭載板の下面に導電性ペ
ーストの層を形成し、この導電性ペーストの層と次後、
マザーボードに接続させることによって、その放熱性能
をさらに向上し得る効果がある。
【００６１】また、半導体チップとリードとを導電性接
続手段で接続する時、導電性接続手段（ゴールドボール
またはソルダボールに限る）と接続されるリード表面の
外周縁に一定厚さの絶縁層がコーティングされることに
よって、導電性接続手段の融着が容易に遂行される効果
もある。
【図面の簡単な説明】
【図１】従来の半導体パッケージを図示した断面図であ
る。
【図２】（ａ）、（ｂ）本発明の第１実施例による半導
体パッケージを図示した断面図である。
【図３】（ａ）、（ｂ）本発明の第２実施例による半導
体パッケージを図示した断面図である。
【図４】（ａ）、（ｂ）本発明の第３実施例による半導
体パッケージを図示した断面図である。
【図５】（ａ）、（ｂ）本発明の第４実施例による半導
体パッケージを図示した断面図である。
【符号の説明】
２ 第１半導体チップ ４ 第２半導体チップ ６ 導電性接続手段 ８ 導電性ワイヤ １０ チップ搭載板 １０ａ チップ搭載板の部分エッチング部 １２ リード １２ａ リードの部分エッチング部 １４ ランド １５ 絶縁層 １６ 接着剤 １８ パッケージ本体 ２０ 導電性ボール １０１〜１０８ 本発明による半導体パッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 白 種 植 大韓民国 ソウル特別市 東大門區 踏十 理５洞 678 (72)発明者 丘 在 勳 大韓民国 ソウル特別市 中浪區 面牧３ 洞 龍馬韓信アパート １−710 (72)発明者 李 在 學 大韓民国 ソウル特別市 江東區 岩寺洞 江東アパート ７−202

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 上面に多数の入出力パッドが形成された
    第１半導体チップと、 前記第１半導体チップの上面にもっと大きい大きさに位
    置され、下面に多数の入出力パッドが形成された第２半
    導体チップと、 前記第１半導体チップの外周縁と第２半導体チップの下
    面領域に形成された多数のリードと、 前記第１半導体チップの入出力パッドと前記第２半導体
    チップの特定の入出力パッドを相互接続させ、また、前
    記第２半導体チップの他の入出力パッドと前記リードを
    相互接続させる多数の導電性接続手段と、 前記第１半導体チップ、第２半導体チップ、導電性接続
    手段及びリードを封止材で封止するが、前記リードの下
    面は外部に露出されるように形成されたパッケージ本体
    とを包含してなることを特徴とする半導体パッケージ。
  2. 【請求項２】 前記第１半導体チップの下面と第２半導
    体チップの上面中、少なくとも一つの面がパッケージ本
    体の外側に露出されることを特徴とする請求項１記載の
    半導体パッケージ。
  3. 【請求項３】 前記導電性接続手段はソルダボール、ゴ
    ールド（Ａｕ）ボールまたは異方性導電フィルムの中か
    ら選択されたいずれか一つであることを特徴とする請求
    項１記載の半導体パッケージ。
  4. 【請求項４】 前記導電性接続手段としてソルダボール
    またはゴールドボールが利用された場合、前記第２半導
    体チップの入出力パッドとリードとを接続させる領域の
    外周縁には一定の厚さの絶縁層が形成されることを特徴
    とする請求項３記載の半導体パッケージ。
  5. 【請求項５】 上面に多数の入出力パッドが形成された
    第１半導体チップと、 前記第１半導体チップの上面にさらに小さい大きさに位
    置され、前記第１半導体チップに向って多数の入出力パ
    ッドが形成された第２半導体チップと、 前記第１半導体チップの下面に接着剤により接着された
    チップ搭載板と、 前記チップ搭載板の外周縁に一定の距離に離隔されて形
    成された多数のリードと、 前記第１半導体チップの特定入出力パッドと前記リード
    とを相互接続させる多数の導電性ワイヤと、 前記第１半導体チップの他の入出力パッドと前記第２半
    導体チップの入出力パッドとを相互接続させる多数の導
    電性接続手段と、 前記第１半導体チップ、第２半導体チップ、チップ搭載
    板、リード、導電性ワイヤ及び導電性接続手段を封止材
    で封止するが、前記チップ搭載板及びリードの下面は外
    部に露出されるように形成されたパッケージ本体とを包
    含してなることを特徴とする半導体パッケージ。
  6. 【請求項６】 前記第２半導体チップは、上面がパッケ
    ージ本体の外側へ露出されることを特徴とする請求項５
    記載の半導体パッケージ。
  7. 【請求項７】 前記第１半導体チップは、リードの上面
    まで延長され、下面が接着剤でリードの上面に接着され
    ることを特徴とする請求項５記載の半導体パッケージ。
  8. 【請求項８】 前記リードは、前記第１半導体チップに
    向う端部下面に一定の深さの部分エッチング部が形成さ
    れパッケージ本体の内側に結合されており、前記部分エ
    ッチング部の外周縁にはランドが形成されパッケージ本
    体の外側へ露出されることを特徴とする請求項１記載の
    半導体パッケージ。
  9. 【請求項９】 前記リードは、チップ搭載板に向う端部
    下面に一定の深さの部分エッチング部が形成されパッケ
    ージ本体の内側に結合されており、前記部分エッチング
    部の外周縁にはランドが形成されパッケージ本体の外側
    へ露出されることを特徴とする請求項５記載の半導体パ
    ッケージ。
  10. 【請求項１０】 前記リードは、下面に少なくとも一つ
    以上の部分エッチング部が形成されパッケージ本体に結
    合されており、前記部分エッチング部の外周縁にはラン
    ドが形成されパッケージ本体の外側へ露出されている
    が、前記ランドはパッケージ本体の下面に行並びに列を
    なし、アレイ（ａｒｒａｙ）されていることを特徴とす
    る請求項１または請求項５記載の半導体パッケージ。
  11. 【請求項１１】 前記ランドには導電性ボールが融着さ
    れることを特徴とする請求項８乃至１０中、いずれか一
    項に記載の半導体パッケージ。
  12. 【請求項１２】 前記パッケージ本体の下面に露出され
    た第１半導体チップの下面または前記チップ搭載板の下
    面に導電性ペーストを塗布又は融着した後、マザーボー
    ドに実装が可能になることを特徴とする請求項２または
    請求項５記載の半導体パッケージ。
  13. 【請求項１３】 前記導電性接続手段はソルダボール、
    ゴールドボールまたは異方性導電フィルムの中から選択
    されたいずれか一つであることを特徴とする請求項５記
    載の半導体パッケージ。
JP2000380927A 2000-03-25 2000-12-14 半導体パッケージ Pending JP2001284523A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000/P15305 2000-03-25
KR1020000015305A KR100559664B1 (ko) 2000-03-25 2000-03-25 반도체패키지

Publications (1)

Publication Number Publication Date
JP2001284523A true JP2001284523A (ja) 2001-10-12

Family

ID=19658544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000380927A Pending JP2001284523A (ja) 2000-03-25 2000-12-14 半導体パッケージ

Country Status (4)

Country Link
US (1) US6759737B2 (ja)
JP (1) JP2001284523A (ja)
KR (1) KR100559664B1 (ja)
SG (1) SG89386A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308258A (ja) * 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
WO2003046989A2 (en) * 2001-11-27 2003-06-05 Koninklijke Philips Electronics N.V. Multi-chip module semiconductor devices
US6849952B2 (en) 2002-04-19 2005-02-01 Renesas Technology Corp. Semiconductor device and its manufacturing method
JP2006080350A (ja) * 2004-09-10 2006-03-23 Denso Corp 半導体装置およびその実装構造
JP2007042786A (ja) * 2005-08-02 2007-02-15 Sony Corp マイクロデバイス及びそのパッケージング方法
JP2007251391A (ja) * 2006-03-14 2007-09-27 Sony Corp 半導体装置及びその製造方法
JP2007274000A (ja) * 2007-05-01 2007-10-18 Seiko Instruments Inc 半導体装置、その製造方法、及び、表示装置の製造方法、
US7405104B2 (en) 2002-11-01 2008-07-29 Matsushita Electric Industrial Co., Ltd. Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
KR101096441B1 (ko) 2006-08-31 2011-12-20 주식회사 하이닉스반도체 박형 패키지 및 이를 이용한 멀티 패키지
CN103762214A (zh) * 2014-01-24 2014-04-30 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
KR101494371B1 (ko) 2013-10-22 2015-02-23 앰코 테크놀로지 코리아 주식회사 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법
JP2016032154A (ja) * 2014-07-28 2016-03-07 日本電波工業株式会社 圧電デバイス

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020110354A1 (en) * 1997-01-09 2002-08-15 Osamu Ikeda Image recording and editing apparatus, and method for capturing and editing an image
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
KR100576889B1 (ko) * 2000-12-29 2006-05-03 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
TW523887B (en) 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
EP1455392A4 (en) * 2001-12-07 2008-05-07 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US6982485B1 (en) * 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
TW558810B (en) * 2002-07-05 2003-10-21 Siliconware Precision Industries Co Ltd Semiconductor package with lead frame as chip carrier and fabrication method thereof
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
DE10235771A1 (de) * 2002-08-05 2004-02-26 Texas Instruments Deutschland Gmbh Gekapselter Chip und Verfahren zu seiner Herstellung
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
JP3938067B2 (ja) * 2003-02-18 2007-06-27 株式会社日立製作所 電子回路装置
TWI225292B (en) * 2003-04-23 2004-12-11 Advanced Semiconductor Eng Multi-chips stacked package
TWI231977B (en) * 2003-04-25 2005-05-01 Advanced Semiconductor Eng Multi-chips package
US20070031996A1 (en) * 2003-04-26 2007-02-08 Chopin Sheila F Packaged integrated circuit having a heat spreader and method therefor
TWI225299B (en) * 2003-05-02 2004-12-11 Advanced Semiconductor Eng Stacked flip chip package
US6894376B1 (en) * 2003-06-09 2005-05-17 National Semiconductor Corporation Leadless microelectronic package and a method to maximize the die size in the package
US6927479B2 (en) * 2003-06-25 2005-08-09 St Assembly Test Services Ltd Method of manufacturing a semiconductor package for a die larger than a die pad
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
TWI233674B (en) * 2003-07-29 2005-06-01 Advanced Semiconductor Eng Multi-chip semiconductor package and manufacturing method thereof
WO2005017968A2 (en) * 2003-08-14 2005-02-24 Advanced Interconnect Technologies Limited Semiconductor device package and method for manufacturing same
JP3789443B2 (ja) * 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
US20050095835A1 (en) * 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US7138707B1 (en) * 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
TWI233170B (en) * 2004-02-05 2005-05-21 United Microelectronics Corp Ultra-thin wafer level stack packaging method and structure using thereof
US20050189622A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050266611A1 (en) * 2004-06-01 2005-12-01 Jack Tu Flip chip packaging method and flip chip assembly thereof
US7411279B2 (en) * 2004-06-30 2008-08-12 Endwave Corporation Component interconnect with substrate shielding
US7348666B2 (en) * 2004-06-30 2008-03-25 Endwave Corporation Chip-to-chip trench circuit structure
WO2006044804A2 (en) * 2004-10-18 2006-04-27 Chippac, Inc. Multi chip leadframe package
US7645640B2 (en) * 2004-11-15 2010-01-12 Stats Chippac Ltd. Integrated circuit package system with leadframe substrate
US8067823B2 (en) * 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
US7446396B2 (en) * 2005-02-10 2008-11-04 Stats Chippac Ltd. Stacked integrated circuit leadframe package system
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7298026B2 (en) * 2005-05-09 2007-11-20 Stats Chippac Ltd. Large die package and method for the fabrication thereof
SG131789A1 (en) * 2005-10-14 2007-05-28 St Microelectronics Asia Semiconductor package with position member and method of manufacturing the same
US7385282B2 (en) * 2005-10-19 2008-06-10 Chipmos Technologies Inc. Stacked-type chip package structure
US7429785B2 (en) 2005-10-19 2008-09-30 Littelfuse, Inc. Stacked integrated circuit chip assembly
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US8698294B2 (en) * 2006-01-24 2014-04-15 Stats Chippac Ltd. Integrated circuit package system including wide flange leadframe
US20070176271A1 (en) * 2006-02-01 2007-08-02 Stats Chippac Ltd. Integrated circuit package system having die-attach pad with elevated bondline thickness
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
DE102006015222B4 (de) * 2006-03-30 2018-01-04 Robert Bosch Gmbh QFN-Gehäuse mit optimierter Anschlussflächengeometrie
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
WO2007147137A2 (en) * 2006-06-15 2007-12-21 Sitime Corporation Stacked die package for mems resonator system
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
US7645638B2 (en) * 2006-08-04 2010-01-12 Stats Chippac Ltd. Stackable multi-chip package system with support structure
US7622333B2 (en) * 2006-08-04 2009-11-24 Stats Chippac Ltd. Integrated circuit package system for package stacking and manufacturing method thereof
US7687892B2 (en) * 2006-08-08 2010-03-30 Stats Chippac, Ltd. Quad flat package
US8642383B2 (en) * 2006-09-28 2014-02-04 Stats Chippac Ltd. Dual-die package structure having dies externally and simultaneously connected via bump electrodes and bond wires
US7759783B2 (en) * 2006-12-07 2010-07-20 Stats Chippac Ltd. Integrated circuit package system employing thin profile techniques
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20080180921A1 (en) * 2007-01-31 2008-07-31 Cyntec Co., Ltd. Electronic package structure
WO2008105535A1 (ja) * 2007-03-01 2008-09-04 Nec Corporation 半導体装置及びその製造方法
US20080217759A1 (en) * 2007-03-06 2008-09-11 Taiwan Solutions Systems Corp. Chip package substrate and structure thereof
US20080308933A1 (en) * 2007-06-14 2008-12-18 Lionel Chien Hui Tay Integrated circuit package system with different connection structures
US8129229B1 (en) 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
US8816482B2 (en) * 2007-12-11 2014-08-26 United Test And Assembly Center Ltd. Flip-chip leadframe semiconductor package
JP5172590B2 (ja) * 2008-10-14 2013-03-27 新光電気工業株式会社 積層配線基板の樹脂封止方法及び樹脂封止装置
US20100171201A1 (en) * 2009-01-06 2010-07-08 Wyant M Todd Chip on lead with small power pad design
US7691674B1 (en) * 2009-06-20 2010-04-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked device and method of manufacturing thereof
US7994615B2 (en) * 2009-08-28 2011-08-09 International Rectifier Corporation Direct contact leadless package for high current devices
US8093695B2 (en) * 2009-09-04 2012-01-10 International Rectifier Corporation Direct contact leadless flip chip package for high current devices
US8729693B2 (en) * 2009-09-23 2014-05-20 Stats Chippac Ltd. Integrated circuit packaging system with a leaded package and method of manufacture thereof
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US9034692B2 (en) 2011-03-21 2015-05-19 Stats Chippac Ltd. Integrated circuit packaging system with a flip chip and method of manufacture thereof
US20120241926A1 (en) * 2011-03-23 2012-09-27 Zigmund Ramirez Camacho Integrated circuit packaging system with leveling standoff and method of manufacture thereof
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
CN102891123B (zh) * 2011-07-22 2018-01-05 超大规模集成电路技术有限责任公司 堆叠式管芯半导体封装体
MY169839A (en) * 2011-12-29 2019-05-16 Semiconductor Components Ind Llc Chip-on-lead package and method of forming
TWI490988B (zh) * 2012-03-21 2015-07-01 Chipmos Technologies Inc 半導體封裝結構
WO2013153742A1 (ja) * 2012-04-11 2013-10-17 パナソニック株式会社 半導体装置
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR102084542B1 (ko) * 2013-08-14 2020-03-04 삼성전자주식회사 반도체 패키지
TWI595608B (zh) * 2013-12-23 2017-08-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US20150255411A1 (en) * 2014-03-05 2015-09-10 Omkar G. Karhade Die-to-die bonding and associated package configurations
TWI566339B (zh) * 2014-11-11 2017-01-11 矽品精密工業股份有限公司 電子封裝件及其製法
KR101647587B1 (ko) * 2015-03-03 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101647592B1 (ko) 2015-04-02 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US20170033058A1 (en) * 2015-07-31 2017-02-02 Everspin Technologies, Inc. Structures and methods for semiconductor packaging
JP2017147272A (ja) 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
CN108307581A (zh) * 2017-01-12 2018-07-20 奥特斯奥地利科技与***技术有限公司 具有嵌入式部件承载件的电子设备
TW201937673A (zh) * 2018-03-01 2019-09-16 鈺橋半導體股份有限公司 具有散熱特性之三維可堆疊式半導體組體
US11776903B2 (en) 2020-08-25 2023-10-03 Shinko Electric Industries Co., Ltd. Semiconductor apparatus and method of making the same

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2132190A1 (de) 1971-06-29 1973-01-18 Zako Rohrverbindungen Gmbh & C Verfahren und vorrichtung zum doppelboerdeln von rohren
US3851221A (en) 1972-11-30 1974-11-26 P Beaulieu Integrated circuit package
FR2524707B1 (fr) 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
JPS6080232A (ja) * 1983-10-11 1985-05-08 Nippon Telegr & Teleph Corp <Ntt> Ｌｓｉチツプ実装用カ−ド
US4567643A (en) 1983-10-24 1986-02-04 Sintra-Alcatel Method of replacing an electronic component connected to conducting tracks on a support substrate
JPH0612796B2 (ja) 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
US4756080A (en) 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
US4730232A (en) 1986-06-25 1988-03-08 Westinghouse Electric Corp. High density microelectronic packaging module for high speed chips
US4763188A (en) 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
US4812896A (en) 1986-11-13 1989-03-14 Olin Corporation Metal electronic package sealed with thermoplastic having a grafted metal deactivator and antioxidant
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPH0199248A (ja) 1987-10-13 1989-04-18 Mitsubishi Electric Corp 半導体装置
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5040052A (en) 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
JPH0750759B2 (ja) * 1988-07-01 1995-05-31 シャープ株式会社 半導体装置
US5025306A (en) 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
US5277972B1 (en) 1988-09-29 1996-11-05 Tomoegawa Paper Co Ltd Adhesive tapes
KR930009213B1 (ko) 1988-09-29 1993-09-24 이노우에 다카오 접착 테이프
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5012323A (en) 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
GB8927164D0 (en) 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
US5041902A (en) 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
KR920702024A (ko) 1990-03-15 1992-08-12 세끼사와 요시 다수의 칩을 갖는 반도체 장치
EP0468379B1 (en) 1990-07-21 1999-11-17 Mitsui Chemicals, Inc. Semiconductor device having a package
WO1992003035A1 (en) 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5140404A (en) 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5298685A (en) 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
JPH04179264A (ja) 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP3011510B2 (ja) 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5172214A (en) 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5172213A (en) 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5221642A (en) 1991-08-15 1993-06-22 Staktek Corporation Lead-on-chip integrated circuit fabrication method
JP2658661B2 (ja) 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
US5200809A (en) 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
US5614766A (en) 1991-09-30 1997-03-25 Rohm Co., Ltd. Semiconductor device with stacked alternate-facing chips
US5332864A (en) 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
JPH05190721A (ja) 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5214845A (en) 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
DE69329542T2 (de) 1992-06-05 2001-02-08 Mitsui Chemicals Inc Dreidimensionale leiterplatte, elektronische bauelementanordnung unter verwendung dieser leiterplatte und herstellungsverfahren zu dieser leiterplatte
US5278446A (en) 1992-07-06 1994-01-11 Motorola, Inc. Reduced stress plastic package
DE69330450T2 (de) 1992-08-05 2001-11-08 Fujitsu Ltd Dreidimensionaler Multichipmodul
US5608267A (en) 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US5859471A (en) 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
US5406124A (en) 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape
JPH06209071A (ja) * 1993-01-12 1994-07-26 Sharp Corp 樹脂封止半導体装置およびその製造方法
FR2701153B1 (fr) 1993-02-02 1995-04-07 Matra Marconi Space France Composant et module de mémoire à semi-conducteur.
US5327008A (en) 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
US5291061A (en) 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
WO1994026083A1 (en) 1993-04-23 1994-11-10 Irvine Sensors Corporation Electronic module comprising a stack of ic chips
US5323060A (en) 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
EP0713609B1 (en) 1993-08-13 2003-05-07 Irvine Sensors Corporation Stack of ic chips as substitute for single ic chip
FR2709020B1 (fr) 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
US5336931A (en) 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
US5641997A (en) 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
US5521429A (en) 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
KR970010676B1 (ko) 1994-03-29 1997-06-30 엘지반도체 주식회사 반도체 패키지 및 이에 사용되는 리드 프레임
US5701034A (en) 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
US5604376A (en) 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
KR0145768B1 (ko) 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
MY114888A (en) 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
US5495394A (en) 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US5622588A (en) 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5514907A (en) 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5801446A (en) 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
JP3007023B2 (ja) 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
US5682062A (en) 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US6005778A (en) 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5650663A (en) 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
US5691248A (en) 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5721452A (en) 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
JP3123638B2 (ja) 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5696666A (en) 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
US5739581A (en) 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5689135A (en) 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
US5646831A (en) 1995-12-28 1997-07-08 Vlsi Technology, Inc. Electrically enhanced power quad flat pack arrangement
US5866939A (en) 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
US5760465A (en) 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US5977613A (en) 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5917242A (en) 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5723907A (en) 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
JP3169062B2 (ja) 1996-07-11 2001-05-21 日産化学工業株式会社 液晶セル用配向処理剤
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US5736432A (en) 1996-09-20 1998-04-07 National Semiconductor Corporation Lead frame with lead finger locking feature and method for making same
JP3012816B2 (ja) 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US5981314A (en) 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
JP3266815B2 (ja) 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
TW351008B (en) 1996-12-24 1999-01-21 Matsushita Electronics Corp Lead holder, manufacturing method of lead holder, semiconductor and manufacturing method of semiconductor
JP3538290B2 (ja) 1997-01-09 2004-06-14 株式会社ルネサステクノロジ 配線部材およびこれを有するリードフレーム
JP3286196B2 (ja) * 1997-02-27 2002-05-27 ローム株式会社 複数のｉｃチップを備えた密封型半導体装置の構造
US6133637A (en) 1997-01-24 2000-10-17 Rohm Co., Ltd. Semiconductor device having a plurality of semiconductor chips
US6057598A (en) 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
US5894108A (en) 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5815372A (en) 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
US6025640A (en) 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US5977630A (en) 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
US5952611A (en) 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
US6326696B1 (en) 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
US6130473A (en) 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
US6184463B1 (en) 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
TW429494B (en) * 1999-11-08 2001-04-11 Siliconware Precision Industries Co Ltd Quad flat non-leaded package
US6198171B1 (en) * 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
US6476474B1 (en) * 2000-10-10 2002-11-05 Siliconware Precision Industries Co., Ltd. Dual-die package structure and method for fabricating the same

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308258A (ja) * 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
CN100442504C (zh) * 2001-11-27 2008-12-10 Nxp股份有限公司 多芯片模块半导体器件
WO2003046989A2 (en) * 2001-11-27 2003-06-05 Koninklijke Philips Electronics N.V. Multi-chip module semiconductor devices
WO2003046989A3 (en) * 2001-11-27 2003-10-09 Koninkl Philips Electronics Nv Multi-chip module semiconductor devices
US6919643B2 (en) 2001-11-27 2005-07-19 Koninklijke Philips Electronics N.V. Multi-chip module semiconductor devices
US6849952B2 (en) 2002-04-19 2005-02-01 Renesas Technology Corp. Semiconductor device and its manufacturing method
US7405104B2 (en) 2002-11-01 2008-07-29 Matsushita Electric Industrial Co., Ltd. Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
CN100414696C (zh) * 2002-11-01 2008-08-27 松下电器产业株式会社 引线框及制造方法以及树脂密封型半导体器件及制造方法
JP2006080350A (ja) * 2004-09-10 2006-03-23 Denso Corp 半導体装置およびその実装構造
JP2007042786A (ja) * 2005-08-02 2007-02-15 Sony Corp マイクロデバイス及びそのパッケージング方法
JP2007251391A (ja) * 2006-03-14 2007-09-27 Sony Corp 半導体装置及びその製造方法
KR101096441B1 (ko) 2006-08-31 2011-12-20 주식회사 하이닉스반도체 박형 패키지 및 이를 이용한 멀티 패키지
JP2007274000A (ja) * 2007-05-01 2007-10-18 Seiko Instruments Inc 半導体装置、その製造方法、及び、表示装置の製造方法、
KR101494371B1 (ko) 2013-10-22 2015-02-23 앰코 테크놀로지 코리아 주식회사 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법
CN103762214A (zh) * 2014-01-24 2014-04-30 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
CN103762214B (zh) * 2014-01-24 2016-08-17 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
JP2016032154A (ja) * 2014-07-28 2016-03-07 日本電波工業株式会社 圧電デバイス

Also Published As

Publication number Publication date
KR100559664B1 (ko) 2006-03-10
SG89386A1 (en) 2002-06-18
US20030001252A1 (en) 2003-01-02
US6759737B2 (en) 2004-07-06
KR20010090379A (ko) 2001-10-18

Similar Documents

Publication Publication Date Title
JP2001284523A (ja) 半導体パッケージ
US6858919B2 (en) Semiconductor package
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US6982488B2 (en) Semiconductor package and method for fabricating the same
JP5095074B2 (ja) パッケージ積層構造
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JPH0964099A (ja) 半導体装置及びその実装構造
JP2000340714A (ja) 半導体パッケージ及びその製造方法
US7659620B2 (en) Integrated circuit package employing a flexible substrate
JP2000138317A (ja) 半導体装置及びその製造方法
JP2001308258A (ja) 半導体パッケージ及びその製造方法
JPH10335577A (ja) 半導体装置及びその製造方法
JP2022014121A (ja) 半導体装置およびその製造方法
CN113496966A (zh) 电子封装件
JPH08330355A (ja) 半導体装置
JP2005044989A (ja) 半導体パッケージ及びその製造方法
JP2798630B2 (ja) 樹脂封止型半導体装置
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
JP2002124627A (ja) 半導体装置及びその製造方法
KR100388293B1 (ko) 반도체패키지
TW533518B (en) Substrate for carrying chip and semiconductor package having the same
JP2000307038A (ja) チップサイズ・パッケージ（ｃｓｐ）及びその作製方法
KR20050051806A (ko) 방열특성이 개선된 반도체 패키지 및 그 제조방법
KR100308393B1 (ko) 반도체패키지및그제조방법