JP2007251391A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007251391A JP2007251391A JP2006069538A JP2006069538A JP2007251391A JP 2007251391 A JP2007251391 A JP 2007251391A JP 2006069538 A JP2006069538 A JP 2006069538A JP 2006069538 A JP2006069538 A JP 2006069538A JP 2007251391 A JP2007251391 A JP 2007251391A
- Authority
- JP
- Japan
- Prior art keywords
- active surface
- semiconductor chip
- resin layer
- semiconductor device
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子が形成された半導体チップが気密封止して組み込まれてなり、小型化や高集積化が可能である半導体装置とその製造方法を提供する。
【解決手段】第１活性面を有し、第１活性面に突起電極１２が形成された第１半導体チップ１０と、第２活性面を有する第２半導体チップ２０とが、第１活性面と第２活性面が対向するようにして突起電極１２を介して接続されており、第１活性面及び第２活性面の間隙部分を除いて第１半導体チップ１０及び第２半導体チップ２０を被覆し、第１活性面及び第２活性面の間隙を封止して中空部分３５を構成するように樹脂層３４が形成されており、中空部分３５の内部において第１活性面と第２活性面の少なくともいずれかに可動部または振動子を有する機能素子１３が形成されている構成とする。
【選択図】図１
【解決手段】第１活性面を有し、第１活性面に突起電極１２が形成された第１半導体チップ１０と、第２活性面を有する第２半導体チップ２０とが、第１活性面と第２活性面が対向するようにして突起電極１２を介して接続されており、第１活性面及び第２活性面の間隙部分を除いて第１半導体チップ１０及び第２半導体チップ２０を被覆し、第１活性面及び第２活性面の間隙を封止して中空部分３５を構成するように樹脂層３４が形成されており、中空部分３５の内部において第１活性面と第２活性面の少なくともいずれかに可動部または振動子を有する機能素子１３が形成されている構成とする。
【選択図】図１
Description
本発明は、半導体装置及びその製造方法に関し、特に、ＭＥＭＳ（Micro Electro Mechanical Systems）、ＳＡＷ（Surface Acoustic Wave）素子、あるいはＦ−ＢＡＲ（Thin Film Bulk Acoustic Wave Resonators）などの機能面に可動部または振動子を持つ機能素子を有する半導体装置及びその製造方法に関する。
近年、携帯電話やパーソナルコンピュータに代表されるモバイル機器においては、小型軽量化や多機能及び高機能化が進んでおり、これらの機器を構成する部品や基板も同様に小型、薄型、軽量化や高密度実装化が進んでいる。また、半導体等のデバイスの実装に関しても、実装面積の小型化や伝達信号の高速化に伴い、モールドやセラミックパッケージによる実装から、いわゆるフリップチップ実装技術によりデバイスのベアチップを直接基板に実装し、封止する試みがとられている。
ところが、このフリップチップによるデバイスのダイレクト実装方法は、たとえば、ＭＥＭＳ（Micro Electro Mechanical Systems）、ＳＡＷ（Surface Acoustic Wave）素子あるいはＦ−ＢＡＲ（Thin Film Bulk Acoustic Wave Resonators）などの機能面に可動部または振動子を持つマイクロデバイスの場合、機能面を封止材等で覆うことができないため、セラミックや金属、あるいはガラスなどの基板を用いて気密封止するパッケージ構造がとられている。
図９はＭＥＭＳなどのパッケージ構造の従来例を示す断面図である。
例えば、セラミック、金属、ガラスなどの中空基板部材（１００ａ，１００ｂ，１００ｃ）を積層して凹部１００ｄが設けられた中空基板１００に、ＭＥＭＳなどの機能面１０１ａに可動部または振動子を持つマイクロデバイスが設けられた半導体チップ１０１が機能面１０１ａを上面にして収容され、外部との電気的な接続のために凹部内に設けられた電極１０２にワイヤボンディング１０３で接続されている。
さらに、金属、セラミックあるいはガラスなどからなるリッド１０４で凹部１００ｄが覆われて、封止剤１０５で封止され、凹部１００ｄとリッド１０４から気密封止された中空部分１０６が構成される。中空部分１０６は、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている。
例えば、セラミック、金属、ガラスなどの中空基板部材（１００ａ，１００ｂ，１００ｃ）を積層して凹部１００ｄが設けられた中空基板１００に、ＭＥＭＳなどの機能面１０１ａに可動部または振動子を持つマイクロデバイスが設けられた半導体チップ１０１が機能面１０１ａを上面にして収容され、外部との電気的な接続のために凹部内に設けられた電極１０２にワイヤボンディング１０３で接続されている。
さらに、金属、セラミックあるいはガラスなどからなるリッド１０４で凹部１００ｄが覆われて、封止剤１０５で封止され、凹部１００ｄとリッド１０４から気密封止された中空部分１０６が構成される。中空部分１０６は、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている。
しかしながら、図９に示された構造では、半導体チップをスムーズに収容するために、半導体チップの大きさよりも中空部分を相当大きくする必要があることから、マイクロデバイスを組み込んだモジュールまたは半導体装置のサイズや厚みが大きくなってしまうという不利益がある。
上記の状況に対して、特許文献１及び２には、ウェハ貼り合わせによるウェハレベルパッケージで気密封止した半導体装置及びその製造方法が開示されている。
しかし、これらはいずれもＭＥＭＳなどの機能素子が形成された１つの半導体チップを単独でパッケージ化した構成であるため、半導体装置のさらなる小型化及び高集積化を実現することが困難となっていた。
特開２００１−６８６１６号公報
特開２００４−８０２２１号公報
しかし、これらはいずれもＭＥＭＳなどの機能素子が形成された１つの半導体チップを単独でパッケージ化した構成であるため、半導体装置のさらなる小型化及び高集積化を実現することが困難となっていた。
本発明の目的は、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子が形成された半導体チップが気密封止して組み込まれてなり、小型化や高集積化が可能である半導体装置とその製造方法を提供することである。
上記の課題を解決するため、本発明の半導体装置は、第１活性面を有し、前記第１活性面に突起電極が形成された第１半導体チップと、第２活性面を有し、前記第１活性面と前記第２活性面が対向するようにして前記突起電極を介して前記第１半導体チップと接続された第２半導体チップと、前記第１活性面及び前記第２活性面の間隙部分を除いて前記第１半導体チップ及び前記第２半導体チップを被覆し、前記第１活性面及び前記第２活性面の間隙を封止して中空部分を構成するように形成された樹脂層とを有し、前記中空部分の内部において前記第１活性面と前記第２活性面の少なくともいずれかに可動部または振動子を有する機能素子が形成されている。
上記の本発明の半導体装置は、第１活性面を有し、第１活性面に突起電極が形成された第１半導体チップと、第２活性面を有する第２半導体チップとが、第１活性面と第２活性面が対向するようにして突起電極を介して接続されており、第１活性面及び第２活性面の間隙部分を除いて第１半導体チップ及び第２半導体チップを被覆し、第１活性面及び第２活性面の間隙を封止して中空部分を構成するように樹脂層が形成されている。
ここで、中空部分の内部において第１活性面と第２活性面の少なくともいずれかに可動部または振動子を有する機能素子が形成されている構成である。
ここで、中空部分の内部において第１活性面と第２活性面の少なくともいずれかに可動部または振動子を有する機能素子が形成されている構成である。
また、上記の課題を解決するため、本発明の半導体装置の製造方法は、第１活性面を有し、前記第１活性面に突起電極が形成された第１半導体チップと、第２活性面を有する第２半導体チップとを、前記第１活性面と前記第２活性面が対向するようにして前記突起電極を介して接続する工程と、前記第１活性面及び前記第２活性面の間隙部分を除いて前記第１半導体チップ及び前記第２半導体チップを被覆し、前記第１活性面及び前記第２活性面の間隙を封止して中空部分を構成するように樹脂層を形成する工程とを有し、前記第１半導体チップ及び／または前記第２半導体チップとして、前記中空部分が構成されたときに前記中空部分の内部において前記第１活性面と前記第２活性面の少なくともいずれかに可動部または振動子を有する機能素子が形成されている第１半導体チップ及び／または第２半導体チップを用いる。
上記の本発明の半導体装置の製造方法は、第１活性面を有し、第１活性面に突起電極が形成された第１半導体チップと、第２活性面を有する第２半導体チップとを、第１活性面と第２活性面が対向するようにして突起電極を介して接続する。
次に、第１活性面及び第２活性面の間隙部分を除いて第１半導体チップ及び第２半導体チップを被覆し、第１活性面及び第２活性面の間隙を封止して中空部分を構成するように樹脂層を形成する。
ここで、第１半導体チップ及び／または第２半導体チップとして、中空部分が構成されたときに中空部分の内部において第１活性面と第２活性面の少なくともいずれかに可動部または振動子を有する機能素子が形成されている第１半導体チップ及び／または第２半導体チップを用いる。
次に、第１活性面及び第２活性面の間隙部分を除いて第１半導体チップ及び第２半導体チップを被覆し、第１活性面及び第２活性面の間隙を封止して中空部分を構成するように樹脂層を形成する。
ここで、第１半導体チップ及び／または第２半導体チップとして、中空部分が構成されたときに中空部分の内部において第１活性面と第２活性面の少なくともいずれかに可動部または振動子を有する機能素子が形成されている第１半導体チップ及び／または第２半導体チップを用いる。
本発明の半導体装置は、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子が形成された半導体チップと他の半導体チップの活性面同士を対向させて貼り合わせ、両活性面の間隙部分を中空部分として樹脂層で封止して構成されており、小型化や高集積化が可能である。
本発明の半導体装置の製造方法は、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子が形成された半導体チップと他の半導体チップの活性面同士を対向させて貼り合わせ、両活性面の間隙部分を中空部分として樹脂層で封止して形成しており、小型化や高集積化を実現して半導体装置を製造することが可能である。
以下に、本発明の半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。
第１実施形態
図１は本実施形態に係る半導体装置１の模式断面図である。
例えば、シリコン基板からなる第１半導体チップ１０の第１活性面に所定の電子回路が形成されており、これに接続してパッド電極１１が形成され、さらにバンプ（突起電極）１２が形成されている。
また、例えば、第１半導体チップ１０の第１活性面は、上記の電子回路に接続するように、振動子または可動部を有する機能素子１３が形成された機能面となっている。
図１は本実施形態に係る半導体装置１の模式断面図である。
例えば、シリコン基板からなる第１半導体チップ１０の第１活性面に所定の電子回路が形成されており、これに接続してパッド電極１１が形成され、さらにバンプ（突起電極）１２が形成されている。
また、例えば、第１半導体チップ１０の第１活性面は、上記の電子回路に接続するように、振動子または可動部を有する機能素子１３が形成された機能面となっている。
一方、例えば、シリコン基板からなる第２半導体チップ２０の第２活性面に所定の電子回路が形成されており、これに接続して第１半導体チップ接続用パッド電極２１と外部取り出しパッド電極２２が形成されている。
第１活性面と第２活性面が対向するようにして、バンプ１２と第１半導体チップ接続用パッド電極２１が接続されて、フリップチップで第１半導体チップ１０が第２半導体チップ２０にマウントされている。
上記において、例えば、対向する第１半導体チップ１０の第１活性面と第２半導体チップ２０の第２活性面の大きさが異なっている。例えば図１に示すように、第１半導体チップ１０の第１活性面によりも第２半導体チップ２０の第２活性面の方が大きい構成となっている。
上記の対向する活性面の大きさに差があることにより、上記のようにマウントされた場合に、大きいほうの活性面には小さいほうの活性面に覆われずにはみ出す領域が存在する構造となる。上記のはみ出している領域において、より大きいほうの活性面に上記の外部取り出し電極が配置されているものである。
図１においては、第２活性面の方が第１活性面より大きく、第１半導体チップ１０を第２半導体チップ２０にマウントしたときに第２活性面の一部が第１活性面からはみ出しており、この部分に外部取り出しパッド電極２２が形成されている。
図１においては、第２活性面の方が第１活性面より大きく、第１半導体チップ１０を第２半導体チップ２０にマウントしたときに第２活性面の一部が第１活性面からはみ出しており、この部分に外部取り出しパッド電極２２が形成されている。
また、例えば、上記の構成の第１半導体チップ１０及び第１半導体チップ１０に接続された第２半導体チップ２０が、リードフレームのチップ支持部３０上にダイアタッチフィルム３２によりマウントされている。図１においては第２半導体チップ２０の方が大きいので、第２半導体チップ２０の裏面側からマウントされている。
さらに、例えば、外部取り出しパッド電極２２がリードフレームのリード３１にワイヤボンディング３３で接続されている。
さらに、例えば、外部取り出しパッド電極２２がリードフレームのリード３１にワイヤボンディング３３で接続されている。
また、例えば、第１活性面及び第２活性面の間隙部分を除いて、第１半導体チップ１０及び第２半導体チップ２０を被覆して樹脂層３４が形成されている。
上記の樹脂層３４により、第１活性面及び第２活性面の間隙が封止されて中空部分３５が構成され、機能素子１３は上記の中空部分３５の内部において形成されて、気密封止されている。
また、例えば、上記の樹脂層３４は、ワイヤボンディング３３と、ワイヤボンディング３３と外部取り出しパッド電極２２及びリード３１の接続部分を被覆するように形成されている。
上記の樹脂層３４により、第１活性面及び第２活性面の間隙が封止されて中空部分３５が構成され、機能素子１３は上記の中空部分３５の内部において形成されて、気密封止されている。
また、例えば、上記の樹脂層３４は、ワイヤボンディング３３と、ワイヤボンディング３３と外部取り出しパッド電極２２及びリード３１の接続部分を被覆するように形成されている。
また、例えば、上記の樹脂層３４は、第１活性面及び第２活性面の間隙の幅より長い径の充填剤を含んでいる。
また、例えば、上記の中空部分３５が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている。
上記の第１半導体チップ１０の第１活性面（機能面）に形成されている機能素子１３は、例えば、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどである。
図２（ａ）はＦＢＡＲの一例の断面図である。
例えば、基板４０に、所定の共振領域を構成する空隙４１を介して、下部電極４２、圧電膜４３および上部電極４４の積層体からなる弾性共振膜が形成されている。
下部電極４２および上部電極４４は、例えばＡｌ、Ｐｔ、Ａｕ、Ｃｕ、Ｗ、Ｍｏ、Ｔｉなどの導電性材料からなり、例えば０．１〜０．５μｍの膜厚で形成されている。
また、圧電膜４３は窒化アルミニウムや酸化亜鉛などの圧電材料からなり、ｃ軸に高配向した緻密な膜となっており、優れた圧電特性と弾性特性を備えた圧電膜であり、例えば１．５μｍ以下の膜厚で形成されている。
空隙４１は、下部電極４２の端部に屈曲して形成された足部により支えられており、空隙４１の高さは例えば数μｍ程度である。
下部電極４２、上部電極４４および圧電膜４３の膜厚や空隙４１の高さなどは、共振周波数に合わせて適宜調整することができる。
また、図２（ｂ）は、上記のＭＥＭＳの一例の断面図である。例えば、基板４５に、可動部を有するＭＥＭＳ構造体４６が形成されており、ＭＥＭＳが構成されている。
例えば、基板４０に、所定の共振領域を構成する空隙４１を介して、下部電極４２、圧電膜４３および上部電極４４の積層体からなる弾性共振膜が形成されている。
下部電極４２および上部電極４４は、例えばＡｌ、Ｐｔ、Ａｕ、Ｃｕ、Ｗ、Ｍｏ、Ｔｉなどの導電性材料からなり、例えば０．１〜０．５μｍの膜厚で形成されている。
また、圧電膜４３は窒化アルミニウムや酸化亜鉛などの圧電材料からなり、ｃ軸に高配向した緻密な膜となっており、優れた圧電特性と弾性特性を備えた圧電膜であり、例えば１．５μｍ以下の膜厚で形成されている。
空隙４１は、下部電極４２の端部に屈曲して形成された足部により支えられており、空隙４１の高さは例えば数μｍ程度である。
下部電極４２、上部電極４４および圧電膜４３の膜厚や空隙４１の高さなどは、共振周波数に合わせて適宜調整することができる。
また、図２（ｂ）は、上記のＭＥＭＳの一例の断面図である。例えば、基板４５に、可動部を有するＭＥＭＳ構造体４６が形成されており、ＭＥＭＳが構成されている。
以上のようにして、本実施形態に係る半導体装置１が構成されている。
本実施形態の半導体装置は、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子が形成された半導体チップと他の半導体チップの活性面同士を対向させて貼り合わせ、両活性面の間隙部分を中空部分として樹脂層で封止して構成されており、小型化や高集積化が可能である。
次に、上記の本実施形態の半導体装置の製造方法について説明する。
図３（ａ）は本実施形態の半導体装置を構成する第１半導体チップのバンプ側からの平面図であり、図３（ｂ）は断面図である。
図３（ａ）及び図３（ｂ）に示すように、例えば、シリコン基板からなる第１半導体チップ１０の第１活性面に所定の電子回路を形成し、電子回路に接続するように、振動子または可動部を有する機能素子１３を形成する。
さらに、上記の電子回路に接続するようにしてパッド電極１１及びバンプ１２を形成する。
図３（ａ）は本実施形態の半導体装置を構成する第１半導体チップのバンプ側からの平面図であり、図３（ｂ）は断面図である。
図３（ａ）及び図３（ｂ）に示すように、例えば、シリコン基板からなる第１半導体チップ１０の第１活性面に所定の電子回路を形成し、電子回路に接続するように、振動子または可動部を有する機能素子１３を形成する。
さらに、上記の電子回路に接続するようにしてパッド電極１１及びバンプ１２を形成する。
図４（ａ）は本実施形態の半導体装置を構成する第２半導体チップのパッド電極側からの平面図であり、図２（ｂ）は断面図である。
図４（ａ）及び図４（ｂ）に示すように、例えば、シリコン基板からなる第２半導体チップ２０の第２活性面に所定の電子回路を形成し、電子回路に接続するように、第１半導体チップ接続用パッド電極２１と外部取り出しパッド電極２２を形成する。第１半導体チップ接続用パッド電極２１は、上記の第１半導体チップ１０のバンプ１２に対応するように配置して形成する。
第１半導体チップ接続用パッド電極２１と外部取り出しパッド電極２２は、必要に応じて内部に埋め込んで形成する再配線層２３により接続する。再配線層２３については以降図示を省略する。
図４（ａ）及び図４（ｂ）に示すように、例えば、シリコン基板からなる第２半導体チップ２０の第２活性面に所定の電子回路を形成し、電子回路に接続するように、第１半導体チップ接続用パッド電極２１と外部取り出しパッド電極２２を形成する。第１半導体チップ接続用パッド電極２１は、上記の第１半導体チップ１０のバンプ１２に対応するように配置して形成する。
第１半導体チップ接続用パッド電極２１と外部取り出しパッド電極２２は、必要に応じて内部に埋め込んで形成する再配線層２３により接続する。再配線層２３については以降図示を省略する。
より具体的には、上記の再配線層としては、例えば、第２半導体チップ２０の表面に樹脂などで絶縁層を形成した後、シードメタルを形成し、メッキレジストをパターン形成し、銅を電解メッキし、メッキレジストを除去し、露出している部分のシードメタルを除去する工程を繰り返すことで、配線を複数層積層した再配線層を形成することができる。
積層した樹脂の絶縁層としては、例えば各で５μｍ程度の膜厚とする。
積層した樹脂の絶縁層としては、例えば各で５μｍ程度の膜厚とする。
図５（ａ）〜図５（ｃ）は本実施形態の半導体装置の製造方法の製造工程を示す断面図である。
図５（ａ）に示すように、上記の第１活性面と第２活性面を対向させ、バンプ１２と第１半導体チップ接続用パッド電極２１を位置合わせして第１半導体チップ１０を第２半導体チップ２０上に戴置し、リフローなどによりバンプ１２と第１半導体チップ接続用パッド電極２１を接続して、図５（ｂ）に示すように、フリップチップで第１半導体チップ１０を第２半導体チップ２０にマウントする。
図５（ａ）に示すように、上記の第１活性面と第２活性面を対向させ、バンプ１２と第１半導体チップ接続用パッド電極２１を位置合わせして第１半導体チップ１０を第２半導体チップ２０上に戴置し、リフローなどによりバンプ１２と第１半導体チップ接続用パッド電極２１を接続して、図５（ｂ）に示すように、フリップチップで第１半導体チップ１０を第２半導体チップ２０にマウントする。
上記の第１半導体チップ１０及び第２半導体チップ２０としては、例えば、対向する第１半導体チップ１０の第１活性面と第２半導体チップ２０の第２活性面の大きさが異なるようなサイズに設定して形成する。例えば、本実施形態では、第１半導体チップ１０の第１活性面によりも第２半導体チップ２０の第２活性面の方を大きくしておく。
この場合、上記のように一方の半導体チップを他方の半導体チップにマウントしたときに、大きいほうの活性面には小さいほうの活性面に覆われずにはみ出す領域が存在するので、このはみ出している領域におけるより大きいほうの活性面に、上記の外部取り出し電極が配置されるように設計する。本実施形態においては、第２活性面の方が第１活性面より大きい設計としており、第２活性面の内側の領域に第１半導体チップ１０のバンプ１２に対応するように第１半導体チップ接続用パッド電極２１を配置し、一方で外側の領域に外部取り出し用パッド電極２２を配置している。
例えば、第２半導体チップに関しては、第１半導体チップのマウント工程までウェハレベルで行い、マウント工程の後に個片化するようにしてもよい。
次に、図５（ｃ）に示すように、例えば、上記の構成の第１半導体チップ１０及び第１半導体チップ１０に接続された第２半導体チップ２０を、リードフレームのチップ支持部３０上にダイアタッチフィルム３２によりマウントする。本実施形態においては、図１においては第２半導体チップ２０の方が大きいので、第２半導体チップ２０の裏面側からマウントする。
上記においては、第１半導体チップ１０を第２半導体チップにマウントした後に、リードフレームのチップ支持部３０上にマウントしているが、例えば一方の半導体チップ（第２半導体チップ）をリードフレームのチップ支持部上にマウントしていから、他方の半導体チップ（第１半導体チップ）を第２半導体チップ上にマウントする順序とすることも可能である。
さらに、例えば、外部取り出しパッド電極２２とリードフレームのリード３１をワイヤボンディング３３で接続する。
図６（ａ）は、樹脂層を形成する工程を示す断面図であり、図６（ｂ）は図６（ａ）の要部拡大断面図である。
例えば、上記のように第１半導体チップ１０及び第２半導体チップ２０がリードフレームのチップ支持部３０上にマウントされた状態で、トランスファーモールド成形により、第１活性面及び第２活性面の間隙部分を除いて、第１半導体チップ１０及び第２半導体チップ２０を被覆して樹脂層３４を形成する。
例えば、上記のように第１半導体チップ１０及び第２半導体チップ２０がリードフレームのチップ支持部３０上にマウントされた状態で、トランスファーモールド成形により、第１活性面及び第２活性面の間隙部分を除いて、第１半導体チップ１０及び第２半導体チップ２０を被覆して樹脂層３４を形成する。
ここで、例えば、上記の樹脂層３４を形成する樹脂としては、第１活性面及び第２活性面の間隙の幅Ｇより長い径の充填剤３４ａを含むものを用いる。
例えば、第１活性面及び第２活性面の間隙の幅Ｇが３０μｍ程度である場合に、充填剤３４ａの径を５０μｍ以上とする。
例えば、第１活性面及び第２活性面の間隙の幅Ｇが３０μｍ程度である場合に、充填剤３４ａの径を５０μｍ以上とする。
トランスファーモールド成形において、充填剤３４ａが第１活性面及び第２活性面の間隙に入り込めないために、樹脂の流れを塞き止めるので、第１活性面及び第２活性面の間隙部分を除いて、樹脂層を形成することができる。
これにより、第１活性面及び第２活性面の間隙部分を除いて樹脂層３４を形成でき、上記の樹脂層３４により、第１活性面及び第２活性面の間隙が封止されて中空部分３５が構成される。
これにより、第１活性面及び第２活性面の間隙部分を除いて樹脂層３４を形成でき、上記の樹脂層３４により、第１活性面及び第２活性面の間隙が封止されて中空部分３５が構成される。
本実施形態においては、平坦性の高い半導体チップの活性面同士を貼り合わせているため、第１活性面及び第２活性面の間隙の幅Ｇについても全面に均一性の高い間隙を得ることができる。充填剤３４ａの径はある程度分布を有するので、小さい径のものが第１活性面及び第２活性面の間隙に入り込まないようにある程度のマージンを確保して大きめに設定することが好ましい。
本実施形態においては、第１半導体チップ１０として、中空部分３５が構成されたときに中空部分の内部において上記の機能素子１３が気密封止されるような配置として設計する。
また、例えば、上記の樹脂層３４を形成する工程において、ワイヤボンディング３３と、ワイヤボンディング３３と外部取り出しパッド電極２２及びリード３１の接続部分を被覆するように形成する。
また、上記の樹脂層３４の形成工程を、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気で行うことにより、中空部分３５を、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持して形成することができる。
以上で、本実施形態に係る図１の構成の半導体装置を製造することができる。
上記の本実施形態の半導体装置は、リード３１を用いてハンダ付けなどにより実装基板上に実装できる。
図７は本実施形態の半導体装置１を実装基板２に実装した状態の例を示す断面図である。
実装基板２は、例えば、三層の樹脂層（５０，５１，５２）が積層しており、それらの表面及び界面に配線（５３，５４，５５，５６）がパターン形成されており、さらにそれらを垂直方向に接続する垂直配線（５７，５８，５９）が形成されているものである。
上記の本実施形態の半導体装置１が、実装基板２の表面に配線５３に、ハンダ層３により接続されている。
図７は本実施形態の半導体装置１を実装基板２に実装した状態の例を示す断面図である。
実装基板２は、例えば、三層の樹脂層（５０，５１，５２）が積層しており、それらの表面及び界面に配線（５３，５４，５５，５６）がパターン形成されており、さらにそれらを垂直方向に接続する垂直配線（５７，５８，５９）が形成されているものである。
上記の本実施形態の半導体装置１が、実装基板２の表面に配線５３に、ハンダ層３により接続されている。
上記の本実施形態に係る半導体装置の製造方法によれば、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子が形成された半導体チップと他の半導体チップの活性面同士を対向させて貼り合わせ、両活性面の間隙部分を中空部分として樹脂層で封止して形成しており、小型化や高集積化を実現して半導体装置を製造することが可能である。
第２実施形態
図８は本実施形態に係る半導体装置１ａの断面図である。
実質的に第１実施形態に係る半導体装置１と同様の構成であるが、機能素子２４が第１半導体チップ１０ではなく第２半導体チップ２０に形成されていることが異なる。
本実施形態においても、第１活性面及び第２活性面の間隙部分を除いて第１半導体チップ及び第２半導体チップを被覆して樹脂層が形成され、これにより、第１活性面及び第２活性面の間隙が封止されて中空部分３５が構成されており、機能素子２４が中空部分３５に気密封止されている構成である。
図８は本実施形態に係る半導体装置１ａの断面図である。
実質的に第１実施形態に係る半導体装置１と同様の構成であるが、機能素子２４が第１半導体チップ１０ではなく第２半導体チップ２０に形成されていることが異なる。
本実施形態においても、第１活性面及び第２活性面の間隙部分を除いて第１半導体チップ及び第２半導体チップを被覆して樹脂層が形成され、これにより、第１活性面及び第２活性面の間隙が封止されて中空部分３５が構成されており、機能素子２４が中空部分３５に気密封止されている構成である。
本実施形態の半導体装置は、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子が形成された半導体チップと他の半導体チップの活性面同士を対向させて貼り合わせ、両活性面の間隙部分を中空部分として樹脂層で封止して構成されており、小型化や高集積化が可能である。
上記の本実施形態の半導体装置によれば、さらに以下の効果を享受できる。
（１）中空構造が必要なデバイスを含む複数のベアチップを、一体化したリードフレームパッケージとすることにより、安価な平面基板への実装が可能となる。
（２）実装基板にハンダ付けで実装可能である。
（３）上記のパッケージでは、実装基板に他の部品と一括でハンダリフローなどで実装でき、製造加工費の低減が可能である。
（４）ベアチップの実装基板への直接実装と比較して、ヒートサイクルなどの実装信頼性に面で有利である。
（５）樹脂層を形成する一回の工程で中空構造と気密封止を実現できる。
（６）総じて製造のコストダウンを実現できる。
（１）中空構造が必要なデバイスを含む複数のベアチップを、一体化したリードフレームパッケージとすることにより、安価な平面基板への実装が可能となる。
（２）実装基板にハンダ付けで実装可能である。
（３）上記のパッケージでは、実装基板に他の部品と一括でハンダリフローなどで実装でき、製造加工費の低減が可能である。
（４）ベアチップの実装基板への直接実装と比較して、ヒートサイクルなどの実装信頼性に面で有利である。
（５）樹脂層を形成する一回の工程で中空構造と気密封止を実現できる。
（６）総じて製造のコストダウンを実現できる。
本発明は上記の説明に限定されない。
例えば、ＭＥＭＳ及びＦ−ＢＡＲの他、ＳＡＷ素子などの機能素子を有する半導体チップを組み込むことができる。
各半導体チップの詳細な構成は特に限定されず、トランジスタなどの能動素子やキャパシタ、インダクタなどの受動素子、あるいは再配線層などを含む構成としてよい。
上記の実施形態においては、一方の半導体チップから配線を外部に引き回しやすい構成とするためにチップの大きさを異ならせているが、一方の半導体チップの裏面側などから引き出す構成などとすることで、チップの大きさを同一にすることも可能である。
また、ワイヤボンディング及びリードを用いない構成で配線を外部に引き回すように構成してもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
例えば、ＭＥＭＳ及びＦ−ＢＡＲの他、ＳＡＷ素子などの機能素子を有する半導体チップを組み込むことができる。
各半導体チップの詳細な構成は特に限定されず、トランジスタなどの能動素子やキャパシタ、インダクタなどの受動素子、あるいは再配線層などを含む構成としてよい。
上記の実施形態においては、一方の半導体チップから配線を外部に引き回しやすい構成とするためにチップの大きさを異ならせているが、一方の半導体チップの裏面側などから引き出す構成などとすることで、チップの大きさを同一にすることも可能である。
また、ワイヤボンディング及びリードを用いない構成で配線を外部に引き回すように構成してもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置は、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に可動部または振動子を持つ半導体素子を有する半導体装置に適用できる。
また、本発明の半導体装置の製造方法は、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に可動部または振動子を持つ半導体素子を有する半導体装置を製造するのに適用できる。
また、本発明の半導体装置の製造方法は、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に可動部または振動子を持つ半導体素子を有する半導体装置を製造するのに適用できる。
１０…第１半導体チップ、１１…パッド電極、１２…バンプ（突起電極）、１３…機能素子、２０…第２半導体チップ、２１…第１半導体チップ接続用パッド電極、２２…外部取り出し用パッド電極、２３…再配線層、２４…機能素子、３０…チップ支持部、３１…リード、３２…ダイアタッチフィルム、３３…ワイヤビンディン極、３４…樹脂層、３５…中空部分、１００…中空基板、１００ａ，１００ｂ，１００ｃ…中空基板部材、１００ｄ…凹部、１０１ａ…機能面、１０１…半導体チップ、１０２…電極、１０３…ワイヤボンディング、１０４…リッド、１０５…封止剤、１０６…中空部分、Ｃ…中空部分
Claims (11)
- 第１活性面を有し、前記第１活性面に突起電極が形成された第１半導体チップと、
第２活性面を有し、前記第１活性面と前記第２活性面が対向するようにして前記突起電極を介して前記第１半導体チップと接続された第２半導体チップと、
前記第１活性面及び前記第２活性面の間隙部分を除いて前記第１半導体チップ及び前記第２半導体チップを被覆し、前記第１活性面及び前記第２活性面の間隙を封止して中空部分を構成するように形成された樹脂層と
を有し、
前記中空部分の内部において前記第１活性面と前記第２活性面の少なくともいずれかに可動部または振動子を有する機能素子が形成されている
半導体装置。 - 前記樹脂層が、前記第１活性面及び前記第２活性面の間隙の幅より長い径の充填剤を含む
請求項１に記載の半導体装置。 - 前記第１活性面と前記第２活性面の大きさが異なり、前記第１活性面と前記第２活性面のうちのより大きな方の活性面に取り出し電極が形成されている
請求項１に記載の半導体装置。 - 前記第１半導体チップ及び前記第１半導体チップに接続された前記第２半導体チップが、リードフレームのチップ支持部上にマウントされており、
前記取り出し電極が前記リードフレームのリードにワイヤボンディングで接続されており、
前記樹脂層が、前記ワイヤボンディング及び前記ワイヤボンディングと前記取り出し電極と前記リードの接続部分を被覆するように形成されている
請求項３に記載の半導体装置。 - 前記中空部分が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている
請求項１に記載の半導体装置。 - 第１活性面を有し、前記第１活性面に突起電極が形成された第１半導体チップと、第２活性面を有する第２半導体チップとを、前記第１活性面と前記第２活性面が対向するようにして前記突起電極を介して接続する工程と、
前記第１活性面及び前記第２活性面の間隙部分を除いて前記第１半導体チップ及び前記第２半導体チップを被覆し、前記第１活性面及び前記第２活性面の間隙を封止して中空部分を構成するように樹脂層を形成する工程と
を有し、
前記第１半導体チップ及び／または前記第２半導体チップとして、前記中空部分が構成されたときに前記中空部分の内部において前記第１活性面と前記第２活性面の少なくともいずれかに可動部または振動子を有する機能素子が形成されている第１半導体チップ及び／または第２半導体チップを用いる
半導体装置の製造方法。 - 前記樹脂層を形成する工程においてトランスファーモールド成形により前記樹脂層を形成する
請求項６に記載の半導体装置の製造方法。 - 前記樹脂層を形成する工程において、前記第１活性面及び前記第２活性面の間隙の幅より長い径の充填剤を含む樹脂を用いて前記樹脂層を形成する
請求項６に記載の半導体装置の製造方法。 - 前記第１半導体チップと前記第２半導体チップとして、前記第１活性面と前記第２活性面の大きさが異なり、前記第１活性面と前記第２活性面のうちのより大きな方の活性面に取り出し電極が形成されている第１半導体チップと第２半導体チップを用いる
請求項６に記載の半導体装置の製造方法。 - 前記第１半導体チップ及び前記第１半導体チップに接続された前記第２半導体チップを、リードフレームのチップ支持部上にマウントする工程と、
前記取り出し電極を前記リードフレームのリードにワイヤボンディングで接続する工程と
をさらに有し、
前記樹脂層を形成する工程において、前記ワイヤボンディング及び前記ワイヤボンディングと前記取り出し電極と前記リードの接続部分を被覆するように前記樹脂層を形成する
請求項９に記載の半導体装置の製造方法。 - 前記中空部分が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されるように、前記樹脂層を形成する工程を、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気下で行う
請求項６に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006069538A JP2007251391A (ja) | 2006-03-14 | 2006-03-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006069538A JP2007251391A (ja) | 2006-03-14 | 2006-03-14 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007251391A true JP2007251391A (ja) | 2007-09-27 |
Family
ID=38595253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006069538A Pending JP2007251391A (ja) | 2006-03-14 | 2006-03-14 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007251391A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021200280A1 (ja) * | 2020-03-30 | 2021-10-07 | 株式会社村田製作所 | 電子部品 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162691A (ja) * | 1995-12-14 | 1997-06-20 | Rohm Co Ltd | 弾性表面波素子を有する半導体装置およびその製造方法 |
| JP2001094042A (ja) * | 1999-09-20 | 2001-04-06 | Rohm Co Ltd | 半導体装置 |
| JP2001284523A (ja) * | 2000-03-25 | 2001-10-12 | Amkor Technology Korea Inc | 半導体パッケージ |
| JP2003007974A (ja) * | 2001-06-27 | 2003-01-10 | Toshiba Corp | 積層型電気部品の製造方法 |
| WO2005071731A1 (ja) * | 2004-01-22 | 2005-08-04 | Murata Manufacturing Co., Ltd. | 電子部品の製造方法 |
| JP2006186747A (ja) * | 2004-12-28 | 2006-07-13 | Nec Corp | 弾性波デバイスおよび携帯電話 |
-
2006
- 2006-03-14 JP JP2006069538A patent/JP2007251391A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162691A (ja) * | 1995-12-14 | 1997-06-20 | Rohm Co Ltd | 弾性表面波素子を有する半導体装置およびその製造方法 |
| JP2001094042A (ja) * | 1999-09-20 | 2001-04-06 | Rohm Co Ltd | 半導体装置 |
| JP2001284523A (ja) * | 2000-03-25 | 2001-10-12 | Amkor Technology Korea Inc | 半導体パッケージ |
| JP2003007974A (ja) * | 2001-06-27 | 2003-01-10 | Toshiba Corp | 積層型電気部品の製造方法 |
| WO2005071731A1 (ja) * | 2004-01-22 | 2005-08-04 | Murata Manufacturing Co., Ltd. | 電子部品の製造方法 |
| JP2006186747A (ja) * | 2004-12-28 | 2006-07-13 | Nec Corp | 弾性波デバイスおよび携帯電話 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021200280A1 (ja) * | 2020-03-30 | 2021-10-07 | 株式会社村田製作所 | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10093533B2 (en) | CMOS-MEMS-CMOS platform | |
| US8674498B2 (en) | MEMS package and method for the production thereof | |
| TWI298913B (ja) | ||
| JP4838732B2 (ja) | 電気的構成素子および製造方法 | |
| US20100053922A1 (en) | Micropackaging method and devices | |
| JP5059478B2 (ja) | 表面実装用の圧電発振器及び圧電振動子 | |
| JPWO2008066087A1 (ja) | 微小構造体装置およびその製造方法ならびに封止用基板 | |
| US8022594B2 (en) | Surface acoustic wave device | |
| WO2009157208A1 (ja) | 回路モジュールおよびその製造方法、ならびに携帯機器 | |
| JP2006351590A (ja) | マイクロデバイス内蔵基板およびその製造方法 | |
| JP4268480B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
| JP2007042786A (ja) | マイクロデバイス及びそのパッケージング方法 | |
| JP2005262382A (ja) | 電子装置およびその製造方法 | |
| JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
| JP3842751B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
| JP2007227596A (ja) | 半導体モジュール及びその製造方法 | |
| JP2020120195A (ja) | Ｍｅｍｓ発振器 | |
| JP2007251391A (ja) | 半導体装置及びその製造方法 | |
| JP2008135594A (ja) | 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法 | |
| JP2008147368A (ja) | 半導体装置 | |
| JP4493481B2 (ja) | 多数個取り配線基板 | |
| JP2006311183A (ja) | 半導体装置およびその製造方法 | |
| JP4116954B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
| JP2006102845A (ja) | 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法 | |
| JP2013539253A (ja) | モジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111129 |