JP2007251391A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007251391A JP2007251391A JP2006069538A JP2006069538A JP2007251391A JP 2007251391 A JP2007251391 A JP 2007251391A JP 2006069538 A JP2006069538 A JP 2006069538A JP 2006069538 A JP2006069538 A JP 2006069538A JP 2007251391 A JP2007251391 A JP 2007251391A
- Authority
- JP
- Japan
- Prior art keywords
- active surface
- semiconductor chip
- resin layer
- semiconductor device
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【解決手段】第1活性面を有し、第1活性面に突起電極12が形成された第1半導体チップ10と、第2活性面を有する第2半導体チップ20とが、第1活性面と第2活性面が対向するようにして突起電極12を介して接続されており、第1活性面及び第2活性面の間隙部分を除いて第1半導体チップ10及び第2半導体チップ20を被覆し、第1活性面及び第2活性面の間隙を封止して中空部分35を構成するように樹脂層34が形成されており、中空部分35の内部において第1活性面と第2活性面の少なくともいずれかに可動部または振動子を有する機能素子13が形成されている構成とする。
【選択図】図1
Description
例えば、セラミック、金属、ガラスなどの中空基板部材(100a,100b,100c)を積層して凹部100dが設けられた中空基板100に、MEMSなどの機能面101aに可動部または振動子を持つマイクロデバイスが設けられた半導体チップ101が機能面101aを上面にして収容され、外部との電気的な接続のために凹部内に設けられた電極102にワイヤボンディング103で接続されている。
さらに、金属、セラミックあるいはガラスなどからなるリッド104で凹部100dが覆われて、封止剤105で封止され、凹部100dとリッド104から気密封止された中空部分106が構成される。中空部分106は、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている。
しかし、これらはいずれもMEMSなどの機能素子が形成された1つの半導体チップを単独でパッケージ化した構成であるため、半導体装置のさらなる小型化及び高集積化を実現することが困難となっていた。
ここで、中空部分の内部において第1活性面と第2活性面の少なくともいずれかに可動部または振動子を有する機能素子が形成されている構成である。
次に、第1活性面及び第2活性面の間隙部分を除いて第1半導体チップ及び第2半導体チップを被覆し、第1活性面及び第2活性面の間隙を封止して中空部分を構成するように樹脂層を形成する。
ここで、第1半導体チップ及び/または第2半導体チップとして、中空部分が構成されたときに中空部分の内部において第1活性面と第2活性面の少なくともいずれかに可動部または振動子を有する機能素子が形成されている第1半導体チップ及び/または第2半導体チップを用いる。
図1は本実施形態に係る半導体装置1の模式断面図である。
例えば、シリコン基板からなる第1半導体チップ10の第1活性面に所定の電子回路が形成されており、これに接続してパッド電極11が形成され、さらにバンプ(突起電極)12が形成されている。
また、例えば、第1半導体チップ10の第1活性面は、上記の電子回路に接続するように、振動子または可動部を有する機能素子13が形成された機能面となっている。
図1においては、第2活性面の方が第1活性面より大きく、第1半導体チップ10を第2半導体チップ20にマウントしたときに第2活性面の一部が第1活性面からはみ出しており、この部分に外部取り出しパッド電極22が形成されている。
さらに、例えば、外部取り出しパッド電極22がリードフレームのリード31にワイヤボンディング33で接続されている。
上記の樹脂層34により、第1活性面及び第2活性面の間隙が封止されて中空部分35が構成され、機能素子13は上記の中空部分35の内部において形成されて、気密封止されている。
また、例えば、上記の樹脂層34は、ワイヤボンディング33と、ワイヤボンディング33と外部取り出しパッド電極22及びリード31の接続部分を被覆するように形成されている。
例えば、基板40に、所定の共振領域を構成する空隙41を介して、下部電極42、圧電膜43および上部電極44の積層体からなる弾性共振膜が形成されている。
下部電極42および上部電極44は、例えばAl、Pt、Au、Cu、W、Mo、Tiなどの導電性材料からなり、例えば0.1〜0.5μmの膜厚で形成されている。
また、圧電膜43は窒化アルミニウムや酸化亜鉛などの圧電材料からなり、c軸に高配向した緻密な膜となっており、優れた圧電特性と弾性特性を備えた圧電膜であり、例えば1.5μm以下の膜厚で形成されている。
空隙41は、下部電極42の端部に屈曲して形成された足部により支えられており、空隙41の高さは例えば数μm程度である。
下部電極42、上部電極44および圧電膜43の膜厚や空隙41の高さなどは、共振周波数に合わせて適宜調整することができる。
また、図2(b)は、上記のMEMSの一例の断面図である。例えば、基板45に、可動部を有するMEMS構造体46が形成されており、MEMSが構成されている。
図3(a)は本実施形態の半導体装置を構成する第1半導体チップのバンプ側からの平面図であり、図3(b)は断面図である。
図3(a)及び図3(b)に示すように、例えば、シリコン基板からなる第1半導体チップ10の第1活性面に所定の電子回路を形成し、電子回路に接続するように、振動子または可動部を有する機能素子13を形成する。
さらに、上記の電子回路に接続するようにしてパッド電極11及びバンプ12を形成する。
図4(a)及び図4(b)に示すように、例えば、シリコン基板からなる第2半導体チップ20の第2活性面に所定の電子回路を形成し、電子回路に接続するように、第1半導体チップ接続用パッド電極21と外部取り出しパッド電極22を形成する。第1半導体チップ接続用パッド電極21は、上記の第1半導体チップ10のバンプ12に対応するように配置して形成する。
第1半導体チップ接続用パッド電極21と外部取り出しパッド電極22は、必要に応じて内部に埋め込んで形成する再配線層23により接続する。再配線層23については以降図示を省略する。
積層した樹脂の絶縁層としては、例えば各で5μm程度の膜厚とする。
図5(a)に示すように、上記の第1活性面と第2活性面を対向させ、バンプ12と第1半導体チップ接続用パッド電極21を位置合わせして第1半導体チップ10を第2半導体チップ20上に戴置し、リフローなどによりバンプ12と第1半導体チップ接続用パッド電極21を接続して、図5(b)に示すように、フリップチップで第1半導体チップ10を第2半導体チップ20にマウントする。
例えば、上記のように第1半導体チップ10及び第2半導体チップ20がリードフレームのチップ支持部30上にマウントされた状態で、トランスファーモールド成形により、第1活性面及び第2活性面の間隙部分を除いて、第1半導体チップ10及び第2半導体チップ20を被覆して樹脂層34を形成する。
例えば、第1活性面及び第2活性面の間隙の幅Gが30μm程度である場合に、充填剤34aの径を50μm以上とする。
これにより、第1活性面及び第2活性面の間隙部分を除いて樹脂層34を形成でき、上記の樹脂層34により、第1活性面及び第2活性面の間隙が封止されて中空部分35が構成される。
図7は本実施形態の半導体装置1を実装基板2に実装した状態の例を示す断面図である。
実装基板2は、例えば、三層の樹脂層(50,51,52)が積層しており、それらの表面及び界面に配線(53,54,55,56)がパターン形成されており、さらにそれらを垂直方向に接続する垂直配線(57,58,59)が形成されているものである。
上記の本実施形態の半導体装置1が、実装基板2の表面に配線53に、ハンダ層3により接続されている。
図8は本実施形態に係る半導体装置1aの断面図である。
実質的に第1実施形態に係る半導体装置1と同様の構成であるが、機能素子24が第1半導体チップ10ではなく第2半導体チップ20に形成されていることが異なる。
本実施形態においても、第1活性面及び第2活性面の間隙部分を除いて第1半導体チップ及び第2半導体チップを被覆して樹脂層が形成され、これにより、第1活性面及び第2活性面の間隙が封止されて中空部分35が構成されており、機能素子24が中空部分35に気密封止されている構成である。
(1)中空構造が必要なデバイスを含む複数のベアチップを、一体化したリードフレームパッケージとすることにより、安価な平面基板への実装が可能となる。
(2)実装基板にハンダ付けで実装可能である。
(3)上記のパッケージでは、実装基板に他の部品と一括でハンダリフローなどで実装でき、製造加工費の低減が可能である。
(4)ベアチップの実装基板への直接実装と比較して、ヒートサイクルなどの実装信頼性に面で有利である。
(5)樹脂層を形成する一回の工程で中空構造と気密封止を実現できる。
(6)総じて製造のコストダウンを実現できる。
例えば、MEMS及びF−BARの他、SAW素子などの機能素子を有する半導体チップを組み込むことができる。
各半導体チップの詳細な構成は特に限定されず、トランジスタなどの能動素子やキャパシタ、インダクタなどの受動素子、あるいは再配線層などを含む構成としてよい。
上記の実施形態においては、一方の半導体チップから配線を外部に引き回しやすい構成とするためにチップの大きさを異ならせているが、一方の半導体チップの裏面側などから引き出す構成などとすることで、チップの大きさを同一にすることも可能である。
また、ワイヤボンディング及びリードを用いない構成で配線を外部に引き回すように構成してもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
また、本発明の半導体装置の製造方法は、MEMS、SAW素子あるいはF−BARなどの機能面に可動部または振動子を持つ半導体素子を有する半導体装置を製造するのに適用できる。
Claims (11)
- 第1活性面を有し、前記第1活性面に突起電極が形成された第1半導体チップと、
第2活性面を有し、前記第1活性面と前記第2活性面が対向するようにして前記突起電極を介して前記第1半導体チップと接続された第2半導体チップと、
前記第1活性面及び前記第2活性面の間隙部分を除いて前記第1半導体チップ及び前記第2半導体チップを被覆し、前記第1活性面及び前記第2活性面の間隙を封止して中空部分を構成するように形成された樹脂層と
を有し、
前記中空部分の内部において前記第1活性面と前記第2活性面の少なくともいずれかに可動部または振動子を有する機能素子が形成されている
半導体装置。 - 前記樹脂層が、前記第1活性面及び前記第2活性面の間隙の幅より長い径の充填剤を含む
請求項1に記載の半導体装置。 - 前記第1活性面と前記第2活性面の大きさが異なり、前記第1活性面と前記第2活性面のうちのより大きな方の活性面に取り出し電極が形成されている
請求項1に記載の半導体装置。 - 前記第1半導体チップ及び前記第1半導体チップに接続された前記第2半導体チップが、リードフレームのチップ支持部上にマウントされており、
前記取り出し電極が前記リードフレームのリードにワイヤボンディングで接続されており、
前記樹脂層が、前記ワイヤボンディング及び前記ワイヤボンディングと前記取り出し電極と前記リードの接続部分を被覆するように形成されている
請求項3に記載の半導体装置。 - 前記中空部分が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている
請求項1に記載の半導体装置。 - 第1活性面を有し、前記第1活性面に突起電極が形成された第1半導体チップと、第2活性面を有する第2半導体チップとを、前記第1活性面と前記第2活性面が対向するようにして前記突起電極を介して接続する工程と、
前記第1活性面及び前記第2活性面の間隙部分を除いて前記第1半導体チップ及び前記第2半導体チップを被覆し、前記第1活性面及び前記第2活性面の間隙を封止して中空部分を構成するように樹脂層を形成する工程と
を有し、
前記第1半導体チップ及び/または前記第2半導体チップとして、前記中空部分が構成されたときに前記中空部分の内部において前記第1活性面と前記第2活性面の少なくともいずれかに可動部または振動子を有する機能素子が形成されている第1半導体チップ及び/または第2半導体チップを用いる
半導体装置の製造方法。 - 前記樹脂層を形成する工程においてトランスファーモールド成形により前記樹脂層を形成する
請求項6に記載の半導体装置の製造方法。 - 前記樹脂層を形成する工程において、前記第1活性面及び前記第2活性面の間隙の幅より長い径の充填剤を含む樹脂を用いて前記樹脂層を形成する
請求項6に記載の半導体装置の製造方法。 - 前記第1半導体チップと前記第2半導体チップとして、前記第1活性面と前記第2活性面の大きさが異なり、前記第1活性面と前記第2活性面のうちのより大きな方の活性面に取り出し電極が形成されている第1半導体チップと第2半導体チップを用いる
請求項6に記載の半導体装置の製造方法。 - 前記第1半導体チップ及び前記第1半導体チップに接続された前記第2半導体チップを、リードフレームのチップ支持部上にマウントする工程と、
前記取り出し電極を前記リードフレームのリードにワイヤボンディングで接続する工程と
をさらに有し、
前記樹脂層を形成する工程において、前記ワイヤボンディング及び前記ワイヤボンディングと前記取り出し電極と前記リードの接続部分を被覆するように前記樹脂層を形成する
請求項9に記載の半導体装置の製造方法。 - 前記中空部分が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されるように、前記樹脂層を形成する工程を、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気下で行う
請求項6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006069538A JP2007251391A (ja) | 2006-03-14 | 2006-03-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006069538A JP2007251391A (ja) | 2006-03-14 | 2006-03-14 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007251391A true JP2007251391A (ja) | 2007-09-27 |
Family
ID=38595253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006069538A Pending JP2007251391A (ja) | 2006-03-14 | 2006-03-14 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007251391A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021200280A1 (ja) * | 2020-03-30 | 2021-10-07 | 株式会社村田製作所 | 電子部品 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162691A (ja) * | 1995-12-14 | 1997-06-20 | Rohm Co Ltd | 弾性表面波素子を有する半導体装置およびその製造方法 |
JP2001094042A (ja) * | 1999-09-20 | 2001-04-06 | Rohm Co Ltd | 半導体装置 |
JP2001284523A (ja) * | 2000-03-25 | 2001-10-12 | Amkor Technology Korea Inc | 半導体パッケージ |
JP2003007974A (ja) * | 2001-06-27 | 2003-01-10 | Toshiba Corp | 積層型電気部品の製造方法 |
WO2005071731A1 (ja) * | 2004-01-22 | 2005-08-04 | Murata Manufacturing Co., Ltd. | 電子部品の製造方法 |
JP2006186747A (ja) * | 2004-12-28 | 2006-07-13 | Nec Corp | 弾性波デバイスおよび携帯電話 |
-
2006
- 2006-03-14 JP JP2006069538A patent/JP2007251391A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162691A (ja) * | 1995-12-14 | 1997-06-20 | Rohm Co Ltd | 弾性表面波素子を有する半導体装置およびその製造方法 |
JP2001094042A (ja) * | 1999-09-20 | 2001-04-06 | Rohm Co Ltd | 半導体装置 |
JP2001284523A (ja) * | 2000-03-25 | 2001-10-12 | Amkor Technology Korea Inc | 半導体パッケージ |
JP2003007974A (ja) * | 2001-06-27 | 2003-01-10 | Toshiba Corp | 積層型電気部品の製造方法 |
WO2005071731A1 (ja) * | 2004-01-22 | 2005-08-04 | Murata Manufacturing Co., Ltd. | 電子部品の製造方法 |
JP2006186747A (ja) * | 2004-12-28 | 2006-07-13 | Nec Corp | 弾性波デバイスおよび携帯電話 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021200280A1 (ja) * | 2020-03-30 | 2021-10-07 | 株式会社村田製作所 | 電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10093533B2 (en) | CMOS-MEMS-CMOS platform | |
US8674498B2 (en) | MEMS package and method for the production thereof | |
TWI298913B (ja) | ||
JP4838732B2 (ja) | 電気的構成素子および製造方法 | |
US20100053922A1 (en) | Micropackaging method and devices | |
JP5059478B2 (ja) | 表面実装用の圧電発振器及び圧電振動子 | |
JPWO2008066087A1 (ja) | 微小構造体装置およびその製造方法ならびに封止用基板 | |
US8022594B2 (en) | Surface acoustic wave device | |
WO2009157208A1 (ja) | 回路モジュールおよびその製造方法、ならびに携帯機器 | |
JP2006351590A (ja) | マイクロデバイス内蔵基板およびその製造方法 | |
JP4268480B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP2007042786A (ja) | マイクロデバイス及びそのパッケージング方法 | |
JP2005262382A (ja) | 電子装置およびその製造方法 | |
JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP3842751B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP2007227596A (ja) | 半導体モジュール及びその製造方法 | |
JP2020120195A (ja) | Mems発振器 | |
JP2007251391A (ja) | 半導体装置及びその製造方法 | |
JP2008135594A (ja) | 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法 | |
JP2008147368A (ja) | 半導体装置 | |
JP4493481B2 (ja) | 多数個取り配線基板 | |
JP2006311183A (ja) | 半導体装置およびその製造方法 | |
JP4116954B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP2006102845A (ja) | 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法 | |
JP2013539253A (ja) | モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111129 |