CN103762214B - 应用于开关型调节器的集成电路组件 - Google Patents
应用于开关型调节器的集成电路组件 Download PDFInfo
- Publication number
- CN103762214B CN103762214B CN201410036423.9A CN201410036423A CN103762214B CN 103762214 B CN103762214 B CN 103762214B CN 201410036423 A CN201410036423 A CN 201410036423A CN 103762214 B CN103762214 B CN 103762214B
- Authority
- CN
- China
- Prior art keywords
- electrode
- pin
- discrete
- integrated circuit
- type regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
公开了一种应用于开关型调节器的集成电路组件,包括:功率器件芯片,包括位于正面的控制电极和第一电极,以及位于背面的第二电极,第二电极作为开关型调节器的开关端子;控制芯片,包括位于正面的驱动电极以及多个输入输出电极;引线框,包括一延伸引脚、基底和多个分立引脚,延伸引脚与所述基底整体形成;其中,功率器件芯片的背面通过导电材料贴合安装在引线框的基底上,第二电极与基底电连接;控制电极和驱动电极电连接,控制芯片的输入输出电极分别与对应的分立引脚电连接。该应用于开关型调节器的集成电路组件可以减小延伸引脚对其它引脚的干扰并避免出现漏电失效现象。
Description
技术领域
本发明涉及半导体封装组件,更具体地涉及应用于开关型调节器的集成电路组件。
背景技术
随着电子元件的小型化、轻量化以及多功能化的需求的增加,对半导体封装密度的要求越来越高,以达到减小封装尺寸的效果。除了集成电路芯片之外,半导体封装还可以包含传统的分立元件,例如电感和功率晶体管。这样可以尽可能减少***元件的使用。在这种集成电路组件中,集成电路芯片和分立元件的配置及其连接方法对封装组件的尺寸和性能具有至关重要的影响。
在现有的应用于开关型调节器的集成电路组件中,应用于开关型调节器的集成电路组件的开关引脚上会出现尖峰电压,容易干扰与其相邻的引脚而产生噪声。而且,还可能会出现漏电失效现象。同时,现有的集成电路组件中的开关引脚的散热效果欠佳。
发明内容
有鉴于此,本发明的目的在于提供一种应用于开关型调节器的集成电路组件,以改善现有技术中的应用于开关型调节器的集成电路组件结构对其性能造成的不利影响。
根据本发明,提供一种应用于开关型调节器的集成电路组件,包括:
功率器件芯片,包括位于正面的控制电极和第一电极,以及位于背面的第二电极,所述第二电极作为开关型调节器的开关端子;
控制芯片,包括位于正面的驱动电极以及多个输入输出电极;
引线框,包括一延伸引脚、基底和多个分立引脚,所述延伸引脚与所述基底整体形成;
其中,所述功率器件芯片的背面通过导电材料贴合安装在所述引线框的基底上,所述第二电极与所述基底电连接;
所述控制电极和所述驱动电极电连接,所述控制芯片的输入输出电极分别与对应的分立引脚电连接。
优选地,所述控制电极为栅电极,所述第一电极为源电极,所述第二电极为漏电极;或者
所述控制电极为栅电极,所述第一电极为漏电极,所述第二电极为源电极。
优选地,所述延伸引脚与相邻的分立引脚的间距不小于两个相邻的分立引脚之间的间距。
优选地,所述引线框包括四个分立引脚,第一、第二、第三分立引脚设置在所述基底的第一侧;所述第二分立引脚设置在所述第一分立引脚和第三分立引脚之间;
所述第四分立引脚设置在所述基底的第二侧与所述第一分立引脚相对的位置;所述延伸引脚设置在所述基底的第二侧与所述第三分立引脚相对的位置;
所述第一侧和第二侧为相对侧。
优选地,所述第一分立引脚为接地引脚、第二分立引脚为供电引脚、第三分立引脚为电压检测引脚、第四分立引脚为电流检测引脚;以及,所述延伸引脚为开关引脚。
优选地,还包括封装料,所述封装料覆盖所述控制芯片、功率器件芯片和引线框。
优选地,所述封装料为电容率大于预定值的封装料。
优选地,所述控制芯片的背面通过绝缘的隔离层贴合安装在所述功率器件芯片上。
优选地,所述控制芯片的背面通过绝缘的隔离层贴合安装在所述基底上。
优选地,所述功率器件芯片的第一电极与所述控制芯片的一个输入输出电极电连接。
本发明通过使得与功率器件芯片的作为开关端子的第二电极连接的延伸引脚和引线框基底整体形成,改善了应用于开关型调节器的集成电路组件内部的电连接状况和散热环境。同时,通过将延伸引脚设置在远离其它引脚的位置,减小了由于延伸引脚对其它引脚的干扰并避免了出现漏电失效现象。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其它目的、特征和优点将更为清楚,在附图中:
图1是现有的开关型调节器的电路示意图;
图2是现有的应用于开关型调节器的集成电路组件的示意性结构图;
图3是根据本发明的第一实施例的应用于开关型调节器的集成电路组件的示意性结构图;
图4是根据本发明的第一实施例的应用于开关型调节器的集成电路组件的截面示意图;
图5是根据本发明的第二实施例的应用于开关型调节器的集成电路组件的示意性结构图;
图6是根据本发明的第二实施例的应用于开关型调节器的集成电路组件的截面示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中,相同的元件采用相同或类似的附图标记来表示。
为了清楚起见,附图中的各个部分没有按比例绘制。为了简明起见,可以在一幅图中描述经过数个步骤后获得的组件结构。此外,还可能省略某些公知的细节,例如,在所有的附图中未示出焊料,在一些附图中未示出用于支撑引线框的支撑材料和/或外部框架。
应当理解,在描述组件结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将器件翻转,该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形,本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
应当理解,当称元件“耦接到”或“连接到”另一元件时,它可以是直接耦接或连接到另一元件或者可以存在中间元件,元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反,当称元件“直接耦接到”或“直接连接到”另一元件时,意味着两者不存在中间元件。
在下文中描述了本发明的许多特定的细节,例如封装的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本公开。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本公开。
图1是现有的开关型调节器的电路示意图。开关型调节器包括控制芯片U1和功率器件芯片Q1以及供电端子VCC、接地端子GND、电流检测端子ISEN、电压检测端子VSEN和开关端子SW。开关端子是指开关型调节器中的功率级电路中的功率开关管和电感的公共节点。
功率器件芯片Q1包括控制电极、第一电极和第二电极。其中,控制电极与控制芯片U1的驱动电极连接。第二电极耦接到输入电压,第一电极耦接到接地点。驱动电极用于输出开关控制信号,功率器件芯片Q1通过控制电极接收来自驱动电极的开关控制信号,根据开关控制信号的控制导通或关断。控制芯片U1还包括输入输出电极CS,功率器件芯片Q1的第一电极(源极或漏极)与输入输出电极CS连接,并进而通过控制芯片U1接地。控制芯片U1的输入输出电极分别与对应的输入输出端子电连接。可以将开关型调节器的控制芯片U1以及功率器件芯片Q1封装在一个集成电路组件中,形成应用于开关型调节器的集成电路组件。
图2是现有的应用于开关型调节器的集成电路组件的示意性结构图,其中,应用于开关型调节器的集成电路组件00包括功率器件芯片01、控制芯片02、封装料03和引线框。引线框包括隔离设置的第一基底04和第二基底05以及分立设置的多个引脚。功率器件芯片01安装在第一基底04上,控制芯片02安装在第二基底05上,开关端子通过键合线引出到引线框的开关引脚SW。控制芯片02的输入输出电极分别通过键合线与供电引脚VCC、接地引脚GND、电流检测引脚ISEN、电压检测引脚VSEN连接。开关端子通过键合线引出到引线框的开关引脚SW。开关引脚SW上出现尖峰电压时,容易干扰与其相邻的引脚而产生噪声。开关引脚SW与相邻的引脚间距较小还可能会容易引起漏电失效现象。并且,现有的应用于开关型调节器的集成电路组件中与电感器件连接的引脚的散热效果也欠佳。
图3是根据本发明的第一实施例的应用于开关型调节器的集成电路组件的示意性结构图。图4是图3沿A-A’方向的截面图。以下结合图3和图4说明根据本发明的第一实施例的应用于开关型调节器的集成电路组件的结构。应用于开关型调节器的集成电路组件10包括引线框11、功率器件芯片12、绝缘的隔离层13和控制芯片14以及封装料15。在该应用于开关型调节器的集成电路组件10中,功率器件芯片12和控制芯片14以堆叠方式安装在引线框11上。应当注意,该应用于开关型调节器的集成电路组件10可以包括更多的晶体管和/或集成电路。基底112在封装尺寸允许的范围内制造得尽可能大以有利于散热。
引线框11包括延伸引脚111、基底112和多个分立引脚113。延伸引脚111与基底112整体形成,并位于远离多个分立引脚113的位置,也即,延伸引脚111与相邻的分立引脚113之间的间距不小于两个相邻的分立引脚之间的间距。
在本实施例的一个优选方式中,为了实现延伸引脚111远离多个分立引脚113设置,分立引脚113分别被设置在基底112的第一侧(A’所在侧)和第二侧(A所在侧)。第一侧和第二侧为基底上的相对侧。位于第一侧的分立引脚113的数量大于位于第二侧的分立引脚113的数量,且差值大于等于2。
如图3所示,在本实施例的一个优选方式中,在具有5个引脚的集成电路组件中封装如图1所示的电路。其中,引线框11包括4个分立引脚,其中,第一、第二、第三分立引脚设置在基底112的第一侧,第二分立引脚设置在第一分立引脚和第三分立引脚之间,也即,第一分立引脚和第三分立引脚分别位于基底112的第二侧的两端。第四分立引脚设置在第二侧,并与第一分立引脚相对。
同时,延伸引脚111设置在基底112的第二侧,由第二侧的一端向外延伸,并远离位于所述第二侧的分立引脚。如图3所示,延伸引脚111设置在与第三分立引脚113相对的位置,也即,第四分立引脚和延伸引脚111分别设置在基底112的第二侧的两端。由此,延伸引脚111与所有的分立引脚的间距被最大化,可以避免由于尖峰电压导致的对相邻引脚的噪声干扰,同时,也可以防止出现漏电失效现象。
优选地,所述第一分立引脚为接地引脚、第二分立引脚为供电引脚、第三分立引脚为电压检测引脚、第四分立引脚为电流检测引脚;以及,所述延伸引脚为开关引脚。
更优选地,图3和图4所示的具有5引脚的应用于开关型调节器的集成电路组件10以SOT23-5形式封装。SOT23-5封装具有尺寸小,体积小的优点,而由于其具有较小体积,原有的结构容易出现噪声干扰和漏电失效现象。应用本实施例的结构可以避免上述情况的出现。
更优选地,本实施例的应用于开关型调节器的集成电路组件可以用作LED驱动器,驱动LED负载运行。
当然,本领域技术人员能够理解,本实施例的应用于开关型调节器的集成电路组件10的分立引脚数量以及分立引脚与延伸引脚的设置方式并不限于上述特定形式,只要能够将延伸引脚设置得远离其它引脚的引脚设置方式均可以应用于本实施例。
功率器件芯片12包括位于正面的控制电极121和第一电极122,以及位于背面的第二电极(图中未示出)。第二电极作为所述应用于开关型调节器的集成电路组件的开关端子。开关端子是指开关型调节器中的功率级电路中的功率开关管和电感的公共节点。通常,作为开关端子的第二电极为功率器件芯片12用于连接电路中电压较高一侧的电极,同时,第一电极为功率器件芯片12用于连接电路中电压较低一侧的电极。
功率器件芯片12可以是场效应晶体管(MOSFET)或者双极型晶体管。优选为适于形成为集成电路芯片形式的功率MOSFET。在此前提下,控制电极121为功率MOSFET的栅电极。在功率MOSFET类型为N型功率MOSFET时,位于功率器件芯片12的背面,作为开关端子的第二电极为漏极;而第一电极122为源极。在功率MOSFET类型为P型功率MOSFET时,位于功率器件芯片12的背面,作为开关端子的第二电极为漏极,第一电极122为漏极。
控制芯片14包括位于正面的驱动电极141以及位于正面的多个输入输出电极。
优选地,在图3所示的应用于开关型调节器的集成电路组件10中,功率器件芯片12的第一电极122通过键合线与控制芯片14的一个输入输出电极电连接。从而使得第一电极122通过控制芯片14接地。
本领域技术人员容易理解,在本发明中,上述连接关系并非必须的,其仅在开关型调节器中的功率器件芯片12需要通过控制芯片14连接到接地点时设置。在开关型调节器中的功率器件芯片12不需要通过控制芯片连接到接地点时,控制芯片14仅驱动电极141与功率器件芯片12的驱动电极121连接,在此前提下,功率器件芯片12的第一电极122通常与特定的分立引脚电连接。
功率器件芯片12的背面通过导电材料贴合安装在引线框11的基底112上,由此使得作为开关端子的第二电极与基底112电连接。优选地,可以通过导电胶粘贴或焊接工艺来实现功率器件芯片12与基底112的贴合安装。由于延伸引脚111与基底112整体形成,两者存在电连接,因此,无需键合线即可实现功率器件芯片12的第二电极与延伸引脚111的连接。而且,由于整体成型,两者之间的电连接的电阻较小,有利于散热及避免出漏电失效现象。
控制芯片14通过设置在中间的绝缘的隔离层13堆叠安装在功率器件芯片12上。在此情况下,在安装控制芯片14时,需要使得功率器件芯片12正面的控制电极121和第一电极122被露出,以便上述电极可以通过键合线与控制芯片14的相应输入输出电极电连接。
功率器件芯片12的控制电极121通过键合线和驱动电极141电连接。控制芯片14的输入输出电极通过键合线分别与对应的各分立引脚113电连接。
封装料15覆盖控制芯片14、功率器件芯片12和引线框11,并具有大于预定值的电容率,引线框110的各引脚的端部从封装料15中露出,用于提供应用于开关型调节器的集成电路组件10与外部电路(例如电路板)的电连接。较大的电容率可以提高延伸引脚与分立引脚之间的绝缘特性,进而避免出现漏电失效现象。
在第一实施例的应用于开关型调节器的集成电路组件中,与功率器件芯片中作为开关端子的第二电极连接的延伸引脚和引线框基底整体形成,改善了开关型调节器内部的电连接状况和引脚的散热环境。同时,通过将延伸引脚设置在远离其它引脚的位置,减小了由于延伸引脚对其它引脚的干扰并可以避免出现漏电失效现象。
图5是根据本发明的第二实施例的应用于开关型调节器的集成电路组件的示意性结构图。图6是图5沿A-A’方向的截面图。以下结合图5和图6说明根据本发明的第二实施例的应用于开关型调节器的集成电路组件的结构。
与第一实施例相同,本实施例的应用于开关型调节器的集成电路组件20包括引线框21、功率器件芯片22、绝缘的隔离层23和控制芯片24以及封装料25。应当注意,该应用于开关型调节器的集成电路组件20可以包括更多的晶体管和/或集成电路。
在第二实施例中,引线框21与第一实施例的设置方式相同,其包括延伸引脚211、基底212和多个分立引脚213,延伸引脚211与基底212整体形成,并位于远离多个分立引脚213的位置,也即,延伸引脚211与相邻的分立引脚213之间的间距不小于任意两个相邻的分立引脚之间的间距。
同时,控制芯片24包括位于正面的驱动电极241和多个输入输出电极。
第二实施例与第一实施例的不同在于,控制芯片24并未堆叠安装在功率器件芯片22上,在该应用于开关型调节器的集成电路组件20中,功率器件芯片22和控制芯片24均安装在引线框21上。具体地,功率器件芯片22的背面通过导电材料贴合安装在基底212上,以使得位于功率器件芯片22背面的第二电极与基底212电连接。而控制芯片24的背面通过绝缘的隔离层23贴合安装在基底212上,驱动电极241通过键合线与功率器件芯片22的控制电极221电连接。
优选地,功率器件芯片22的第一电极222通过键合线与控制芯片24的一个输入输出电极电连接,以使得第一电极222通过控制芯片24接地。
本领域技术人员容易理解,在本发明中,上述连接关系并非必须的,其仅在开关型调节器中的功率器件芯片22需要通过控制芯片24连接到接地点时设置。在开关型调节器中的功率器件芯片22不需要通过控制芯片连接到接地点时,控制芯片24仅驱动电极241与功率器件芯片22的驱动电极221连接,在此前提下,功率器件芯片22的第一电极222通常与特定的分立引脚通过键合线电连接。
在本实施例中,与功率器件芯片的作为开关端子的第二电极连接的延伸引脚和引线框基底整体形成,改善了开关型调节器内部的电连接状况和引脚的散热环境。同时,通过将延伸引脚设置在远离其它引脚的位置,减小了由于延伸引脚对其它引脚的干扰并可以避免出现漏电失效现象。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。此外,在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (6)
1.一种应用于开关型调节器的集成电路组件,包括:
功率器件芯片,包括位于正面的控制电极和第一电极,以及位于背面的第二电极,所述第二电极作为开关型调节器的开关端子;
控制芯片,包括位于正面的驱动电极以及多个输入输出电极;
引线框,包括一延伸引脚、基底和多个分立引脚,所述延伸引脚与所述基底整体形成;
其中,所述功率器件芯片的背面通过导电材料贴合安装在所述引线框的基底上,所述第二电极与所述基底电连接;
所述控制电极和所述驱动电极电连接,所述控制芯片的输入输出电极分别与对应的分立引脚电连接;
所述引线框包括四个分立引脚,第一、第二、第三分立引脚设置在所述基底的第一侧;所述第二分立引脚设置在所述第一分立引脚和第三分立引脚之间;
第四分立引脚设置在所述基底的第二侧与所述第一分立引脚相对的位置;所述延伸引脚设置在所述基底的第二侧与所述第三分立引脚相对的位置;
所述第一侧和第二侧为相对侧;
所述第一分立引脚为接地引脚、第二分立引脚为供电引脚、第三分立引脚为电压检测引脚、第四分立引脚为电流检测引脚;以及,所述延伸引脚为开关引脚。
2.根据权利要求1所述的应用于开关型调节器的集成电路组件,其特征在于,所述控制电极为栅电极,所述第一电极为源电极,所述第二电极为漏电极;或者
所述控制电极为栅电极,所述第一电极为漏电极,所述第二电极为源电极。
3.根据权利要求1或2所述的应用于开关型调节器的集成电路组件,其特征在于,所述集成电路组件还包括封装料,所述封装料覆盖所述控制芯片、功率器件芯片和引线框。
4.根据权利要求1所述的应用于开关型调节器的集成电路组件,其特征在于,所述控制芯片的背面通过绝缘的隔离层贴合安装在所述功率器件芯片上。
5.根据权利要求1所述的应用于开关型调节器的集成电路组件,其特征在于,所述控制芯片的背面通过绝缘的隔离层贴合安装在所述基底上。
6.根据权利要求1、4或5所述的应用于开关型调节器的集成电路组件,其特征在于,所述功率器件芯片的第一电极与所述控制芯片的一个输入输出电极电连接。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410036423.9A CN103762214B (zh) | 2014-01-24 | 2014-01-24 | 应用于开关型调节器的集成电路组件 |
US14/601,098 US10043738B2 (en) | 2014-01-24 | 2015-01-20 | Integrated package assembly for switching regulator |
US15/996,774 US10741481B2 (en) | 2014-01-24 | 2018-06-04 | Integrated package assembly for switching regulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410036423.9A CN103762214B (zh) | 2014-01-24 | 2014-01-24 | 应用于开关型调节器的集成电路组件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103762214A CN103762214A (zh) | 2014-04-30 |
CN103762214B true CN103762214B (zh) | 2016-08-17 |
Family
ID=50529426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410036423.9A Active CN103762214B (zh) | 2014-01-24 | 2014-01-24 | 应用于开关型调节器的集成电路组件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103762214B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106409805A (zh) * | 2016-12-06 | 2017-02-15 | 四川富美达微电子有限公司 | 一种五引脚ic结构 |
CN106409806A (zh) * | 2016-12-06 | 2017-02-15 | 四川富美达微电子有限公司 | 一种ic引线支架 |
CN109962048A (zh) * | 2019-03-28 | 2019-07-02 | 江西芯诚微电子有限公司 | 一种带散热五引脚的集成电路封装结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284523A (ja) * | 2000-03-25 | 2001-10-12 | Amkor Technology Korea Inc | 半導体パッケージ |
CN1596473A (zh) * | 2001-11-27 | 2005-03-16 | 皇家飞利浦电子股份有限公司 | 多芯片模块半导体器件 |
CN201994296U (zh) * | 2011-02-23 | 2011-09-28 | 南通富士通微电子股份有限公司 | 一种高功率封装模块 |
CN102832189A (zh) * | 2012-09-11 | 2012-12-19 | 矽力杰半导体技术(杭州)有限公司 | 一种多芯片封装结构及其封装方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100252918A1 (en) * | 2009-04-06 | 2010-10-07 | Jiang Hunt H | Multi-die package with improved heat dissipation |
-
2014
- 2014-01-24 CN CN201410036423.9A patent/CN103762214B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284523A (ja) * | 2000-03-25 | 2001-10-12 | Amkor Technology Korea Inc | 半導体パッケージ |
CN1596473A (zh) * | 2001-11-27 | 2005-03-16 | 皇家飞利浦电子股份有限公司 | 多芯片模块半导体器件 |
CN201994296U (zh) * | 2011-02-23 | 2011-09-28 | 南通富士通微电子股份有限公司 | 一种高功率封装模块 |
CN102832189A (zh) * | 2012-09-11 | 2012-12-19 | 矽力杰半导体技术(杭州)有限公司 | 一种多芯片封装结构及其封装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103762214A (zh) | 2014-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10741481B2 (en) | Integrated package assembly for switching regulator | |
CN103426873B (zh) | 多芯片封装及其制造方法 | |
US9368434B2 (en) | Electronic component | |
CN102760724B (zh) | 一种联合封装的功率半导体器件 | |
US20110024884A1 (en) | Structure of Mixed Semiconductor Encapsulation Structure with Multiple Chips and Capacitors | |
CN105870095B (zh) | 在短边缘处具有接触销的半导体芯片封装结构 | |
US8217503B2 (en) | Package structure for DC-DC converter | |
US20210296213A1 (en) | Package structure for power converter and manufacture method thereof | |
CN101378052A (zh) | 具有无源元件的集成电路封装 | |
CN101325197A (zh) | 具有共同封装的肖特基二极管的高压高功率升压变换器 | |
CN202042483U (zh) | 一种功率半导体器件的封装结构 | |
CN103824853A (zh) | 应用于开关型调节器的集成电路组件 | |
US10985110B2 (en) | Semiconductor package having an electromagnetic shielding structure and method for producing the same | |
CN103762214B (zh) | 应用于开关型调节器的集成电路组件 | |
US9054088B2 (en) | Multi-component chip packaging structure | |
US20150137697A1 (en) | Integrated light source driving circuit and light source module using the same | |
CN103762213B (zh) | 应用于开关型调节器的集成电路组件 | |
US20150061096A1 (en) | Semiconductor Package with Multi-Level Die Block | |
CN105529916A (zh) | 电子模块及其制造方法 | |
WO2014192348A1 (ja) | 半導体装置 | |
CN101019217A (zh) | 具有公共引线框架上的倒装芯片设备的半导体设备模块 | |
US7087990B2 (en) | Power semiconductor device | |
CN202996833U (zh) | 一种复合封装的igbt器件 | |
TWI798659B (zh) | 用於氮化鎵功率積體電路之熱增強電子封裝及半橋組態 | |
CN103762212B (zh) | 应用于开关型调节器的集成电路组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |