JP2001168140A - 半導体素子の実装方法及び半導体装置 - Google Patents

半導体素子の実装方法及び半導体装置

Info

Publication number
JP2001168140A
JP2001168140A JP35179699A JP35179699A JP2001168140A JP 2001168140 A JP2001168140 A JP 2001168140A JP 35179699 A JP35179699 A JP 35179699A JP 35179699 A JP35179699 A JP 35179699A JP 2001168140 A JP2001168140 A JP 2001168140A
Authority
JP
Japan
Prior art keywords
metal
semiconductor element
metal paste
circuit board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35179699A
Other languages
English (en)
Other versions
JP3638486B2 (ja
Inventor
Akira Fukunaga
明 福永
Hiroshi Nagasawa
浩 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18419673&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2001168140(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP35179699A priority Critical patent/JP3638486B2/ja
Priority to TW089126168A priority patent/TW511122B/zh
Priority to US09/731,898 priority patent/US6519842B2/en
Priority to KR1020000074899A priority patent/KR100737498B1/ko
Priority to EP00127089A priority patent/EP1107305A3/en
Publication of JP2001168140A publication Critical patent/JP2001168140A/ja
Priority to US10/315,172 priority patent/US20030079680A1/en
Publication of JP3638486B2 publication Critical patent/JP3638486B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 微細ピッチの電極への接続であっても隣の電
極とショートする危険性がなく、安定性が高く、低コス
トで信頼性の高い電気接続を実現できる半導体素子の実
装方法およびその方法で作製した半導体装置を提供す
る。 【解決手段】 実質的に金属成分からなるコア部と、該
コア部に化学的に結合した有機物からなる被覆層とから
なる複合金属超微粒子を溶媒に分散させて金属ペースト
を調整する工程と、該金属ペーストを回路基板２０の端
子電極２２上に付着させて主に複合金属超微粒子からな
る金属ペーストボール２４を形成する工程と、該金属ペ
ーストボール２４上にフェイスダウン法を用いて半導体
素子３０の電極を接続する工程と、低温焼成により半導
体素子３０と回路基板２０とを電気的に接続する工程と
を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子（チッ
プ、ペレットまたはダイ等）の電極と、回路基板上の端
子電極とを電気的に接続する方法に係り、特に接合用金
属ペーストを用いたフェースダウンボンディング法によ
る半導体素子の実装方法およびその方法で作製した半導
体装置に関する。
【０００２】
【従来の技術】従来、電子部品の接続端子と回路基板上
の回路パターン端子との電気的接続には、はんだ付けが
一般に利用されてきたが、近年、例えばＩＣフラットパ
ッケージ等の小型化と、接続端子の増加等により、接続
端子間のいわゆるピッチ間隔が次第に狭くなり、従来の
はんだ付け技術では対処することが次第に難しくなって
きている。
【０００３】そこで、最近では、例えば、裸の素子と呼
ばれている外装されていない能動、受動素子であるチッ
プ（chip）、ペレット（pellet）、ダイ（die）等の半
導体素子を回路基板上に電気的に接続しつつ実装する場
合には、半導体素子の電極パッド上に予めはんだバンプ
を形成し、このはんだバンプを回路基板の端子電極に対
向して下向きに配置し、高温に加熱して融着する、いわ
ゆるフェイスダウンボンディング法が広く採用されてい
る。このはんだバンプは、例えばＣｒ（クロム）、Ｃｕ
（銅）およびＡｕ（金）からなる３層の金属薄膜（Unde
r Bump Metals）の上に、レジストを用いて、はんだや
めっき或いは蒸着によって一般に形成される。
【０００４】この実装方法は、接続後の機械的強度が強
く、かつ半導体素子の電極と回路基板の端子電極との電
気的接続を一括して行えることから有効な半導体素子の
実装方法とされていた。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のはんだバンプを用いた半導体素子の実装方法に
おいては、加熱溶融の際にはんだが広がって、互いに隣
接するはんだバンプ（電極）同士がショートする危険性
があり、微細化に対応しきれない場合があるといった問
題があった。
【０００６】なお、金属超微粒子を有する金属ペースト
でボールを形成し、このボールを前記はんだバンプの代
わりに使用する方法も提案されている（特開平９−３２
６４１６号公報等参照）。しかし、ここで使用されてい
る金属超微粒子は、例えば、金属を真空中、若干のガス
の存在下で蒸発させることによって気相中から金属のみ
から成る超微粒子を凝結させて、超微細な金属微粒子を
得る方法で作製された金属単体の超微粒子であると考え
られ、安定性、物性及びコストの面で問題があると考え
られる。
【０００７】本発明は上記事情に鑑みて為されたもの
で、微細ピッチの電極への接続であっても隣の電極とシ
ョートする危険性がなく、安定性が高く、低コストで信
頼性の高い電気接続を実現できる半導体素子の実装方法
およびその方法で作製した半導体装置を提供することを
目的とする。
【０００８】
【課題を解決するための手段】請求項１に記載の発明
は、実質的に金属成分からなるコア部と、該コア部に化
学的に結合した有機物からなる被覆層とからなる複合金
属超微粒子を溶媒に分散させて金属ペーストを調整する
工程と、該金属ペーストを回路基板の端子電極上に付着
させて主に複合金属超微粒子からなる金属ペーストボー
ルを形成する工程と、該金属ペーストボール上にフェイ
スダウン法を用いて半導体素子の電極を接続する工程
と、低温焼成により半導体素子と回路基板とを電気的に
接続する工程とを有することを特徴とする半導体素子の
実装方法である。
【０００９】この方法によれば、複合金属超微粒子は、
液相中での化学的なプロセスにおいて作製することがで
きるので、大がかりな真空装置を用いることなく、簡単
な装置を用いて通常の大気雰囲気下において大量生産が
可能であり、コストが安価である。しかも、周囲を有機
化合物で被覆されているので、溶媒中における凝集性が
小さいばかりでなく、安定していてハンドリングがしや
すく、従って、複合金属超微粒子が均一に分散した金属
ペーストを調整できるばかりでなく、工程管理が容易で
ある。更に、粒径が均一であるので、低温焼成の際に、
一定温度で全ての複合金属超粒子どうしが融着する。
【００１０】請求項２に記載の発明は、前記コア部は、
平均粒径が１〜１０ｎｍの正に帯電したＡｇ，Ａｕまた
はＰｂ金属超微粒子で、前記被覆層は、炭素数５以上の
有機性陰イオンであることを特徴とする請求項１記載の
半導体素子の実装方法である。
【００１１】金属粒子の融点は粒径が小さくなると低下
することが知られているが、その効果が現れはじめるの
は２０ｎｍ以下であり、１０ｎｍ以下になるとその効果
が顕著となる。従って、平均粒径が１〜１０ｎｍの実質
的に金属成分からなるコア部は、該金属が持つ融点より
かなり低い温度で互いに溶融結合し、これによって、低
温焼成が可能となる。また、コア金属と該コア金属を保
護する保護皮膜としての役割を果たす被覆層とを強固に
イオン結合させて、溶媒中における分散安定性を向上さ
せ、しかも粒子としての性状安定性を高めることができ
る。
【００１２】請求項３に記載の発明は、前記金属ペース
トには、０．１〜１μｍ程度の導電率が高い金属と樹脂
分とが添加されていることを特徴とする請求項１または
２記載の半導体素子の実装方法である。この導電率が高
い金属としては、Ａｇ，Ａｕ，ＰｄまたはＡｌ等が挙げ
られる。これにより、金属を介して高い導電率を確保し
て半導体素子実装の信頼性を高めることができる。
【００１３】請求項４に記載の発明は、前記低温焼成を
２００〜２５０℃の温度範囲で行うことを特徴とする請
求項１乃至３のいずれかに記載の半導体素子の実装方法
である。請求項５に記載の発明は、請求項１乃至４のい
ずれかに記載の半導体素子の実装方法を用いて、半導体
素子を回路基板に電気的に接続してなることを特徴とす
る半導体装置である。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。先ず、図１に示すように、実質的
に金属成分からなるコア部１０と、有機化合物からなる
被覆層１２とからなる複合金属超微粒子１４を作製す
る。このような複合金属超微粒子１４は、有機化合物か
らなる被覆層１２により覆われているので安定であり、
しかも溶媒中において凝集する傾向が小さい。
【００１５】この複合金属超微粒子１４は、有機化合物
と出発物質である金属塩、例えば炭酸塩・蟻酸塩・酢酸
塩由来の金属成分から構成されており、その中心部が金
属成分からなり、その周りをイオン性有機化合物が取り
囲んでいる。この時、有機化合物と金属成分とは、その
一部又は全部が化学的に結合した状態で一体化して存在
しており、界面活性剤によりコーティングされることに
より安定化された従来の超微粒子と異なり、安定性が高
いとともに、より高い金属濃度においても安定である。
【００１６】複合金属超微粒子１４のコア部１０の平均
粒径は１〜１０ｎｍとする。このように構成することに
より、コア部１０を構成する金属が持つ融点よりもかな
り低い温度でコア部１０を溶融させることができ、これ
によって、低温焼成が可能となる。
【００１７】この複合金属超微粒子１４は、例えば非水
系溶媒中で且つイオン性有機物の存在下で金属塩、例え
ば炭酸塩・蟻酸塩・酢酸塩をその分解還元温度以上でか
つイオン性有機物の分解温度以下で加熱することによっ
て製造することができる。金属成分としては、Ａｇ，Ａ
ｕまたはＰｂが用いられ、イオン性の有機物としては炭
素数５以上の脂肪酸およびアルキルベンゼンスルフォン
酸、アルキルスルフォン酸が用いられる。
【００１８】加熱温度は、金属塩、例えば炭酸塩・蟻酸
塩・酢酸塩の分解還元温度以上でかつイオン性有機物の
分解温度以下であり、例えば酢酸銀の場合、分解開始温
度が２００℃あるので、２００℃以上かつ上記のイオン
性有機物が分解しない温度に保持すればよい。この場
合、イオン性有機物が分解しにくいようにするために、
加熱雰囲気は、不活性ガス雰囲気であることが好ましい
が、非水溶剤の選択により、大気下においても加熱可能
である。
【００１９】また、加熱するに際し、各種アルコール類
を添加することもでき、反応を促進することが可能にな
る。アルコール類は、上記効果が得られる限り特に制限
されず、例えばラウリルアルコール、グリセリン、エチ
レングリコール等が挙げられる。アルコール類の添加量
は、用いるアルコールの種類等に応じて適宜定めること
ができるが、通常は重量部として金属塩１００に対して
５〜２０程度、好ましくは５〜１０とすれば良い。
【００２０】加熱が終了した後、公知の精製法により精
製を行う。精製法は例えば遠心分離、膜精製、溶媒抽出
等により行えば良い。
【００２１】例えば、有機アニオン性物質としてオレイ
ン酸を、金属源として酢酸銀をそれぞれ用い、これらを
留点２５０℃のナフテン系高沸点溶媒の中に入れ、２４
０℃にて３時間加熱し、更にアセトンを加えて沈殿精製
を行うことで、平均粒径が約１０ｎｍのクラスター状の
正に帯電したＡｇ金属超微粒子（コア金属）の周囲を有
機性陰イオン（被覆層）で被覆した複合金属超微粒子を
作製することができる。
【００２２】そして、複合金属超微粒子１４をトルエン
等の所定の溶媒に分散させ、必要に応じて、０．１〜１
μｍ程度の、例えばＡｇ，Ａｕ，ＰｄまたはＡｌ等の導
電率が高い金属と樹脂分とを添加した金属ペーストを調
整し、図２（ａ）に示すように、この金属ペーストを回
路基板２０の端子電極２２の所定の位置に滴下して、主
に複合金属超微粒子１４からなる高さ約２μｍの金属ペ
ーストボール２４を形成する。
【００２３】このような金属ペーストは、分散粒子であ
る複合金属超微粒子１４が非常に細かいので、複合金属
超微粒子１４を混合して攪拌した状態ではほぼ透明であ
るが、溶媒の種類、複合金属超微粒子濃度、温度等を適
宜に選択することにより、表面張力、粘性等の物性値を
調整することができる。
【００２４】次に、図２（ｂ）に示すように、半導体素
子３０を下向きにしたフェイスダウン法を用い、半導体
素子３０に設けた電極パッド部と前記金属ペーストボー
ル２４との位置合わせを行う、いわゆるフリップチップ
方式で、金属ペーストボール２４上に半導体素子３０の
電極パッド部を接続し、必要に応じて、半導体素子３０
の重量によるレベリングを行う。
【００２５】この状態で、例えば２００〜２５０℃で３
０分間の熱風炉により低温焼成を行うことにより、半導
体素子３０と回路基板２０とを電気的に接続する。つま
り、金属ペーストボール２４に含まれるトルエン等の溶
媒を蒸発させ、更に金属ペーストボール２４の主成分で
ある複合金属超微粒子１４をこの被覆層（有機化合物）
１２（図１参照）のコア部１０からの離脱或いは被覆層
１２自体の分解温度以上に加熱することで、コア部１０
から被覆層１２を離脱或いは被覆層１２を分解して消滅
させ、同時にコア部１０を溶融結合させる。
【００２６】このように、例えば２００〜２５０℃の温
度範囲で低温焼成して半導体素子と回路基板とを電気的
に接続することで、熱歪みを起こり難くし、しかもはん
だを用いないため、はんだの流れによるショートを回避
して、より微細なピッチでの接続が可能となる。
【００２７】この時、前述のように、導電率が高い金属
を添加した金属ペーストを使用することで、該金属を介
して高い導電率を確保して半導体素子実装の信頼性を高
めることもできる。
【００２８】
【発明の効果】以上説明したように、この発明によれ
ば、微細ピッチの電極への接続であっても隣の電極とシ
ョートする危険性がなく、安定性が高く、低コストで信
頼性の高い電気接続を実現して、半導体素子を回路基板
に実装できる。
【図面の簡単な説明】
【図１】複合金属超微粒子の構造を模式的に示す図であ
る。
【図２】本発明の実施の形態の半導体素子の実装方法を
工程順に示す図である。
【符号の説明】
１０ コア部 １２ 被覆層 １４ 複合金属超微粒子 ２０ 回路基板 ２２ 端子電極 ２４ 金属ペーストボール ３０ 半導体素子

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 実質的に金属成分からなるコア部と、該
    コア部に化学的に結合した有機物からなる被覆層とから
    なる複合金属超微粒子を溶媒に分散させて金属ペースト
    を調整する工程と、 該金属ペーストを回路基板の端子電極上に付着させて主
    に複合金属超微粒子からなる金属ペーストボールを形成
    する工程と、 該金属ペーストボール上にフェイスダウン法を用いて半
    導体素子の電極を接続する工程と、 低温焼成により半導体素子と回路基板とを電気的に接続
    する工程とを有することを特徴とする半導体素子の実装
    方法。
  2. 【請求項２】 前記コア部は、平均粒径が１〜１０ｎｍ
    の正に帯電したＡｇ，ＡｕまたはＰｂ金属超微粒子で、
    前記被覆層は、炭素数５以上の有機性陰イオンであるこ
    とを特徴とする請求項１記載の半導体素子の実装方法。
  3. 【請求項３】 前記金属ペーストには、０．１〜１μｍ
    程度の導電率が高い金属と樹脂分とが添加されているこ
    とを特徴とする請求項１または２記載の半導体素子の実
    装方法。
  4. 【請求項４】 前記低温焼成を２００〜２５０℃の温度
    範囲で行うことを特徴とする請求項１乃至３のいずれか
    に記載の半導体素子の実装方法。
  5. 【請求項５】 請求項１乃至４のいずれかに記載の半導
    体素子の実装方法を用いて、半導体素子を回路基板に電
    気的に接続してなることを特徴とする半導体装置。
JP35179699A 1999-12-10 1999-12-10 半導体素子の実装方法及び金属ペースト Expired - Lifetime JP3638486B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP35179699A JP3638486B2 (ja) 1999-12-10 1999-12-10 半導体素子の実装方法及び金属ペースト
TW089126168A TW511122B (en) 1999-12-10 2000-12-08 Method for mounting semiconductor device and structure thereof
US09/731,898 US6519842B2 (en) 1999-12-10 2000-12-08 Method for mounting semiconductor device
KR1020000074899A KR100737498B1 (ko) 1999-12-10 2000-12-09 반도체 소자의 실장 방법 및 실장 구조
EP00127089A EP1107305A3 (en) 1999-12-10 2000-12-11 Method for mounting a semiconductor device
US10/315,172 US20030079680A1 (en) 1999-12-10 2002-12-10 Method for mounting a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35179699A JP3638486B2 (ja) 1999-12-10 1999-12-10 半導体素子の実装方法及び金属ペースト

Publications (2)

Publication Number Publication Date
JP2001168140A true JP2001168140A (ja) 2001-06-22
JP3638486B2 JP3638486B2 (ja) 2005-04-13

Family

ID=18419673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35179699A Expired - Lifetime JP3638486B2 (ja) 1999-12-10 1999-12-10 半導体素子の実装方法及び金属ペースト

Country Status (1)

Country Link
JP (1) JP3638486B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004107728A (ja) * 2002-09-18 2004-04-08 Ebara Corp 接合材料及び接合方法
JP2004146695A (ja) * 2002-10-25 2004-05-20 Ebara Corp 金属化装置
JP2005205696A (ja) * 2004-01-21 2005-08-04 Ebara Corp 接合用品
JP2007229801A (ja) * 2006-03-03 2007-09-13 Toyota Motor Corp 接合部材、接合部材の製造方法、及び接合方法
JP2008545257A (ja) * 2005-06-30 2008-12-11 インテル・コーポレーション エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法
WO2009090849A1 (ja) * 2008-01-17 2009-07-23 Applied Nanoparticle Laboratory Corporation ワイヤボンディング方法及び電子部品実装体
WO2009116136A1 (ja) * 2008-03-18 2009-09-24 株式会社応用ナノ粒子研究所 複合銀ナノペースト、その製法及びナノペースト接合方法
JP2011080147A (ja) * 2009-09-11 2011-04-21 Dowa Electronics Materials Co Ltd 接合材およびそれを用いた接合方法
WO2015182576A1 (ja) * 2014-05-27 2015-12-03 電気化学工業株式会社 半導体パッケージ及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004107728A (ja) * 2002-09-18 2004-04-08 Ebara Corp 接合材料及び接合方法
JP2004146695A (ja) * 2002-10-25 2004-05-20 Ebara Corp 金属化装置
JP2005205696A (ja) * 2004-01-21 2005-08-04 Ebara Corp 接合用品
JP2008545257A (ja) * 2005-06-30 2008-12-11 インテル・コーポレーション エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法
JP4918088B2 (ja) * 2005-06-30 2012-04-18 インテル・コーポレーション エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法
JP2007229801A (ja) * 2006-03-03 2007-09-13 Toyota Motor Corp 接合部材、接合部材の製造方法、及び接合方法
WO2009090849A1 (ja) * 2008-01-17 2009-07-23 Applied Nanoparticle Laboratory Corporation ワイヤボンディング方法及び電子部品実装体
WO2009116136A1 (ja) * 2008-03-18 2009-09-24 株式会社応用ナノ粒子研究所 複合銀ナノペースト、その製法及びナノペースト接合方法
JP5256281B2 (ja) * 2008-03-18 2013-08-07 株式会社応用ナノ粒子研究所 複合銀ナノペースト、その製法及びナノペースト接合方法
JP2011080147A (ja) * 2009-09-11 2011-04-21 Dowa Electronics Materials Co Ltd 接合材およびそれを用いた接合方法
WO2015182576A1 (ja) * 2014-05-27 2015-12-03 電気化学工業株式会社 半導体パッケージ及びその製造方法
JPWO2015182576A1 (ja) * 2014-05-27 2017-04-20 デンカ株式会社 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
JP3638486B2 (ja) 2005-04-13

Similar Documents

Publication Publication Date Title
US6519842B2 (en) Method for mounting semiconductor device
JP2994375B2 (ja) モジュ―ル・アセンブリ及びリワ―クのための相互接続構造及びプロセス
US7799607B2 (en) Process for forming bumps and solder bump
US9078382B2 (en) Method of producing circuit board
KR101940237B1 (ko) 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
JPH077038A (ja) 電子パッケージ
KR102007544B1 (ko) 범프 전극, 범프 전극 기판 및 그 제조 방법
CN101958298A (zh) 半导体器件及其制造方法
JP3638486B2 (ja) 半導体素子の実装方法及び金属ペースト
US8701281B2 (en) Substrate metallization and ball attach metallurgy with a novel dopant element
JPH04263433A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH09326416A (ja) 半導体素子の実装方法およびその製品
US20100167466A1 (en) Semiconductor package substrate with metal bumps
JP2004146731A (ja) 多層配線基体の製造方法
KR100744149B1 (ko) 은 범프를 이용한 반도체 패키지 구조 및 형성 방법
KR101054294B1 (ko) 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법
JP3638487B2 (ja) 半導体素子の実装方法
JPH04263434A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH07235763A (ja) 電子回路の製造方法
Li et al. Isotropically conductive adhesives (ICAs)
JP2009194357A (ja) 半導体装置およびその製造方法
JP2002224884A (ja) 半田付け用フラックス及びこれを用いた半田バンプの形成方法
JP2003258161A (ja) 電子部品実装用配線基板
JP2771616B2 (ja) バンプ形成用導体ペースト及びバンプ形成方法
JP6186884B2 (ja) 電極、電子部品、電子装置および電極の接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050111

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

RVTR Cancellation of determination of trial for invalidation
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6