JP2009194357A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009194357A
JP2009194357A JP2008192346A JP2008192346A JP2009194357A JP 2009194357 A JP2009194357 A JP 2009194357A JP 2008192346 A JP2008192346 A JP 2008192346A JP 2008192346 A JP2008192346 A JP 2008192346A JP 2009194357 A JP2009194357 A JP 2009194357A
Authority
JP
Japan
Prior art keywords
aluminum
pad
conductive layer
conductive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008192346A
Other languages
English (en)
Inventor
Hajime Takagi
始 高木
Megumi Yamamura
恵 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008192346A priority Critical patent/JP2009194357A/ja
Publication of JP2009194357A publication Critical patent/JP2009194357A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/035Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505Sintering

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】アルミニウムを主成分とするパッドに導電性ボールを容易に接合できる構造を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板11に形成された半導体素子を外部に電気的に接続するためのアルミニウムを主成分とするパッド12と、アルミニウムを主成分とするパッド12上に形成された焼結導電層13と、焼結導電層13上に溶着された導電性ボール14と、を具備する。
【選択図】図1

Description

本発明は、半導体装置およびその製造方法に関する。
従来、半導体チップをリードフレームにダイボンディングした後、ワイヤボンディングにより半導体素子とリードフレームの電気接続が行なわれていた。
近年、半導体装置の高集積化、高機能化、小型化に対応して、ワイヤボンディングより高速信号処理の点で優れているバンプを用いたフリップチップ接続がおこなわれている。
半導体チップのボンディングパッド上にバンプを形成する方法として、ボンディングパッドに対応する位置に開口を有するレジストをマスクとして、ボンディングパッド上にハンダをメッキし、リフローしてボール状のハンダバンプを形成する方法や、ボンディングパッド上に粒状のハンダを含むハンダペーストを印刷法で塗布し、リフローしてボール状のハンダバンプを形成する方法などが知られている。
然しながら、半導体チップのアルミニウムパッドにハンダバンプを形成する場合に、アルミニウムはハンダとの濡れ性が悪いので、アルミニウムパッドとハンダボールを直接接合させることが難しいという問題がある。
これに対して、接続用端子と金属ボールとの密着性を高めるためにUBM(Under Bump Metal)と呼ばれる金属膜を介して金属ハンダバンプを形成する方法が知られている(例えば、特許文献1参照。)。
特許文献1に開示されたハンダバンプの形成方法は、導体の表面に無電解ニッケル合金メッキ被膜、無電解金メッキ被膜をこの順に形成し、その上に鉛を含まないハンダボールを溶着している。
然しながら、特許文献1に開示されたバンプの形成方法は、UBMを無電界メッキにより形成しているので、工程が複雑になり、高い生産性、低コスト化が難しいという問題がある。
特開2002−118135号公報
本発明は、アルミニウムを主成分とするパッドに導電性ボールを容易に接合できる構造を有する半導体装置およびその製造方法を提供する。
本発明の一態様の半導体装置は、半導体基板に形成された半導体素子を外部に電気的に接続するためのアルミニウムを主成分とするパッドと、前記アルミニウムを主成分とするパッド上に形成された焼結導電層と、前記焼結導電層上に溶着された導電性ボールと、を具備することを特徴としている。
本発明の一態様の半導体装置の製造方法は、半導体素子が形成された半導体基板に、前記半導体素子を外部に電気的に接続するためのアルミニウムを主成分とするパッドを形成する工程と、前記アルミニウムを主成分とするパッドに対応する位置に第1の開口を有する第1マスクを用いて、前記アルミニウムを主成分とするパッド上に導電性ペーストを選択的に塗布する工程と、前記アルミニウムを主成分とするパッドに対応する位置に第2の開口を有する第2マスクを用いて、前記導電性ペースト上に前記第2の開口よりサイズの小さい導電性ボールを選択的に載置する工程と、熱処理を施し、前記導電性ペーストを熱硬化して焼結導電層を形成し、前記導電性ボールを溶融して前記焼結導電層上に溶着し、前記アルミニウムを主成分とするパッドに前記焼結導電層を介して前記導電性ボールを接合する工程と、を具備することを特徴としている。
本発明によれば、アルミニウムを主成分とするパッドに導電性ボールを容易に接合できる構造を有する半導体装置およびその製造方法が得られる。
以下、本発明の実施例について図面を参照しながら説明する。
本発明の実施例1に係る半導体装置について、図1を参照して説明する。図1は本発明の実施例1に係る半導体装置の要部を示す図で、図1(a)はその断面図、図1(b)は図1(a)の要部の拡大断面図である。
図1(a)に示すように、本実施例の半導体装置10は、半導体基板11に形成された半導体素子(図示せず)を外部に電気的に接続するためのアルミニウムを主成分とするパッド12と、アルミニウムを主成分とするパッド12上に形成された焼結導電層13と、焼結導電層13上に溶着されたハンダボール(導電性ボール)14と、アルミニウムを主成分とするパッド12を保護する保護膜15、例えばポリイミド膜とを具備している。
図1(b)に示すように、アルミニウムを主成分とするパッド12と焼結導電層13との間に、アルミニウムを主成分とするパッド12と焼結導電層13に含まれる金属とが反応した第1合金層16が形成され、焼結導電層13とハンダボール14との間に、焼結導電層13に含まれる金属とハンダボール14とが反応した第2合金層17が形成されている。
ここで、アルミニウムを主成分とするパッド12とは、純アルミニウムのパッド、および膜の導電性や強度などを改善する目的で、少量の不純物、例えばシリコン(Si)や、銅(Cu)を含有するアルミニウムのパッドを意味している。
以後、アルミニウムを主成分とするパッド12を、単にアルミニウムパッド12と称する。
焼結導電層13は、錫(Sn)および銀(Ag)を主成分とし、銅(Cu)が微量添加された導電性ペーストが熱硬化して形成された導電性硬化層である。
ここで、微量の銅(Cu)は、焼結導電層13の弾性を高めるために添加されている。また、錫(Sn)および銀(Ag)を主成分とするとは、SnとAgの合計の成分が50%wt以上であることを意味している。
ハンダボール14は、錫(Sn)、アンチモン(Sb)、銅(Cu)、金(Au)、銀(Ag)の中から選択された少なくとも2つを主成分とする合金であり、0.05重量%乃至1重量%の燐(P)を含有している。
ハンダボール14は、大きさが100〜300μmφ程度で、所謂、鉛(Pb)フリーハンダである。
微量の燐(P)は、ハンダボール14が溶融したときに、酸化されて五酸化燐(P)になって昇華する性質を有しているので、ハンダボール14の酸化を防止するとともに、活性化するために添加されている。
次に、半導体装置10の製造方法について、図2乃至図4を用いて説明する。図2は半導体装置10の製造工程を示すフローチャート、図3および図4は半導体装置10の製造工程の要部を示す断面図である。
図2に示すように、半導体ウェーハ11に、周知の方法により半導体素子、例えばディスクリート半導体素子を形成し、半導体素子を外部に電気的に接続するためのアルミニウムパッド12を形成する。
次に、図3(a)に示すように、アルミニウムパッド12の表面に、アルゴン(Ar)または酸素(O)を用いたプラズマ処理を施して表面の汚染(付着有機物、表面酸化膜)を除去し、アルミニウムパッド12の表面を活性化する。
例えば、RIE(Reactive Ion Etching)装置を用いて、アルミニウムパッド12の表面を10〜30nm程度エッチングする。
次に、図3(b)に示すように、アルミニウムパッド12と対応する位置に第1の開口20を有する第1マスク21を用いて、アルミニウムパッド12上に導電性ペースト22を選択的に塗布する。
例えば、スクリーン印刷法により、第1の開口20を有するレジスト膜が形成されたスクリーンをマスクとして、ローラ23により第1の開口20内に導電性ペースト22を刷り込んでアルミニウムパッド12上に導電性ペースト22を、厚さが数十ミクロン程度になるように塗布する。
次に、図3(c)に示すように、アルミニウムパッド12と対応する位置に第2の開口24を有する第2マスク25を用いて、アルミニウムパッド12上に塗布された導電性ペースト22上に、第2の開口24より小さいサイズのハンダボール14を選択的に載置する。
例えば、半導体基板11のアルミニウムパッド12上に、第2の開口24を有するステンレス製の第2マスク25を、スペーサ26を介して近接して配置し、加振しながらハンダボール14を第2マスク25上に均一に分散させて1つの第2の開口24に1個のハンダボール14を振り込む。
ここで、余剰のハンダボール14を掃きだし、第2マスク25を取り除いた後に、画像処理によりハンダボール14の配列状態を検査することが望ましい。
次に、図4(a)に示すように、高温リフロー(320〜550℃×60〜300sec)を施し、アルミニウムパッド12に焼結導電層13を介してハンダボール14を接合する。
ヒータ27の加熱により、導電性ペースト22が熱硬化してアルミニウムパッド12上に導電性硬化層である焼結導電層13が形成され、ハンダボール14が溶解して、焼結導電層13上にハンダボール14が溶着する。
図4(c)は焼結導電層13を介してアルミニウムパッド12に接合されたハンダボール14を示すSEM(Secondary Electron Microscopy)写真である。
このときに、アルミニウムパッド12と焼結導電層13との間に、AlとSn、Agが固層拡散して反応した第1合金層16が形成され、焼結導電層13とハンダボール14との間に、Sn、Agとハンダが固層拡散して反応した第2合金層17が形成される。
次に、図5に示すように、ナイフエッジ28を用いて、焼結導電層13に溶着したハンダボール14を横から押圧し、ハンダボール14が焼結導電層13から剥離した時の荷重を求めることにより、ハンダボール14のシェア強度を測定したところ、従来のUBMとして金属メッキ膜を用いた場合と比べて、遜色ない値が得られた。
ハンダボール14のシェア強度は、高温リフロー条件に依存する。一般に、リフロー温度が高いほどシェア強度が大きくなる傾向を示すが、0.7〜5N(0.07〜0.51kgf)程度の値を得ることは容易である。
ハンダボール14からアルミニウムパッド12に至る縦方向の断面を露出させ、XMA(X-ray Micro Analyzer)により、Al、Sn、Ag、Sb、Cu、Auなどの金属元素の縦方向プロファイルを測定したところ、第1合金層16および第2合金層17の存在が確認された。例えば、第1合金層16は、主にAlと低融点のSnの相互拡散と推定された。
これから、第1合金層16および第2合金層17の存在により、アルミニウムバッド12と、ハンダボール14とが実質的に一体化され、上述のシェア強度が得られるものと推定される。第1合金層16および第2合金層17の厚さは、高温リフロー条件に依存して変化する。
次に、半導体ウェーハ11のハンダボール14側の面にマスキングテープを貼付け、所定の厚みになるまで裏面研削を行い、ポリシュ加工研削(Ra:0.02μm以下)を施す。
次に、半導体ウェーハ11に、裏面側からレーザビームを集光して照射し、ダイシングラインへ改質痕を導入する、所謂ステルスダイシングを施す。
次に、耐熱テ−プで半導体ウェーハ11を支持し、半導体ウェーハ11の裏面に、スパッタリング法または蒸着法により裏面電極を形成する。
次に、高伸張性のテ−プに半導体ウェーハ11を転写し、テ−プを引き伸ばして、その伸張力により半導体ウェーハ11を半導体チップに固片化する。
これにより、アルミニウムパッド12上に、導電性ペーストが熱硬化して形成された焼結導電層13を介してハンダボール14が接合された半導体チップが得られる。
次に、ハンダボール14を有する半導体チップを、基板にフリップチップ接合し、樹脂でモールドすることにより、半導体装置10が得られる。
以上説明したように、本実施例では、プラズマ処理により表面が活性化されたアルミニウムパッド12上に導電性ペーストを塗布し、導電性ペースト上にハンダボール14を載置して、高温リフローしている。
その結果、アルミニウムパッド12上に導電性ペーストが熱硬化して形成された焼結導電層13を介してハンダボール14を接合することができる。
従って、アルミニウムパッド12にハンダボール14を容易に接合できる構造を有する半導体装置10およびその製造方法が得られる。
ここでは、ハンダボール14に微量の燐(P)が添加されている場合について説明したが、高温リフローを非酸化性雰囲気中で行う場合には、燐(P)は添加されていなくとも構わない。
本発明の実施例2に係る半導体装置について、図6を参照して説明する。図6は本発明の実施例2に係る半導体装置の要部を示す図で、図6(a)はその断面図、図6(b)は図6(a)の要部の拡大断面図、図6(c)は半導体装置が基板に実装された状態を示す断面図である。
本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例1と異なる点は、焼結導電層をハンダボールなみに厚くしたことにある。
図6(a)に示すように、本実施例の半導体装置40は、アルミニウムパッド12上に形成された厚さL1の焼結導電層41を具備している。
図6(b)に示すように、アルミニウムパッド12と焼結導電層41との間に、アルミニウムパッド12と焼結導電層41に含まれる金属とが反応した第1合金層16が形成されている。
図6(c)に示すように、半導体装置40は、フリップチップ接続されて基板42に実装される。
半導体装置40は、焼結導電層41の上面41aが絶縁性の基板42上に形成された導電性パッド43に接合され、導電性パッド43から延伸した配線44を介して外部に電気的に接続される。
従って、焼結導電層41の厚さL1は、半導体基板11が支障なく基板42上に保持されるに足る厚さ、即ち図1に示すハンダボール14なみの厚さ100〜300μm程度あれば十分である。
焼結導電層41は、錫(Sn)および銀(Ag)を主成分とし、銅(Cu)が微量添加された導電性ペーストが熱硬化して形成された導電性硬化層である。
導電性ペーストは、周知のようにハンダ成分とフラックス成分とからなるが、厚塗りにより高さL1を得るために、ハンダ成分として10〜30wt%のSnと、90〜70wt%のAgとを有し、Snの粒子径が5〜30μm、Agの粒子径が1〜4μm程度のものが望ましい。
フラックス成分は、周知のようにロジン、活性剤、チクソ剤、添加物、および溶剤等の混合物であり、ハンダ成分が80〜90wt%に対して、フラックス成分20〜10wt%程度が適当である。
後述するように、導電性ペーストをアルミニウムパッド12上に塗布するときに、マスクからの導電性ペーストの離れを良くする、即ちマスクの抜け性を良くして、半導体基板11への導電性ペーストの転写を確実に行うためである。
これにより、ハンダボール14なみの厚さ、100〜300μm程度の厚さに導電性ペーストを塗布することが可能になる。種々テストを行ったところ、500μm程度の高さまで塗布することが可能な見込みが得られた。
図7は半導体装置の製造工程を示すフローチャート、図8は半導体装置の製造工程の要部を示す断面図である。
図7に示すように、本実施例では、ハンダボールなみの厚さを有する焼結導電層41を基板42の導電性パッド43に直接接合できるので、ハンダボールの振込み工程が不要になるが、それ以外の工程は同様に実施される。
即ち、半導体ウェーハ11に、周知の方法により半導体素子、例えばディスクリート半導体素子を形成し、半導体素子を外部に電気的に接続するためのアルミニウムパッド12を形成する。
次に、図8(a)に示すように、アルミニウムパッド12の表面に、アルゴン(Ar)または酸素(O)を用いたプラズマ処理を施して表面の汚染(付着有機物、表面酸化膜)を除去し、アルミニウムパッド12の表面を活性化する。
次に、図8(b)に示すように、アルミニウムパッド12と対応する位置に開口50を有し、厚さがL1より若干大きいL2のマスク51を用いて、アルミニウムパッド12上に導電性ペースト52を選択的に塗布する。
例えば、スクリーン印刷法により、開口50を有するレジスト膜が形成されたスクリーンをマスク51として、ローラ23により開口50内に導電性ペースト52を刷り込んでアルミニウムパッド12上に導電性ペースト52を塗布する。
マスク51の厚さL2は、導電性ペースト52が熱硬化するときにフラックス成分中の溶剤などが揮発し、導電性ペースト52が縮むことを見込んで、焼結導電層41の高さL1よりδだけ大きくしておくことが望ましい。
導電性ペースト52はマスク51からの離れが良い、即ち抜け性が良いので、マスク51を除去すると、導電性ペースト52が半導体基板11へ確実に転写され、厚さL2に塗布される。
次に、図8(c)に示すように、高温リフロー(320〜550℃×60〜300sec)を施す。ヒータ27の加熱により、導電性ペースト52が熱硬化してアルミニウムパッド12上に導電性硬化層である厚さL1の焼結導電層41が形成される。これにより、図6(a)に示す半導体装置40が得られる。
次に、焼結導電層41の上面41aを導電性パッド43、例えばハンダバンプに当接させた後、加熱してハンダを溶解させ、焼結導電層41に導電性パッド43を溶着する。
これにより、半導体装置40は、フリップチップ接続されて絶縁性の基板42に実装される。
以上説明したように、本実施例の半導体装置40は、ハンダボール14なみの厚さを有する焼結導電層41を具備している。
これにより、半導体装置40を基板42に直接実装することができるので、導電性ボール14が不要となり、材料の削減、組み立て工程を簡略化することができる利点がある。
本発明の実施例1に係る半導体装置の要部を示す図で、図1(a)はその断面図、図1(b)は図1(a)の要部の拡大断面図。 本発明の実施例1に係る半導体装置の製造工程を示すフローチャート。 本発明の実施例1に係る半導体装置の製造工程の要部を示す断面図。 本発明の実施例1に係る半導体装置の製造工程の要部を示す断面図。 本発明の実施例1に係る半導体装置の製造工程の要部を示す断面図。 本発明の実施例2に係る半導体装置の要部を示す図で、図6(a)はその断面図、図6(b)は図6(a)の要部の拡大断面図、図6(c)は半導体装置が基板に実装された状態を示す断面図。 本発明の実施例2に係る半導体装置の製造工程を示すフローチャート。 本発明の実施例2に係る半導体装置の製造工程の要部を示す断面図。
符号の説明
10、40 半導体装置
11 半導体基板
12 アルミニウムパッド(アルミニウムを主成分とするパッド)
13、41 焼結導電層
14 ハンダボール(導電性ボール)
15 保護膜
16 第1合金層
17 第2合金層
20 第1の開口
21 第1マスク
22、52 導電性ペースト
23 ローラ
24 第2の開口
25 第2マスク
26 スペーサ
27 ヒータ
28 ナイフエッジ
42 基板
43 導電性パッド
44 配線
50 開口
51 マスク

Claims (5)

  1. 半導体基板に形成された半導体素子を外部に電気的に接続するためのアルミニウムを主成分とするパッドと、
    前記アルミニウムを主成分とするパッド上に形成された焼結導電層と、
    前記焼結導電層上に溶着された導電性ボールと、
    を具備することを特徴とする半導体装置。
  2. 前記アルミニウムを主成分とするパッドと前記焼結導電層との間に、前記アルミニウムと前記焼結導電層に含まれる金属とが反応した第1合金層が形成され、前記焼結導電層と前記導電性ボールとの間に、前記焼結導電層に含まれる金属と前記導電性ボールとが反応した第2合金層が形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記焼結導電層は、SnおよびAgを主成分とし、Cuが添加された導電性ペーストが熱硬化して形成された導電性硬化層であることを特徴とする請求項1に記載の半導体装置。
  4. 前記導電性ボールは、Sn、Sb、Cu、Au、Agの中から選択された少なくとも2つを主成分とすることを特徴とする請求項1に記載の半導体装置。
  5. 半導体素子が形成された半導体基板に、前記半導体素子を外部に電気的に接続するためのアルミニウムを主成分とするパッドを形成する工程と、
    前記アルミニウムを主成分とするパッドに対応する位置に第1の開口を有する第1マスクを用いて、前記アルミニウムを主成分とするパッド上に導電性ペーストを選択的に塗布する工程と、
    前記アルミニウムを主成分とするパッドに対応する位置に第2の開口を有する第2マスクを用いて、前記導電性ペースト上に前記第2の開口よりサイズの小さい導電性ボールを選択的に載置する工程と、
    熱処理を施し、前記導電性ペーストを熱硬化して焼結導電層を形成し、前記導電性ボールを溶融して前記焼結導電層上に溶着し、前記アルミニウムを主成分とするパッドに前記焼結導電層を介して前記導電性ボールを接合する工程と、
    を具備することを特徴とする半導体装置の製造方法。
JP2008192346A 2008-01-17 2008-07-25 半導体装置およびその製造方法 Pending JP2009194357A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008192346A JP2009194357A (ja) 2008-01-17 2008-07-25 半導体装置およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008008505 2008-01-17
JP2008192346A JP2009194357A (ja) 2008-01-17 2008-07-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009194357A true JP2009194357A (ja) 2009-08-27

Family

ID=41076064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008192346A Pending JP2009194357A (ja) 2008-01-17 2008-07-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009194357A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559659B2 (en) 2016-04-06 2020-02-11 Mitsubishi Electric Corporation Power semiconductor device
WO2021079659A1 (ja) * 2019-10-25 2021-04-29 Dic株式会社 導電性ピラー、接合構造、電子機器および導電性ピラーの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559659B2 (en) 2016-04-06 2020-02-11 Mitsubishi Electric Corporation Power semiconductor device
WO2021079659A1 (ja) * 2019-10-25 2021-04-29 Dic株式会社 導電性ピラー、接合構造、電子機器および導電性ピラーの製造方法
JPWO2021079659A1 (ja) * 2019-10-25 2021-04-29
CN114586147A (zh) * 2019-10-25 2022-06-03 Dic株式会社 导电性柱、接合结构、电子设备及导电性柱的制造方法
JP7147995B2 (ja) 2019-10-25 2022-10-05 Dic株式会社 導電性ピラー、接合構造、電子機器および導電性ピラーの製造方法

Similar Documents

Publication Publication Date Title
US7087458B2 (en) Method for fabricating a flip chip package with pillar bump and no flow underfill
US9070671B2 (en) Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
JP5624649B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
US8592995B2 (en) Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
TWI356460B (en) Semiconductor device including electrically conduc
US7279409B2 (en) Method for forming multi-layer bumps on a substrate
US6774495B2 (en) Solder terminal and fabricating method thereof
JP2007019360A (ja) 電子部品の実装方法
TW201201289A (en) Semiconductor device and semiconductor device manufacturing method
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
US6864168B2 (en) Bump and fabricating process thereof
JP2008028112A (ja) 半導体装置の製造方法
JP5035134B2 (ja) 電子部品実装装置及びその製造方法
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP4136844B2 (ja) 電子部品の実装方法
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP4094574B2 (ja) 半導体装置及びその製造方法
US8071472B2 (en) Semiconductor device with solder balls having high reliability
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
US6897141B2 (en) Solder terminal and fabricating method thereof
JP2009194357A (ja) 半導体装置およびその製造方法
KR100744149B1 (ko) 은 범프를 이용한 반도체 패키지 구조 및 형성 방법
JP3631230B2 (ja) 予備ハンダの形成方法
JP2011216813A (ja) はんだ接合方法、半導体装置及びその製造方法
JP4467260B2 (ja) バンプ形成方法