JPH09326416A - 半導体素子の実装方法およびその製品 - Google Patents
半導体素子の実装方法およびその製品Info
- Publication number
- JPH09326416A JPH09326416A JP14274596A JP14274596A JPH09326416A JP H09326416 A JPH09326416 A JP H09326416A JP 14274596 A JP14274596 A JP 14274596A JP 14274596 A JP14274596 A JP 14274596A JP H09326416 A JPH09326416 A JP H09326416A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- metal paste
- solvent
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/8184—Sintering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体装置に熱応力の影響を与えることなく、
微細ピッチの電極への接続であっても隣の電極とショー
トする危険性がなく、信頼性の高い電気接続を実現でき
る半導体素子の実装方法およびその製品を提供する。 【解決手段】半導体素子を回路基板の端子電極部に実装
する方法であって、回路基板の端子電極上に、金属の超
微粉末を溶剤に分散させて調製した金属ペーストのボー
ルを形成する工程と、半導体素子の電極を、回路基板の
端子電極上に形成した金属ペーストのボール上にフェー
スダウン法で接続する工程と、金属ペースト中の溶剤を
蒸発させて半導体素子と回路基板とを電気的に接続する
工程、もしくは、溶剤を蒸発させた後、低温焼成により
半導体素子と回路基板とを電気的に接続する工程を、少
なくとも用いる半導体素子の実装方法とその製品。
微細ピッチの電極への接続であっても隣の電極とショー
トする危険性がなく、信頼性の高い電気接続を実現でき
る半導体素子の実装方法およびその製品を提供する。 【解決手段】半導体素子を回路基板の端子電極部に実装
する方法であって、回路基板の端子電極上に、金属の超
微粉末を溶剤に分散させて調製した金属ペーストのボー
ルを形成する工程と、半導体素子の電極を、回路基板の
端子電極上に形成した金属ペーストのボール上にフェー
スダウン法で接続する工程と、金属ペースト中の溶剤を
蒸発させて半導体素子と回路基板とを電気的に接続する
工程、もしくは、溶剤を蒸発させた後、低温焼成により
半導体素子と回路基板とを電気的に接続する工程を、少
なくとも用いる半導体素子の実装方法とその製品。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子（チッ
プ、ペレットまたはダイ等）の電極部と、回路基板上の
端子電極部とを電気的に接続する方法に係り、特に金属
超微粒子を含む低温接合用金属ペーストを用いたフェー
スダウンボンディング法による半導体素子の実装方法お
よびその方法で作製した半導体装置に関する。
プ、ペレットまたはダイ等）の電極部と、回路基板上の
端子電極部とを電気的に接続する方法に係り、特に金属
超微粒子を含む低温接合用金属ペーストを用いたフェー
スダウンボンディング法による半導体素子の実装方法お
よびその方法で作製した半導体装置に関する。
【０００２】
【従来の技術】従来、電子部品の接続端子と回路基板上
の回路パターン端子との接続には、はんだ付けがよく利
用されてきたが、近年、例えば、ＩＣフラットパッケー
ジ等の小型化と、接続端子の増加により、接続端子間、
いわゆるピッチ間隔が次第に狭くなり、従来の半田付け
技術では対処することが次第に難しくなってきている。
そこで、最近では、例えば、裸の素子と呼ばれている外
装されていない能動、受動素子であるチップ（chip）、
ペレット（pellet）、ダイ（die）等と呼ばれている半
導体素子を回路基板上に接続する場合に、あらかじめ半
導体素子の電極パッド上に、Ｃr（クロム）、Ｃu（銅）
およびＡu（金）の３層の金属蒸着膜部を形成した後、
レジストを用いて、はんだやメッキあるいは蒸着によっ
て金属蒸着膜部を形成し、余分なレジストと金属蒸着膜
を除去して形成した、はんだバンプ電極面を、回路基板
の端子電極に対向して下向きに配置し、高温に加熱して
融着する方法が、接続後の機械的強度が強く、かつ電気
的接続が一括して行えることから有効な半導体素子の実
装方法とされていた。
の回路パターン端子との接続には、はんだ付けがよく利
用されてきたが、近年、例えば、ＩＣフラットパッケー
ジ等の小型化と、接続端子の増加により、接続端子間、
いわゆるピッチ間隔が次第に狭くなり、従来の半田付け
技術では対処することが次第に難しくなってきている。
そこで、最近では、例えば、裸の素子と呼ばれている外
装されていない能動、受動素子であるチップ（chip）、
ペレット（pellet）、ダイ（die）等と呼ばれている半
導体素子を回路基板上に接続する場合に、あらかじめ半
導体素子の電極パッド上に、Ｃr（クロム）、Ｃu（銅）
およびＡu（金）の３層の金属蒸着膜部を形成した後、
レジストを用いて、はんだやメッキあるいは蒸着によっ
て金属蒸着膜部を形成し、余分なレジストと金属蒸着膜
を除去して形成した、はんだバンプ電極面を、回路基板
の端子電極に対向して下向きに配置し、高温に加熱して
融着する方法が、接続後の機械的強度が強く、かつ電気
的接続が一括して行えることから有効な半導体素子の実
装方法とされていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来のはんだバンプ電極による半導体素子の実装方法
においては、以下に示す問題があった。 （１）はんだを溶融する際に高温に加熱する必要があ
り、そのため半導体装置が熱応力の影響を受け易い。 （２）はんだバンプ電極を形成するはんだが、加熱溶融
の際に広がり、隣の電極とショートする危険性がある。
た従来のはんだバンプ電極による半導体素子の実装方法
においては、以下に示す問題があった。 （１）はんだを溶融する際に高温に加熱する必要があ
り、そのため半導体装置が熱応力の影響を受け易い。 （２）はんだバンプ電極を形成するはんだが、加熱溶融
の際に広がり、隣の電極とショートする危険性がある。
【０００４】本発明の目的は、上記従来技術における問
題点を解消し、半導体素子に熱応力の影響を与えること
なく、微細ピッチの電極への接続であっても隣の電極と
ショートする危険性がなく、信頼性の高い電気接続を実
現できる半導体素子の実装方法およびその方法で作製し
た種々の半導体装置を提供することにある。
題点を解消し、半導体素子に熱応力の影響を与えること
なく、微細ピッチの電極への接続であっても隣の電極と
ショートする危険性がなく、信頼性の高い電気接続を実
現できる半導体素子の実装方法およびその方法で作製し
た種々の半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】上記本発明の目的を達成
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項１に記
載のように、半導体素子（チップ、ペレット、ダイなど
と呼ばれている素子）を回路基板の端子電極部に実装す
る方法であって、上記回路基板の端子電極上に、金属の
超微粉末を溶剤に分散させて調製した金属ペーストのボ
ールを形成する工程と、半導体素子の電極を、上記回路
基板の端子電極上に形成した金属ペーストのボール上に
フェースダウン法で接続する工程と、上記金属ペースト
中の溶剤を蒸発させて半導体素子と回路基板とを電気的
に接続する工程、もしくは、上記溶剤を蒸発させた後、
低温焼成により半導体素子と回路基板とを電気的に接続
する工程を、少なくとも用いた半導体素子の実装方法と
するものである。また、本発明は請求項２に記載のよう
に、請求項１において、金属ペーストは、金もしくは銀
の超微粒子を含む低温接合用貴金属ペーストを用いる半
導体素子の実装方法とするものである。また、本発明は
請求項３に記載のように、請求項１において、金属ペー
スト中の溶剤を蒸発させて半導体素子と回路基板とを電
気的に接続する工程は、１００〜１５０℃の温度範囲で
行う半導体素子の実装方法とするものである。また、本
発明は請求項４に記載のように、請求項１において、低
温焼成により半導体素子と回路基板とを電気的に接続す
る工程は、２００〜２５０℃の温度範囲で行う半導体素
子の実装方法とするものである。また、本発明は請求項
５に記載のように、請求項１ないし請求項４のいずれか
１項に記載の半導体素子の実装方法を用いて、回路基板
上に半導体素子を電気的に強固に接続した半導体装置と
するものである。本発明は上記した方法によって、回路
基板上の電極パッド部に、溶剤により適度に希釈した低
温接合用金属（金や銀等）ペーストの微細なボールを形
成し、該ボール上に、半導体素子の電極部をフェースダ
ウン法により接合し、溶剤の蒸発もしくは、上記溶剤の
蒸発と低温焼成を行うことにより、従来のはんだ付けの
際の高温加熱による熱応力の影響を受けることなく、ま
た、はんだの加熱溶融の際の横広がりによるショートの
危険性もなく、微小ピッチの接続であっても隣の電極と
ショートすることのない強固で信頼性の高い半導体素子
の電気的接続を実現できる効果がある。
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項１に記
載のように、半導体素子（チップ、ペレット、ダイなど
と呼ばれている素子）を回路基板の端子電極部に実装す
る方法であって、上記回路基板の端子電極上に、金属の
超微粉末を溶剤に分散させて調製した金属ペーストのボ
ールを形成する工程と、半導体素子の電極を、上記回路
基板の端子電極上に形成した金属ペーストのボール上に
フェースダウン法で接続する工程と、上記金属ペースト
中の溶剤を蒸発させて半導体素子と回路基板とを電気的
に接続する工程、もしくは、上記溶剤を蒸発させた後、
低温焼成により半導体素子と回路基板とを電気的に接続
する工程を、少なくとも用いた半導体素子の実装方法と
するものである。また、本発明は請求項２に記載のよう
に、請求項１において、金属ペーストは、金もしくは銀
の超微粒子を含む低温接合用貴金属ペーストを用いる半
導体素子の実装方法とするものである。また、本発明は
請求項３に記載のように、請求項１において、金属ペー
スト中の溶剤を蒸発させて半導体素子と回路基板とを電
気的に接続する工程は、１００〜１５０℃の温度範囲で
行う半導体素子の実装方法とするものである。また、本
発明は請求項４に記載のように、請求項１において、低
温焼成により半導体素子と回路基板とを電気的に接続す
る工程は、２００〜２５０℃の温度範囲で行う半導体素
子の実装方法とするものである。また、本発明は請求項
５に記載のように、請求項１ないし請求項４のいずれか
１項に記載の半導体素子の実装方法を用いて、回路基板
上に半導体素子を電気的に強固に接続した半導体装置と
するものである。本発明は上記した方法によって、回路
基板上の電極パッド部に、溶剤により適度に希釈した低
温接合用金属（金や銀等）ペーストの微細なボールを形
成し、該ボール上に、半導体素子の電極部をフェースダ
ウン法により接合し、溶剤の蒸発もしくは、上記溶剤の
蒸発と低温焼成を行うことにより、従来のはんだ付けの
際の高温加熱による熱応力の影響を受けることなく、ま
た、はんだの加熱溶融の際の横広がりによるショートの
危険性もなく、微小ピッチの接続であっても隣の電極と
ショートすることのない強固で信頼性の高い半導体素子
の電気的接続を実現できる効果がある。
【０００６】
【発明の実施の形態】図１（ａ）〜（ｃ）は、本発明の
実施の形態で例示する半導体素子の実装方法の工程を示
す図である。図１（ａ）は、本発明の半導体素子を実装
する場合の電極接続部の拡大図を示すもので、１は回路
基板、２は端子電極部、３は低温接合用貴金属ペースト
（真空冶金（株）製パーフェクトゴールド）で、Ａu
（金）微粒子（平均径が約０.０１μｍ程度）と分散溶
剤としてトルエンを含むペーストを用いて、高さ約２μ
ｍのボール状に形成したものである。まず、図１（ａ）
に示すように、回路基板１上の端子電極部２に、マイク
ロピペットを用いて、上記低温接合用貴金属ペースト３
を滴下し、高さ約２μｍ程度のボールを形成した。図１
（ｂ）は、上記低温接合用貴金属ペースト３のボール部
に対応する半導体素子４の電極パット部をフェースダウ
ン法でマウントした時の正面を示す模式図である。上記
の図１（ｂ）に示すように、ワイヤを用いないで直接ペ
レットをステムの導体にフェースダウンボンディングす
るフリップチップボンディング法により半導体素子４を
実装し、５分間、半導体素子４の重量によるレベリング
の後、１００〜１５０℃で約１０分間の熱風乾燥炉によ
り加熱して、低温接合用貴金属ペースト３中に含まれて
いるＡu微粒子の分散溶剤であるトルエンを蒸発、気化
させて電気的接続を行った〔図１（ｃ）〕。図１（ｃ）
は、トルエン気化後の、回路基板１および半導体素子４
の正面を示す模式図である。さらに、２００〜２５０℃
で３０分間の熱風炉により低温焼成を行うことにより、
より強固で信頼性の高い電気的接続を実現することがで
きた。なお、上記実施の形態では、Ａu（金）微粒子
（平均径が約０.０１μｍ程度）と分散溶剤としてトル
エンを含むペーストを用いたが、Ａｇ（銀）微粒子を使
用した場合も上記実施の形態と同様の信頼性の高い電気
的接続を実現することができた。
実施の形態で例示する半導体素子の実装方法の工程を示
す図である。図１（ａ）は、本発明の半導体素子を実装
する場合の電極接続部の拡大図を示すもので、１は回路
基板、２は端子電極部、３は低温接合用貴金属ペースト
（真空冶金（株）製パーフェクトゴールド）で、Ａu
（金）微粒子（平均径が約０.０１μｍ程度）と分散溶
剤としてトルエンを含むペーストを用いて、高さ約２μ
ｍのボール状に形成したものである。まず、図１（ａ）
に示すように、回路基板１上の端子電極部２に、マイク
ロピペットを用いて、上記低温接合用貴金属ペースト３
を滴下し、高さ約２μｍ程度のボールを形成した。図１
（ｂ）は、上記低温接合用貴金属ペースト３のボール部
に対応する半導体素子４の電極パット部をフェースダウ
ン法でマウントした時の正面を示す模式図である。上記
の図１（ｂ）に示すように、ワイヤを用いないで直接ペ
レットをステムの導体にフェースダウンボンディングす
るフリップチップボンディング法により半導体素子４を
実装し、５分間、半導体素子４の重量によるレベリング
の後、１００〜１５０℃で約１０分間の熱風乾燥炉によ
り加熱して、低温接合用貴金属ペースト３中に含まれて
いるＡu微粒子の分散溶剤であるトルエンを蒸発、気化
させて電気的接続を行った〔図１（ｃ）〕。図１（ｃ）
は、トルエン気化後の、回路基板１および半導体素子４
の正面を示す模式図である。さらに、２００〜２５０℃
で３０分間の熱風炉により低温焼成を行うことにより、
より強固で信頼性の高い電気的接続を実現することがで
きた。なお、上記実施の形態では、Ａu（金）微粒子
（平均径が約０.０１μｍ程度）と分散溶剤としてトル
エンを含むペーストを用いたが、Ａｇ（銀）微粒子を使
用した場合も上記実施の形態と同様の信頼性の高い電気
的接続を実現することができた。
【０００７】
【発明の効果】本発明の半導体素子の実装方法によれ
ば、請求項１に記載のように、回路基板の端子電極上
に、金属の超微粉末を溶剤に分散させて調製した低温接
合用金属ペーストのボールを形成する工程と、半導体素
子の電極を、上記回路基板の端子電極上に形成した金属
ペーストのボール上にフェースダウン法で接続する工程
と、上記金属ペースト中の溶剤を蒸発させて半導体素子
と回路基板とを電気的に接続する工程、もしくは、上記
溶剤を蒸発させた後、低温焼成により半導体素子と回路
基板とを電気的に接続する工程を、少なくとも用いる半
導体素子の実装方法としているので、従来のはんだ付け
のような高温加熱による熱応力を受けたり、また、はん
だの横広がりによるショートの危険性が全然なく、電極
の間隔が狭く、微細ピッチの電極接続であっても隣の電
極とショートすることなく、低温接合用金属ペーストに
より強固で信頼性の高い電気接続を実現できる効果があ
る。また、請求項２に記載のように、請求項１におい
て、金属ペーストは、金もしくは銀等の超微粒子を含む
低温接合用貴金属ペーストを用いるので、上記請求項１
の共通の効果に加えて、高性能の電気接続を実現できる
効果がある。また、請求項３に記載のように、請求項１
において、金属ペースト中の溶剤を蒸発させ、半導体素
子と回路基板とを電気的に接続する工程は１００〜１５
０℃の温度範囲で行うので、上記請求項１の共通の効果
に加えて、半導体素子等に熱応力を与えることなく信頼
性の高い電気接続を実現できる効果がある。また、請求
項４に記載のように、請求項１において、低温焼成によ
り半導体素子と回路基板とを電気的に接続する工程は２
００〜２５０℃の温度範囲で行うので、上記請求項１の
共通の効果に加えて、いっそう信頼性の高い電気接続を
実現できる効果がある。また、請求項５に記載のよう
に、請求項１ないし請求項４のいずれか１項に記載の半
導体素子の実装方法を用いて、回路基板に半導体素子を
電気的に接続して半導体装置を構成するため、上記請求
項１の共通の効果に加えて、信頼性の高い電気接続を有
する種々の半導体装置を実現できる効果がある。
ば、請求項１に記載のように、回路基板の端子電極上
に、金属の超微粉末を溶剤に分散させて調製した低温接
合用金属ペーストのボールを形成する工程と、半導体素
子の電極を、上記回路基板の端子電極上に形成した金属
ペーストのボール上にフェースダウン法で接続する工程
と、上記金属ペースト中の溶剤を蒸発させて半導体素子
と回路基板とを電気的に接続する工程、もしくは、上記
溶剤を蒸発させた後、低温焼成により半導体素子と回路
基板とを電気的に接続する工程を、少なくとも用いる半
導体素子の実装方法としているので、従来のはんだ付け
のような高温加熱による熱応力を受けたり、また、はん
だの横広がりによるショートの危険性が全然なく、電極
の間隔が狭く、微細ピッチの電極接続であっても隣の電
極とショートすることなく、低温接合用金属ペーストに
より強固で信頼性の高い電気接続を実現できる効果があ
る。また、請求項２に記載のように、請求項１におい
て、金属ペーストは、金もしくは銀等の超微粒子を含む
低温接合用貴金属ペーストを用いるので、上記請求項１
の共通の効果に加えて、高性能の電気接続を実現できる
効果がある。また、請求項３に記載のように、請求項１
において、金属ペースト中の溶剤を蒸発させ、半導体素
子と回路基板とを電気的に接続する工程は１００〜１５
０℃の温度範囲で行うので、上記請求項１の共通の効果
に加えて、半導体素子等に熱応力を与えることなく信頼
性の高い電気接続を実現できる効果がある。また、請求
項４に記載のように、請求項１において、低温焼成によ
り半導体素子と回路基板とを電気的に接続する工程は２
００〜２５０℃の温度範囲で行うので、上記請求項１の
共通の効果に加えて、いっそう信頼性の高い電気接続を
実現できる効果がある。また、請求項５に記載のよう
に、請求項１ないし請求項４のいずれか１項に記載の半
導体素子の実装方法を用いて、回路基板に半導体素子を
電気的に接続して半導体装置を構成するため、上記請求
項１の共通の効果に加えて、信頼性の高い電気接続を有
する種々の半導体装置を実現できる効果がある。
【図１】本発明の実施の形態で例示した半導体素子の実
装方法の工程を示す図。
装方法の工程を示す図。
１…回路基板 ２…端子電極部 ３…低温接合用貴金属ペースト ４…半導体素子
Claims (5)
- 【請求項１】半導体素子を回路基板の端子電極部に実装
する方法であって、 上記回路基板の端子電極上に、金属の超微粉末を溶剤に
分散させて調製した金属ペーストのボールを形成する工
程と、 半導体素子の電極を、上記回路基板の端子電極上に形成
した金属ペーストのボール上にフェースダウン法で接続
する工程と、 上記金属ペースト中の溶剤を蒸発させて半導体素子と回
路基板とを電気的に接続する工程、 もしくは、上記溶剤を蒸発させた後、低温焼成により半
導体素子と回路基板とを電気的に接続する工程を、少な
くとも用いることを特徴とする半導体素子の実装方法。 - 【請求項２】請求項１において、金属ペーストは、金も
しくは銀の超微粒子を含む低温接合用貴金属ペーストで
あることを特徴とする半導体素子の実装方法。 - 【請求項３】請求項１において、金属ペースト中の溶剤
を蒸発させて半導体素子と回路基板とを電気的に接続す
る工程は、１００〜１５０℃の温度範囲で行うことを特
徴とする半導体素子の実装方法。 - 【請求項４】請求項１において、低温焼成により半導体
素子と回路基板とを電気的に接続する工程は、２００〜
２５０℃の温度範囲で行うことを特徴とする半導体素子
の実装方法。 - 【請求項５】請求項１ないし請求項４のいずれか１項に
記載の半導体素子の実装方法を用いて、回路基板に半導
体素子を電気的に接続してなることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14274596A JPH09326416A (ja) | 1996-06-05 | 1996-06-05 | 半導体素子の実装方法およびその製品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14274596A JPH09326416A (ja) | 1996-06-05 | 1996-06-05 | 半導体素子の実装方法およびその製品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326416A true JPH09326416A (ja) | 1997-12-16 |
Family
ID=15322597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14274596A Pending JPH09326416A (ja) | 1996-06-05 | 1996-06-05 | 半導体素子の実装方法およびその製品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326416A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1107305A2 (en) * | 1999-12-10 | 2001-06-13 | Ebara Corporation | Method for mounting a semiconductor device |
| JP2007083288A (ja) * | 2005-09-22 | 2007-04-05 | Harima Chem Inc | 導電性接合の形成方法 |
| JP2007109833A (ja) * | 2005-10-13 | 2007-04-26 | Fuji Electric Device Technology Co Ltd | 金属部材の接合方法およびその組立治具 |
| WO2007122925A1 (ja) | 2006-04-24 | 2007-11-01 | Murata Manufacturing Co., Ltd. | 電子部品、それを用いた電子部品装置およびその製造方法 |
| JP2007324523A (ja) * | 2006-06-05 | 2007-12-13 | Tanaka Kikinzoku Kogyo Kk | 接合方法 |
| JP2007330980A (ja) * | 2006-06-13 | 2007-12-27 | Nissan Motor Co Ltd | 接合方法 |
| US7726546B2 (en) | 2007-02-28 | 2010-06-01 | Shinkawa Ltd. | Bonding apparatus and bonding method |
| DE112009001706T5 (de) | 2008-08-01 | 2011-05-05 | Shinkawa LTD., Musashimurayama-shi | Metallische Nanotinte und Verfahren zur Herstellung der metallischen Nanotinte, sowie Verfahren zum Chipbonden und Vorrichtung zum Chipbonden unter Verwendung der metallischen Nanotinte |
| WO2011114751A1 (ja) * | 2010-03-19 | 2011-09-22 | 古河電気工業株式会社 | 導電接続部材、及び導電接続部材の作製方法 |
| JP2012028774A (ja) * | 2010-07-21 | 2012-02-09 | Semiconductor Components Industries Llc | ボンディング構造および方法 |
| JP5182296B2 (ja) * | 2008-02-07 | 2013-04-17 | 株式会社村田製作所 | 電子部品装置の製造方法 |
| JP2013070080A (ja) * | 2007-07-19 | 2013-04-18 | Frys Metals Inc | ダイを基板に取付けた装置 |
| JPWO2013058291A1 (ja) * | 2011-10-17 | 2015-04-02 | 独立行政法人産業技術総合研究所 | 半導体素子の接合方法および接合構造 |
| EP2744310A4 (en) * | 2011-08-11 | 2015-06-17 | Furukawa Electric Co Ltd | WIRING SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME AND SEMICONDUCTOR DEVICE |
-
1996
- 1996-06-05 JP JP14274596A patent/JPH09326416A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1107305A2 (en) * | 1999-12-10 | 2001-06-13 | Ebara Corporation | Method for mounting a semiconductor device |
| JP2007083288A (ja) * | 2005-09-22 | 2007-04-05 | Harima Chem Inc | 導電性接合の形成方法 |
| JP2007109833A (ja) * | 2005-10-13 | 2007-04-26 | Fuji Electric Device Technology Co Ltd | 金属部材の接合方法およびその組立治具 |
| US7960834B2 (en) | 2006-04-24 | 2011-06-14 | Murata Manufacturing Co., Ltd. | Electronic element that includes multilayered bonding interface between first electrode having aluminum-containing surface and second electrode composed of metal nanoparticle sintered body |
| WO2007122925A1 (ja) | 2006-04-24 | 2007-11-01 | Murata Manufacturing Co., Ltd. | 電子部品、それを用いた電子部品装置およびその製造方法 |
| JP4638382B2 (ja) * | 2006-06-05 | 2011-02-23 | 田中貴金属工業株式会社 | 接合方法 |
| US7789287B2 (en) | 2006-06-05 | 2010-09-07 | Tanaka Kikinzoku Kogyo K.K. | Method of bonding |
| WO2007142175A1 (ja) * | 2006-06-05 | 2007-12-13 | Tanaka Kikinzoku Kogyo K.K. | 接合方法 |
| JP2007324523A (ja) * | 2006-06-05 | 2007-12-13 | Tanaka Kikinzoku Kogyo Kk | 接合方法 |
| JP2007330980A (ja) * | 2006-06-13 | 2007-12-27 | Nissan Motor Co Ltd | 接合方法 |
| US7726546B2 (en) | 2007-02-28 | 2010-06-01 | Shinkawa Ltd. | Bonding apparatus and bonding method |
| US7743964B2 (en) | 2007-02-28 | 2010-06-29 | Shinkawa Ltd. | Bonding apparatus and bonding method |
| US10905041B2 (en) | 2007-07-19 | 2021-01-26 | Alpha Assembly Solutions Inc. | Methods for attachment and devices produced using the methods |
| US11699632B2 (en) | 2007-07-19 | 2023-07-11 | Alpha Assembly Solutions Inc. | Methods for attachment and devices produced using the methods |
| JP2013070080A (ja) * | 2007-07-19 | 2013-04-18 | Frys Metals Inc | ダイを基板に取付けた装置 |
| JP5182296B2 (ja) * | 2008-02-07 | 2013-04-17 | 株式会社村田製作所 | 電子部品装置の製造方法 |
| US8328928B2 (en) | 2008-08-01 | 2012-12-11 | Shinkawa Ltd. | Metal nanoink and process for producing the metal nanoink, and die bonding method and die bonding apparatus using the metal nanoink |
| DE112009001706T5 (de) | 2008-08-01 | 2011-05-05 | Shinkawa LTD., Musashimurayama-shi | Metallische Nanotinte und Verfahren zur Herstellung der metallischen Nanotinte, sowie Verfahren zum Chipbonden und Vorrichtung zum Chipbonden unter Verwendung der metallischen Nanotinte |
| JP5158904B2 (ja) * | 2010-03-19 | 2013-03-06 | 古河電気工業株式会社 | 導電接続部材、及び導電接続部材の作製方法 |
| CN102812543A (zh) * | 2010-03-19 | 2012-12-05 | 古河电气工业株式会社 | 导电连接部件和导电连接部件的制作方法 |
| WO2011114751A1 (ja) * | 2010-03-19 | 2011-09-22 | 古河電気工業株式会社 | 導電接続部材、及び導電接続部材の作製方法 |
| EP2560197A4 (en) * | 2010-03-19 | 2016-04-27 | Furukawa Electric Co Ltd | CONDUCTIVE CONNECTING ELEMENT AND METHOD FOR MANUFACTURING THE SAME |
| US10177079B2 (en) | 2010-03-19 | 2019-01-08 | Furukawa Electric Co., Ltd. | Conductive connecting member and manufacturing method of same |
| JP2012028774A (ja) * | 2010-07-21 | 2012-02-09 | Semiconductor Components Industries Llc | ボンディング構造および方法 |
| JP2016021578A (ja) * | 2010-07-21 | 2016-02-04 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | ボンディング構造および方法 |
| EP2744310A4 (en) * | 2011-08-11 | 2015-06-17 | Furukawa Electric Co Ltd | WIRING SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME AND SEMICONDUCTOR DEVICE |
| US10608136B2 (en) | 2011-10-17 | 2020-03-31 | National Institute Of Advanced Industrial Science And Technology | Method of bonding semiconductor elements and junction structure |
| JPWO2013058291A1 (ja) * | 2011-10-17 | 2015-04-02 | 独立行政法人産業技術総合研究所 | 半導体素子の接合方法および接合構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| US6365499B1 (en) | Chip carrier and method of manufacturing and mounting the same | |
| JP2716336B2 (ja) | 集積回路装置 | |
| JPH09134934A (ja) | 半導体パッケージ及び半導体装置 | |
| JPH10509278A (ja) | フリップ・チップ技術のコアメタルのハンダ・ノブ | |
| JPH09326416A (ja) | 半導体素子の実装方法およびその製品 | |
| JPH0810716B2 (ja) | 電子パッケージ | |
| US6519842B2 (en) | Method for mounting semiconductor device | |
| JP3364266B2 (ja) | バンプの形成法 | |
| JP3638486B2 (ja) | 半導体素子の実装方法及び金属ペースト | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2638557B2 (ja) | 半導体装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH05326817A (ja) | マルチチップパッケージ | |
| JPH09246273A (ja) | バンプ構造 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH05315337A (ja) | 半導体装置用電極とその実装体 | |
| JPH0722465A (ja) | 半導体装置の実装方法 | |
| JPH01232735A (ja) | 半導体装置の実装体 |