JPH07235763A - 電子回路の製造方法 - Google Patents
電子回路の製造方法Info
- Publication number
- JPH07235763A JPH07235763A JP31981094A JP31981094A JPH07235763A JP H07235763 A JPH07235763 A JP H07235763A JP 31981094 A JP31981094 A JP 31981094A JP 31981094 A JP31981094 A JP 31981094A JP H07235763 A JPH07235763 A JP H07235763A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- organic material
- manufacturing
- electronic
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】フラックスを用いることなく、しかもはんだペ
ーストを用いるはんだ接続では不可能な狭ピッチの高密
度実装部品の接続に対して、部品の位置ずれがなくリフ
ロー後の残渣も無い高信頼度の接続を可能とする電子回
路の製造方法を実現することにある。 【構成】回路基板１の接続パターン２上に、電子部品５
の接続端子を位置合わせして、フラックスを用いない
で、はんだ接続する電子回路の製造方法であって、接続
パターン２及び電子部品５の接続端子の少なくとも一方
に予めはんだ３を供給しておき、はんだ加熱工程前に、
接続部を覆うように有機材料４を供給しておき、はんだ
加熱工程においては、この供給された有機材料４が隣接
する接続部毎に独立して覆った状態のもとではんだ接続
される。有機材料としては、はんだが溶融する前に沸騰
蒸発しないように、はんだの融点以上の沸点を有するも
のを用いる。
ーストを用いるはんだ接続では不可能な狭ピッチの高密
度実装部品の接続に対して、部品の位置ずれがなくリフ
ロー後の残渣も無い高信頼度の接続を可能とする電子回
路の製造方法を実現することにある。 【構成】回路基板１の接続パターン２上に、電子部品５
の接続端子を位置合わせして、フラックスを用いない
で、はんだ接続する電子回路の製造方法であって、接続
パターン２及び電子部品５の接続端子の少なくとも一方
に予めはんだ３を供給しておき、はんだ加熱工程前に、
接続部を覆うように有機材料４を供給しておき、はんだ
加熱工程においては、この供給された有機材料４が隣接
する接続部毎に独立して覆った状態のもとではんだ接続
される。有機材料としては、はんだが溶融する前に沸騰
蒸発しないように、はんだの融点以上の沸点を有するも
のを用いる。
Description
【０００１】
【産業上の利用分野】本発明は、リード部品や面実装部
品等を電子回路基板にフラックスを用いないではんだ付
けすることのできる電子回路の製造方法に関する。
品等を電子回路基板にフラックスを用いないではんだ付
けすることのできる電子回路の製造方法に関する。
【０００２】
【従来の技術】フラックスを用いた場合の残渣の洗浄に
関する問題点を解決するために、無洗浄で信頼性を確保
できる、フラックスレスのはんだペーストが開発されて
いる。この従来技術に関連するものとしては、例えば特
開平２−２５９２１号公報、特開平２−２９０６９３号
公報等が挙げられる。
関する問題点を解決するために、無洗浄で信頼性を確保
できる、フラックスレスのはんだペーストが開発されて
いる。この従来技術に関連するものとしては、例えば特
開平２−２５９２１号公報、特開平２−２９０６９３号
公報等が挙げられる。
【０００３】特開平２−２５９２１号公報では、還元性
雰囲気中で使用されるはんだペーストに関して、はんだ
粉末とアルコールを含むバインダとを有するはんだペー
ストが示されている。このはんだペーストでは、活性
剤、樹脂等の固形分を用いないため、残渣はなくするこ
とができる。また、ここで用いるアルコールの沸点は、
はんだ粉末の状態図における固相線と液相線の境界領域
（これをペースト領域とよんでいる）に存在する。この
ため、はんだが半溶融状態であるときに、アルコールが
沸騰して蒸発するため、従来の沸点が固相線以下のアル
コールを含むはんだペーストでのはんだボールの飛散と
いう問題は解決される。
雰囲気中で使用されるはんだペーストに関して、はんだ
粉末とアルコールを含むバインダとを有するはんだペー
ストが示されている。このはんだペーストでは、活性
剤、樹脂等の固形分を用いないため、残渣はなくするこ
とができる。また、ここで用いるアルコールの沸点は、
はんだ粉末の状態図における固相線と液相線の境界領域
（これをペースト領域とよんでいる）に存在する。この
ため、はんだが半溶融状態であるときに、アルコールが
沸騰して蒸発するため、従来の沸点が固相線以下のアル
コールを含むはんだペーストでのはんだボールの飛散と
いう問題は解決される。
【０００４】しかし、はんだが溶融して接続が行われる
時点では、液体が無くはんだ表面が露出するために、酸
化防止に還元性雰囲気を必要とする。この方法において
は、第１に、はんだペーストは、接続部に印刷等の塗布
技術で供給するため、印刷精度には限界があり、高密度
実装には、信頼性の観点から問題がある。第２に、はん
だ接続時に接続部が露出するため、はんだの酸化防止の
ために、例えば水素ガス等の還元性雰囲気とする必要が
あり、特別の雰囲気下での接続を必要とする問題があ
る。
時点では、液体が無くはんだ表面が露出するために、酸
化防止に還元性雰囲気を必要とする。この方法において
は、第１に、はんだペーストは、接続部に印刷等の塗布
技術で供給するため、印刷精度には限界があり、高密度
実装には、信頼性の観点から問題がある。第２に、はん
だ接続時に接続部が露出するため、はんだの酸化防止の
ために、例えば水素ガス等の還元性雰囲気とする必要が
あり、特別の雰囲気下での接続を必要とする問題があ
る。
【０００５】また、不活性雰囲気中で接続可能な例とし
て、特開平２−２９０６９３号公報がある。はんだの融
点よりも高い沸点を有するアルコール類とはんだ微粒子
とで構成したはんだペーストであり、はんだ接続は、接
続部表面をアルコール類が被覆した状態で行われる。し
たがって、接続時には、雰囲気から遮断されるため、不
活性雰囲気中でも接続可能であり、上記従来技術のよう
に還元性雰囲気といった特別の雰囲気を要しない利点が
ある。しかし、電子部品のはんだ接合方法としては、は
んだペーストを使用するため、上記従来技術と同様に、
はんだを印刷技術等で塗布供給するため、供給精度には
限界があり、高密度実装には信頼性の点から問題があ
る。
て、特開平２−２９０６９３号公報がある。はんだの融
点よりも高い沸点を有するアルコール類とはんだ微粒子
とで構成したはんだペーストであり、はんだ接続は、接
続部表面をアルコール類が被覆した状態で行われる。し
たがって、接続時には、雰囲気から遮断されるため、不
活性雰囲気中でも接続可能であり、上記従来技術のよう
に還元性雰囲気といった特別の雰囲気を要しない利点が
ある。しかし、電子部品のはんだ接合方法としては、は
んだペーストを使用するため、上記従来技術と同様に、
はんだを印刷技術等で塗布供給するため、供給精度には
限界があり、高密度実装には信頼性の点から問題があ
る。
【０００６】
【発明が解決しようとする課題】上記従来技術において
は、はんだペーストが用いられているため、高密度実装
における微細で狭ピッチの接続部へのはんだ供給精度に
は限界があり、接続信頼性の点から問題がある。したが
って、本発明の目的は、このような従来の問題点を解消
することにあり、高密度実装に好適な電子部品のはんだ
接合方法を実現するための改良された電子回路の製造方
法を提供することにある。
は、はんだペーストが用いられているため、高密度実装
における微細で狭ピッチの接続部へのはんだ供給精度に
は限界があり、接続信頼性の点から問題がある。したが
って、本発明の目的は、このような従来の問題点を解消
することにあり、高密度実装に好適な電子部品のはんだ
接合方法を実現するための改良された電子回路の製造方
法を提供することにある。
【０００７】さらに具体的には、本発明の目的は、電子
部品、回路基板等の被接続部材間を、フラックスを用い
ないで、はんだ接合する電子回路の製造方法を提供する
ことにあり、他の目的は、フラックスを用いないで被接
続部材間を仮固定する方法を提供することにあり、さら
に他の目的は、接続後に残渣が無く、洗浄工程を省略す
ると共に、高信頼な接続を得る電子回路の製造方法を提
供することにある。
部品、回路基板等の被接続部材間を、フラックスを用い
ないで、はんだ接合する電子回路の製造方法を提供する
ことにあり、他の目的は、フラックスを用いないで被接
続部材間を仮固定する方法を提供することにあり、さら
に他の目的は、接続後に残渣が無く、洗浄工程を省略す
ると共に、高信頼な接続を得る電子回路の製造方法を提
供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子回路の製造方法では、はんだ供給法と
して、はんだペーストの状態で供給するのではなく、電
子部品の接続端子及び配線回路基板上の電極の少なくと
も一方に、予めはんだを例えばはんだめっき、あるいは
はんだボールの溶着等の方法で供給しておき、接続時に
有機材料を基板上に塗布して電子部品を位置決めすると
共に仮止めし、はんだを加熱溶融し、接続部の表面が有
機材料に覆われた状態で接合を完了するようにする。
に、本発明の電子回路の製造方法では、はんだ供給法と
して、はんだペーストの状態で供給するのではなく、電
子部品の接続端子及び配線回路基板上の電極の少なくと
も一方に、予めはんだを例えばはんだめっき、あるいは
はんだボールの溶着等の方法で供給しておき、接続時に
有機材料を基板上に塗布して電子部品を位置決めすると
共に仮止めし、はんだを加熱溶融し、接続部の表面が有
機材料に覆われた状態で接合を完了するようにする。
【０００９】さらに好ましい本発明の電子回路の製造方
法においては、電子部品を基板上に位置決めした時に、
有機材料が隣合う各接続部毎に独立し、連続しないよう
に有機材料を塗布することである。このような塗布状態
を実現するには、電子部品の接続端子及び配線回路基板
上の電極の少なくとも一方に予め供給されたはんだの高
さｈの、２／３以下の厚さになる様に有機材料を供給す
る。これにより、有機材料の塗膜を、接続端子毎に独立
し連続しない状態で形成することができる。なお、ここ
で云う有機材料が隣合う各接続部毎に独立し、連続しな
いように塗布するという意味は、完全に接続部毎に独立
して塗布されている状態のみならず、基板の電極もしく
は電子部品の接続端子の根本部分では薄膜を形成して部
分的に連続していても、隣合う各接続部の主要部におい
ては連続した層状構造をとらず、互いに分離独立してい
る状態で塗布されている場合をも包含されるものであ
る。
法においては、電子部品を基板上に位置決めした時に、
有機材料が隣合う各接続部毎に独立し、連続しないよう
に有機材料を塗布することである。このような塗布状態
を実現するには、電子部品の接続端子及び配線回路基板
上の電極の少なくとも一方に予め供給されたはんだの高
さｈの、２／３以下の厚さになる様に有機材料を供給す
る。これにより、有機材料の塗膜を、接続端子毎に独立
し連続しない状態で形成することができる。なお、ここ
で云う有機材料が隣合う各接続部毎に独立し、連続しな
いように塗布するという意味は、完全に接続部毎に独立
して塗布されている状態のみならず、基板の電極もしく
は電子部品の接続端子の根本部分では薄膜を形成して部
分的に連続していても、隣合う各接続部の主要部におい
ては連続した層状構造をとらず、互いに分離独立してい
る状態で塗布されている場合をも包含されるものであ
る。
【００１０】はんだを加熱溶融してはんだ接続する雰囲
気は、大気中でもよいが、好ましくは例えばＨｅ、Ａ
ｒ、Ｎ2等の不活性ガス雰囲気が望ましい。
気は、大気中でもよいが、好ましくは例えばＨｅ、Ａ
ｒ、Ｎ2等の不活性ガス雰囲気が望ましい。
【００１１】ここで、本発明の電子回路の製造方法に使
用される実用的な、はんだ材と有機材料について説明す
る。先ず、はんだ材料としては、特に限定されるもので
なく周知の種々の材料が使用可能であり、通常使用され
る実用的なものとしては、例えば、ＳｎとＰｂ、Ｓｎと
Ａｇ、ＳｎとＩｎ、ＳｎとＢｉ、ＡｕとＳｎ、ＡｕとＧ
ｅおよびこれらの混合物から構成されるはんだ合金が等
が挙げられる。
用される実用的な、はんだ材と有機材料について説明す
る。先ず、はんだ材料としては、特に限定されるもので
なく周知の種々の材料が使用可能であり、通常使用され
る実用的なものとしては、例えば、ＳｎとＰｂ、Ｓｎと
Ａｇ、ＳｎとＩｎ、ＳｎとＢｉ、ＡｕとＳｎ、ＡｕとＧ
ｅおよびこれらの混合物から構成されるはんだ合金が等
が挙げられる。
【００１２】また、有機材料としては、例えば炭化水素
系、ケトン類、エステル類、アルデヒド類、アルコール
類等、沸点が、使用されるはんだ材の融点（液相線温
度）以上のものであればよい。とりわけ、はんだおよび
被接続部材の表面酸化物を還元除去する作用のあるアル
コール類を用いることが望ましく、最も良好にはんだ接
続を行うことができる。これら有機材料の代表例として
表１にアルコール類の数例を示した。これらのアルコー
ル類は何れも後述する実施例にて有効性を確認したもの
である。
系、ケトン類、エステル類、アルデヒド類、アルコール
類等、沸点が、使用されるはんだ材の融点（液相線温
度）以上のものであればよい。とりわけ、はんだおよび
被接続部材の表面酸化物を還元除去する作用のあるアル
コール類を用いることが望ましく、最も良好にはんだ接
続を行うことができる。これら有機材料の代表例として
表１にアルコール類の数例を示した。これらのアルコー
ル類は何れも後述する実施例にて有効性を確認したもの
である。
【００１３】
【表１】
【００１４】以上説明したように、本発明を実施するに
当たっては、はんだ材と有機材料との組み合わせを適宜
選択して、種々の沸点を有する有機材料の中から、はん
だ材の融点（液相線温度）以上の有機材料を使用すれば
よい。
当たっては、はんだ材と有機材料との組み合わせを適宜
選択して、種々の沸点を有する有機材料の中から、はん
だ材の融点（液相線温度）以上の有機材料を使用すれば
よい。
【００１５】
【作用】電子部品の接続端子及び配線回路基板上の電極
の少なくとも一方に予めはんだを供給しておき、接続時
に有機材料を基板上に塗布して電子部品を位置決めする
と共に仮止めし、はんだを加熱溶融し、接続部の表面が
有機材料に覆われた状態で接合を完了させることによ
り、はんだペーストを用いた場合に比べて、はんだ供給
精度が格段に向上し、接続端子のピッチがＱＦＰのよう
な外部リード端子の場合は０．３ｍｍ以下、また、フリ
ップチップのようにリードレスの接続端子の場合は１ｍ
ｍ以下の高密度実装には必須の技術を提供できる。
の少なくとも一方に予めはんだを供給しておき、接続時
に有機材料を基板上に塗布して電子部品を位置決めする
と共に仮止めし、はんだを加熱溶融し、接続部の表面が
有機材料に覆われた状態で接合を完了させることによ
り、はんだペーストを用いた場合に比べて、はんだ供給
精度が格段に向上し、接続端子のピッチがＱＦＰのよう
な外部リード端子の場合は０．３ｍｍ以下、また、フリ
ップチップのようにリードレスの接続端子の場合は１ｍ
ｍ以下の高密度実装には必須の技術を提供できる。
【００１６】接続部に供給された有機材料中には、部品
の位置決め時の巻き込み等により含有される気泡が存在
し、加熱時にその気泡が蒸発の核となり、はんだの融点
以下で突沸が生じ部品の位置ずれを引き起こす恐れがあ
る。
の位置決め時の巻き込み等により含有される気泡が存在
し、加熱時にその気泡が蒸発の核となり、はんだの融点
以下で突沸が生じ部品の位置ずれを引き起こす恐れがあ
る。
【００１７】そこで、さらに好ましい電子部品を基板上
に位置決めした時に、有機材料が隣合う各接続部毎に独
立し、連続しないように塗布する構成としたことによ
り、この気泡の発生を少なくすると共に、はんだの融点
以下及び接続完了までの間に蒸発した有機材料の拡散経
路を確保することができ、それにより突沸を防止して位
置ずれをより抑えることができる。
に位置決めした時に、有機材料が隣合う各接続部毎に独
立し、連続しないように塗布する構成としたことによ
り、この気泡の発生を少なくすると共に、はんだの融点
以下及び接続完了までの間に蒸発した有機材料の拡散経
路を確保することができ、それにより突沸を防止して位
置ずれをより抑えることができる。
【００１８】すなわち、有機材料が接続端子間に連続し
て供給されている場合には、ピッチがＱＦＰ等の外部リ
ード端子の場合は０．１５ｍｍ、また、フリップチップ
等のリードレスの接続端子の場合は０．５ｍｍ程度まで
の接合が実現でき、さらに好ましい接続端子毎に独立し
て連続していない場合には、それ以下の狭ピッチの接合
まで実現可能となる。
て供給されている場合には、ピッチがＱＦＰ等の外部リ
ード端子の場合は０．１５ｍｍ、また、フリップチップ
等のリードレスの接続端子の場合は０．５ｍｍ程度まで
の接合が実現でき、さらに好ましい接続端子毎に独立し
て連続していない場合には、それ以下の狭ピッチの接合
まで実現可能となる。
【００１９】本発明の電子回路の製造方法において、は
んだ接合時に有機材料が果たす役割は、主として次の３
つに分類できる。 （１）部品を基板上に搭載した後のリフロー接続までの
プロセス内振動に耐えるための仮固定。 （２）ぬれ確保のためのリフロー工程における加熱によ
るはんだ、被接続部の酸化防止。 （３）セルフアライメント短時間化、プロセスマージン
（リフロー雰囲気中酸素濃度、はんだ、被接続材表面酸
化膜厚等）増大のための酸化物除去。
んだ接合時に有機材料が果たす役割は、主として次の３
つに分類できる。 （１）部品を基板上に搭載した後のリフロー接続までの
プロセス内振動に耐えるための仮固定。 （２）ぬれ確保のためのリフロー工程における加熱によ
るはんだ、被接続部の酸化防止。 （３）セルフアライメント短時間化、プロセスマージン
（リフロー雰囲気中酸素濃度、はんだ、被接続材表面酸
化膜厚等）増大のための酸化物除去。
【００２０】これら（１）及び（２）の役割を果たす有
機材料は、前述したようにアルコール系の材料に限定さ
れず、さらに、その選択範囲は広く、炭化水素系、ケト
ン類、エステル系、アルデヒド系等の他の系の有機材料
を使用することができる。また、（３）の役割を満足す
るような有機材料としては、少なくとも１個以上の水酸
基（ＯＨ基）を有するアルコール系の有機材料を用いる
ことが好ましく、その代表例については、先に表１に示
した通りである。
機材料は、前述したようにアルコール系の材料に限定さ
れず、さらに、その選択範囲は広く、炭化水素系、ケト
ン類、エステル系、アルデヒド系等の他の系の有機材料
を使用することができる。また、（３）の役割を満足す
るような有機材料としては、少なくとも１個以上の水酸
基（ＯＨ基）を有するアルコール系の有機材料を用いる
ことが好ましく、その代表例については、先に表１に示
した通りである。
【００２１】本発明においては、これら種々の沸点を持
つ有機材料の中から、はんだの融点、雰囲気種に応じ
て、適正な材料を選択して使用することになるが、その
一例として水酸基（ＯＨ基）を有するアルコール系有機
材料を用いた場合の、はんだ接合時における反応状態を
次式（１）〜（３）にしたがって説明する。
つ有機材料の中から、はんだの融点、雰囲気種に応じ
て、適正な材料を選択して使用することになるが、その
一例として水酸基（ＯＨ基）を有するアルコール系有機
材料を用いた場合の、はんだ接合時における反応状態を
次式（１）〜（３）にしたがって説明する。
【００２２】先ず、式（１）に示すように、水酸基を有
する有機材料（Ｒ−ＯＨ）は、金属酸化物（ＭＯと表
示）と反応し、酸化物を還元し、金属Ｍを析出させると
共に、より沸点の低いアルデヒド（Ｒ’−ＣＨＯ）に変
化する。さらに、その一部は、式（２）に示すように、
金属酸化物（ＭＯ）と反応して還元し、再度金属Ｍを析
出させると共に、有機酸（Ｒ’’−ＣＯＯＨ）に変化す
る。この有機酸は、もとの有機材料と比較して沸点が高
くなるため、このままでは、残渣として残る可能性があ
る。しかし、この有機酸は、式（３）に示すように脱炭
酸して低沸点化することにより、残渣が残らないように
蒸発する。
する有機材料（Ｒ−ＯＨ）は、金属酸化物（ＭＯと表
示）と反応し、酸化物を還元し、金属Ｍを析出させると
共に、より沸点の低いアルデヒド（Ｒ’−ＣＨＯ）に変
化する。さらに、その一部は、式（２）に示すように、
金属酸化物（ＭＯ）と反応して還元し、再度金属Ｍを析
出させると共に、有機酸（Ｒ’’−ＣＯＯＨ）に変化す
る。この有機酸は、もとの有機材料と比較して沸点が高
くなるため、このままでは、残渣として残る可能性があ
る。しかし、この有機酸は、式（３）に示すように脱炭
酸して低沸点化することにより、残渣が残らないように
蒸発する。
【００２３】
【化１】 Ｒ−ＯＨ＋ＭＯ→Ｒ’−ＣＨＯ＋Ｍ＋Ｈ2Ｏ …（１）
【００２４】
【化２】 Ｒ−ＣＨＯ＋ＭＯ→Ｒ’’−ＣＯＯＨ＋Ｍ＋Ｈ2Ｏ …（２）
【００２５】
【化３】 Ｒ’’−ＣＯＯＨ→Ｒ’’−Ｈ＋ＣＯ2 …（３）
【００２６】
【実施例】ここでは、具体例として、Ｓｎ３Ａｇはんだ
を用いたセラミック基板上への電子部品の搭載に関して
説明する。Ｓｎ３Ａｇはんだの融点は２２２℃であり、
有機材料としては、沸点がこの融点以上のものをもちい
る必要があり、さらに好ましくは、加熱雰囲気による有
機材料の蒸発速度の違いを考慮して、適正な沸点をもつ
ものを選択する必要がある。具体的には、Ｈｅ中では、
ＡｒおよびＮ2中と比較して蒸発速度が速いため、同じ
温度で同程度の有機材料の状態を保つためには、沸点が
２０〜３０℃高い有機材料を用いる必要があることを検
討の結果明らかにした。
を用いたセラミック基板上への電子部品の搭載に関して
説明する。Ｓｎ３Ａｇはんだの融点は２２２℃であり、
有機材料としては、沸点がこの融点以上のものをもちい
る必要があり、さらに好ましくは、加熱雰囲気による有
機材料の蒸発速度の違いを考慮して、適正な沸点をもつ
ものを選択する必要がある。具体的には、Ｈｅ中では、
ＡｒおよびＮ2中と比較して蒸発速度が速いため、同じ
温度で同程度の有機材料の状態を保つためには、沸点が
２０〜３０℃高い有機材料を用いる必要があることを検
討の結果明らかにした。
【００２７】ここに示す例は、微細なはんだバンプを用
いたＣ４(Controlled CollapseChip Connectionの略)
の例であり、はんだが基板上のメタライズにぬれ拡が
り、さらに、溶融はんだの表面張力により球帯化及びセ
ルフアライメントが生じることが、良好な接続の条件で
ある。これら一連の接続プロセスは、できるだけ短時間
に行われることが好ましい。それは、タクトタイム短縮
による生産性の向上、はんだとメタライズとの拡散量低
減によるリペア回数の向上に効果的であるからである。
いたＣ４(Controlled CollapseChip Connectionの略)
の例であり、はんだが基板上のメタライズにぬれ拡が
り、さらに、溶融はんだの表面張力により球帯化及びセ
ルフアライメントが生じることが、良好な接続の条件で
ある。これら一連の接続プロセスは、できるだけ短時間
に行われることが好ましい。それは、タクトタイム短縮
による生産性の向上、はんだとメタライズとの拡散量低
減によるリペア回数の向上に効果的であるからである。
【００２８】以下、本発明の一実施例を図１及び図２を
用いて詳細に説明する。 〈実施例１〉図１は、セラミック基板上に電子部品とし
て半導体集積回路（ＬＳＩチップ）を搭載する電子回路
の製造工程図を示したものである。図１（ａ）に、リフ
ロー温度プロファイルの一例を示す。通常、リフローの
ピーク温度は、はんだを確実に溶融させるために、はん
だの融点（液相線温度）より、２０〜３０℃程度高く設
定する。Ｓｎ３Ａｇはんだの融点は２２２℃であり、こ
の場合、ピーク温度は２５０℃に設定されている。はん
だの溶融している時間、すなわち、融点以上に保持され
ている時間は、１〜２分程度が一般的である。このプロ
ファイルは、ここに示した条件に限定されるものではな
く、接続される試料の熱容量により、均一に加熱される
ように調整すれば良い。
用いて詳細に説明する。 〈実施例１〉図１は、セラミック基板上に電子部品とし
て半導体集積回路（ＬＳＩチップ）を搭載する電子回路
の製造工程図を示したものである。図１（ａ）に、リフ
ロー温度プロファイルの一例を示す。通常、リフローの
ピーク温度は、はんだを確実に溶融させるために、はん
だの融点（液相線温度）より、２０〜３０℃程度高く設
定する。Ｓｎ３Ａｇはんだの融点は２２２℃であり、こ
の場合、ピーク温度は２５０℃に設定されている。はん
だの溶融している時間、すなわち、融点以上に保持され
ている時間は、１〜２分程度が一般的である。このプロ
ファイルは、ここに示した条件に限定されるものではな
く、接続される試料の熱容量により、均一に加熱される
ように調整すれば良い。
【００２９】図１（ｂ）〜（ｅ）に示す断面工程図で
は、ＡｒまたはＮ2雰囲気中でリフローする場合には有
機材料として２−フェノキシエタノール（沸点２４５
℃）、Ｈｅ雰囲気中でリフローする場合には、トリエチ
レングリコール（沸点２８５℃）が適しており、これら
について実施した。
は、ＡｒまたはＮ2雰囲気中でリフローする場合には有
機材料として２−フェノキシエタノール（沸点２４５
℃）、Ｈｅ雰囲気中でリフローする場合には、トリエチ
レングリコール（沸点２８５℃）が適しており、これら
について実施した。
【００３０】以下、図面に示した製造工程の順序にした
がって具体的に説明する。先ず、図１（ｂ）に示すよう
に、表面に接続パターン２が形成されたセラミック基板
１上に、液体の上記有機材料４を供給する。つぎに、図
１（ｃ）に示すように、有機材料４が供給されたセラミ
ック基板１の接続パターン２上に、予めはんだ材３が供
給された電子部品５を搭載する。これにより、有機材料
４の粘性および表面張力により、電子部品５がセラミッ
ク基板１上に仮固定され、リフロー接続までの搬送時の
振動により、位置ずれが生じるのを防ぐことができる。
がって具体的に説明する。先ず、図１（ｂ）に示すよう
に、表面に接続パターン２が形成されたセラミック基板
１上に、液体の上記有機材料４を供給する。つぎに、図
１（ｃ）に示すように、有機材料４が供給されたセラミ
ック基板１の接続パターン２上に、予めはんだ材３が供
給された電子部品５を搭載する。これにより、有機材料
４の粘性および表面張力により、電子部品５がセラミッ
ク基板１上に仮固定され、リフロー接続までの搬送時の
振動により、位置ずれが生じるのを防ぐことができる。
【００３１】この後、図１（ａ）に示したようなリフロ
ープロファイルで加熱する。はんだ３が溶融し、接続が
完了するまでは、図１（ｄ）に示すように、有機材料４
により接続部が被覆されている。これにより、はんだの
酸化が防止され、さらに、本実施例では、アルコール類
を用いているため、はんだ表面の酸化物が除去され、接
続パターン２に対するはんだ材３のぬれがよく、セルフ
アライメントも短時間に生じ良好な接続を得ることがで
きる。
ープロファイルで加熱する。はんだ３が溶融し、接続が
完了するまでは、図１（ｄ）に示すように、有機材料４
により接続部が被覆されている。これにより、はんだの
酸化が防止され、さらに、本実施例では、アルコール類
を用いているため、はんだ表面の酸化物が除去され、接
続パターン２に対するはんだ材３のぬれがよく、セルフ
アライメントも短時間に生じ良好な接続を得ることがで
きる。
【００３２】接続完了後、図１（ｅ）に示すように、冷
却工程の間に、有機材料４は完全に蒸発する。これによ
り、残渣が無い清浄な接合部を得ることができ、後工程
での洗浄を行う必要を無くすことができた。ここでは図
示しないが、接続完了後に、雰囲気圧力を下げる（真空
引き等）ことにより、有機材料４をさらに積極的に蒸発
させることができる。
却工程の間に、有機材料４は完全に蒸発する。これによ
り、残渣が無い清浄な接合部を得ることができ、後工程
での洗浄を行う必要を無くすことができた。ここでは図
示しないが、接続完了後に、雰囲気圧力を下げる（真空
引き等）ことにより、有機材料４をさらに積極的に蒸発
させることができる。
【００３３】〈実施例２〉つぎに、図２は、本発明の電
子回路の製造方法において、有機材料を接続端子毎に独
立し、連続しないように供給する方法の一例を示す断面
工程図である。この実施例では、接続部に供給される有
機材料４の量が、実施例１に示した図１の場合に比較し
て少なくなるので、はんだ接続完了まで確実に接続部を
被覆するためには、沸点の高い有機材料を使用する必要
がある。ＡｒまたはＮ2雰囲気中でリフローする場合
は、トリエチレングリコール（沸点２８５℃）またはテ
トラエチレングリコール（沸点３１４℃）が、Ｈｅ雰囲
気中でリフローする場合は、テトラエチレングリコール
（沸点３１４℃）またはペンタエチレングリコール（沸
点３７０℃）が好適である。
子回路の製造方法において、有機材料を接続端子毎に独
立し、連続しないように供給する方法の一例を示す断面
工程図である。この実施例では、接続部に供給される有
機材料４の量が、実施例１に示した図１の場合に比較し
て少なくなるので、はんだ接続完了まで確実に接続部を
被覆するためには、沸点の高い有機材料を使用する必要
がある。ＡｒまたはＮ2雰囲気中でリフローする場合
は、トリエチレングリコール（沸点２８５℃）またはテ
トラエチレングリコール（沸点３１４℃）が、Ｈｅ雰囲
気中でリフローする場合は、テトラエチレングリコール
（沸点３１４℃）またはペンタエチレングリコール（沸
点３７０℃）が好適である。
【００３４】以下、図２に示した製造工程図にしたがっ
て順次具体的に説明する。先ず、図２（ａ）に示すよう
に、セラミック基板１上に液体の有機材料４を、上記実
施例と比較して薄く供給する。この時、有機材料４の厚
さを、電子部品５に予め供給されたはんだ材３の高さの
２／３以下にする。
て順次具体的に説明する。先ず、図２（ａ）に示すよう
に、セラミック基板１上に液体の有機材料４を、上記実
施例と比較して薄く供給する。この時、有機材料４の厚
さを、電子部品５に予め供給されたはんだ材３の高さの
２／３以下にする。
【００３５】これにより、図２（ｂ）に示すように、電
子部品５をセラミック基板１の接続パターン２上に搭載
したときに、有機材料４が、ぬれと表面張力の作用によ
って、接続端子毎に独立し連続しないようにできる。
子部品５をセラミック基板１の接続パターン２上に搭載
したときに、有機材料４が、ぬれと表面張力の作用によ
って、接続端子毎に独立し連続しないようにできる。
【００３６】図２（ｃ）に示すように、この後、実施例
１の図１（ａ）に示した場合と同様のリフロープロファ
イルで加熱する。はんだ３が溶融し、接続が完了するま
では、有機材料４により接続部が被覆されている。これ
により、はんだ３の酸化が防止され、さらに、本実施例
では、有機材料４としてアルコール類を用いているた
め、はんだ表面の酸化物が除去され、接続パターン２に
対するはんだ材３のぬれがよく、セルフアライメントも
短時間に生じ良好な接続を得ることができる。
１の図１（ａ）に示した場合と同様のリフロープロファ
イルで加熱する。はんだ３が溶融し、接続が完了するま
では、有機材料４により接続部が被覆されている。これ
により、はんだ３の酸化が防止され、さらに、本実施例
では、有機材料４としてアルコール類を用いているた
め、はんだ表面の酸化物が除去され、接続パターン２に
対するはんだ材３のぬれがよく、セルフアライメントも
短時間に生じ良好な接続を得ることができる。
【００３７】接続完了後、図２（ｄ）に示すように、冷
却工程の間に、有機材料４は完全に蒸発する。これによ
り、残渣が無い清浄な接合部を得ることができ、後工程
での洗浄を行う必要を無くすことができる。この場合
も、ここでは図示しないが、接続完了後に、雰囲気圧力
を下げる（真空引き等）ことにより、有機材料を積極的
に蒸発させることができる。
却工程の間に、有機材料４は完全に蒸発する。これによ
り、残渣が無い清浄な接合部を得ることができ、後工程
での洗浄を行う必要を無くすことができる。この場合
も、ここでは図示しないが、接続完了後に、雰囲気圧力
を下げる（真空引き等）ことにより、有機材料を積極的
に蒸発させることができる。
【００３８】〈実施例３〉この例は、常温で固体の有機
材料を使用した例について説明するものである。常温で
固体の有機材料を選ぶことにより、基板に対する電子部
品の仮固定力がより強く、部品を基板上に位置決めする
工程から、はんだリフローまでのプロセス内振動に対し
て、より信頼性の高いプロセスが得られる。表１に示し
た有機材料の例の中では、３−フェノキシ−１，２−プ
ロパンジオール（融点５５℃）が挙げられる。常温で固
体であるので、実施例１の図１（ｂ）工程、実施例２の
図２（ａ）工程に相当する有機材料供給工程において、
基板１および有機材料４を有機材料の融点以上に加熱す
ることにより、常温で液体の有機材料を供給する場合と
同様に供給することができる。
材料を使用した例について説明するものである。常温で
固体の有機材料を選ぶことにより、基板に対する電子部
品の仮固定力がより強く、部品を基板上に位置決めする
工程から、はんだリフローまでのプロセス内振動に対し
て、より信頼性の高いプロセスが得られる。表１に示し
た有機材料の例の中では、３−フェノキシ−１，２−プ
ロパンジオール（融点５５℃）が挙げられる。常温で固
体であるので、実施例１の図１（ｂ）工程、実施例２の
図２（ａ）工程に相当する有機材料供給工程において、
基板１および有機材料４を有機材料の融点以上に加熱す
ることにより、常温で液体の有機材料を供給する場合と
同様に供給することができる。
【００３９】引き続き基板１を加熱し、有機材料を液化
した状態で、電子部品５を位置決めする。この後、常温
に冷却すると、有機材料４が凝固し、電子部品５が基板
１上に固着される。
した状態で、電子部品５を位置決めする。この後、常温
に冷却すると、有機材料４が凝固し、電子部品５が基板
１上に固着される。
【００４０】はんだリフロー工程では、上記各実施例の
リフロー工程と同様に良好な接続を得ることができる。
すなわち、ここで使用した有機材料、３−フェノキシ−
１，２−プロパンジオールの沸点が３１５℃であること
から、Ｓｎ３Ａｇはんだの融点２２２℃を確実に超えて
いるため、はんだ接続は有機材料が液化して接続部を十
分に覆った状態で行なわれる。
リフロー工程と同様に良好な接続を得ることができる。
すなわち、ここで使用した有機材料、３−フェノキシ−
１，２−プロパンジオールの沸点が３１５℃であること
から、Ｓｎ３Ａｇはんだの融点２２２℃を確実に超えて
いるため、はんだ接続は有機材料が液化して接続部を十
分に覆った状態で行なわれる。
【００４１】はんだ接続完了後は、冷却工程において接
続時の加熱温度よりも低く、有機材料の融点より高い温
度に保持することにより、上記各実施例と同様に有機材
料は接続後の冷却工程の間に完全に蒸発、除去される。
続時の加熱温度よりも低く、有機材料の融点より高い温
度に保持することにより、上記各実施例と同様に有機材
料は接続後の冷却工程の間に完全に蒸発、除去される。
【００４２】
【発明の効果】以上詳述したように、本発明により所期
の目的を達成することができた。すなわち、フラックス
を用いることなく、しかもはんだペーストを用いるはん
だ接続では不可能な狭ピッチの高密度実装部品の接続に
対して、部品の位置ずれがなくリフロー後の残渣も無い
高信頼度の接続を可能とする電子回路の製造方法を実現
することができた。
の目的を達成することができた。すなわち、フラックス
を用いることなく、しかもはんだペーストを用いるはん
だ接続では不可能な狭ピッチの高密度実装部品の接続に
対して、部品の位置ずれがなくリフロー後の残渣も無い
高信頼度の接続を可能とする電子回路の製造方法を実現
することができた。
【図１】本発明の一実施例を説明するためのセラミック
基板上に電子部品を搭載、はんだ接続する製造工程図。
基板上に電子部品を搭載、はんだ接続する製造工程図。
【図２】同じく他の実施例となる製造工程図。
１…セラミック基板、 ２…接続パ
ターン、３…はんだ材、 ４
…有機材料、５…電子部品。
ターン、３…はんだ材、 ４
…有機材料、５…電子部品。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹原 裕子 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 岩田 泰宏 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 田村 光範 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 伊集院 正仁 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内
Claims (10)
- 【請求項１】回路基板の接続パターン及び電子部品の接
続端子の少なくとも一方に、予めはんだを供給しておく
工程と、回路基板に電子部品を搭載し、フラックスを用
いないで、これら両者の接続部をはんだ接続する工程と
を有する電子回路の製造方法であって、このはんだ接続
する工程を、はんだの融点よりも高い沸点を有する有機
材料を回路基板上に塗布して電子部品を位置決めした状
態で仮止めする工程と、位置決めされた回路基板と電子
部品の少なくとも接続部表面を有機材料で被覆した状態
で加熱してはんだ接続する工程とで構成して成る電子回
路の製造方法。 - 【請求項２】回路基板の接続パターン及び電子部品の接
続端子の少なくとも一方に、予めはんだを供給しておく
工程と、回路基板に電子部品を搭載し、フラックスを用
いないで、これら両者の接続部をはんだ接続する工程と
を有する電子回路の製造方法であって、このはんだ接続
する工程を、はんだの融点よりも高い沸点を有する有機
材料を回路基板上に塗布して電子部品を位置決めした状
態で仮止めする工程と、位置決めされた回路基板と電子
部品の各々の接続部表面に被覆された有機材料同士が、
連続しないで所定の空間をおいて互いに独立して被覆さ
れた状態で、加熱してはんだ接続する工程とで構成して
成る電子回路の製造方法。 - 【請求項３】上記有機材料を、常温で固体の有機材料で
構成して成る請求項１もしくは２記載の電子回路の製造
方法。 - 【請求項４】上記有機材料を、常温で液体の有機材料で
構成して成る請求項１もしくは２記載の電子回路の製造
方法。 - 【請求項５】上記有機材料を、分子内に少なくとも１個
以上の水酸基を有する有機材料で構成して成る請求項１
もしくは２記載の電子回路の製造方法。 - 【請求項６】上記加熱してはんだ接続する工程により接
続を完了した後、加熱工程内において、はんだの融点以
下、有機材料の融点以上の温度域にて冷却し、有機材料
の残渣が残らないように蒸発、除去する工程を有して成
る請求項１もしくは２記載の電子回路の製造方法。 - 【請求項７】上記加熱してはんだ接続する工程の雰囲気
を、不活性気体雰囲気として成る請求項１もしくは２記
載の電子回路の製造方法。 - 【請求項８】上記不活性気体雰囲気を、Ｈｅガス雰囲気
として成る請求項７記載の電子回路の製造方法。 - 【請求項９】上記不活性気体雰囲気を、Ｎ2ガス雰囲気
として成る請求項７記載の電子回路の製造方法。 - 【請求項１０】上記不活性気体雰囲気を、Ａｒガス雰囲
気として成る請求項７記載の電子回路の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31981094A JP3214995B2 (ja) | 1993-12-28 | 1994-12-22 | 電子回路の製造方法 |
| US08/753,018 US5878943A (en) | 1990-02-19 | 1996-11-19 | Method of fabricating an electronic circuit device and apparatus for performing the method |
| US09/585,391 US6471115B1 (en) | 1990-02-19 | 2000-06-02 | Process for manufacturing electronic circuit devices |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-334603 | 1993-12-28 | ||
| JP33460393 | 1993-12-28 | ||
| JP31981094A JP3214995B2 (ja) | 1993-12-28 | 1994-12-22 | 電子回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07235763A true JPH07235763A (ja) | 1995-09-05 |
| JP3214995B2 JP3214995B2 (ja) | 2001-10-02 |
Family
ID=26569836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31981094A Expired - Fee Related JP3214995B2 (ja) | 1990-02-19 | 1994-12-22 | 電子回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3214995B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199847A (ja) * | 1996-01-12 | 1997-07-31 | Hitachi Ltd | 部品の取外し方法及びはんだ付け方法 |
| JPH09232742A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | 電子回路装置の製造方法 |
| JPH11204926A (ja) * | 1998-01-08 | 1999-07-30 | Hitachi Ltd | はんだ付け方法および電子装置の製造方法 |
| EP1796155A1 (en) * | 2004-09-03 | 2007-06-13 | Matsusita Electric Industrial Co., Ltd. | Bump forming method and solder bump |
| JP2017050565A (ja) * | 2012-05-23 | 2017-03-09 | パナソニックＩｐマネジメント株式会社 | 半導体素子の実装方法 |
| JP2017063149A (ja) * | 2015-09-25 | 2017-03-30 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| JP2020109877A (ja) * | 2020-04-16 | 2020-07-16 | 日亜化学工業株式会社 | 発光装置の製造方法 |
-
1994
- 1994-12-22 JP JP31981094A patent/JP3214995B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199847A (ja) * | 1996-01-12 | 1997-07-31 | Hitachi Ltd | 部品の取外し方法及びはんだ付け方法 |
| JPH09232742A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | 電子回路装置の製造方法 |
| JPH11204926A (ja) * | 1998-01-08 | 1999-07-30 | Hitachi Ltd | はんだ付け方法および電子装置の製造方法 |
| EP1796155A1 (en) * | 2004-09-03 | 2007-06-13 | Matsusita Electric Industrial Co., Ltd. | Bump forming method and solder bump |
| EP1796155A4 (en) * | 2004-09-03 | 2009-09-16 | Panasonic Corp | PAMPERING PROCESSES AND LOTBEULE |
| US7799607B2 (en) | 2004-09-03 | 2010-09-21 | Panasonic Corporation | Process for forming bumps and solder bump |
| JP2017050565A (ja) * | 2012-05-23 | 2017-03-09 | パナソニックＩｐマネジメント株式会社 | 半導体素子の実装方法 |
| US10786876B2 (en) | 2012-05-23 | 2020-09-29 | Panasonic Intellectual Property Management Co., Ltd. | Mounting Method of a semiconductor device using a colored auxiliary joining agent |
| JP2017063149A (ja) * | 2015-09-25 | 2017-03-30 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| JP2020109877A (ja) * | 2020-04-16 | 2020-07-16 | 日亜化学工業株式会社 | 発光装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3214995B2 (ja) | 2001-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3215008B2 (ja) | 電子回路の製造方法 | |
| US5865365A (en) | Method of fabricating an electronic circuit device | |
| US7344061B2 (en) | Multi-functional solder and articles made therewith, such as microelectronic components | |
| US4921157A (en) | Fluxless soldering process | |
| US20050133572A1 (en) | Methods of forming solder areas on electronic components and electronic components having solder areas | |
| KR100733556B1 (ko) | 범프 형성 방법 | |
| JPH0788681A (ja) | 無鉛高温すずベース多成分はんだ | |
| JPH0788679A (ja) | 無鉛すずアンチモン・ビスマス銅はんだ合金 | |
| US7101782B2 (en) | Method of making a circuitized substrate | |
| JP2004111936A (ja) | 半導体モジュールの製造方法 | |
| US6669079B2 (en) | Conductive paste and semiconductor component having conductive bumps made from the conductive paste | |
| WO1997032457A1 (en) | Method for manufacturing electronic circuit device | |
| JP4136844B2 (ja) | 電子部品の実装方法 | |
| JP3214995B2 (ja) | 電子回路の製造方法 | |
| JP2001308144A (ja) | フリップチップ実装方法 | |
| JP2001168140A (ja) | 半導体素子の実装方法及び半導体装置 | |
| JPH11204926A (ja) | はんだ付け方法および電子装置の製造方法 | |
| JPH038556A (ja) | 集積回路のコンタクト及びはんだ接着方法 | |
| WO2001056081A1 (en) | Flip-chip bonding arrangement | |
| US6574861B1 (en) | System and method for solder ball rework | |
| JP4495927B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000176678A (ja) | クリームはんだ及びそれを用いた実装製品 | |
| JPH05259632A (ja) | プリント配線板およびその製造方法 | |
| JP2001168141A (ja) | 半導体素子の実装方法 | |
| JP5857721B2 (ja) | 電子装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |