JP2994375B2 - モジュ―ル・アセンブリ及びリワ―クのための相互接続構造及びプロセス - Google Patents
モジュ―ル・アセンブリ及びリワ―クのための相互接続構造及びプロセスInfo
- Publication number
- JP2994375B2 JP2994375B2 JP11016538A JP1653899A JP2994375B2 JP 2994375 B2 JP2994375 B2 JP 2994375B2 JP 11016538 A JP11016538 A JP 11016538A JP 1653899 A JP1653899 A JP 1653899A JP 2994375 B2 JP2994375 B2 JP 2994375B2
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- substrate
- solder
- interconnect structure
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 73
- 230000008569 process Effects 0.000 title description 17
- 229910000679 solder Inorganic materials 0.000 claims description 201
- 238000002844 melting Methods 0.000 claims description 146
- 230000008018 melting Effects 0.000 claims description 145
- 239000000758 substrate Substances 0.000 claims description 143
- 239000000203 mixture Substances 0.000 claims description 100
- 230000005496 eutectics Effects 0.000 claims description 54
- 229910020220 Pb—Sn Inorganic materials 0.000 claims description 47
- 239000000843 powder Substances 0.000 claims description 47
- 229910045601 alloy Inorganic materials 0.000 claims description 45
- 239000000956 alloy Substances 0.000 claims description 45
- 239000002245 particle Substances 0.000 claims description 30
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 229910017755 Cu-Sn Inorganic materials 0.000 claims description 9
- 229910017927 Cu—Sn Inorganic materials 0.000 claims description 9
- 229910002846 Pt–Sn Inorganic materials 0.000 claims description 9
- 229910002677 Pd–Sn Inorganic materials 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims description 7
- 238000009736 wetting Methods 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 229910001252 Pd alloy Inorganic materials 0.000 claims description 3
- 229910001260 Pt alloy Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 239000006260 foam Substances 0.000 claims 1
- 230000001052 transient effect Effects 0.000 description 24
- 239000000654 additive Substances 0.000 description 11
- 230000000996 additive effect Effects 0.000 description 7
- 229910000765 intermetallic Inorganic materials 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 239000000155 melt Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052745 lead Inorganic materials 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910001111 Fine metal Inorganic materials 0.000 description 3
- 229910000978 Pb alloy Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 230000008029 eradication Effects 0.000 description 2
- 229910000743 fusible alloy Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 235000015241 bacon Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0215—Metallic fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0263—Details about a collection of particles
- H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は一般に新たな相互接
続、及び相互接続を形成及び分離する方法に関し、特
に、はんだ接続に関する。本発明は、微細な金属粉末添
加物を含む過渡的液状はんだ界面を有する相互接続構造
を導入することにより、カラム及びボール・グリッド・
アレイ（ＣＧＡ及びＢＧＡ）構造に関連付けられるカー
ド・アセンブリ／リワーク問題を解決する。
続、及び相互接続を形成及び分離する方法に関し、特
に、はんだ接続に関する。本発明は、微細な金属粉末添
加物を含む過渡的液状はんだ界面を有する相互接続構造
を導入することにより、カラム及びボール・グリッド・
アレイ（ＣＧＡ及びＢＧＡ）構造に関連付けられるカー
ド・アセンブリ／リワーク問題を解決する。
【０００２】
【従来の技術】セラミックのカラム・グリッド・アレイ
（ＣＧＡ）・パッケージは、ＩＢＭ及びＯＥＭ（相手先
商品ブランドによる生産）顧客用の、多くの高性能ＡＳ
ＩＣチップ及びマイクロプロセッサ・チップに使用され
ている。最廉価な製造及び接着、アセンブリ及びテスト
の間の最小の取り扱い損傷のための好適なプロセスは、
ワイヤＣＧＡプロセス及びボール・グリッド・アレイ
（ＢＧＡ）・プロセスである。しかしながら、ワイヤＣ
ＧＡ及びＢＧＡ構造の接合プロセスに固有なものは、基
板パッドへのカラムまたはボール装着において使用され
る共融界面である。結果的に、これらのパッケージの回
路カード接合及びリワークの間に、通常２つの問題に遭
遇する。第１に、接合の間にカラムを基板に装着するは
んだ組成物が溶融してカラムを傾け、従って相互接続構
造のアライメントを乱し得る。第２に、ＣＧＡまたはＢ
ＧＡを除去するリワークの間、カラムまたはボールが回
路カード上に残留され得る。現在、カラム及びボールは
９０／１０のＰｂ／Ｓｎはんだから形成されるので、チ
ップ端子またはテスト基板パッド上に残るこの共融材料
残留物は、個々に除去されなければならない。これは手
間のかかるプロセスであり、またカード・サイトが、全
てのカラムまたはボールの除去を容易にするために必要
な温度範囲内（２００℃−２２０℃）に保持されなけれ
ばならない時間を、決定的に増加させる。通常、一体型
の真空ノズルを有する可搬高温ガス・ツールが、カード
・サイト上を前後に移動される。高温ガスは回路カード
のランド上の共融はんだを溶融し、真空がボールまたは
カラムをランドから拾い上げる。このプロセスが繰り返
され、特に真空"スイープ"作業の間に、カラムが傾いた
り、基板から分離される。カラムを拾い上げるために繰
り返される局所的な加熱は、回路カードのランドの剥離
を招き、カード全体を使用不能にし得る。その上、この
問題は、パッケージ・サイズが大きくなるほど、及びよ
り多くのカラムまたはボールが基板に追加されるほど助
長される。
（ＣＧＡ）・パッケージは、ＩＢＭ及びＯＥＭ（相手先
商品ブランドによる生産）顧客用の、多くの高性能ＡＳ
ＩＣチップ及びマイクロプロセッサ・チップに使用され
ている。最廉価な製造及び接着、アセンブリ及びテスト
の間の最小の取り扱い損傷のための好適なプロセスは、
ワイヤＣＧＡプロセス及びボール・グリッド・アレイ
（ＢＧＡ）・プロセスである。しかしながら、ワイヤＣ
ＧＡ及びＢＧＡ構造の接合プロセスに固有なものは、基
板パッドへのカラムまたはボール装着において使用され
る共融界面である。結果的に、これらのパッケージの回
路カード接合及びリワークの間に、通常２つの問題に遭
遇する。第１に、接合の間にカラムを基板に装着するは
んだ組成物が溶融してカラムを傾け、従って相互接続構
造のアライメントを乱し得る。第２に、ＣＧＡまたはＢ
ＧＡを除去するリワークの間、カラムまたはボールが回
路カード上に残留され得る。現在、カラム及びボールは
９０／１０のＰｂ／Ｓｎはんだから形成されるので、チ
ップ端子またはテスト基板パッド上に残るこの共融材料
残留物は、個々に除去されなければならない。これは手
間のかかるプロセスであり、またカード・サイトが、全
てのカラムまたはボールの除去を容易にするために必要
な温度範囲内（２００℃−２２０℃）に保持されなけれ
ばならない時間を、決定的に増加させる。通常、一体型
の真空ノズルを有する可搬高温ガス・ツールが、カード
・サイト上を前後に移動される。高温ガスは回路カード
のランド上の共融はんだを溶融し、真空がボールまたは
カラムをランドから拾い上げる。このプロセスが繰り返
され、特に真空"スイープ"作業の間に、カラムが傾いた
り、基板から分離される。カラムを拾い上げるために繰
り返される局所的な加熱は、回路カードのランドの剥離
を招き、カード全体を使用不能にし得る。その上、この
問題は、パッケージ・サイズが大きくなるほど、及びよ
り多くのカラムまたはボールが基板に追加されるほど助
長される。
【０００３】従来技術は、これらの欠点を多数の異なる
方法により扱ってきた。１９９２年７月１４日付けのAg
arwalaらによる米国特許第５１３０７７９号"SOLDER MA
SS HAVING CONDUCTIVE ENCAPSULATING ARRANGEMENT"で
は、付着されたはんだの固まりに金属層をかぶせること
により、細長のはんだ相互接続が電子キャリア上に形成
される。次に、金属層により覆われた第１のはんだの固
まりに、第２のはんだの固まりを追加することにより、
更に別の細長のはんだ相互接続が形成される。続くはん
だの固まりの融点は、部品の除去を容易にするために、
第１のはんだの固まりとは異なり得る。この異なる融点
は、低融点はんだが高融点はんだの融点より低い温度
で、その対応する基板パッドにリフローすることを可能
にする。金属障壁層の主な目的は、中間融点はんだの低
融点はんだへの移行を阻止することである。従って、低
融点はんだがフローする間、高融点はんだはリフロー・
サイクル以前と同様、固体状態にある。リフローに際し
て電子部品上のカプセル化された高融点はんだと、この
金属障壁層上に付着された低融点はんだとが、金属障壁
層の反対側の低融点はんだの固まりの融点よりも高い、
中間融点を有する新たなはんだの固まりを形成する。従
って、低融点はんだの固まりが、中間融点はんだの固ま
りより先に溶融するので、電子部品は後に分離され得
る。しかしながら、この従来の特許は、リフロー及び基
板パッドへの装着の後に、より高い効果的な融点の界面
を生成する、微細な金属粉末添加物を含む過渡的液状は
んだ界面の生成について述べていない。
方法により扱ってきた。１９９２年７月１４日付けのAg
arwalaらによる米国特許第５１３０７７９号"SOLDER MA
SS HAVING CONDUCTIVE ENCAPSULATING ARRANGEMENT"で
は、付着されたはんだの固まりに金属層をかぶせること
により、細長のはんだ相互接続が電子キャリア上に形成
される。次に、金属層により覆われた第１のはんだの固
まりに、第２のはんだの固まりを追加することにより、
更に別の細長のはんだ相互接続が形成される。続くはん
だの固まりの融点は、部品の除去を容易にするために、
第１のはんだの固まりとは異なり得る。この異なる融点
は、低融点はんだが高融点はんだの融点より低い温度
で、その対応する基板パッドにリフローすることを可能
にする。金属障壁層の主な目的は、中間融点はんだの低
融点はんだへの移行を阻止することである。従って、低
融点はんだがフローする間、高融点はんだはリフロー・
サイクル以前と同様、固体状態にある。リフローに際し
て電子部品上のカプセル化された高融点はんだと、この
金属障壁層上に付着された低融点はんだとが、金属障壁
層の反対側の低融点はんだの固まりの融点よりも高い、
中間融点を有する新たなはんだの固まりを形成する。従
って、低融点はんだの固まりが、中間融点はんだの固ま
りより先に溶融するので、電子部品は後に分離され得
る。しかしながら、この従来の特許は、リフロー及び基
板パッドへの装着の後に、より高い効果的な融点の界面
を生成する、微細な金属粉末添加物を含む過渡的液状は
んだ界面の生成について述べていない。
【０００４】１９９４年７月５日付けのCohenらによる
米国特許第５３２６０１６号"METHODFOR REMOVING ELEC
TRICAL COMPONENTS FROM PRINTED CIRCUIT BOARDS"で
は、各部品のリードが２つの組成金属から成り、いずれ
の組成金属の融点よりも低い所与の融点を有する接続合
金により、回路基板上の回路に接続される。接続合金の
所与の融点よりも実質的に低い特定の融点を有し、通
常、ワイヤ形態の除去合金が、その特定の融点よりも高
く、接続合金の所与の融点よりも低い温度に加熱され
る。次に、集積回路の各リード上の接続合金が、溶融し
た除去合金と接触され、接続合金の溶融状態を生成する
反応を引き起こす。接続合金が溶融状態に達した後、集
積回路が回路基板から安全に分離される。しかしなが
ら、このプロセスは、界面はんだ内に混合される金属粉
末を使用せず、ボール及びカラムが任意のカード装着ま
たはリワーク以前に基板に接合される。また、このプロ
セスは除去を可能にするため、相互接続接合部の融点を
低下させる。それに対して金属粉末の付加物は界面の融
点を低下させる代わりに、それを上昇させる。金属粉末
の付加物は、基板へのボールまたはカラム装着の間に、
或いはカード・アセンブリまたはリワークの間に溶融し
ない。
米国特許第５３２６０１６号"METHODFOR REMOVING ELEC
TRICAL COMPONENTS FROM PRINTED CIRCUIT BOARDS"で
は、各部品のリードが２つの組成金属から成り、いずれ
の組成金属の融点よりも低い所与の融点を有する接続合
金により、回路基板上の回路に接続される。接続合金の
所与の融点よりも実質的に低い特定の融点を有し、通
常、ワイヤ形態の除去合金が、その特定の融点よりも高
く、接続合金の所与の融点よりも低い温度に加熱され
る。次に、集積回路の各リード上の接続合金が、溶融し
た除去合金と接触され、接続合金の溶融状態を生成する
反応を引き起こす。接続合金が溶融状態に達した後、集
積回路が回路基板から安全に分離される。しかしなが
ら、このプロセスは、界面はんだ内に混合される金属粉
末を使用せず、ボール及びカラムが任意のカード装着ま
たはリワーク以前に基板に接合される。また、このプロ
セスは除去を可能にするため、相互接続接合部の融点を
低下させる。それに対して金属粉末の付加物は界面の融
点を低下させる代わりに、それを上昇させる。金属粉末
の付加物は、基板へのボールまたはカラム装着の間に、
或いはカード・アセンブリまたはリワークの間に溶融し
ない。
【０００５】１９９３年８月１０日付けのKatzらによる
米国特許第５２３４１４９号"DEBONDABLE METALLIC BON
DING METHOD"では、素子またはキャリアを別の基板に接
合する方法が教示され、はんだ接続（ボール）のため
に、接着可能な第１の金属系を素子の側部に提供し、第
２の金属系を基板の側部に提供する。そして、これらの
ソルダ・ボールが加圧されて（但しぬれないで）、電気
コンタクトを形成し、永久的な金属系の接着を生成す
る。ソルダ・ボールは、第２の金属系はぬらさずに、第
１の金属系をぬらすことを容易にする温度に加熱され、
それにより素子が機械的に基板から引き離される。一
方、溶融したソルダ・ボールは、液状フラックス内に浸
される。しかしながら、高融点反応粉末の付加により、
界面はんだ融点を変化させることに関する開示は見られ
ない。
米国特許第５２３４１４９号"DEBONDABLE METALLIC BON
DING METHOD"では、素子またはキャリアを別の基板に接
合する方法が教示され、はんだ接続（ボール）のため
に、接着可能な第１の金属系を素子の側部に提供し、第
２の金属系を基板の側部に提供する。そして、これらの
ソルダ・ボールが加圧されて（但しぬれないで）、電気
コンタクトを形成し、永久的な金属系の接着を生成す
る。ソルダ・ボールは、第２の金属系はぬらさずに、第
１の金属系をぬらすことを容易にする温度に加熱され、
それにより素子が機械的に基板から引き離される。一
方、溶融したソルダ・ボールは、液状フラックス内に浸
される。しかしながら、高融点反応粉末の付加により、
界面はんだ融点を変化させることに関する開示は見られ
ない。
【０００６】
【発明が解決しようとする課題】従来技術の問題及び欠
点を鑑み、本発明の目的は、素子基板またはモジュール
・アセンブリと回路カードとの間の、相互接続構造を提
供することである。
点を鑑み、本発明の目的は、素子基板またはモジュール
・アセンブリと回路カードとの間の、相互接続構造を提
供することである。
【０００７】本発明の別の目的は、高融点はんだよりも
実質的に低い温度（約１００℃未満）で、集積回路チッ
プを次のパッケージング・レベルに装着することを可能
にする、低融点はんだ層を提供することである。
実質的に低い温度（約１００℃未満）で、集積回路チッ
プを次のパッケージング・レベルに装着することを可能
にする、低融点はんだ層を提供することである。
【０００８】更に本発明の別の目的は、低融点合金粉末
／粉末混合物、及び粉末状の高融点合金添加物を含む、
過渡的溶融はんだのための多数の変形を提供することで
ある。
／粉末混合物、及び粉末状の高融点合金添加物を含む、
過渡的溶融はんだのための多数の変形を提供することで
ある。
【０００９】更に本発明の別の目的は、比較的もろい相
互接続カラム上で発生し得る取り扱い上の損傷の可能性
を最小化することである。
互接続カラム上で発生し得る取り扱い上の損傷の可能性
を最小化することである。
【００１０】更に本発明の他の目的は、本明細書から部
分的に明らかとなろう。
分的に明らかとなろう。
【００１１】
【課題を解決するための手段】当業者には明らかとなろ
う上述の及び他の目的及び利点が、本発明により達成さ
れる。本発明はその第１の態様において、第１の基板
と、第２の基板と、第１及び第２の基板間で電気的及び
機械的相互接続を提供するコネクタと、コネクタの一端
における第１のソルダ・ボンドと、第１のソルダ・ボン
ドよりも低い融点を有する、コネクタの他端における第
２のソルダ・ボンドとを含む、相互接続構造を提供す
る。ここで相互接続構造は、細長の導電ピン若しくはカ
ラム、または実質的に球状の導電ボールである。
う上述の及び他の目的及び利点が、本発明により達成さ
れる。本発明はその第１の態様において、第１の基板
と、第２の基板と、第１及び第２の基板間で電気的及び
機械的相互接続を提供するコネクタと、コネクタの一端
における第１のソルダ・ボンドと、第１のソルダ・ボン
ドよりも低い融点を有する、コネクタの他端における第
２のソルダ・ボンドとを含む、相互接続構造を提供す
る。ここで相互接続構造は、細長の導電ピン若しくはカ
ラム、または実質的に球状の導電ボールである。
【００１２】相互接続構造の第１のソルダ・ボンドが、
Ｐｂ−Ｓｎ共晶及びＰｂ−Ｓｎ合金の組み合わせを含
み、合金内のＰｂは、重量比率で合金の約３３％乃至５
０％を構成する。Ｐｂ−Ｓｎ共晶及びＰｂ−Ｓｎ合金の
合計は使用される金属合金に応じて、重量比率でソルダ
・ボンドの約８０％乃至９８％、または約９０％乃至９
８％を構成する。８０％乃至９８％の組み合わせでは、
Ｐｂ−Ｓｎ合金、Ｐｔ−Ｓｎ合金、またはＣｕ−Ｓｎ合
金が２％乃至２０％の重量比率の範囲内で使用される。
それに対して９０％乃至９８％の組み合わせでは、Ｐｄ
合金、Ｐｔ合金、またはＣｕ合金が、２％乃至１０％の
重量比率の範囲内で使用される。第２のソルダ・ボンド
は、Ｐｂ−Ｓｎ共晶を含む。
Ｐｂ−Ｓｎ共晶及びＰｂ−Ｓｎ合金の組み合わせを含
み、合金内のＰｂは、重量比率で合金の約３３％乃至５
０％を構成する。Ｐｂ−Ｓｎ共晶及びＰｂ−Ｓｎ合金の
合計は使用される金属合金に応じて、重量比率でソルダ
・ボンドの約８０％乃至９８％、または約９０％乃至９
８％を構成する。８０％乃至９８％の組み合わせでは、
Ｐｂ−Ｓｎ合金、Ｐｔ−Ｓｎ合金、またはＣｕ−Ｓｎ合
金が２％乃至２０％の重量比率の範囲内で使用される。
それに対して９０％乃至９８％の組み合わせでは、Ｐｄ
合金、Ｐｔ合金、またはＣｕ合金が、２％乃至１０％の
重量比率の範囲内で使用される。第２のソルダ・ボンド
は、Ｐｂ−Ｓｎ共晶を含む。
【００１３】第２の態様では、本発明は、基板間に接続
を形成する方法を提供する。この方法は、第１の融点を
有する第１のはんだ組成を、第１の融点よりも高い温度
に加熱することにより、コネクタを第１のはんだ組成に
より、第１の基板の導電部分に接着するステップと、コ
ネクタの他端を、第１の融点よりも低い第２の融点を有
する第２のはんだ組成により、第２の基板の導電部分に
接着するステップとを含む。この方法は、２つの方法に
より実施され得る。第１の方法は、第１の基板がリフロ
ーされるように、遮蔽マスクにより第１のはんだ組成を
第１の基板の導電部分に付着し、第１のはんだ組成を溶
融し、第１の基板の導電部分をぬらすことによる。第２
の方法は、第１のはんだ組成のはんだプレフォームが、
第１の基板の導電部分に位置整合するように、キャリア
内にはんだプレフォームを載置することにより、はんだ
プレフォームを第１の基板の導電部分に転移させるステ
ップと、はんだプレフォームを第１のはんだ組成の第１
の融点以上に加熱するステップとを含む。
を形成する方法を提供する。この方法は、第１の融点を
有する第１のはんだ組成を、第１の融点よりも高い温度
に加熱することにより、コネクタを第１のはんだ組成に
より、第１の基板の導電部分に接着するステップと、コ
ネクタの他端を、第１の融点よりも低い第２の融点を有
する第２のはんだ組成により、第２の基板の導電部分に
接着するステップとを含む。この方法は、２つの方法に
より実施され得る。第１の方法は、第１の基板がリフロ
ーされるように、遮蔽マスクにより第１のはんだ組成を
第１の基板の導電部分に付着し、第１のはんだ組成を溶
融し、第１の基板の導電部分をぬらすことによる。第２
の方法は、第１のはんだ組成のはんだプレフォームが、
第１の基板の導電部分に位置整合するように、キャリア
内にはんだプレフォームを載置することにより、はんだ
プレフォームを第１の基板の導電部分に転移させるステ
ップと、はんだプレフォームを第１のはんだ組成の第１
の融点以上に加熱するステップとを含む。
【００１４】第３の態様では、本発明はＩ／Ｏパッドを
有する基板と、導電ランドを有する回路カードとの間
に、相互接続構造を形成する方法を提供する。この方法
は、第１の融点のはんだ組成を、基板のＩ／Ｏパッドに
付着するステップと、相互接続構造が基板のＩ／Ｏパッ
ドと位置整合され、アレイを形成する正確な位置に来る
ように、相互接続構造をキャリア内に載置することによ
り、中間アセンブリを形成するステップと、中間アセン
ブリを第１の融点よりも高い温度に加熱するステップ
と、相互接続構造が基板に接着されるように、基板をキ
ャリアから抜き取るステップと、相互接続構造が接着さ
れた基板を洗浄するステップと、相互接続構造が装着さ
れた基板を、回路カードのランドに挿入するステップ
と、第１の融点よりも低い第２の融点のはんだ組成だけ
が溶融状態に変化するように、第２の融点のはんだ組成
を、回路カードのランド及び相互接続構造に付着するス
テップとを含む。
有する基板と、導電ランドを有する回路カードとの間
に、相互接続構造を形成する方法を提供する。この方法
は、第１の融点のはんだ組成を、基板のＩ／Ｏパッドに
付着するステップと、相互接続構造が基板のＩ／Ｏパッ
ドと位置整合され、アレイを形成する正確な位置に来る
ように、相互接続構造をキャリア内に載置することによ
り、中間アセンブリを形成するステップと、中間アセン
ブリを第１の融点よりも高い温度に加熱するステップ
と、相互接続構造が基板に接着されるように、基板をキ
ャリアから抜き取るステップと、相互接続構造が接着さ
れた基板を洗浄するステップと、相互接続構造が装着さ
れた基板を、回路カードのランドに挿入するステップ
と、第１の融点よりも低い第２の融点のはんだ組成だけ
が溶融状態に変化するように、第２の融点のはんだ組成
を、回路カードのランド及び相互接続構造に付着するス
テップとを含む。
【００１５】第４の態様では、本発明は上述の相互接続
構造により接合された２つの基板を分離する方法を提供
する。そこではコネクタの一端が、第１の融点のはんだ
組成により第１の基板に接着され、他端が第１の融点よ
りも低い第２の融点のはんだ組成により、第２の基板に
接着される。この方法は、第２の融点のはんだ組成が溶
融状態に達するように、コネクタが装着された基板を、
第２の融点よりも高く、第１の融点よりも低い温度に加
熱するステップと、コネクタが第１の融点のはんだ組成
により、基板に装着されたまま維持されるように、コネ
クタが装着された基板を分離するステップと、基板から
余分なはんだ異物を洗浄するステップとを含む。
構造により接合された２つの基板を分離する方法を提供
する。そこではコネクタの一端が、第１の融点のはんだ
組成により第１の基板に接着され、他端が第１の融点よ
りも低い第２の融点のはんだ組成により、第２の基板に
接着される。この方法は、第２の融点のはんだ組成が溶
融状態に達するように、コネクタが装着された基板を、
第２の融点よりも高く、第１の融点よりも低い温度に加
熱するステップと、コネクタが第１の融点のはんだ組成
により、基板に装着されたまま維持されるように、コネ
クタが装着された基板を分離するステップと、基板から
余分なはんだ異物を洗浄するステップとを含む。
【００１６】
【発明の実施の形態】図１乃至図１６を参照しながら、
本発明の好適な実施例について述べるが、これらの図
中、同一の参照番号は本発明の同一の機構を指し示す。
再度、本発明の機構は、必ずしも縮尺通りに示されてい
ないことを述べておく。
本発明の好適な実施例について述べるが、これらの図
中、同一の参照番号は本発明の同一の機構を指し示す。
再度、本発明の機構は、必ずしも縮尺通りに示されてい
ないことを述べておく。
【００１７】本発明は相互接続構造、及びそれを形成及
び分離するためのプロセスに関し、主として、電子モジ
ュール・アセンブリと回路基板との間の相互接続構造の
形成ための、表面実装カラムまたはボール・グリッド・
アレイに関する。カラム・グリッド・アレイ（ＣＧＡ）
は通常、低融点はんだにより、高融点はんだカラムを基
板に接合することにより生成される。或いは、それらは
高融点はんだを、セラミック基板本体上の外部パッド上
に直接鋳込成形することにより生成される。後者のプロ
セスは、基板への接合が高融点であり、カードへのモジ
ュール・アセンブリの装着の間にリフローしないという
点で、幾つかの好ましい特性を有する。前者のプロセス
も基板への接合が低融点であり、従って様々なプロセス
において要求される温度階級に影響することなく、基板
の処理の後段階で生成され得るという点で、利点を有す
る。カラムを後に接合する利点は、比較的もろい相互接
続カラムに対し、取扱い上の損傷が発生する可能性が最
小化されることである。結果的に、カード装着処理の間
に完全には溶融せず、比較的低い温度で装着を可能にす
る接合を提供する、相互接続構造及びプロセスが待望さ
れる。
び分離するためのプロセスに関し、主として、電子モジ
ュール・アセンブリと回路基板との間の相互接続構造の
形成ための、表面実装カラムまたはボール・グリッド・
アレイに関する。カラム・グリッド・アレイ（ＣＧＡ）
は通常、低融点はんだにより、高融点はんだカラムを基
板に接合することにより生成される。或いは、それらは
高融点はんだを、セラミック基板本体上の外部パッド上
に直接鋳込成形することにより生成される。後者のプロ
セスは、基板への接合が高融点であり、カードへのモジ
ュール・アセンブリの装着の間にリフローしないという
点で、幾つかの好ましい特性を有する。前者のプロセス
も基板への接合が低融点であり、従って様々なプロセス
において要求される温度階級に影響することなく、基板
の処理の後段階で生成され得るという点で、利点を有す
る。カラムを後に接合する利点は、比較的もろい相互接
続カラムに対し、取扱い上の損傷が発生する可能性が最
小化されることである。結果的に、カード装着処理の間
に完全には溶融せず、比較的低い温度で装着を可能にす
る接合を提供する、相互接続構造及びプロセスが待望さ
れる。
【００１８】本発明は、はんだ組成が２２０℃以下の温
度で完全に溶融しないように、また電子モジュールから
分離しないように、従ってＢＧＡ／ＣＧＡ構造が２２０
℃以下で回路カードに接合されるように、相互接続構造
と電子モジュールとの界面におけるソルダ・ボンドの組
成を提供する。このソルダ・ボンドの好適な組成は、低
融点合金粉末と高融点合金添加物との組み合わせを含
む、過渡的溶融はんだペーストの組成である。ＢＧＡ／
ＣＧＡ構造の他端は、Ｐｂ／Ｓｎ共晶を用いて接着され
る。過渡的溶融はんだペースト内の高融点合金添加物に
より、Ｐｂ／Ｓｎ共融はんだは低融点を有する。
度で完全に溶融しないように、また電子モジュールから
分離しないように、従ってＢＧＡ／ＣＧＡ構造が２２０
℃以下で回路カードに接合されるように、相互接続構造
と電子モジュールとの界面におけるソルダ・ボンドの組
成を提供する。このソルダ・ボンドの好適な組成は、低
融点合金粉末と高融点合金添加物との組み合わせを含
む、過渡的溶融はんだペーストの組成である。ＢＧＡ／
ＣＧＡ構造の他端は、Ｐｂ／Ｓｎ共晶を用いて接着され
る。過渡的溶融はんだペースト内の高融点合金添加物に
より、Ｐｂ／Ｓｎ共融はんだは低融点を有する。
【００１９】図１及び図２は、それぞれ、回路カード１
０へのアセンブリ後の、及びリワーク作業中に、モジュ
ールが回路カードから除去された後の、電子モジュール
基板４のワイヤ・カラム・グリッド・アレイ構造１の概
略を示す。電子モジュール基板には、コンデンサ１４、
カプセル材１５、及びフリップ・チップ２５が装着され
る。図３は、回路カード１０へのアセンブリ後の、ボー
ル・グリッド・アレイ２の構造を示す。リワークの必要
性は主に、回路カードへの不良のＢＧＡ／ＣＧＡ接合に
より、及び高レベルのチップまたはモジュールに格上げ
することにより駆り立てられる。ボールまたはカラムは
通常、Ｐｂ／Ｓｎ比が９０／１０であり、３１０℃以上
の融点を有する。９０／１０のＰｂ／Ｓｎボールまたは
カラムの両方の界面はＰｂ／Ｓｎ共晶である。従って、
それらは高温ガス・リワークの間に規定温度で溶融す
る。モジュールが真空先端により拾い上げられるとき、
非常に多数のボールまたはカラム（カード製造上、通
常、２０％乃至６０％）が、回路カードのランド上に残
る。これが図２にＣＧＡの場合に対応して示される。こ
の時、新たなモジュールが装着される以前に、カード・
サイトが表面仕上げされ、残りのボールまたはカラムが
除去されなければならない。
０へのアセンブリ後の、及びリワーク作業中に、モジュ
ールが回路カードから除去された後の、電子モジュール
基板４のワイヤ・カラム・グリッド・アレイ構造１の概
略を示す。電子モジュール基板には、コンデンサ１４、
カプセル材１５、及びフリップ・チップ２５が装着され
る。図３は、回路カード１０へのアセンブリ後の、ボー
ル・グリッド・アレイ２の構造を示す。リワークの必要
性は主に、回路カードへの不良のＢＧＡ／ＣＧＡ接合に
より、及び高レベルのチップまたはモジュールに格上げ
することにより駆り立てられる。ボールまたはカラムは
通常、Ｐｂ／Ｓｎ比が９０／１０であり、３１０℃以上
の融点を有する。９０／１０のＰｂ／Ｓｎボールまたは
カラムの両方の界面はＰｂ／Ｓｎ共晶である。従って、
それらは高温ガス・リワークの間に規定温度で溶融す
る。モジュールが真空先端により拾い上げられるとき、
非常に多数のボールまたはカラム（カード製造上、通
常、２０％乃至６０％）が、回路カードのランド上に残
る。これが図２にＣＧＡの場合に対応して示される。こ
の時、新たなモジュールが装着される以前に、カード・
サイトが表面仕上げされ、残りのボールまたはカラムが
除去されなければならない。
【００２０】図５は、カラム・グリッド・アレイの完成
されたアセンブリ済みの相互接続構造を示す。円柱状の
カラム、または球状などの他の形状の要素から成る相互
接続機構１が、回路カードのランド１７を通じて電子モ
ジュール基板４及び回路カード１０に接続されるように
示される。カラムの他端は、図５に示されるように、過
渡的溶融はんだ接合部３の融点よりも低い融点のＰｂ／
Ｓｎ共融はんだ１８を用いて、回路カードのランド１７
に接着される。共融はんだの融点は通常、２００℃以下
である。説明の都合上、本発明は相互接続機構１を、た
とえ他の形状が許容されるとしてもカラムと呼ぶことに
する。図６は、ボール・グリッド・アレイ２の相互接続
機構を示す。回路カード１０は有機組成物で、低融点よ
りも大きな温度許容レベルを有する。
されたアセンブリ済みの相互接続構造を示す。円柱状の
カラム、または球状などの他の形状の要素から成る相互
接続機構１が、回路カードのランド１７を通じて電子モ
ジュール基板４及び回路カード１０に接続されるように
示される。カラムの他端は、図５に示されるように、過
渡的溶融はんだ接合部３の融点よりも低い融点のＰｂ／
Ｓｎ共融はんだ１８を用いて、回路カードのランド１７
に接着される。共融はんだの融点は通常、２００℃以下
である。説明の都合上、本発明は相互接続機構１を、た
とえ他の形状が許容されるとしてもカラムと呼ぶことに
する。図６は、ボール・グリッド・アレイ２の相互接続
機構を示す。回路カード１０は有機組成物で、低融点よ
りも大きな温度許容レベルを有する。
【００２１】接続は、カラム１を基板４上の入出力（Ｉ
／Ｏ）パッド５に装着するために使用される、微細金属
粉末添加物を含む過渡的溶融はんだ接合部３により達成
される。Ｉ／Ｏパッド５は通常、はんだ装着のためのぬ
れ性表面を提供するために金属層によりめっきされる。
図４は、Ｉ／Ｏパッド５に接着されたカラム相互接続構
造１を示す。
／Ｏ）パッド５に装着するために使用される、微細金属
粉末添加物を含む過渡的溶融はんだ接合部３により達成
される。Ｉ／Ｏパッド５は通常、はんだ装着のためのぬ
れ性表面を提供するために金属層によりめっきされる。
図４は、Ｉ／Ｏパッド５に接着されたカラム相互接続構
造１を示す。
【００２２】この過渡的はんだ装着機構を形成するため
に、２つの方法が提案される。
に、２つの方法が提案される。
【００２３】第１の方法では、図７を参照すると、過渡
的溶融はんだペースト８が遮蔽マスク３０により、Ｉ／
Ｏパッド５に付着される。通常、はんだペーストは金属
マスクを通じて遮蔽される。過渡的溶融はんだペースト
８は、図８に示されるように、低融点合金粉末／粉末混
合物６と、粉末状の高融点合金添加物７とを含み、前者
は例えば、Ｐｂ／Ｓｎ共融合金粉末、或いは重量比率で
３３％乃至５０％の鉛、残りがすずのＰｂ／Ｓｎ合金粉
末、またはこの組成範囲内の粉末の混合物を含む。この
添加物は、接合過程の間に低融点はんだと反応する性質
を有し、元の混合物よりも高い液相線（初期融点）を有
する最終的な接合組成物を生成する。組成物は、共融温
度よりも高い温度での続くリフロー（カード接合の間に
発生する）が、低融点はんだ組成物の部分的根絶を生じ
るように選択される。更に、接合の間のネック成長、粒
子成長及び凝結による個々の固相粒子間の剛性接触の形
成が、十分な強度を接合部に授け、続くリフローの間の
構造的な完全性の喪失を防止する。遮蔽された電子モジ
ュール基板２２が図９に示される。
的溶融はんだペースト８が遮蔽マスク３０により、Ｉ／
Ｏパッド５に付着される。通常、はんだペーストは金属
マスクを通じて遮蔽される。過渡的溶融はんだペースト
８は、図８に示されるように、低融点合金粉末／粉末混
合物６と、粉末状の高融点合金添加物７とを含み、前者
は例えば、Ｐｂ／Ｓｎ共融合金粉末、或いは重量比率で
３３％乃至５０％の鉛、残りがすずのＰｂ／Ｓｎ合金粉
末、またはこの組成範囲内の粉末の混合物を含む。この
添加物は、接合過程の間に低融点はんだと反応する性質
を有し、元の混合物よりも高い液相線（初期融点）を有
する最終的な接合組成物を生成する。組成物は、共融温
度よりも高い温度での続くリフロー（カード接合の間に
発生する）が、低融点はんだ組成物の部分的根絶を生じ
るように選択される。更に、接合の間のネック成長、粒
子成長及び凝結による個々の固相粒子間の剛性接触の形
成が、十分な強度を接合部に授け、続くリフローの間の
構造的な完全性の喪失を防止する。遮蔽された電子モジ
ュール基板２２が図９に示される。
【００２４】図１０を参照すると、カラム１がキャリア
９内に載置される。キャリア内の空洞２０は、所望のア
レイ形状を形成するように互いに正確な位置に配置され
る。
９内に載置される。キャリア内の空洞２０は、所望のア
レイ形状を形成するように互いに正確な位置に配置され
る。
【００２５】図１１に示されるように、遮蔽された基板
２２上の適切なＩ／Ｏパッド５が、キャリア９内のカラ
ム１に位置整合するように、基板２２がキャリア９上に
位置決めされ、正確な位置に保持される。
２２上の適切なＩ／Ｏパッド５が、キャリア９内のカラ
ム１に位置整合するように、基板２２がキャリア９上に
位置決めされ、正確な位置に保持される。
【００２６】この中間アセンブリは次に、その全ての要
素が２００℃乃至２５０℃の範囲内のピーク温度にさら
され、１８３℃以上の滞留温度に１分乃至１０分間保持
されるように窯炉を通過される（これらの値は典型的な
もので、同様な結果を得るために、より高いまたは低い
値も使用され得る）。
素が２００℃乃至２５０℃の範囲内のピーク温度にさら
され、１８３℃以上の滞留温度に１分乃至１０分間保持
されるように窯炉を通過される（これらの値は典型的な
もので、同様な結果を得るために、より高いまたは低い
値も使用され得る）。
【００２７】このリフローに続き、カラム１が装着され
た基板がキャリア９から抜き取られて洗浄され、図１２
に示される完成されたモジュール・アセンブリ１６が獲
得される。
た基板がキャリア９から抜き取られて洗浄され、図１２
に示される完成されたモジュール・アセンブリ１６が獲
得される。
【００２８】提案される高融点合金添加粉末７は、Ｐ
ｄ、Ｐｔ、Ｃｕ、Ｐｄ−Ｓｎ金属間化合物、Ｐｔ−Ｓｎ
金属間化合物、及びＣｕ−Ｓｎ金属間化合物、またはこ
れらの任意の組み合わせである。これらの粉末が反応的
であるために、高レベルの純度を有することが重要であ
る。例えばＰｄ粉末は、４００℃乃至９００℃の純水素
またはフォーミング・ガス内でアニールされ、（固まり
を低減することが必要な場合）ミリングされ、所望の純
度及び粒子サイズを達成する。また、接合部の品質を管
理するために粒子サイズの管理が重要である。例えばＰ
ｄの場合、所望の粒子サイズ範囲は、−４００メッシュ
乃至＋５００メッシュである。一般に、４μｍ乃至３７
μｍのサイズ範囲の粒子が受け入れられ、サイズ範囲を
より厳格に管理すると、より良好な結果を得ることがで
きる。
ｄ、Ｐｔ、Ｃｕ、Ｐｄ−Ｓｎ金属間化合物、Ｐｔ−Ｓｎ
金属間化合物、及びＣｕ−Ｓｎ金属間化合物、またはこ
れらの任意の組み合わせである。これらの粉末が反応的
であるために、高レベルの純度を有することが重要であ
る。例えばＰｄ粉末は、４００℃乃至９００℃の純水素
またはフォーミング・ガス内でアニールされ、（固まり
を低減することが必要な場合）ミリングされ、所望の純
度及び粒子サイズを達成する。また、接合部の品質を管
理するために粒子サイズの管理が重要である。例えばＰ
ｄの場合、所望の粒子サイズ範囲は、−４００メッシュ
乃至＋５００メッシュである。一般に、４μｍ乃至３７
μｍのサイズ範囲の粒子が受け入れられ、サイズ範囲を
より厳格に管理すると、より良好な結果を得ることがで
きる。
【００２９】一般に、はんだペースト組成は、Ｐｂ−Ｓ
ｎ共晶とＰｂ−Ｓｎ合金との組み合わせであり、合金内
のＰｂは重量比率で約３３％乃至５０％を構成する。前
記の内容にもとづき、以下のはんだペースト組成が使用
され得る（全ての割合は金属ベースにもとづき、ペース
トは遮蔽のための所望の稠性（consistency）を達成す
るために、フラックスを加えることにより生成され
る）。 ａ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の９
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｄ粉末が、残りの２％乃至１０％を構成する。 ｂ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の８
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｄ−Ｓｎ粉末が、残りの２％乃至２０％を構成す
る。 ｃ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の９
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｔ粉末が、残りの２％乃至１０％を構成する。 ｄ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の８
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｔ−Ｓｎ粉末が、残りの２％乃至２０％を構成す
る。 ｅ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の９
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＣｕ粉末が、残りの２％乃至１０％を構成する。 ｆ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の８
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＣｕ−Ｓｎ粉末が、残りの２％乃至２０％を構成す
る。
ｎ共晶とＰｂ−Ｓｎ合金との組み合わせであり、合金内
のＰｂは重量比率で約３３％乃至５０％を構成する。前
記の内容にもとづき、以下のはんだペースト組成が使用
され得る（全ての割合は金属ベースにもとづき、ペース
トは遮蔽のための所望の稠性（consistency）を達成す
るために、フラックスを加えることにより生成され
る）。 ａ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の９
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｄ粉末が、残りの２％乃至１０％を構成する。 ｂ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の８
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｄ−Ｓｎ粉末が、残りの２％乃至２０％を構成す
る。 ｃ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の９
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｔ粉末が、残りの２％乃至１０％を構成する。 ｄ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の８
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｔ−Ｓｎ粉末が、残りの２％乃至２０％を構成す
る。 ｅ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の９
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＣｕ粉末が、残りの２％乃至１０％を構成する。 ｆ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の８
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＣｕ−Ｓｎ粉末が、残りの２％乃至２０％を構成す
る。
【００３０】第２の方法では、再度図７を参照して、過
渡的溶融はんだペースト８が遮蔽マスク３０によりＩ／
Ｏパッド５に付着される。過渡的溶融はんだペースト混
合物が溶融し、Ｉ／Ｏパッド５をぬらすように遮蔽され
た基板がリフローされる。過渡的溶融はんだペースト８
は、図８に示されるように、低融点合金粉末／粉末混合
物６と、粉末状の高融点合金添加物７とを含み、前者は
例えば、Ｐｂ／Ｓｎ共融合金粉末、或いは重量比率で３
３％乃至５０％の鉛、残りがすずのＰｂ／Ｓｎ合金粉
末、またはこの組成範囲内の粉末の混合物を含む。この
添加物は、接合過程の間に低融点はんだと結合する性質
を有し、元の混合物よりも高い液相線（初期融点）を有
する最終的な接合組成物を生成する。組成物は、共融温
度よりも高い温度での続くリフロー（カードへの接合の
間に発生する）が、低融点はんだ組成物の部分的根絶を
生じるように選択される。この遮蔽された基板２２が、
図９に示される。はんだペーストが溶融し、Ｉ／Ｏパッ
ド５をぬらすように、遮蔽された基板がリフローされ
る。はんだ合金がリフローされた当該基板が、図１３に
示される。
渡的溶融はんだペースト８が遮蔽マスク３０によりＩ／
Ｏパッド５に付着される。過渡的溶融はんだペースト混
合物が溶融し、Ｉ／Ｏパッド５をぬらすように遮蔽され
た基板がリフローされる。過渡的溶融はんだペースト８
は、図８に示されるように、低融点合金粉末／粉末混合
物６と、粉末状の高融点合金添加物７とを含み、前者は
例えば、Ｐｂ／Ｓｎ共融合金粉末、或いは重量比率で３
３％乃至５０％の鉛、残りがすずのＰｂ／Ｓｎ合金粉
末、またはこの組成範囲内の粉末の混合物を含む。この
添加物は、接合過程の間に低融点はんだと結合する性質
を有し、元の混合物よりも高い液相線（初期融点）を有
する最終的な接合組成物を生成する。組成物は、共融温
度よりも高い温度での続くリフロー（カードへの接合の
間に発生する）が、低融点はんだ組成物の部分的根絶を
生じるように選択される。この遮蔽された基板２２が、
図９に示される。はんだペーストが溶融し、Ｉ／Ｏパッ
ド５をぬらすように、遮蔽された基板がリフローされ
る。はんだ合金がリフローされた当該基板が、図１３に
示される。
【００３１】或いは、図１４を参照すると、高融点はん
だ組成のはんだプレフォーム１２が、キャリア１３内に
載置され、温度リフローの間に、（フラックスを用い
て）基板をはんだプレフォーム１２と密着させることに
より、基板４に転移され、はんだプレフォーム１２が溶
融してＩ／Ｏパッド５をぬらす。その結果、図示のよう
に、はんだ合金がリフローされた基板１１が生成され
る。
だ組成のはんだプレフォーム１２が、キャリア１３内に
載置され、温度リフローの間に、（フラックスを用い
て）基板をはんだプレフォーム１２と密着させることに
より、基板４に転移され、はんだプレフォーム１２が溶
融してＩ／Ｏパッド５をぬらす。その結果、図示のよう
に、はんだ合金がリフローされた基板１１が生成され
る。
【００３２】次に、図１０に示されるように、カラム１
がキャリア９内に載置される。キャリア内の空洞２０
は、所望のアレイを形成するように、互いに正確な位置
に配置される。
がキャリア９内に載置される。キャリア内の空洞２０
は、所望のアレイを形成するように、互いに正確な位置
に配置される。
【００３３】図１５を参照すると、はんだがリフローさ
れた基板上の適切なＩ／Ｏパッド５が、キャリア９内の
カラム１に位置整合するように、基板１１がキャリア９
上に位置決めされ、正確な位置に保持される。
れた基板上の適切なＩ／Ｏパッド５が、キャリア９内の
カラム１に位置整合するように、基板１１がキャリア９
上に位置決めされ、正確な位置に保持される。
【００３４】この中間アセンブリは次に、その全ての要
素が２００℃乃至２５０℃の範囲内のピーク温度にさら
され、１８３℃以上の滞留温度に１分乃至１０分間保持
されるように窯炉を通過される。
素が２００℃乃至２５０℃の範囲内のピーク温度にさら
され、１８３℃以上の滞留温度に１分乃至１０分間保持
されるように窯炉を通過される。
【００３５】このリフローに続き、カラム１が装着され
た基板１１がキャリア９から抜き取られて洗浄され、図
１２に示される完成されたモジュール・アセンブリ１６
が獲得される。
た基板１１がキャリア９から抜き取られて洗浄され、図
１２に示される完成されたモジュール・アセンブリ１６
が獲得される。
【００３６】この第２の方法のために提案される高融点
合金添加粉末７は、Ｐｄ、Ｐｔ、Ｃｕ、Ｐｄ−Ｓｎ金属
間化合物、Ｐｔ−Ｓｎ金属間化合物、及びＣｕ−Ｓｎ金
属間化合物、またはこれらの任意の組み合わせである。
合金添加粉末７は、Ｐｄ、Ｐｔ、Ｃｕ、Ｐｄ−Ｓｎ金属
間化合物、Ｐｔ−Ｓｎ金属間化合物、及びＣｕ−Ｓｎ金
属間化合物、またはこれらの任意の組み合わせである。
【００３７】一般に、はんだペースト組成は、Ｐｂ−Ｓ
ｎ共晶とＰｂ−Ｓｎ合金との組み合わせであり、合金内
のＰｂは重量比率で約３３％乃至５０％を構成する。前
記の内容にもとづき、以下のはんだペースト組成が使用
され得る（全ての割合は金属ベースにもとづき、ペース
トは遮蔽のための所望の稠性を達成するために、フラッ
クスを加えることにより生成される）。 ａ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の９
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｄ粉末が、残りの２％乃至１０％を構成する。 ｂ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の８
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｄ−Ｓｎ粉末が、残りの２％乃至２０％を構成す
る。 ｃ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の９
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｔ粉末が、残りの２％乃至１０％を構成する。 ｄ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の８
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｔ−Ｓｎ粉末が、残りの２％乃至２０％を構成す
る。 ｅ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の９
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＣｕ粉末が、残りの２％乃至１０％を構成する。 ｆ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の８
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＣｕ−Ｓｎ粉末が、残りの２％乃至２０％を構成す
る。
ｎ共晶とＰｂ−Ｓｎ合金との組み合わせであり、合金内
のＰｂは重量比率で約３３％乃至５０％を構成する。前
記の内容にもとづき、以下のはんだペースト組成が使用
され得る（全ての割合は金属ベースにもとづき、ペース
トは遮蔽のための所望の稠性を達成するために、フラッ
クスを加えることにより生成される）。 ａ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の９
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｄ粉末が、残りの２％乃至１０％を構成する。 ｂ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の８
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｄ−Ｓｎ粉末が、残りの２％乃至２０％を構成す
る。 ｃ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の９
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｔ粉末が、残りの２％乃至１０％を構成する。 ｄ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の８
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＰｔ−Ｓｎ粉末が、残りの２％乃至２０％を構成す
る。 ｅ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の９
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＣｕ粉末が、残りの２％乃至１０％を構成する。 ｆ）重量比率で３７％のＰｂ及び６３％のＳｎから成る
Ｐｂ−Ｓｎ共晶と、Ｐｂ（３３％乃至５０％）−Ｓｎ合
金との組み合わせが、はんだペースト組成の総重量の８
０％乃至９８％を構成し、粒子サイズ４μｍ乃至３７μ
ｍのＣｕ−Ｓｎ粉末が、残りの２％乃至２０％を構成す
る。
【００３８】上述のいずれかの方法を用いることによ
り、図１２に示される結果の電子モジュール・アセンブ
リ１６が、電子モジュール基板４に接着された相互接続
構造１を表す。電子モジュール基板側とは反対側の相互
接続構造の端部は、図５に示されるように、回路カード
１０のランド１７に接着される。相互接続構造は、過渡
的溶融はんだ接合部３よりも低融点のＰｂ／Ｓｎ共融は
んだを用い、共融はんだの低融点よりも高く、過渡的は
んだペーストの高融点よりも低い温度で、接続された基
板アセンブリを加熱することにより、回路カードのラン
ド１７に接着される。共融はんだの融点は、通常２００
℃以下であり、過渡的はんだペーストの融点は、通常２
３０℃以上である。図１及び図３にそれぞれ示されるよ
うに、一旦接続された基板が接着されると、アセンブリ
は余分なはんだ異物を洗浄される。
り、図１２に示される結果の電子モジュール・アセンブ
リ１６が、電子モジュール基板４に接着された相互接続
構造１を表す。電子モジュール基板側とは反対側の相互
接続構造の端部は、図５に示されるように、回路カード
１０のランド１７に接着される。相互接続構造は、過渡
的溶融はんだ接合部３よりも低融点のＰｂ／Ｓｎ共融は
んだを用い、共融はんだの低融点よりも高く、過渡的は
んだペーストの高融点よりも低い温度で、接続された基
板アセンブリを加熱することにより、回路カードのラン
ド１７に接着される。共融はんだの融点は、通常２００
℃以下であり、過渡的はんだペーストの融点は、通常２
３０℃以上である。図１及び図３にそれぞれ示されるよ
うに、一旦接続された基板が接着されると、アセンブリ
は余分なはんだ異物を洗浄される。
【００３９】上述のいずれかの方法により、一旦相互接
続構造がアセンブリされると、高融点のソルダ・ボンド
を一端に有し、低融点のソルダ・ボンドを他端に有する
利点が明らかとなる。図１６を参照すると、全ての相互
接続構造１が装着された電子モジュール基板４の完全な
分離が、次のステップを含む方法により達成される。す
なわち、相互接続構造１が装着された基板４、１０を、
相互接続構造を回路カードのランド１７に接着する共融
はんだの融点よりも高く、相互接続構造の他端を電子モ
ジュール基板のＩ／Ｏパッド５に接着する過渡的はんだ
ペーストの融点よりも低い温度に加熱することにより、
低融点の共融はんだ組成を溶融状態にするステップと、
コネクタ１が高融点の過渡的はんだペースト組成によ
り、電子モジュール基板４にだけ装着されて維持される
ように、基板４、１０を分離するステップと、電子モジ
ュール基板４及び回路カード１０から、余分なはんだ異
物を洗浄するステップとを含む。
続構造がアセンブリされると、高融点のソルダ・ボンド
を一端に有し、低融点のソルダ・ボンドを他端に有する
利点が明らかとなる。図１６を参照すると、全ての相互
接続構造１が装着された電子モジュール基板４の完全な
分離が、次のステップを含む方法により達成される。す
なわち、相互接続構造１が装着された基板４、１０を、
相互接続構造を回路カードのランド１７に接着する共融
はんだの融点よりも高く、相互接続構造の他端を電子モ
ジュール基板のＩ／Ｏパッド５に接着する過渡的はんだ
ペーストの融点よりも低い温度に加熱することにより、
低融点の共融はんだ組成を溶融状態にするステップと、
コネクタ１が高融点の過渡的はんだペースト組成によ
り、電子モジュール基板４にだけ装着されて維持される
ように、基板４、１０を分離するステップと、電子モジ
ュール基板４及び回路カード１０から、余分なはんだ異
物を洗浄するステップとを含む。
【００４０】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４１】（１）第１の基板と、第２の基板と、前記
第１及び第２の基板間の電気的及び機械的相互接続を提
供するコネクタと、前記コネクタの一端における第１の
ソルダ・ボンドと、前記第１のソルダ・ボンドよりも低
融点を有する、前記コネクタの他端における第２のソル
ダ・ボンドとを含む、相互接続構造。 （２）前記第２の基板が、前記低融点よりも大きな温度
余裕を有する有機回路カードを含む、前記（１）記載の
相互接続構造。 （３）前記第１の基板が、前記コネクタの一端を受け取
る導電Ｉ／Ｏパッドを有し、前記第２の基板が、前記コ
ネクタの他端を受け取る導電ランドを有する、前記
（１）記載の相互接続構造。 （４）前記ソルダ・ボンドが前記コネクタの表面上に直
接配置される、前記（１）記載の相互接続構造。 （５）前記コネクタが細長の導電ピンまたはカラムであ
る、前記（１）記載の相互接続構造。 （６）前記コネクタが球状の導電ボールである、前記
（１）記載の相互接続構造。 （７）前記第２のソルダ・ボンドがＰｂ−Ｓｎ共晶を含
む、前記（１）記載の相互接続構造。 （８）前記第１のソルダ・ボンドが、Ｐｂ−Ｓｎ共晶と
Ｐｂ−Ｓｎ合金との組み合わせを含み、前記合金内の前
記Ｐｂが重量比率で前記合金の約３３％乃至５０％を構
成する、前記（１）記載の相互接続構造。 （９）前記Ｐｂ−Ｓｎ共晶と前記Ｐｂ−Ｓｎ合金の合計
が、重量比率で、前記ソルダ・ボンドの約８０％乃至９
８％を構成する、前記（８）記載の相互接続構造。 （１０）前記Ｐｂ−Ｓｎ共晶と前記Ｐｂ−Ｓｎ合金の合
計が、重量比率で、前記ソルダ・ボンドの約９０％乃至
９８％を構成する、前記（８）記載の相互接続構造。 （１１）２％乃至２０％の範囲のＰｄ−Ｓｎ合金を含
む、前記（９）記載の相互接続構造。 （１２）２％乃至２０％の範囲のＰｔ−Ｓｎ合金を含
む、前記（９）記載の相互接続構造。 （１３）２％乃至２０％の範囲のＣｕ−Ｓｎ合金を含
む、前記（９）記載の相互接続構造。 （１４）２％乃至１０％の範囲のＰｄ合金を含む、前記
（１０）記載の相互接続構造。 （１５）２％乃至１０％の範囲のＰｔ合金を含む、前記
（１０）記載の相互接続構造。 （１６）２％乃至１０％の範囲のＣｕ合金を含む、前記
（１０）記載の相互接続構造。 （１７）前記Ｉ／Ｏパッドが金属層によりめっきされ
る、前記（３）記載の相互接続構造。 （１８）前記第１の基板が電子モジュールを含む、前記
（１）記載の相互接続構造。 （１９）基板間の接続を形成する方法であって、 ａ）第１の融点を有する第１のはんだ組成を、前記第１
の融点よりも高い温度に加熱することにより、コネクタ
を前記第１のはんだ組成により、第１の基板の導電部分
に接着するステップと、 ｂ）前記コネクタの他端を、前記第１の融点よりも低い
第２の融点を有する第２のはんだ組成により、第２の基
板の導電部分に接着するステップと を含む、方法。 （２０）前記第１の基板がリフローされるように、遮蔽
マスクにより、前記第１のはんだ組成を前記第１の基板
の前記導電部分に付着するステップと、前記第１のはん
だ組成を溶融するステップと、前記第１の基板の前記導
電部分をぬらすステップとを含む、前記（１９）記載の
方法。 （２１）前記第１のはんだ組成のはんだプレフォーム
が、前記第１の基板の前記導電部分に位置整合するよう
に、キャリア内に前記はんだプレフォームを載置するこ
とにより、前記はんだプレフォームを前記第１の基板の
前記導電部分に転移させるステップと、前記はんだプレ
フォームを前記第１のはんだ組成の前記第１の融点以上
に加熱するステップとを含む、前記（１９）記載の方
法。 （２２）Ｉ／Ｏパッドを有する基板と、導電ランドを有
する回路カードとの間に、相互接続構造を形成する方法
であって、 ａ）第１の融点のはんだ組成を前記基板のＩ／Ｏパッド
に付着するステップと、 ｂ）前記相互接続構造が前記基板のＩ／Ｏパッドと位置
整合され、アレイを形成する正確な位置に来るように、
前記相互接続構造をキャリア内に載置することにより、
中間アセンブリを形成するステップと、 ｃ）前記中間アセンブリを前記第１の融点よりも高い温
度に加熱するステップと、 ｄ）前記相互接続構造が前記基板に接着されるように、
前記基板を前記キャリアから抜き取るステップと、 ｅ）前記相互接続構造が接着された前記基板を洗浄する
ステップと、 ｆ）前記相互接続構造が装着された基板を、前記回路カ
ードのランドに挿入するステップと、 ｇ）前記第１の融点よりも低い第２の融点のはんだ組成
だけが溶融状態に変化するように、前記第２の融点のは
んだ組成を、前記回路カードのランド及び前記相互接続
構造に付着するステップと を含む、方法。 （２３）前記基板がリフローされるように、遮蔽マスク
により、前記第１の融点のはんだ組成を前記基板の前記
Ｉ／Ｏパッドに付着するステップと、前記第１の融点の
はんだ組成を溶融するステップと、前記基板の前記Ｉ／
Ｏパッドをぬらすステップとを含む、前記（２２）記載
の方法。 （２４）前記第１の融点のはんだ組成のはんだプレフォ
ームが、前記基板の前記Ｉ／Ｏパッドに位置整合するよ
うに、キャリア内に前記はんだプレフォームを載置する
ことにより、前記はんだプレフォームを前記基板の前記
Ｉ／Ｏパッドに転移させるステップと、前記はんだプレ
フォームを前記第１の融点のはんだ組成の前記第１の融
点以上に加熱するステップとを含む、前記（２２）記載
の方法。 （２５）前記第１の融点のはんだ組成が、合計９０％乃
至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至５０
％）−Ｓｎ合金の組み合わせと、粒子サイズが４μｍ乃
至３７μｍの２％乃至１０％のＰｄ粉末を含む、前記
（２２）記載の方法。 （２６）前記第１の融点のはんだ組成が、合計８０％乃
至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至５０
％）−Ｓｎ合金の組み合わせと、粒子サイズが４μｍ乃
至３７μｍの２％乃至２０％のＰｄ−Ｓｎ粉末を含む、
前記（２２）記載の方法。 （２７）前記第１の融点のはんだ組成が、合計９０％乃
至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至５０
％）−Ｓｎ合金の組み合わせと、粒子サイズが４μｍ乃
至３７μｍの２％乃至１０％のＰｔ粉末を含む、前記
（２２）記載の方法。 （２８）前記第１の融点のはんだ組成が、合計８０％乃
至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至５０
％）−Ｓｎ合金の組み合わせと、粒子サイズが４μｍ乃
至３７μｍの２％乃至２０％のＰｔ−Ｓｎ粉末を含む、
前記（２２）記載の方法。 （２９）前記第１の融点のはんだ組成が、合計９０％乃
至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至５０
％）−Ｓｎ合金の組み合わせと、粒子サイズが４μｍ乃
至３７μｍの２％乃至１０％のＣｕ粉末を含む、前記
（２２）記載の方法。 （３０）前記第１の融点のはんだ組成が、合計８０％乃
至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至５０
％）−Ｓｎ合金の組み合わせと、粒子サイズが４μｍ乃
至３７μｍの２％乃至２０％のＣｕ−Ｓｎ粉末を含む、
前記（２２）記載の方法。 （３１）前記第２の融点のはんだ組成がＰｂ−Ｓｎ共晶
を含む、前記（２２）記載の方法。 （３２）前記中間アセンブリを加熱するステップが、２
００℃乃至２５０℃のピーク温度で加熱し、１８３℃以
上の滞留温度で１分乃至１０分間加熱するステップを含
む、前記（２２）記載の方法。 （３３）コネクタにより接合された２つの基板を引き離
す方法であって、前記コネクタの一端が、第１の融点の
はんだ組成により第１の基板に接着され、前記コネクタ
の他端が、前記第１の融点よりも低い第２の融点のはん
だ組成により、第２の基板に接着されるものにおいて、 ａ）前記第２の融点のはんだ組成が溶融状態に達するよ
うに、前記コネクタが装着された前記基板を、前記第２
の融点よりも高く、前記第１の融点よりも低い温度に加
熱するステップと、 ｂ）前記コネクタが前記第１の融点のはんだ組成によ
り、前記基板に装着されたまま維持されるように、前記
コネクタが装着された前記基板を分離するステップと、 ｃ）前記基板から余分なはんだ異物を洗浄するステップ
と を含む、方法。
第１及び第２の基板間の電気的及び機械的相互接続を提
供するコネクタと、前記コネクタの一端における第１の
ソルダ・ボンドと、前記第１のソルダ・ボンドよりも低
融点を有する、前記コネクタの他端における第２のソル
ダ・ボンドとを含む、相互接続構造。 （２）前記第２の基板が、前記低融点よりも大きな温度
余裕を有する有機回路カードを含む、前記（１）記載の
相互接続構造。 （３）前記第１の基板が、前記コネクタの一端を受け取
る導電Ｉ／Ｏパッドを有し、前記第２の基板が、前記コ
ネクタの他端を受け取る導電ランドを有する、前記
（１）記載の相互接続構造。 （４）前記ソルダ・ボンドが前記コネクタの表面上に直
接配置される、前記（１）記載の相互接続構造。 （５）前記コネクタが細長の導電ピンまたはカラムであ
る、前記（１）記載の相互接続構造。 （６）前記コネクタが球状の導電ボールである、前記
（１）記載の相互接続構造。 （７）前記第２のソルダ・ボンドがＰｂ−Ｓｎ共晶を含
む、前記（１）記載の相互接続構造。 （８）前記第１のソルダ・ボンドが、Ｐｂ−Ｓｎ共晶と
Ｐｂ−Ｓｎ合金との組み合わせを含み、前記合金内の前
記Ｐｂが重量比率で前記合金の約３３％乃至５０％を構
成する、前記（１）記載の相互接続構造。 （９）前記Ｐｂ−Ｓｎ共晶と前記Ｐｂ−Ｓｎ合金の合計
が、重量比率で、前記ソルダ・ボンドの約８０％乃至９
８％を構成する、前記（８）記載の相互接続構造。 （１０）前記Ｐｂ−Ｓｎ共晶と前記Ｐｂ−Ｓｎ合金の合
計が、重量比率で、前記ソルダ・ボンドの約９０％乃至
９８％を構成する、前記（８）記載の相互接続構造。 （１１）２％乃至２０％の範囲のＰｄ−Ｓｎ合金を含
む、前記（９）記載の相互接続構造。 （１２）２％乃至２０％の範囲のＰｔ−Ｓｎ合金を含
む、前記（９）記載の相互接続構造。 （１３）２％乃至２０％の範囲のＣｕ−Ｓｎ合金を含
む、前記（９）記載の相互接続構造。 （１４）２％乃至１０％の範囲のＰｄ合金を含む、前記
（１０）記載の相互接続構造。 （１５）２％乃至１０％の範囲のＰｔ合金を含む、前記
（１０）記載の相互接続構造。 （１６）２％乃至１０％の範囲のＣｕ合金を含む、前記
（１０）記載の相互接続構造。 （１７）前記Ｉ／Ｏパッドが金属層によりめっきされ
る、前記（３）記載の相互接続構造。 （１８）前記第１の基板が電子モジュールを含む、前記
（１）記載の相互接続構造。 （１９）基板間の接続を形成する方法であって、 ａ）第１の融点を有する第１のはんだ組成を、前記第１
の融点よりも高い温度に加熱することにより、コネクタ
を前記第１のはんだ組成により、第１の基板の導電部分
に接着するステップと、 ｂ）前記コネクタの他端を、前記第１の融点よりも低い
第２の融点を有する第２のはんだ組成により、第２の基
板の導電部分に接着するステップと を含む、方法。 （２０）前記第１の基板がリフローされるように、遮蔽
マスクにより、前記第１のはんだ組成を前記第１の基板
の前記導電部分に付着するステップと、前記第１のはん
だ組成を溶融するステップと、前記第１の基板の前記導
電部分をぬらすステップとを含む、前記（１９）記載の
方法。 （２１）前記第１のはんだ組成のはんだプレフォーム
が、前記第１の基板の前記導電部分に位置整合するよう
に、キャリア内に前記はんだプレフォームを載置するこ
とにより、前記はんだプレフォームを前記第１の基板の
前記導電部分に転移させるステップと、前記はんだプレ
フォームを前記第１のはんだ組成の前記第１の融点以上
に加熱するステップとを含む、前記（１９）記載の方
法。 （２２）Ｉ／Ｏパッドを有する基板と、導電ランドを有
する回路カードとの間に、相互接続構造を形成する方法
であって、 ａ）第１の融点のはんだ組成を前記基板のＩ／Ｏパッド
に付着するステップと、 ｂ）前記相互接続構造が前記基板のＩ／Ｏパッドと位置
整合され、アレイを形成する正確な位置に来るように、
前記相互接続構造をキャリア内に載置することにより、
中間アセンブリを形成するステップと、 ｃ）前記中間アセンブリを前記第１の融点よりも高い温
度に加熱するステップと、 ｄ）前記相互接続構造が前記基板に接着されるように、
前記基板を前記キャリアから抜き取るステップと、 ｅ）前記相互接続構造が接着された前記基板を洗浄する
ステップと、 ｆ）前記相互接続構造が装着された基板を、前記回路カ
ードのランドに挿入するステップと、 ｇ）前記第１の融点よりも低い第２の融点のはんだ組成
だけが溶融状態に変化するように、前記第２の融点のは
んだ組成を、前記回路カードのランド及び前記相互接続
構造に付着するステップと を含む、方法。 （２３）前記基板がリフローされるように、遮蔽マスク
により、前記第１の融点のはんだ組成を前記基板の前記
Ｉ／Ｏパッドに付着するステップと、前記第１の融点の
はんだ組成を溶融するステップと、前記基板の前記Ｉ／
Ｏパッドをぬらすステップとを含む、前記（２２）記載
の方法。 （２４）前記第１の融点のはんだ組成のはんだプレフォ
ームが、前記基板の前記Ｉ／Ｏパッドに位置整合するよ
うに、キャリア内に前記はんだプレフォームを載置する
ことにより、前記はんだプレフォームを前記基板の前記
Ｉ／Ｏパッドに転移させるステップと、前記はんだプレ
フォームを前記第１の融点のはんだ組成の前記第１の融
点以上に加熱するステップとを含む、前記（２２）記載
の方法。 （２５）前記第１の融点のはんだ組成が、合計９０％乃
至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至５０
％）−Ｓｎ合金の組み合わせと、粒子サイズが４μｍ乃
至３７μｍの２％乃至１０％のＰｄ粉末を含む、前記
（２２）記載の方法。 （２６）前記第１の融点のはんだ組成が、合計８０％乃
至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至５０
％）−Ｓｎ合金の組み合わせと、粒子サイズが４μｍ乃
至３７μｍの２％乃至２０％のＰｄ−Ｓｎ粉末を含む、
前記（２２）記載の方法。 （２７）前記第１の融点のはんだ組成が、合計９０％乃
至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至５０
％）−Ｓｎ合金の組み合わせと、粒子サイズが４μｍ乃
至３７μｍの２％乃至１０％のＰｔ粉末を含む、前記
（２２）記載の方法。 （２８）前記第１の融点のはんだ組成が、合計８０％乃
至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至５０
％）−Ｓｎ合金の組み合わせと、粒子サイズが４μｍ乃
至３７μｍの２％乃至２０％のＰｔ−Ｓｎ粉末を含む、
前記（２２）記載の方法。 （２９）前記第１の融点のはんだ組成が、合計９０％乃
至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至５０
％）−Ｓｎ合金の組み合わせと、粒子サイズが４μｍ乃
至３７μｍの２％乃至１０％のＣｕ粉末を含む、前記
（２２）記載の方法。 （３０）前記第１の融点のはんだ組成が、合計８０％乃
至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至５０
％）−Ｓｎ合金の組み合わせと、粒子サイズが４μｍ乃
至３７μｍの２％乃至２０％のＣｕ−Ｓｎ粉末を含む、
前記（２２）記載の方法。 （３１）前記第２の融点のはんだ組成がＰｂ−Ｓｎ共晶
を含む、前記（２２）記載の方法。 （３２）前記中間アセンブリを加熱するステップが、２
００℃乃至２５０℃のピーク温度で加熱し、１８３℃以
上の滞留温度で１分乃至１０分間加熱するステップを含
む、前記（２２）記載の方法。 （３３）コネクタにより接合された２つの基板を引き離
す方法であって、前記コネクタの一端が、第１の融点の
はんだ組成により第１の基板に接着され、前記コネクタ
の他端が、前記第１の融点よりも低い第２の融点のはん
だ組成により、第２の基板に接着されるものにおいて、 ａ）前記第２の融点のはんだ組成が溶融状態に達するよ
うに、前記コネクタが装着された前記基板を、前記第２
の融点よりも高く、前記第１の融点よりも低い温度に加
熱するステップと、 ｂ）前記コネクタが前記第１の融点のはんだ組成によ
り、前記基板に装着されたまま維持されるように、前記
コネクタが装着された前記基板を分離するステップと、 ｃ）前記基板から余分なはんだ異物を洗浄するステップ
と を含む、方法。
【図１】回路カードへのアセンブリ後の、電子モジュー
ル基板のワイヤ・カラム・グリッド・アレイ構造の概略
図である。
ル基板のワイヤ・カラム・グリッド・アレイ構造の概略
図である。
【図２】回路カードからの除去後の、電子モジュール基
板のワイヤ・カラム・グリッド・アレイ構造の概略図で
ある。
板のワイヤ・カラム・グリッド・アレイ構造の概略図で
ある。
【図３】回路カードへのアセンブリ後の、電子モジュー
ル基板のボール・グリッド・アレイ構造の概略図であ
る。
ル基板のボール・グリッド・アレイ構造の概略図であ
る。
【図４】電子モジュール基板のＩ／Ｏパッドに接着され
るカラム相互接続構造の垂直断面図である。
るカラム相互接続構造の垂直断面図である。
【図５】電子モジュール基板及び回路カードに接着され
たカラム・グリッド・アレイの完成された、アセンブリ
済みの相互接続構造の断面図である。
たカラム・グリッド・アレイの完成された、アセンブリ
済みの相互接続構造の断面図である。
【図６】電子モジュール基板及び回路カードに接着され
たボール・グリッド・アレイの完成された、アセンブリ
済みの相互接続構造の断面図である。
たボール・グリッド・アレイの完成された、アセンブリ
済みの相互接続構造の断面図である。
【図７】過渡的な溶融はんだペーストが付着された電子
モジュール基板Ｉ／Ｏパッドの断面図である。
モジュール基板Ｉ／Ｏパッドの断面図である。
【図８】図７の電子モジュール基板Ｉ／Ｏパッドの拡大
図である。
図である。
【図９】過渡的な溶融はんだペーストが付着された遮蔽
された電子モジュール基板Ｉ／Ｏパッドの断面図であ
る。
された電子モジュール基板Ｉ／Ｏパッドの断面図であ
る。
【図１０】キャリアにより位置決めされた相互接続カラ
ム構造の断面図である。
ム構造の断面図である。
【図１１】カラム・グリッド・アレイに位置整合された
遮蔽された電子モジュール基板の断面図である。
遮蔽された電子モジュール基板の断面図である。
【図１２】カラム相互接続構造が装着された電子モジュ
ール・アセンブリの断面図である。
ール・アセンブリの断面図である。
【図１３】Ｉ／Ｏパッド上にリフローされた過渡的はん
だペーストを有する電子モジュール基板の断面図であ
る。
だペーストを有する電子モジュール基板の断面図であ
る。
【図１４】電子モジュール基板のＩ／Ｏパッドに位置整
合されたキャリア内の前もってのはんだプレフォームの
断面図である。
合されたキャリア内の前もってのはんだプレフォームの
断面図である。
【図１５】電子モジュール基板のＩ／Ｏパッド上にリフ
ローされ、カラム相互接続構造に位置整合された過渡的
はんだペーストの断面図である。
ローされ、カラム相互接続構造に位置整合された過渡的
はんだペーストの断面図である。
【図１６】相互接続構造が装着され、回路カードから分
離された電子モジュール基板の断面図である。
離された電子モジュール基板の断面図である。
１ ワイヤ・カラム・グリッド・アレイ構造 ２ ボール・グリッド・アレイ構造 ３ 過渡的溶融はんだ接合部 ４ 電子モジュール基板 ５ Ｉ／Ｏパッド ６ 低融点合金粉末／粉末混合物 ７ 高融点合金添加物 ８ 過渡的はんだペースト ９、１３ キャリア １０ 回路カード １２ はんだプレフォーム １４ コンデンサ １５ カプセル材 １７ ランド １８ 共融はんだ ２０ 空洞 ２５ フリップチップ ３０ 遮蔽マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マリオ・ジェイ・インタランテ アメリカ合衆国12561、ニューヨーク州 ニュー・パルツ、メドウ・ロード 11 (72)発明者 スディプタ・ケイ・レイ アメリカ合衆国12590、ニューヨーク州 ワッピンガーズ・フォールズ、ローリン グ・グリーン・レーン 23 (72)発明者 ウィリアム・イー・サブリンスキ アメリカ合衆国12508、ニューヨーク州 ベーコン、モネル・プレイス 15 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/32
Claims (33)
- 【請求項１】第１の基板と、 第２の基板と、 前記第１及び第２の基板間の電気的及び機械的相互接続
を提供するコネクタと、 前記コネクタの一端における第１のソルダ・ボンドと、 前記第１のソルダ・ボンドよりも低融点を有する、前記
コネクタの他端における第２のソルダ・ボンドとを含
む、相互接続構造。 - 【請求項２】前記第２の基板が、前記低融点よりも大き
な温度余裕を有する有機回路カードを含む、請求項１記
載の相互接続構造。 - 【請求項３】前記第１の基板が、前記コネクタの一端を
受け取る導電Ｉ／Ｏパッドを有し、前記第２の基板が、
前記コネクタの他端を受け取る導電ランドを有する、請
求項１記載の相互接続構造。 - 【請求項４】前記ソルダ・ボンドが前記コネクタの表面
上に直接配置される、請求項１記載の相互接続構造。 - 【請求項５】前記コネクタが細長の導電ピンまたはカラ
ムである、請求項１記載の相互接続構造。 - 【請求項６】前記コネクタが球状の導電ボールである、
請求項１記載の相互接続構造。 - 【請求項７】前記第２のソルダ・ボンドがＰｂ−Ｓｎ共
晶を含む、請求項１記載の相互接続構造。 - 【請求項８】前記第１のソルダ・ボンドが、Ｐｂ−Ｓｎ
共晶とＰｂ−Ｓｎ合金との組み合わせを含み、前記合金
内の前記Ｐｂが重量比率で前記合金の約３３％乃至５０
％を構成する、請求項１記載の相互接続構造。 - 【請求項９】前記Ｐｂ−Ｓｎ共晶と前記Ｐｂ−Ｓｎ合金
の合計が、重量比率で、前記ソルダ・ボンドの約８０％
乃至９８％を構成する、請求項８記載の相互接続構造。 - 【請求項１０】前記Ｐｂ−Ｓｎ共晶と前記Ｐｂ−Ｓｎ合
金の合計が、重量比率で、前記ソルダ・ボンドの約９０
％乃至９８％を構成する、請求項８記載の相互接続構
造。 - 【請求項１１】２％乃至２０％の範囲のＰｄ−Ｓｎ合金
を含む、請求項９記載の相互接続構造。 - 【請求項１２】２％乃至２０％の範囲のＰｔ−Ｓｎ合金
を含む、請求項９記載の相互接続構造。 - 【請求項１３】２％乃至２０％の範囲のＣｕ−Ｓｎ合金
を含む、請求項９記載の相互接続構造。 - 【請求項１４】２％乃至１０％の範囲のＰｄ合金を含
む、請求項１０記載の相互接続構造。 - 【請求項１５】２％乃至１０％の範囲のＰｔ合金を含
む、請求項１０記載の相互接続構造。 - 【請求項１６】２％乃至１０％の範囲のＣｕ合金を含
む、請求項１０記載の相互接続構造。 - 【請求項１７】前記Ｉ／Ｏパッドが金属層によりめっき
される、請求項３記載の相互接続構造。 - 【請求項１８】前記第１の基板が電子モジュールを含
む、請求項１記載の相互接続構造。 - 【請求項１９】基板間の接続を形成する方法であって、 ａ）第１の融点を有する第１のはんだ組成を、前記第１
の融点よりも高い温度に加熱することにより、コネクタ
を前記第１のはんだ組成により、第１の基板の導電部分
に接着するステップと、 ｂ）前記コネクタの他端を、前記第１の融点よりも低い
第２の融点を有する第２のはんだ組成により、第２の基
板の導電部分に接着するステップと を含む、方法。 - 【請求項２０】前記第１の基板がリフローされるよう
に、遮蔽マスクにより、前記第１のはんだ組成を前記第
１の基板の前記導電部分に付着するステップと、 前記第１のはんだ組成を溶融するステップと、 前記第１の基板の前記導電部分をぬらすステップとを含
む、請求項１９記載の方法。 - 【請求項２１】前記第１のはんだ組成のはんだプレフォ
ームが、前記第１の基板の前記導電部分に位置整合する
ように、キャリア内に前記はんだプレフォームを載置す
ることにより、前記はんだプレフォームを前記第１の基
板の前記導電部分に転移させるステップと、 前記はんだプレフォームを前記第１のはんだ組成の前記
第１の融点以上に加熱するステップとを含む、請求項１
９記載の方法。 - 【請求項２２】Ｉ／Ｏパッドを有する基板と、導電ラン
ドを有する回路カードとの間に、相互接続構造を形成す
る方法であって、 ａ）第１の融点のはんだ組成を前記基板のＩ／Ｏパッド
に付着するステップと、 ｂ）前記相互接続構造が前記基板のＩ／Ｏパッドと位置
整合され、アレイを形成する正確な位置に来るように、
前記相互接続構造をキャリア内に載置することにより、
中間アセンブリを形成するステップと、 ｃ）前記中間アセンブリを前記第１の融点よりも高い温
度に加熱するステップと、 ｄ）前記相互接続構造が前記基板に接着されるように、
前記基板を前記キャリアから抜き取るステップと、 ｅ）前記相互接続構造が接着された前記基板を洗浄する
ステップと、 ｆ）前記相互接続構造が装着された基板を、前記回路カ
ードのランドに挿入するステップと、 ｇ）前記第１の融点よりも低い第２の融点のはんだ組成
だけが溶融状態に変化するように、前記第２の融点のは
んだ組成を、前記回路カードのランド及び前記相互接続
構造に付着するステップと を含む、方法。 - 【請求項２３】前記基板がリフローされるように、遮蔽
マスクにより、前記第１の融点のはんだ組成を前記基板
の前記Ｉ／Ｏパッドに付着するステップと、 前記第１の融点のはんだ組成を溶融するステップと、 前記基板の前記Ｉ／Ｏパッドをぬらすステップとを含
む、請求項２２記載の方法。 - 【請求項２４】前記第１の融点のはんだ組成のはんだプ
レフォームが、前記基板の前記Ｉ／Ｏパッドに位置整合
するように、キャリア内に前記はんだプレフォームを載
置することにより、前記はんだプレフォームを前記基板
の前記Ｉ／Ｏパッドに転移させるステップと、 前記はんだプレフォームを前記第１の融点のはんだ組成
の前記第１の融点以上に加熱するステップとを含む、請
求項２２記載の方法。 - 【請求項２５】前記第１の融点のはんだ組成が、合計９
０％乃至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至
５０％）−Ｓｎ合金の組み合わせと、粒子サイズが４μ
ｍ乃至３７μｍの２％乃至１０％のＰｄ粉末を含む、請
求項２２記載の方法。 - 【請求項２６】前記第１の融点のはんだ組成が、合計８
０％乃至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至
５０％）−Ｓｎ合金の組み合わせと、粒子サイズが４μ
ｍ乃至３７μｍの２％乃至２０％のＰｄ−Ｓｎ粉末を含
む、請求項２２記載の方法。 - 【請求項２７】前記第１の融点のはんだ組成が、合計９
０％乃至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至
５０％）−Ｓｎ合金の組み合わせと、粒子サイズが４μ
ｍ乃至３７μｍの２％乃至１０％のＰｔ粉末を含む、請
求項２２記載の方法。 - 【請求項２８】前記第１の融点のはんだ組成が、合計８
０％乃至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至
５０％）−Ｓｎ合金の組み合わせと、粒子サイズが４μ
ｍ乃至３７μｍの２％乃至２０％のＰｔ−Ｓｎ粉末を含
む、請求項２２記載の方法。 - 【請求項２９】前記第１の融点のはんだ組成が、合計９
０％乃至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至
５０％）−Ｓｎ合金の組み合わせと、粒子サイズが４μ
ｍ乃至３７μｍの２％乃至１０％のＣｕ粉末を含む、請
求項２２記載の方法。 - 【請求項３０】前記第１の融点のはんだ組成が、合計８
０％乃至９８％のＰｂ−Ｓｎ共晶及びＰｂ（３３％乃至
５０％）−Ｓｎ合金の組み合わせと、粒子サイズが４μ
ｍ乃至３７μｍの２％乃至２０％のＣｕ−Ｓｎ粉末を含
む、請求項２２記載の方法。 - 【請求項３１】前記第２の融点のはんだ組成がＰｂ−Ｓ
ｎ共晶を含む、請求項２２記載の方法。 - 【請求項３２】前記中間アセンブリを加熱するステップ
が、２００℃乃至２５０℃のピーク温度で加熱し、１８
３℃以上の滞留温度で１分乃至１０分間加熱するステッ
プを含む、請求項２２記載の方法。 - 【請求項３３】コネクタにより接合された２つの基板を
引き離す方法であって、前記コネクタの一端が、第１の
融点のはんだ組成により第１の基板に接着され、前記コ
ネクタの他端が、前記第１の融点よりも低い第２の融点
のはんだ組成により、第２の基板に接着されるものにお
いて、 ａ）前記第２の融点のはんだ組成が溶融状態に達するよ
うに、前記コネクタが装着された前記基板を、前記第２
の融点よりも高く、前記第１の融点よりも低い温度に加
熱するステップと、 ｂ）前記コネクタが前記第１の融点のはんだ組成によ
り、前記基板に装着されたまま維持されるように、前記
コネクタが装着された前記基板を分離するステップと、 ｃ）前記基板から余分なはんだ異物を洗浄するステップ
と を含む、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/014804 | 1998-01-28 | ||
| US09/014,804 US6235996B1 (en) | 1998-01-28 | 1998-01-28 | Interconnection structure and process module assembly and rework |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274380A JPH11274380A (ja) | 1999-10-08 |
| JP2994375B2 true JP2994375B2 (ja) | 1999-12-27 |
Family
ID=21767849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11016538A Expired - Fee Related JP2994375B2 (ja) | 1998-01-28 | 1999-01-26 | モジュ―ル・アセンブリ及びリワ―クのための相互接続構造及びプロセス |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6235996B1 (ja) |
| JP (1) | JP2994375B2 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4239310B2 (ja) * | 1998-09-01 | 2009-03-18 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2001068586A (ja) * | 1999-08-25 | 2001-03-16 | Fujitsu Ltd | 半導体装置 |
| US7047635B2 (en) * | 2000-03-15 | 2006-05-23 | Matsushita Electric Industrial Co., Ltd. | Connecting material and connecting method |
| US7139743B2 (en) | 2000-04-07 | 2006-11-21 | Washington University | Associative database scanning and information retrieval using FPGA devices |
| US7247932B1 (en) | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
| JP3414388B2 (ja) | 2000-06-12 | 2003-06-09 | 株式会社日立製作所 | 電子機器 |
| JP2001358452A (ja) * | 2000-06-15 | 2001-12-26 | Murata Mfg Co Ltd | 電子部品の実装方法 |
| US6546620B1 (en) | 2000-06-29 | 2003-04-15 | Amkor Technology, Inc. | Flip chip integrated circuit and passive chip component package fabrication method |
| US6356453B1 (en) * | 2000-06-29 | 2002-03-12 | Amkor Technology, Inc. | Electronic package having flip chip integrated circuit and passive chip component |
| US6495910B1 (en) * | 2000-08-25 | 2002-12-17 | Siliconware Precision Industries Co., Ltd. | Package structure for accommodating thicker semiconductor unit |
| US6492254B2 (en) * | 2001-01-31 | 2002-12-10 | Bae Systems Information And Electronic Systems Integration, Inc. | Ball grid array (BGA) to column grid array (CGA) conversion process |
| US6719188B2 (en) | 2001-07-24 | 2004-04-13 | International Business Machines Corporation | Rework methods for lead BGA/CGA |
| US7148553B1 (en) * | 2001-08-01 | 2006-12-12 | Davies Robert B | Semiconductor device with inductive component and method of making |
| JP3597810B2 (ja) * | 2001-10-10 | 2004-12-08 | 富士通株式会社 | はんだペーストおよび接続構造 |
| US6541710B1 (en) | 2001-11-16 | 2003-04-01 | Hewlett-Packard Company | Method and apparatus of supporting circuit component having a solder column array using interspersed rigid columns |
| US6813162B2 (en) * | 2001-11-16 | 2004-11-02 | Hewlett-Packard Development Company, L.P. | Method and apparatus for supporting circuit component having solder column array interconnects using interposed support shims |
| US6809937B2 (en) | 2001-11-16 | 2004-10-26 | Hewlett-Packard Development Company, L.P. | Method and apparatus for shock and vibration isolation of a circuit component |
| US6710264B2 (en) | 2001-11-16 | 2004-03-23 | Hewlett-Packard Development Company, L.P. | Method and apparatus for supporting a circuit component having solder column interconnects using external support |
| JP3757881B2 (ja) * | 2002-03-08 | 2006-03-22 | 株式会社日立製作所 | はんだ |
| JP4416373B2 (ja) * | 2002-03-08 | 2010-02-17 | 株式会社日立製作所 | 電子機器 |
| US7196108B2 (en) * | 2002-03-08 | 2007-03-27 | Incyte San Diego Inc. | Bicyclic heterocycles for the treatment of diabetes and other diseases |
| US6600661B1 (en) | 2002-04-08 | 2003-07-29 | Hewlett-Packard Development Company, L.P. | Method and apparatus for supporting a circuit component |
| US20030205799A1 (en) * | 2002-05-03 | 2003-11-06 | Mohammad Yunus | Method and device for assembly of ball grid array packages |
| US6892925B2 (en) * | 2002-09-18 | 2005-05-17 | International Business Machines Corporation | Solder hierarchy for lead free solder joint |
| US6854636B2 (en) * | 2002-12-06 | 2005-02-15 | International Business Machines Corporation | Structure and method for lead free solder electronic package interconnections |
| JP2004319384A (ja) * | 2003-04-18 | 2004-11-11 | Alps Electric Co Ltd | 電子回路ユニット |
| US6917113B2 (en) * | 2003-04-24 | 2005-07-12 | International Business Machines Corporatiion | Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly |
| US10572824B2 (en) | 2003-05-23 | 2020-02-25 | Ip Reservoir, Llc | System and method for low latency multi-functional pipeline with correlation logic and selectively activated/deactivated pipelined data processing engines |
| JP2006526227A (ja) | 2003-05-23 | 2006-11-16 | ワシントン ユニヴァーシティー | Ｆｐｇａデバイスを使用するインテリジェントデータ記憶および処理 |
| US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
| US8641913B2 (en) | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
| KR100568006B1 (ko) * | 2003-12-12 | 2006-04-07 | 삼성전자주식회사 | 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법 |
| US7709968B2 (en) | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
| US20060196579A1 (en) * | 2005-03-07 | 2006-09-07 | Skipor Andrew F | High energy soldering composition and method of soldering |
| US7660793B2 (en) | 2006-11-13 | 2010-02-09 | Exegy Incorporated | Method and system for high performance integration, processing and searching of structured and unstructured data using coprocessors |
| WO2009045371A2 (en) * | 2007-09-28 | 2009-04-09 | Tessera, Inc. | Flip chip interconnection with double post |
| JP2009158593A (ja) * | 2007-12-25 | 2009-07-16 | Tessera Interconnect Materials Inc | バンプ構造およびその製造方法 |
| US8330272B2 (en) | 2010-07-08 | 2012-12-11 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| WO2012079041A1 (en) | 2010-12-09 | 2012-06-14 | Exegy Incorporated | Method and apparatus for managing orders in financial markets |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| DE102011013172A1 (de) * | 2011-02-28 | 2012-08-30 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Paste zum Verbinden von Bauteilen elektronischer Leistungsmodule, System und Verfahren zum Auftragen der Paste |
| EP2834037A4 (en) | 2012-03-20 | 2016-03-16 | Alpha Metals | LOTFORFORM AND SOLDER ALLOY ASSEMBLY METHOD |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| TW202414634A (zh) | 2016-10-27 | 2024-04-01 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| WO2018092798A1 (ja) * | 2016-11-18 | 2018-05-24 | 矢崎総業株式会社 | 回路体形成方法及び回路体 |
| WO2018119035A1 (en) | 2016-12-22 | 2018-06-28 | Ip Reservoir, Llc | Pipelines for hardware-accelerated machine learning |
| US11310950B2 (en) | 2019-10-22 | 2022-04-19 | International Business Machines Corporation | Liquid metal infiltration rework of electronic assembly |
| US11278977B2 (en) | 2019-10-22 | 2022-03-22 | International Business Machines Corporation | Liquid metal infiltration rework of electronic assembly |
| US11682640B2 (en) | 2020-11-24 | 2023-06-20 | International Business Machines Corporation | Protective surface layer on under bump metallurgy for solder joining |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5251806A (en) | 1990-06-19 | 1993-10-12 | International Business Machines Corporation | Method of forming dual height solder interconnections |
| US5130779A (en) | 1990-06-19 | 1992-07-14 | International Business Machines Corporation | Solder mass having conductive encapsulating arrangement |
| US5147084A (en) * | 1990-07-18 | 1992-09-15 | International Business Machines Corporation | Interconnection structure and test method |
| US5075965A (en) * | 1990-11-05 | 1991-12-31 | International Business Machines | Low temperature controlled collapse chip attach process |
| US5234149A (en) | 1992-08-28 | 1993-08-10 | At&T Bell Laboratories | Debondable metallic bonding method |
| US5326016A (en) | 1993-04-15 | 1994-07-05 | Cohen Marvin S | Method for removing electrical components from printed circuit boards |
| US5591941A (en) * | 1993-10-28 | 1997-01-07 | International Business Machines Corporation | Solder ball interconnected assembly |
| US5473814A (en) * | 1994-01-07 | 1995-12-12 | International Business Machines Corporation | Process for surface mounting flip chip carrier modules |
| US5458281A (en) | 1994-06-30 | 1995-10-17 | International Business Machines Corporation | Method for removing meltable material from a substrate |
| US5542174A (en) * | 1994-09-15 | 1996-08-06 | Intel Corporation | Method and apparatus for forming solder balls and solder columns |
| US5551627A (en) * | 1994-09-29 | 1996-09-03 | Motorola, Inc. | Alloy solder connect assembly and method of connection |
| US5763059A (en) * | 1995-03-31 | 1998-06-09 | Kyocera Corporation | Circuit board |
| US5655703A (en) * | 1995-05-25 | 1997-08-12 | International Business Machines Corporation | Solder hierarchy for chip attachment to substrates |
| US5598036A (en) * | 1995-06-15 | 1997-01-28 | Industrial Technology Research Institute | Ball grid array having reduced mechanical stress |
| US5736790A (en) * | 1995-09-21 | 1998-04-07 | Kabushiki Kaisha Toshiba | Semiconductor chip, package and semiconductor device |
| JPH09134934A (ja) * | 1995-11-07 | 1997-05-20 | Sumitomo Metal Ind Ltd | 半導体パッケージ及び半導体装置 |
| JP3218281B2 (ja) * | 1996-03-29 | 2001-10-15 | 株式会社住友金属エレクトロデバイス | 基板間の接続構造 |
| JP3239231B2 (ja) * | 1996-04-11 | 2001-12-17 | 日本特殊陶業株式会社 | パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法 |
| JP3038644B2 (ja) * | 1996-07-17 | 2000-05-08 | 日本特殊陶業株式会社 | 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法 |
| US5729896A (en) * | 1996-10-31 | 1998-03-24 | International Business Machines Corporation | Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder |
| US5889322A (en) * | 1996-11-29 | 1999-03-30 | Kyocera Corporation | Low-temperature calcined ceramics |
-
1998
- 1998-01-28 US US09/014,804 patent/US6235996B1/en not_active Expired - Lifetime
-
1999
- 1999-01-26 JP JP11016538A patent/JP2994375B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-16 US US09/785,787 patent/US6574859B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6574859B2 (en) | 2003-06-10 |
| US20010005314A1 (en) | 2001-06-28 |
| US6235996B1 (en) | 2001-05-22 |
| JPH11274380A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2994375B2 (ja) | モジュ―ル・アセンブリ及びリワ―クのための相互接続構造及びプロセス | |
| JP2682807B2 (ja) | はんだ付方法およびソルダーバンプ形成方法 | |
| JP3311215B2 (ja) | 半導体装置 | |
| JP4051893B2 (ja) | 電子機器 | |
| US7344061B2 (en) | Multi-functional solder and articles made therewith, such as microelectronic components | |
| US5873512A (en) | Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier | |
| JP2807940B2 (ja) | フラックス剤および金属粒子を有する接着剤 | |
| US6300164B1 (en) | Structure, materials, and methods for socketable ball grid | |
| CN100501982C (zh) | 带半导体部件的布线基板 | |
| US6221692B1 (en) | Method of fabricating solder-bearing silicon semiconductor device and circuit board mounted therewith | |
| JP5465942B2 (ja) | 半導体装置およびその製造方法 | |
| US7923125B2 (en) | Apparatus for solder crack deflection | |
| US20020076910A1 (en) | High density electronic interconnection | |
| JP2002270732A (ja) | アンダーフィル材付き電子部品 | |
| JP4022139B2 (ja) | 電子装置及び電子装置の実装方法及び電子装置の製造方法 | |
| JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
| JP5699472B2 (ja) | はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法 | |
| JPH11330678A (ja) | 半田接合方法及び回路基板並びにその回路基板を用いた電子装置 | |
| JP3469093B2 (ja) | 印刷回路基板および実装回路基板の製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP5083000B2 (ja) | 電子部品装置及び電子部品装置の製造方法 | |
| JP2894172B2 (ja) | 半導体装置 | |
| WO2005087430A1 (en) | Method of semi-conductor device assembly including fatigue-resistant ternary solder alloy | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS58103198A (ja) | 電子部品の取付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991012 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |