JP3008887U - Ｉｃピッチ変換基板 - Google Patents

Abstract

(57)【要約】 【目的】 ＩＣのリード端子を接続する導体パターンを
表面に、裏面に主回路基板に接続する複数の接続ピンを
植設したＩＣピッチ変換基板をできるだけ小さくすると
ともに、ＩＣピッチ変換基板により占められる主回路基
板の無効面積をできるだけ少なくするＩＣピッチ変換基
板を提供することを目的とする。 【構成】 ＩＣのリード端子５を接続する導体パターン
を多層基板１の表面に形成し、上記導体パターンを多層
基板の共通スルーホールと内層パターンを介してピン挿
通用スルーホールに接続し、上記ピン挿通用スルーホー
ルには接続ピンを植立し、ピン先端を多層基板の裏面に
突出してなることを特徴とする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、ＩＣの高集積化と多ピン化に対応して、ＩＣと主回路基板の間に 介在し、ＩＣのピン間隔を主回路基板のピン間隔に拡大変換して接続するＩＣピ ッチ変換基板に関するものである。

【０００２】

【従来の技術】

近来、高集積化されたＩＣにおいては、そのパッケージ外周からリード端子を 水平に突出しさらにＧＵＬＬ−ＷＩＮＧ状に折り曲げて形成し、このリード端子 を通して電源および信号の入出力を行うＱＦＰ型ＩＣや、あるいはリード端子を 下方に折曲げさらに内側に折返して形成し、ＩＣの占有面積を縮小したＰＬＣＣ 型ＩＣが多く用いられている。 高集積化が進むにつれてＩＣのチップサイズが小さくなり、また入出力信号リ ード端子の数が増え、主回路基板上に形成される導体パターンの間隔も狭まり、 また導体パターンから引き出されるリードパターンの間隔も狭まっている。 このためＩＣを主回路基板に直接はんだ付けするには、はんだによる短絡や回 路のパターン断線やパターン剥離等の問題が生じ、他の回路パターンの引き回し も制約される。 また、ＩＣのピン間を通過するリードパターンの数も限定されるため、このよ うなＩＣを搭載するには主回路基板を多層化しなければならない。 さらに、導体パターンの寸法精度や導体パターンの熱安定性に対応するため、 主回路基板を高価なガラスエポキシ積層板で形成しければならず、コスト高の一 因となっている。

【０００３】 従来、この対策として、ＩＣと主回路基板との間に２層印刷回路基板からなる ＩＣピッチ変換基板を介装することが行われている。その例としてＩＣピッチ変 換基板１の表面を図８に、裏面を図９に示す。 ＩＣピッチ変換基板１の表面に、ＩＣ１１（図１０）の複数のリード端子１１ ａに合わせて四角形の四辺に沿って複数の導体パターン２を配列する。 そしてこの導体パターン２の外側に所定の間隔を空けて複数のピン挿通用スル ーホール４を碁盤目状（本例では４行１３列）に形成する。 次に、導体パターン２からピン挿通用スルーホール４に向けて、リードパター ン３を基板表面に形成するか、或いはスルーホール１３を介して基板裏面に信号 路を出し、基板裏面に形成したリードパターン３により所定のピン挿通用スルー ホール４まで延長して接続し、さらにピン挿通用スルーホール４に接続ピン５を 植立し、接続ピン５を主回路基板（図示せず）に挿通する。 ピン挿通用スルーホール４の隣接間隔は、少なくともリードパターン３が２本 通ることが出来る巾の間隔に形成する。そして四角形の上辺の左端から１番目の 導体パターン２よりリードパターン３を四角形状に配置された導体パターン２の 内側に引き出し、このリードパターン３の先端にスルーホール１３ａとランドを 形成し、スルーホール１３ａから基板裏面に回り、最外周列のピン挿通用スルー ホール４ａに接続するリードパターン３ａを形成する。

【０００４】 ついで、２番目の導体パターン２ｂをリードパターン３によりピン挿通用スル ーホール４ｂに、３番目の導体パターン２ｃをリードパターン３によりピン挿通 用スルーホール４ｃに、４番目の導体パターン２ｄをリードパターン３により最 内側のピン挿通用スルーホール４ｄにそれぞれ接続する。 以下同様に、導体パターン２の４個一組ごとに、対応するピン挿通用スルーホ ール４に接続し、ＩＣのリード端子１１ａを導体パターン２、スルーホール１３ 及びリードパターン３を経てピン挿通用スルーホール４に接続する。 これによりリードパターン３の間隔とリードパターン３の巾を広くし、はんだ 付けによるリードパターン３間の短絡や、リードパターン３の断線およびパター ン剥離等の問題を未然に防止している。

【０００５】 しかし、この従来例では、ＩＣ１１のパッケージよりも外側に沢山のピン挿通 用スルーホール４を形成するため、図１０に示すようにＩＣピッチ変換基板１の サイズが大きくなり、その結果ＩＣピッチ変換基板１を取付ける主回路基板にも 同等の面積を必要とし、ＩＣピッチ変換基板１のコスト低減と主回路基板の小形 化の障害になっていた。

【０００６】

【考案が解決しようとする課題】

上記の問題点を解決するために、本考案ではＩＣピッチ変換基板のリードパタ ーンの巾と間隔を広く取るとともに、ＩＣピッチ変換基板の大きさをできるだけ 小さくすることを目的とする。

【０００７】

【課題を解決する手段】

上記目的を達成するため本考案は、ＩＣのリード端子接続用の導体パターンを 多層基板の表面に形成し、上記導体パターンを多層基板の共通スルーホールと内 層パターンを介してピン挿通用スルーホールに接続し、ピン挿通用スルーホール には接続ピンを植立し、ピン先端を多層基板の裏面に突出するようにした。

【０００８】

【作用】

以上のように構成することにより、ＩＣの複数のリードに対応する複数の導体 パターンから複数の接続ピンに至る信号経路を多層基板のスルーホールと内層パ ターンを介して各層に分離して配置し、それぞれ絶縁層を介して各信号経路のパ ターン間隔を拡げて充分な絶縁間隔を確保し、複数の接続ピンをＩＣの搭載面裏 側やその外側直近に分けて配置することにより、ＩＣピッチ変換基板の大きさを 縮小し、同時にＩＣピッチ変換基板による主回路基板の無効面積を縮小し、主回 路基板の有効な利用を図ることができる。

【０００９】

【実施例】

本考案の実施例を図面を参照して詳細に説明する。 図１は、本考案実施例のＩＣピッチ変換基板の平面図でその表側を示し、図２ はその裏側を示す。 ＩＣピッチ変換基板１は４層の積層回路基板からなり、ＩＣを実装する基板表 面には１３６ＰのＰＬＣＣに対応して各辺３４個の四角形に沿って導体パターン ２を形成する。 さらに、導体パターン２の外側には、基板外縁に沿って各辺１３個の計５２個 のピン挿通用スルーホール４を形成する。Ｇはグランド用スルーホールである。 導体パターン２の内側（即ちＩＣのパッケージ底面に接触する部分）には、８４ 個の共通スルーホール６とグランド用スルーホールＧを形成する。 そして、このピン挿通用スルーホール４、共通スルーホール６およびＧグラン ド用スルーホールは、積層回路基板の層間を貫通している。

【００１０】 ＩＣピッチ変換基板１の裏面には、内側に上記の８４個の共通スルーホール６ と５２個のピン挿通用スルーホール４が貫通する。 そしてこの５２個のピン挿通用スルーホール４の内側に、さらに各辺２列に２ １個計８４個のピン挿通用スルーホール４４（ブラインド）を形成し、これらの 合計１３６個のピン挿通用スルーホール４、４４にそれぞれ接続ピン５を挿入し 植立する。ここで接続ピン５の内端は、図５に示すように、基板１の表面に達し ない。 ピン挿通用スルーホール４４は、積層接着する前の第２の基板の所定位置にス ルーホール孔を穿孔し、この状態でスルーホールメッキによりピン挿通用スルー ホール４を形成し、その後で第１の基板と積層接着してブラインドスルーホール として形成する。

【００１１】 図３はＩＣピッチ変換基板１にＩＣ（ＰＬＣＣ）１１を搭載した状態を示す側 面図で、接続ピン５はＩＣ１１（ＰＬＣＣ）の大きさとほとんど同じ面積に収ま ってＩＣピッチ変換基板１に植立され、主回路基板（図示せず）に取付けた時に 占有する基板面積を狭くできる。

【００１２】 図４は本考案のＩＣピッチ変換基板の積層状態を示す拡大断面図で、この基板 は表面の部品側より、順次、第１導体レイヤーＬ１、ガラスエポキシ樹脂層７お よび第２導体レイヤーＬ２からなる第１の積層板と、第３導体レイヤーＬ３、ガ ラスエポキシ樹脂基材１０、第４導体レイヤーＬ４からなる第２積層板を、プリ プレグ層８により絶縁板９とボンデイングシート１２を介して積層接着して構成 する。

【００１３】 図５はＩＣピッチ変換基板１の要部断面拡大図で、予め第１積層板および第２ 積層板には、各導体レイヤーごとに所定の回路パターンをエッチングにより形成 した後、プリプレグ層８により積層接着する。接着後に第１層Ｌ1 の導体パター ン２を除いて全面に絶縁被膜（レジスト）塗装を行う。 積層接着した状態で、基板の中央部に複数の共通スルーホール用の孔を、また 周縁部に複数のピン挿通用スルーホール用の孔をそれぞれ穿孔し、スルーホール メッキにより共通スルーホール６とピン挿通用スルーホール４を形成する。 共通スルーホール６は、スルーホールメッキ前にあらかじめ各層導体レイヤー の所定位置に導体ランドを形成して置く。そして、この導体ランドを介してスル ーホールメッキを行い、スルーホール内に確実に連結した導体層を形成する。 第１導体レイヤーＬ１の表面には、導体パターン２、この導体パターン２に連 なるリードパターン３、及び共通スルーホール６のランドを形成する。

【００１４】 図５の区画ａおよび区画ｂに、導体パターン２から接続ピン５に到る接続方法 の異なる例を示し、これらを以下に説明する。 区画ａでは、導体パターン２ａよりリードパターン３ａを経て共通スルーホー ル６ａに接続する。そして共通スルーホール６ａの第２導体レイヤーＬ２よりリ ードパターン３ａａを経て共通スルーホール６ａａに接続し、さらに共通スルー ホール６ａａの第３導体レイヤーＬ３よりリードパターン３ａａａを経てピン挿 通用スルーホール４ａに接続する。接続ピン５ａはピン挿通用スルーホール４ａ の内周の導体被膜に密着しこれに接続する。 区画ｂでは、導体パターン２ｂよりリードパターン３ｂを経て共通スルーホー ル６ｂに接続し、共通スルーホール６ｂの第３導体レイヤーＬ３からリードパタ ーン３ｂｂに、さらに、ピン挿通用スルーホール４ｂの側面の導体被膜を通して 接続ピン５ｂに接続する。 外縁のピン挿通用スルーホール４については、上記の接続方法ではなく導体パ ターン２から第１層のリードパターン３により直接ピン挿通用スルーホール４に 接続する。

【００１５】 以上のように、ＩＣピッチ変換基板１に４層以上の多層印刷配線板を用い、導 体パターン２から接続ピン５に接続することにより、接続ピン５を基板１のＩＣ 搭載面の裏面にも配置することができ、ＩＣピッチ変換基板１の寸法を縮小する とともに、主回路基板の搭載面積も併せて縮小できる。

【００１６】 図６および図７は、このように接続ピン５を基板１のＩＣ搭載面の裏面に配置 した場合の実施例で、図６はＩＣピッチ変換基板１に９６ピンのＱＦＰ−ＩＣを 搭載した状態の側面図、図７はその裏面を示す。 ＩＣピッチ変換基板１に４層の積層基板を用いて、導体パターン２と接続ピン ５を積層基板の各層レイヤーと共通スルーホールにより連結することにより、接 続ピン５の間隔を近接して設け、図７に示すように、ピンをＩＣ搭載面の裏面に 集中して配置し、これによりＩＣピッチ変換基板１を小さくし、殆どＩＣの外形 寸法に近い大きさにすることができる。

【００１７】

【考案の効果】

以上のように、本考案ではＩＣピッチ変換基板に多層基板を用い、ＩＣのリー ド端子をはんだ付けする導体パターンを多層基板の共通スルーホールと内層パタ ーンを介してピン挿通用スルーホールに接続し、挿通用スルーホールに植立した 接続ピンにより主回路基板に連結することにより、接続ピンの相互間隔を狭め、 ＩＣピッチ変換基板の大きさを縮小するとともに、主回路基板のＩＣ取付面積を 縮小して、トータルコストダウンを図ることができる。 また、ＩＣが絡んだ主回路基板の故障修理の時に、ＩＣピッチ変換基板の接続 ピンのはんだ付けを外しＩＣピッチ変換基板ごと交換することにより、現場で容 易にＩＣを交換でき、サービス業務の作業性を改善することができる。

【図面の簡単な説明】

【図１】本考案実施例のＩＣピッチ変換基板の平面図で
ある。

【図２】本考案実施例のＩＣピッチ変換基板の底面図で
ある。

【図３】本考案実施例のＩＣピッチ変換基板にＩＣを搭
載した状態の側面図である。

【図４】本考案実施例のＩＣピッチ変換基板の積層構造
を示す拡大断面図である。

【図５】本考案実施例のＩＣピッチ変換基板の要部拡大
断面図である。

【図６】本考案の他の実施例のＩＣピッチ変換基板にＩ
Ｃを搭載した状態の側面図である。

【図７】図６のＩＣピッチ変換基板の底面図である。

【図８】従来のＩＣピッチ変換基板の平面図である。

【図９】従来のＩＣピッチ変換基板の底面図である。

【図１０】従来のＩＣピッチ変換基板にＩＣを搭載した
状態を示す側面図である。

【符号の説明】

１ ＩＣピッチ変換基板 ２ 導体パターン ３ リードパターン ４ ピン挿通用スルーホール ５ 接続ピン ６ 共通スルーホール ７ ガラスエポキシ樹脂層 ８ プリプレグ層 ９ 絶縁板 １０ ガラスエポキシ樹脂基材 １１ ＩＣ １２ ボンデイングシート １３ スルーホール Ｌ１ 第１層導体レイヤー Ｌ２ 第２層導体レイヤー Ｌ３ 第３層導体レイヤー Ｌ４ 第４層導体レイヤー

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ＩＣのリード端子接続用の導体パターン
   を多層基板の表面に形成し、上記導体パターンを多層基
   板の共通スルーホールと内層パターンを介してピン挿通
   用スルーホールに接続し、上記ピン挿通用スルーホール
   には接続ピンを植立し、当該ピン先端を多層基板の裏面
   に突出してなるＩＣピッチ変換基板。