JP2000195885A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000195885A JP2000195885A JP10367526A JP36752698A JP2000195885A JP 2000195885 A JP2000195885 A JP 2000195885A JP 10367526 A JP10367526 A JP 10367526A JP 36752698 A JP36752698 A JP 36752698A JP 2000195885 A JP2000195885 A JP 2000195885A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder
- barrier metal
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 Ｐｂフリーはんだで半導体素子と回路基板を
フリップチップ接合してなる半導体装置において、信頼
性の高いはんだ接合を実現すると共に、電極／バリヤメ
タル層の膜厚の制御を不要とし、製造コストの削減に寄
与することを目的とする。 【解決手段】 半導体素子１１の上にＮｉ−Ｃｒ、Ｎｉ
−Ｍｏ又はＮｉ−Ｗの合金膜を第１の電極／バリヤメタ
ル層１３ａとして無電解メッキにより形成し、回路基板
２１の上にもＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合
金膜を第２の電極／バリヤメタル層２４ａとして無電解
メッキにより形成し、第１の電極／バリヤメタル層１３
ａ上にＰｂフリーはんだのはんだバンプ１５ａを形成
し、はんだバンプ１５ａを第２の電極／バリヤメタル層
２４ａに押し付けてフリップチップ接合を行う。
フリップチップ接合してなる半導体装置において、信頼
性の高いはんだ接合を実現すると共に、電極／バリヤメ
タル層の膜厚の制御を不要とし、製造コストの削減に寄
与することを目的とする。 【解決手段】 半導体素子１１の上にＮｉ−Ｃｒ、Ｎｉ
−Ｍｏ又はＮｉ−Ｗの合金膜を第１の電極／バリヤメタ
ル層１３ａとして無電解メッキにより形成し、回路基板
２１の上にもＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合
金膜を第２の電極／バリヤメタル層２４ａとして無電解
メッキにより形成し、第１の電極／バリヤメタル層１３
ａ上にＰｂフリーはんだのはんだバンプ１５ａを形成
し、はんだバンプ１５ａを第２の電極／バリヤメタル層
２４ａに押し付けてフリップチップ接合を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に、錫（Ｓｎ）を主成分とする鉛（Ｐｂ）フリー
はんだで半導体素子と回路基板をフリップチップ接合し
てなる半導体装置においてはんだ接合の際に用いる電極
の形成技術に関する。
り、特に、錫（Ｓｎ）を主成分とする鉛（Ｐｂ）フリー
はんだで半導体素子と回路基板をフリップチップ接合し
てなる半導体装置においてはんだ接合の際に用いる電極
の形成技術に関する。
【０００２】
【従来の技術】近年、電子部品の高密度実装化に伴い、
入出力端子数の多端子化及び端子間のピッチの微細化が
進行し、ＬＳＩチップと基板の接合方法として、従来の
ワイヤボンディング法から、配線長が短く一括接合が可
能なフリップチップ接合方法が主流となっている。
入出力端子数の多端子化及び端子間のピッチの微細化が
進行し、ＬＳＩチップと基板の接合方法として、従来の
ワイヤボンディング法から、配線長が短く一括接合が可
能なフリップチップ接合方法が主流となっている。
【０００３】フリップチップ接合では、ＬＳＩチップの
電極（パッド）に形成された金属のバンプ（典型的には
はんだバンプ）を回路基板上の対応する電極（パッド）
に押し付けることで半導体素子のベア・チップと基板を
直接接合している。このはんだバンプを構成する材料と
しては、これまでにＰｂとＳｎの合金、とりわけＰｂを
主成分とするはんだ（以下、便宜上「Ｐｂ系はんだ」と
いう。）が多く使用されていた。かかるＰｂ系はんだを
用いた一例が図１に示される。
電極（パッド）に形成された金属のバンプ（典型的には
はんだバンプ）を回路基板上の対応する電極（パッド）
に押し付けることで半導体素子のベア・チップと基板を
直接接合している。このはんだバンプを構成する材料と
しては、これまでにＰｂとＳｎの合金、とりわけＰｂを
主成分とするはんだ（以下、便宜上「Ｐｂ系はんだ」と
いう。）が多く使用されていた。かかるＰｂ系はんだを
用いた一例が図１に示される。
【０００４】図１は従来例に係る半導体装置におけるフ
リップチップ接合部の構成を断面図の形で模式的に示し
たものである。
リップチップ接合部の構成を断面図の形で模式的に示し
たものである。
【０００５】図中、１１は半導体チップの本体を構成す
るシリコン（Ｓｉ）基板上に形成された半導体素子、１
２はチタン（Ｔｉ）膜、１３はニッケル（Ｎｉ）膜、１
４はＰｂ系はんだ（例えばＰｂ−５％Ｓｎ）のはんだバ
ンプ、２１はアルミナ、窒化アルミニウム（ＡｌＮ）又
は樹脂からなる回路基板、２２はクロム（Ｃｒ）膜、２
３は銅（Ｃｕ）膜、２４はＮｉ膜、２５は金（Ａｕ）膜
を示す。
るシリコン（Ｓｉ）基板上に形成された半導体素子、１
２はチタン（Ｔｉ）膜、１３はニッケル（Ｎｉ）膜、１
４はＰｂ系はんだ（例えばＰｂ−５％Ｓｎ）のはんだバ
ンプ、２１はアルミナ、窒化アルミニウム（ＡｌＮ）又
は樹脂からなる回路基板、２２はクロム（Ｃｒ）膜、２
３は銅（Ｃｕ）膜、２４はＮｉ膜、２５は金（Ａｕ）膜
を示す。
【０００６】図示のように、半導体素子１１と回路基板
２１の間ではんだ接合を行うのに用いる電極層は、半導
体素子１１については、そのＳｉ基板上のアルミニウム
（Ａｌ）電極（図示せず）上から順にＴｉ膜１２及びＮ
ｉ膜１３の膜構成となっており、回路基板２１について
は、その配線層を構成するＣｒ／Ｃｕ膜２２，２３上に
順にＮｉ膜２４及びＡｕ膜２５の膜構成となっている。
２１の間ではんだ接合を行うのに用いる電極層は、半導
体素子１１については、そのＳｉ基板上のアルミニウム
（Ａｌ）電極（図示せず）上から順にＴｉ膜１２及びＮ
ｉ膜１３の膜構成となっており、回路基板２１について
は、その配線層を構成するＣｒ／Ｃｕ膜２２，２３上に
順にＮｉ膜２４及びＡｕ膜２５の膜構成となっている。
【０００７】かかる半導体装置を作製するプロセスとし
ては、先ず半導体素子１１と回路基板２１に対してそれ
ぞれ電極層を形成し、次いで半導体素子１１上の電極層
の上にはんだバンプ１４を形成し、このはんだバンプ１
４を太い矢印で示すように回路基板２１上の電極層に押
し付けることでフリップチップ接合を行う。この際、フ
リップチップ接合に用いるはんだ材料（はんだバンプ１
４）に含まれるＳｎの含有量は重量比にして５％程度で
あるため、つまり、殆どがＰｂで構成されているため、
フリップチップ接合を行った場合に良好なはんだ接合部
を形成することができる。
ては、先ず半導体素子１１と回路基板２１に対してそれ
ぞれ電極層を形成し、次いで半導体素子１１上の電極層
の上にはんだバンプ１４を形成し、このはんだバンプ１
４を太い矢印で示すように回路基板２１上の電極層に押
し付けることでフリップチップ接合を行う。この際、フ
リップチップ接合に用いるはんだ材料（はんだバンプ１
４）に含まれるＳｎの含有量は重量比にして５％程度で
あるため、つまり、殆どがＰｂで構成されているため、
フリップチップ接合を行った場合に良好なはんだ接合部
を形成することができる。
【０００８】しかし、Ｐｂは多くの同位体が存在し、こ
れら同位体はウラン（Ｕ）、トリウム（Ｔｈ）の崩壊系
列中の中間生成物或いは最終生成物であり、崩壊の際に
ヘリウム（Ｈｅ）原子を放出するα崩壊を伴うことか
ら、はんだ中のＰｂよりα線を生じる。そして、そのα
線が半導体素子（ＣＭＯＳ素子）に到達してソフトエラ
ーを発生することが近年報告されている。また、Ｐｂは
土壌に流出すると酸性雨によって溶け出し環境に影響を
及ぼすことがわかっており、環境の面からもＰｂを使用
しないはんだ（以下、「Ｐｂフリーはんだ」という。）
が強く求められている。
れら同位体はウラン（Ｕ）、トリウム（Ｔｈ）の崩壊系
列中の中間生成物或いは最終生成物であり、崩壊の際に
ヘリウム（Ｈｅ）原子を放出するα崩壊を伴うことか
ら、はんだ中のＰｂよりα線を生じる。そして、そのα
線が半導体素子（ＣＭＯＳ素子）に到達してソフトエラ
ーを発生することが近年報告されている。また、Ｐｂは
土壌に流出すると酸性雨によって溶け出し環境に影響を
及ぼすことがわかっており、環境の面からもＰｂを使用
しないはんだ（以下、「Ｐｂフリーはんだ」という。）
が強く求められている。
【０００９】そこで、かかるＰｂフリーはんだの一例と
して、放射性不純物の比較的少ないＳｎを主成分とする
はんだ（以下、便宜上「Ｓｎ系はんだ」という。）が使
われ始めている。このＳｎ系はんだは、Ｓｎに銀（Ａ
ｇ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）、亜鉛
（Ｚｎ）、インジウム（Ｉｎ）等が混合又は添加され
る。この混合される量又は添加される量は、使用するは
んだ材料の温度階層によって異なるが、ＣＭＯＳ素子等
のはんだ接合においては、Ｓｎの組成比が９０％以上含
まれる、２００℃以上の比較的高融点のはんだ材料が用
いられている。
して、放射性不純物の比較的少ないＳｎを主成分とする
はんだ（以下、便宜上「Ｓｎ系はんだ」という。）が使
われ始めている。このＳｎ系はんだは、Ｓｎに銀（Ａ
ｇ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）、亜鉛
（Ｚｎ）、インジウム（Ｉｎ）等が混合又は添加され
る。この混合される量又は添加される量は、使用するは
んだ材料の温度階層によって異なるが、ＣＭＯＳ素子等
のはんだ接合においては、Ｓｎの組成比が９０％以上含
まれる、２００℃以上の比較的高融点のはんだ材料が用
いられている。
【００１０】なお、以下の記述において、特に定義しな
い限り、「％」とは『重量％』を指すものとする。
い限り、「％」とは『重量％』を指すものとする。
【００１１】
【発明が解決しようとする課題】しかしながら、Ｓｎの
組成比が９０％以上のＳｎ系はんだを使用した場合、上
述した従来例（図１参照）で示すような電極層の膜構成
／膜厚ではんだ接合を行うと、各電極層を構成している
材料のＮｉ（１３，２４）やＣｕ（２３）は、はんだ接
合の際の温度サイクル中にはんだバンプ１４中のＳｎと
反応し、はんだ中に拡散すると共に、Ｎｉ−Ｓｎ、Ｃｕ
−Ｓｎといった金属間化合物を形成する。その結果、半
導体素子１１上の電極層において最も膜厚の大きいＮｉ
膜１３の膜厚が特に減少し、接合強度が低下したり、バ
ンプ欠けや破断等が生じたり、また熱サイクル試験等の
信頼性試験の際に接合不良や導通不可等の障害が生じ
て、はんだ接合の信頼性が低下するといった問題があっ
た。
組成比が９０％以上のＳｎ系はんだを使用した場合、上
述した従来例（図１参照）で示すような電極層の膜構成
／膜厚ではんだ接合を行うと、各電極層を構成している
材料のＮｉ（１３，２４）やＣｕ（２３）は、はんだ接
合の際の温度サイクル中にはんだバンプ１４中のＳｎと
反応し、はんだ中に拡散すると共に、Ｎｉ−Ｓｎ、Ｃｕ
−Ｓｎといった金属間化合物を形成する。その結果、半
導体素子１１上の電極層において最も膜厚の大きいＮｉ
膜１３の膜厚が特に減少し、接合強度が低下したり、バ
ンプ欠けや破断等が生じたり、また熱サイクル試験等の
信頼性試験の際に接合不良や導通不可等の障害が生じ
て、はんだ接合の信頼性が低下するといった問題があっ
た。
【００１２】本件出願人は、かかる問題点に対処するた
めの技術を以前に提案した（例えば特開平１０−４１３
０３号公報参照）。この提案された技術では、電極層を
構成している材料のＮｉがはんだ材料中へ拡散するのを
遅らせるか或いは阻止するようにしており、そのための
手段として、Ｎｉ膜とＣｒ膜を層状に形成したものを電
極／バリヤメタル層として用い、この電極／バリヤメタ
ル層を真空蒸着法或いはスパッタ法により形成し、さら
にＣｒ膜の膜厚を薄く（２００〜２０００Å）してい
る。つまり、Ｃｒ膜が存在することで、ＮｉがＳｎ系は
んだ中に拡散するのを抑制することができる。また、Ｓ
ｎとＣｒは固溶せず金属間化合物を形成しないという特
性を利用し、Ｃｒ膜の膜厚を薄くすることで、はんだ接
合の信頼性を損なうことなくバリヤメタルとしての機能
を保つことができる。
めの技術を以前に提案した（例えば特開平１０−４１３
０３号公報参照）。この提案された技術では、電極層を
構成している材料のＮｉがはんだ材料中へ拡散するのを
遅らせるか或いは阻止するようにしており、そのための
手段として、Ｎｉ膜とＣｒ膜を層状に形成したものを電
極／バリヤメタル層として用い、この電極／バリヤメタ
ル層を真空蒸着法或いはスパッタ法により形成し、さら
にＣｒ膜の膜厚を薄く（２００〜２０００Å）してい
る。つまり、Ｃｒ膜が存在することで、ＮｉがＳｎ系は
んだ中に拡散するのを抑制することができる。また、Ｓ
ｎとＣｒは固溶せず金属間化合物を形成しないという特
性を利用し、Ｃｒ膜の膜厚を薄くすることで、はんだ接
合の信頼性を損なうことなくバリヤメタルとしての機能
を保つことができる。
【００１３】しかし、この提案された技術では、電極／
バリヤメタル層は積層構造で形成されているため、Ｎｉ
膜やＣｒ膜を最適な膜厚に制御する必要があり、そのた
めの処理等が煩雑であるといった不利がある。また、電
極／バリヤメタル層を真空蒸着法により形成しているた
め、真空装置を必要とし、そのために製造コストがかか
るといった不利もある。よって、改善の余地が残されて
いる。
バリヤメタル層は積層構造で形成されているため、Ｎｉ
膜やＣｒ膜を最適な膜厚に制御する必要があり、そのた
めの処理等が煩雑であるといった不利がある。また、電
極／バリヤメタル層を真空蒸着法により形成しているた
め、真空装置を必要とし、そのために製造コストがかか
るといった不利もある。よって、改善の余地が残されて
いる。
【００１４】本発明は、上述した従来技術における課題
に鑑み創作されたもので、信頼性の高いはんだ接合を実
現すると共に、電極／バリヤメタル層の膜厚の制御を不
要とし、製造コストの削減に寄与することができる半導
体装置及びその製造方法を提供することを目的とする。
に鑑み創作されたもので、信頼性の高いはんだ接合を実
現すると共に、電極／バリヤメタル層の膜厚の制御を不
要とし、製造コストの削減に寄与することができる半導
体装置及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、Ｓｎを主成分とするＰｂフリーは
んだで半導体素子と回路基板をフリップチップ接合して
なる半導体装置を製造する方法であって、前記半導体素
子の上にＮｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又
はＮｉ−Ｗの合金膜を第１の電極／バリヤメタル層とし
て無電解メッキにより形成し、前記回路基板の上にＮｉ
を主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの
合金膜を第２の電極／バリヤメタル層として無電解メッ
キにより形成し、前記第１の電極／バリヤメタル層上に
前記Ｐｂフリーはんだのはんだバンプを形成し、前記は
んだバンプを前記第２の電極／バリヤメタル層に押し付
けて前記フリップチップ接合を行うことを特徴とする半
導体装置の製造方法が提供される。
め、本発明によれば、Ｓｎを主成分とするＰｂフリーは
んだで半導体素子と回路基板をフリップチップ接合して
なる半導体装置を製造する方法であって、前記半導体素
子の上にＮｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又
はＮｉ−Ｗの合金膜を第１の電極／バリヤメタル層とし
て無電解メッキにより形成し、前記回路基板の上にＮｉ
を主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの
合金膜を第２の電極／バリヤメタル層として無電解メッ
キにより形成し、前記第１の電極／バリヤメタル層上に
前記Ｐｂフリーはんだのはんだバンプを形成し、前記は
んだバンプを前記第２の電極／バリヤメタル層に押し付
けて前記フリップチップ接合を行うことを特徴とする半
導体装置の製造方法が提供される。
【００１６】本発明の方法によれば、フリップチップ接
合されるべき半導体素子及び回路基板の各々の電極／バ
リヤメタル層として無電解メッキによるＮｉ−Ｃｒ、Ｎ
ｉ−Ｍｏ又はＮｉ−Ｗの合金膜を設けているので、以下
の効果が期待される。
合されるべき半導体素子及び回路基板の各々の電極／バ
リヤメタル層として無電解メッキによるＮｉ−Ｃｒ、Ｎ
ｉ−Ｍｏ又はＮｉ−Ｗの合金膜を設けているので、以下
の効果が期待される。
【００１７】先ず、図１に示す従来技術に見られたよう
なＮｉ膜単層の膜構成では、はんだ付けの際に、Ｎｉが
Ｎｉ−Ｓｎ金属間化合物を形成した後、更にはんだ中に
下層の新規のＮｉが供給されて新たにＮｉ−Ｓｎの金属
間化合物層が成長することが繰り返される。このため、
数回はんだの融点以上に加熱されるとＮｉ−Ｓｎ層はま
すます成長し、その結果、プロセス終了後にはＮｉ層が
消失するといった不都合が生じる。
なＮｉ膜単層の膜構成では、はんだ付けの際に、Ｎｉが
Ｎｉ−Ｓｎ金属間化合物を形成した後、更にはんだ中に
下層の新規のＮｉが供給されて新たにＮｉ−Ｓｎの金属
間化合物層が成長することが繰り返される。このため、
数回はんだの融点以上に加熱されるとＮｉ−Ｓｎ層はま
すます成長し、その結果、プロセス終了後にはＮｉ層が
消失するといった不都合が生じる。
【００１８】これに対し本発明では、Ｎｉ−Ｃｒ、Ｎｉ
−Ｍｏ又はＮｉ−Ｗの合金膜としており、Ｃｒ，Ｍｏ，
Ｗ等の金属は、Ｎｉと全率固溶型の２元合金状態図を示
す材料であることから、本発明のようにＮｉを主成分と
する組成比では合金中においてＮｉと共に均一に混ざり
合った状態で存在する。他方、はんだの主成分であるＳ
ｎは、上記の金属（Ｃｒ，Ｍｏ，Ｗ）とは融点以上（１
０００℃以上）の温度まで加熱しても反応せず混ざり合
わない。この結果、これらの電極に対してはんだ付けを
行うと、はんだ付けの加熱の際、電極とはんだバンプの
反応の間、Ｎｉ−Ｓｎの金属間化合物を形成するもの
の、その後、合金膜中のＣｒ，Ｍｏ，ＷがＮｉの拡散を
抑制する効果があって、Ｎｉのはんだ中への拡散速度が
低下し、はんだ付け終了後もＮｉ層は拡散によって消失
しない。つまり、ＮｉがＳｎ系はんだ（Ｐｂフリーはん
だ）中に拡散するのを抑制することで、信頼性の高いは
んだ接合を実現することが可能となる。
−Ｍｏ又はＮｉ−Ｗの合金膜としており、Ｃｒ，Ｍｏ，
Ｗ等の金属は、Ｎｉと全率固溶型の２元合金状態図を示
す材料であることから、本発明のようにＮｉを主成分と
する組成比では合金中においてＮｉと共に均一に混ざり
合った状態で存在する。他方、はんだの主成分であるＳ
ｎは、上記の金属（Ｃｒ，Ｍｏ，Ｗ）とは融点以上（１
０００℃以上）の温度まで加熱しても反応せず混ざり合
わない。この結果、これらの電極に対してはんだ付けを
行うと、はんだ付けの加熱の際、電極とはんだバンプの
反応の間、Ｎｉ−Ｓｎの金属間化合物を形成するもの
の、その後、合金膜中のＣｒ，Ｍｏ，ＷがＮｉの拡散を
抑制する効果があって、Ｎｉのはんだ中への拡散速度が
低下し、はんだ付け終了後もＮｉ層は拡散によって消失
しない。つまり、ＮｉがＳｎ系はんだ（Ｐｂフリーはん
だ）中に拡散するのを抑制することで、信頼性の高いは
んだ接合を実現することが可能となる。
【００１９】また、第１及び第２の電極／バリヤメタル
層（合金膜）を無電解メッキにより形成しているので、
金属（Ｎｉ，Ｃｒ，Ｍｏ，Ｗ）が膜中に均等に分布し、
従来技術（特開平１０−４１３０３号公報）に見られた
ような積層構造とはならないため、その膜厚の制御が不
要となる。
層（合金膜）を無電解メッキにより形成しているので、
金属（Ｎｉ，Ｃｒ，Ｍｏ，Ｗ）が膜中に均等に分布し、
従来技術（特開平１０−４１３０３号公報）に見られた
ような積層構造とはならないため、その膜厚の制御が不
要となる。
【００２０】さらに、第１及び第２の電極／バリヤメタ
ル層（合金膜）を無電解メッキにより形成しているの
で、従来技術（特開平１０−４１３０３号公報）に見ら
れたような真空装置が不要となり、製造コストの削減を
図ることができる。
ル層（合金膜）を無電解メッキにより形成しているの
で、従来技術（特開平１０−４１３０３号公報）に見ら
れたような真空装置が不要となり、製造コストの削減を
図ることができる。
【００２１】なお、合金膜の成膜方法に関して、通常の
電解メッキでは膜の組成の制御が難しく、また特開平１
０−４１３０３号公報に記載されている真空蒸着法やス
パッタ法では膜の組成が積層構造となり、Ｎｉが全ては
んだ中に拡散した後、Ｃｒ，Ｍｏ，Ｗ各単独層がＳｎと
接触することになり、はんだ材料（この場合、はんだの
主成分であるＳｎ）がはじかれてバンプ欠けを生じると
いった問題があるが、本発明のように「無電解メッキ」
とすることで、かかる問題は解消され得る。
電解メッキでは膜の組成の制御が難しく、また特開平１
０−４１３０３号公報に記載されている真空蒸着法やス
パッタ法では膜の組成が積層構造となり、Ｎｉが全ては
んだ中に拡散した後、Ｃｒ，Ｍｏ，Ｗ各単独層がＳｎと
接触することになり、はんだ材料（この場合、はんだの
主成分であるＳｎ）がはじかれてバンプ欠けを生じると
いった問題があるが、本発明のように「無電解メッキ」
とすることで、かかる問題は解消され得る。
【００２２】また、本発明の好適な実施形態によれば、
Ｐｂフリーはんだのはんだバンプを転写バンプ形成法に
より形成している。この方法は、はんだペーストからは
んだバンプを形成したり、はんだ合金を蒸着法で所定の
電極に作製してはんだバンプを形成するものであり、他
の方法と比較して、アセンブリ工程中にはんだが溶解す
る時間が長く、電極／バリヤメタル層の金属がより拡散
し易い状況において効果が大きいというメリットがあ
る。
Ｐｂフリーはんだのはんだバンプを転写バンプ形成法に
より形成している。この方法は、はんだペーストからは
んだバンプを形成したり、はんだ合金を蒸着法で所定の
電極に作製してはんだバンプを形成するものであり、他
の方法と比較して、アセンブリ工程中にはんだが溶解す
る時間が長く、電極／バリヤメタル層の金属がより拡散
し易い状況において効果が大きいというメリットがあ
る。
【００２３】
【発明の実施の形態】図２は本発明の一実施形態に係る
半導体装置におけるフリップチップ接合部の構成を断面
図の形で模式的に示したものである。
半導体装置におけるフリップチップ接合部の構成を断面
図の形で模式的に示したものである。
【００２４】図中、１１は半導体チップの本体を構成す
るＳｉ基板上に形成された半導体素子、１２はＴｉ膜、
１３ａは本発明の特徴をなす電極／バリヤメタル層（Ｎ
ｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗ
の合金膜）、１４はＡｕ膜、１５ａはＳｎ系はんだ（Ｐ
ｂフリーはんだ）のはんだバンプ、２１はアルミナ、Ａ
ｌＮ又は樹脂からなる回路基板、２２はＣｒ膜、２３は
Ｃｕ膜、２４ａは本発明の特徴をなす電極／バリヤメタ
ル層（Ｎｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又は
Ｎｉ−Ｗの合金膜）、２５はＡｕ膜を示す。
るＳｉ基板上に形成された半導体素子、１２はＴｉ膜、
１３ａは本発明の特徴をなす電極／バリヤメタル層（Ｎ
ｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗ
の合金膜）、１４はＡｕ膜、１５ａはＳｎ系はんだ（Ｐ
ｂフリーはんだ）のはんだバンプ、２１はアルミナ、Ａ
ｌＮ又は樹脂からなる回路基板、２２はＣｒ膜、２３は
Ｃｕ膜、２４ａは本発明の特徴をなす電極／バリヤメタ
ル層（Ｎｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又は
Ｎｉ−Ｗの合金膜）、２５はＡｕ膜を示す。
【００２５】本実施形態に係る半導体装置は、基本的な
プロセスとして、半導体素子１１の上に電極／バリヤメ
タル層１３ａを無電解メッキにより形成し、回路基板２
１の上に電極／バリヤメタル層２４ａを無電解メッキに
より形成し、電極／バリヤメタル層１３ａにはんだバン
プ１５ａを形成した後、はんだバンプ１５ａを電極／バ
リヤメタル層２４ａに押し付けてフリップチップ接合を
行うことで作製され得る。
プロセスとして、半導体素子１１の上に電極／バリヤメ
タル層１３ａを無電解メッキにより形成し、回路基板２
１の上に電極／バリヤメタル層２４ａを無電解メッキに
より形成し、電極／バリヤメタル層１３ａにはんだバン
プ１５ａを形成した後、はんだバンプ１５ａを電極／バ
リヤメタル層２４ａに押し付けてフリップチップ接合を
行うことで作製され得る。
【００２６】
【実施例】次に、図２の実施形態に基づく具体的な実施
例について、以下に示す表１、表２及び表３を参照しな
がら説明する。なお、各表１〜３は、第１〜第３実施例
について、電極／バリヤメタル層１３ａ，２４ａを構成
する合金膜におけるＣｒ、Ｍｏ又はＷの含有量を５％、
２０％及び４０％（Ｗの場合、３５％）とした時の各サ
ンプルに対する、はんだバンプ１５ａを構成する各金属
材料（Ｓｎ、Ａｇ、Ｂｉ、Ｓｂ、Ｚｎ、Ｉｎ）の組成
と、フリップチップ接合後に行った熱サイクル試験の結
果及び接合状態の関係を、従来例の場合と対比させて示
している。
例について、以下に示す表１、表２及び表３を参照しな
がら説明する。なお、各表１〜３は、第１〜第３実施例
について、電極／バリヤメタル層１３ａ，２４ａを構成
する合金膜におけるＣｒ、Ｍｏ又はＷの含有量を５％、
２０％及び４０％（Ｗの場合、３５％）とした時の各サ
ンプルに対する、はんだバンプ１５ａを構成する各金属
材料（Ｓｎ、Ａｇ、Ｂｉ、Ｓｂ、Ｚｎ、Ｉｎ）の組成
と、フリップチップ接合後に行った熱サイクル試験の結
果及び接合状態の関係を、従来例の場合と対比させて示
している。
【００２７】 第１実施例 表１ サンプル はんだの組成 熱サイクル 接合部 Ｎｉ残存膜厚 Ｎｏ． （μｍ） Cr-5-1 Sn-57Bi-1Ag 300以上 良 ４ Cr-5-2 Sn-3.5Ag-5Zn 300以上 良 ４ Cr-5-3 Sn-5Sb 300以上 良 ４ Cr-5-4 Sn-3.5Ag 300以上 良 ４ Cr-5-5 Sn-3.5Ag-5In 300以上 良 ４ Cr-20-1 Sn-57Bi-1Ag 300以上 良 ４ 本実施例 Cr-20-2 Sn-3.5Ag-5Zn 300以上 良 ４ Cr-20-3 Sn-5Sb 300以上 良 ４ Cr-20-4 Sn-3.5Ag 300以上 良 ４ Cr-20-5 Sn-3.5Ag-5In 300以上 良 ４ Cr-40-1 Sn-57Bi-1Ag 300 良 ４ Cr-40-2 Sn-3.5Ag-5Zn 300 良 ４ Cr-40-3 Sn-5Sb 300 良 ４ Cr-40-4 Sn-3.5Ag 300 良 ４ Cr-40-5 Sn-3.5Ag-5In 300 良 ４ Ni-1 Sn-3.5Ag 200 可 ０〜１ Ni-2 Sn-48Bi-1Ag 100 可 ０ 従来例 Ni-3 Sn-5Sb 200 可 ０〜１ Ni-4 Sn-3.5Ag-5Zn 150 可 ０ Ni-5 Sn-3.5Ag-5In 150 可 ０ 半導体素子１１に対しては、Ｔｉ膜１２を１０００Å程
度形成し、次いでＣｒの含有量が５％、２０％及び４０
％となるようなＮｉ−Ｃｒ合金膜（電極／バリヤメタル
層１３ａ）を無電解メッキにより６μｍ程度形成した。
そして、Ａｕ膜１４を５００Å程度形成した後、転写バ
ンプ形成法の一種である Dimple Plate（ＤＰ）法によ
り表１に示す各組成のはんだバンプ１５ａを電極上に形
成した。この時、合金中のＳｎ中の不純物におけるＰｂ
の存在比は１ｐｐｍ以下とした。また、Ｓｎ中のα線量
は０．０１ｃｐｈ／ｃｍ2 以下のものを使用した。な
お、ｃｐｈはカウント／時間を表している。
度形成し、次いでＣｒの含有量が５％、２０％及び４０
％となるようなＮｉ−Ｃｒ合金膜（電極／バリヤメタル
層１３ａ）を無電解メッキにより６μｍ程度形成した。
そして、Ａｕ膜１４を５００Å程度形成した後、転写バ
ンプ形成法の一種である Dimple Plate（ＤＰ）法によ
り表１に示す各組成のはんだバンプ１５ａを電極上に形
成した。この時、合金中のＳｎ中の不純物におけるＰｂ
の存在比は１ｐｐｍ以下とした。また、Ｓｎ中のα線量
は０．０１ｃｐｈ／ｃｍ2 以下のものを使用した。な
お、ｃｐｈはカウント／時間を表している。
【００２８】他方、回路基板２１に対しては、半導体素
子１１の場合と同様にして、配線層を構成するＣｒ／Ｃ
ｕ膜２２，２３上に、各組成のＮｉ−Ｃｒ合金膜（電極
／バリヤメタル層２４ａ）を無電解メッキにより６μｍ
程度形成し、さらにＡｕ膜２５を５００Å程度形成し
た。
子１１の場合と同様にして、配線層を構成するＣｒ／Ｃ
ｕ膜２２，２３上に、各組成のＮｉ−Ｃｒ合金膜（電極
／バリヤメタル層２４ａ）を無電解メッキにより６μｍ
程度形成し、さらにＡｕ膜２５を５００Å程度形成し
た。
【００２９】次いで、半導体素子１１と回路基板２１の
位置合わせを行った後、はんだバンプ１５ａにフラック
スを塗布し、窒素雰囲気中のコンベア炉内（２５０℃〜
３００℃）で半導体素子１１と回路基板２１のフリップ
チップ接合を行った。
位置合わせを行った後、はんだバンプ１５ａにフラック
スを塗布し、窒素雰囲気中のコンベア炉内（２５０℃〜
３００℃）で半導体素子１１と回路基板２１のフリップ
チップ接合を行った。
【００３０】なお、はんだバンプ１５ａの径は７０〜１
００μｍとし、バンプ間のピッチは１５０〜２１０μｍ
とした。
００μｍとし、バンプ間のピッチは１５０〜２１０μｍ
とした。
【００３１】また、信頼性の評価は、接合直後の初期抵
抗を測定し、熱サイクル試験（−５５℃〜１２５℃）を
５０サイクル毎に抵抗測定を行いながら３００サイクル
まで継続することにより、行った。
抗を測定し、熱サイクル試験（−５５℃〜１２５℃）を
５０サイクル毎に抵抗測定を行いながら３００サイクル
まで継続することにより、行った。
【００３２】その結果、Ｃｒの含有量が５％又は２０％
の時は３００サイクル以上の寿命をもつはんだ接合部
を、Ｃｒの含有量が４０％の時は３００サイクルの寿命
をもつはんだ接合部を形成することができた。また、は
んだ付け後のＮｉの膜厚（残存膜厚）を従来例に比べて
３倍以上に、つまりＮｉの拡散量を従来の１／３以下に
低減することができた。
の時は３００サイクル以上の寿命をもつはんだ接合部
を、Ｃｒの含有量が４０％の時は３００サイクルの寿命
をもつはんだ接合部を形成することができた。また、は
んだ付け後のＮｉの膜厚（残存膜厚）を従来例に比べて
３倍以上に、つまりＮｉの拡散量を従来の１／３以下に
低減することができた。
【００３３】 第２実施例 表２ サンプル はんだの組成 熱サイクル 接合部 Ｎｉ残存膜厚 Ｎｏ． （μｍ） Mo-5-1 Sn-57Bi-1Ag 300以上 良 ４ Mo-5-2 Sn-3.5Ag-5Zn 300以上 良 ４ Mo-5-3 Sn-5Sb 300以上 良 ４ Mo-5-4 Sn-3.5Ag 300以上 良 ４ Mo-5-5 Sn-3.5Ag-5In 300以上 良 ４ Mo-20-1 Sn-57Bi-1Ag 300以上 良 ４ 本実施例 Mo-20-2 Sn-3.5Ag-5Zn 300以上 良 ４ Mo-20-3 Sn-5Sb 300以上 良 ４ Mo-20-4 Sn-3.5Ag 300以上 良 ４ Mo-20-5 Sn-3.5Ag-5In 300以上 良 ４ Mo-40-1 Sn-57Bi-1Ag 300 良 ４ Mo-40-2 Sn-3.5Ag-5Zn 300 良 ４ Mo-40-3 Sn-5Sb 300 良 ４ Mo-40-4 Sn-3.5Ag 300 良 ４ Mo-40-5 Sn-3.5Ag-5In 300 良 ４ Ni-1 Sn-3.5Ag 200 可 ０〜１ Ni-2 Sn-48Bi-1Ag 100 可 ０ 従来例 Ni-3 Sn-5Sb 200 可 ０〜１ Ni-4 Sn-3.5Ag-5Zn 150 可 ０ Ni-5 Sn-3.5Ag-5In 150 可 ０ 半導体素子１１に対しては、Ｔｉ膜１２を１０００Å程
度形成し、次いでＭｏの含有量が５％、２０％及び４０
％となるようなＮｉ−Ｍｏ合金膜（電極／バリヤメタル
層１３ａ）を無電解メッキにより６μｍ程度形成した。
そして、Ａｕ膜１４を５００Å程度形成した後、ＤＰ法
により表２に示す各組成のはんだバンプ１５ａを電極上
に形成した。この時、合金中のＳｎ中の不純物における
Ｐｂの存在比は１ｐｐｍ以下とした。また、Ｓｎ中のα
線量は０．０１ｃｐｈ／ｃｍ2 以下のものを使用した。
度形成し、次いでＭｏの含有量が５％、２０％及び４０
％となるようなＮｉ−Ｍｏ合金膜（電極／バリヤメタル
層１３ａ）を無電解メッキにより６μｍ程度形成した。
そして、Ａｕ膜１４を５００Å程度形成した後、ＤＰ法
により表２に示す各組成のはんだバンプ１５ａを電極上
に形成した。この時、合金中のＳｎ中の不純物における
Ｐｂの存在比は１ｐｐｍ以下とした。また、Ｓｎ中のα
線量は０．０１ｃｐｈ／ｃｍ2 以下のものを使用した。
【００３４】他方、回路基板２１に対しては、半導体素
子１１の場合と同様にして、配線層を構成するＣｒ／Ｃ
ｕ膜２２，２３上に、各組成のＮｉ−Ｍｏ合金膜（電極
／バリヤメタル層２４ａ）を無電解メッキにより６μｍ
程度形成し、さらにＡｕ膜２５を５００Å程度形成し
た。
子１１の場合と同様にして、配線層を構成するＣｒ／Ｃ
ｕ膜２２，２３上に、各組成のＮｉ−Ｍｏ合金膜（電極
／バリヤメタル層２４ａ）を無電解メッキにより６μｍ
程度形成し、さらにＡｕ膜２５を５００Å程度形成し
た。
【００３５】次いで、半導体素子１１と回路基板２１の
位置合わせを行った後、はんだバンプ１５ａにフラック
スを塗布し、窒素雰囲気中のコンベア炉内（２５０℃〜
３００℃）で半導体素子１１と回路基板２１のフリップ
チップ接合を行った。
位置合わせを行った後、はんだバンプ１５ａにフラック
スを塗布し、窒素雰囲気中のコンベア炉内（２５０℃〜
３００℃）で半導体素子１１と回路基板２１のフリップ
チップ接合を行った。
【００３６】なお、はんだバンプ１５ａの径は７０〜１
００μｍとし、バンプ間のピッチは１５０〜２１０μｍ
とした。
００μｍとし、バンプ間のピッチは１５０〜２１０μｍ
とした。
【００３７】また、信頼性の評価は、接合直後の初期抵
抗を測定し、熱サイクル試験（−５５℃〜１２５℃）を
５０サイクル毎に抵抗測定を行いながら３００サイクル
まで継続することにより、行った。
抗を測定し、熱サイクル試験（−５５℃〜１２５℃）を
５０サイクル毎に抵抗測定を行いながら３００サイクル
まで継続することにより、行った。
【００３８】その結果、Ｍｏの含有量が５％又は２０％
の時は３００サイクル以上の寿命をもつはんだ接合部
を、Ｍｏの含有量が４０％の時は３００サイクルの寿命
をもつはんだ接合部を形成することができた。また、は
んだ付け後のＮｉの膜厚（残存膜厚）を従来例に比べて
３倍以上に、つまりＮｉの拡散量を従来の１／３以下に
低減することができた。
の時は３００サイクル以上の寿命をもつはんだ接合部
を、Ｍｏの含有量が４０％の時は３００サイクルの寿命
をもつはんだ接合部を形成することができた。また、は
んだ付け後のＮｉの膜厚（残存膜厚）を従来例に比べて
３倍以上に、つまりＮｉの拡散量を従来の１／３以下に
低減することができた。
【００３９】 第３実施例 表３ サンプル はんだの組成 熱サイクル 接合部 Ｎｉ残存膜厚 Ｎｏ． （μｍ） W-5-1 Sn-57Bi-1Ag 300以上 良 ４ W-5-2 Sn-3.5Ag-5Zn 300以上 良 ４ W-5-3 Sn-5Sb 300以上 良 ４ W-5-4 Sn-3.5Ag 300以上 良 ４ W-5-5 Sn-3.5Ag-5In 300以上 良 ４ W-20-1 Sn-57Bi-1Ag 300以上 良 ４ 本実施例 W-20-2 Sn-3.5Ag-5Zn 300以上 良 ４ W-20-3 Sn-5Sb 300以上 良 ４ W-20-4 Sn-3.5Ag 300以上 良 ４ W-20-5 Sn-3.5Ag-5In 300以上 良 ４ W-35-1 Sn-57Bi-1Ag 300 良 ４ W-35-2 Sn-3.5Ag-5Zn 300 良 ４ W-35-3 Sn-5Sb 300 良 ４ W-35-4 Sn-3.5Ag 300 良 ４ W-35-5 Sn-3.5Ag-5In 300 良 ４ Ni-1 Sn-3.5Ag 200 可 ０〜１ Ni-2 Sn-48Bi-1Ag 100 可 ０ 従来例 Ni-3 Sn-5Sb 200 可 ０〜１ Ni-4 Sn-3.5Ag-5Zn 150 可 ０ Ni-5 Sn-3.5Ag-5In 150 可 ０ 半導体素子１１に対しては、Ｔｉ膜１２を１０００Å程
度形成し、次いでＷの含有量が５％、２０％及び３５％
となるようなＮｉ−Ｗ合金膜（電極／バリヤメタル層１
３ａ）を無電解メッキにより６μｍ程度形成した。そし
て、Ａｕ膜１４を５００Å程度形成した後、ＤＰ法によ
り表３に示す各組成のはんだバンプ１５ａを電極上に形
成した。この時、合金中のＳｎ中の不純物におけるＰｂ
の存在比は１ｐｐｍ以下とした。また、Ｓｎ中のα線量
は０．０１ｃｐｈ／ｃｍ2 以下のものを使用した。
度形成し、次いでＷの含有量が５％、２０％及び３５％
となるようなＮｉ−Ｗ合金膜（電極／バリヤメタル層１
３ａ）を無電解メッキにより６μｍ程度形成した。そし
て、Ａｕ膜１４を５００Å程度形成した後、ＤＰ法によ
り表３に示す各組成のはんだバンプ１５ａを電極上に形
成した。この時、合金中のＳｎ中の不純物におけるＰｂ
の存在比は１ｐｐｍ以下とした。また、Ｓｎ中のα線量
は０．０１ｃｐｈ／ｃｍ2 以下のものを使用した。
【００４０】他方、回路基板２１に対しては、半導体素
子１１の場合と同様にして、配線層を構成するＣｒ／Ｃ
ｕ膜２２，２３上に、各組成のＮｉ−Ｗ合金膜（電極／
バリヤメタル層２４ａ）を無電解メッキにより６μｍ程
度形成し、さらにＡｕ膜２５を５００Å程度形成した。
子１１の場合と同様にして、配線層を構成するＣｒ／Ｃ
ｕ膜２２，２３上に、各組成のＮｉ−Ｗ合金膜（電極／
バリヤメタル層２４ａ）を無電解メッキにより６μｍ程
度形成し、さらにＡｕ膜２５を５００Å程度形成した。
【００４１】次いで、半導体素子１１と回路基板２１の
位置合わせを行った後、はんだバンプ１５ａにフラック
スを塗布し、窒素雰囲気中のコンベア炉内（２５０℃〜
３００℃）で半導体素子１１と回路基板２１のフリップ
チップ接合を行った。
位置合わせを行った後、はんだバンプ１５ａにフラック
スを塗布し、窒素雰囲気中のコンベア炉内（２５０℃〜
３００℃）で半導体素子１１と回路基板２１のフリップ
チップ接合を行った。
【００４２】なお、はんだバンプ１５ａの径は７０〜１
００μｍとし、バンプ間のピッチは１５０〜２１０μｍ
とした。
００μｍとし、バンプ間のピッチは１５０〜２１０μｍ
とした。
【００４３】また、信頼性の評価は、接合直後の初期抵
抗を測定し、熱サイクル試験（−５５℃〜１２５℃）を
５０サイクル毎に抵抗測定を行いながら３００サイクル
まで継続することにより、行った。
抗を測定し、熱サイクル試験（−５５℃〜１２５℃）を
５０サイクル毎に抵抗測定を行いながら３００サイクル
まで継続することにより、行った。
【００４４】その結果、Ｗの含有量が５％又は２０％の
時は３００サイクル以上の寿命をもつはんだ接合部を、
Ｗの含有量が３５％の時は３００サイクルの寿命をもつ
はんだ接合部を形成することができた。また、はんだ付
け後のＮｉの膜厚（残存膜厚）を従来例に比べて３倍以
上に、つまりＮｉの拡散量を従来の１／３以下に低減す
ることができた。
時は３００サイクル以上の寿命をもつはんだ接合部を、
Ｗの含有量が３５％の時は３００サイクルの寿命をもつ
はんだ接合部を形成することができた。また、はんだ付
け後のＮｉの膜厚（残存膜厚）を従来例に比べて３倍以
上に、つまりＮｉの拡散量を従来の１／３以下に低減す
ることができた。
【００４５】図３は上述した第１〜第３実施例により作
製した半導体装置の一適用例を概略的に示したもので、
図示の例では、半導体パッケージ３０の形態で作製され
た半導体装置の断面構造が示されている。
製した半導体装置の一適用例を概略的に示したもので、
図示の例では、半導体パッケージ３０の形態で作製され
た半導体装置の断面構造が示されている。
【００４６】図示のように、この半導体パッケージ３０
は、はんだバンプ１５ａで半導体チップ（半導体素子の
ベア・チップ）１０を回路基板２１（配線層を構成する
Ｃｒ／Ｃｕ膜２２，２３）にフリップチップ接合した
後、キャップ３１で封止し、さらに配線層（２２，２
３）につながる外部リード３２を回路基板２１に接続し
て構成されている。
は、はんだバンプ１５ａで半導体チップ（半導体素子の
ベア・チップ）１０を回路基板２１（配線層を構成する
Ｃｒ／Ｃｕ膜２２，２３）にフリップチップ接合した
後、キャップ３１で封止し、さらに配線層（２２，２
３）につながる外部リード３２を回路基板２１に接続し
て構成されている。
【００４７】図４は上述した第１〜第３実施例により作
製した半導体装置の他の適用例を概略的に示したもの
で、図示の例では、マルチチップモジュール４０の形態
で作製された半導体装置の外観構成が示されている。
製した半導体装置の他の適用例を概略的に示したもの
で、図示の例では、マルチチップモジュール４０の形態
で作製された半導体装置の外観構成が示されている。
【００４８】図示のように、このマルチチップモジュー
ル４０は、はんだバンプ１５ａで複数個の半導体チップ
１０を回路基板２１上に搭載して構成されている。
ル４０は、はんだバンプ１５ａで複数個の半導体チップ
１０を回路基板２１上に搭載して構成されている。
【００４９】
【発明の効果】以上説明したように本発明によれば、Ｐ
ｂフリー化に対応したＳｎ系のはんだでフリップチップ
接合を行うに際し、信頼性の高いはんだ接合を実現する
ことができ、また、電極／バリヤメタル層の膜厚の制御
を不要とすると共に、製造コストの削減を図ることが可
能となる。
ｂフリー化に対応したＳｎ系のはんだでフリップチップ
接合を行うに際し、信頼性の高いはんだ接合を実現する
ことができ、また、電極／バリヤメタル層の膜厚の制御
を不要とすると共に、製造コストの削減を図ることが可
能となる。
【図１】従来例に係る半導体装置におけるフリップチッ
プ接合部の構成を模式的に示す断面図である。
プ接合部の構成を模式的に示す断面図である。
【図２】本発明の一実施形態に係る半導体装置における
フリップチップ接合部の構成を模式的に示す断面図であ
る。
フリップチップ接合部の構成を模式的に示す断面図であ
る。
【図３】図２の実施形態に係る半導体装置の一適用例を
概略的に示す図である。
概略的に示す図である。
【図４】図２の実施形態に係る半導体装置の他の適用例
を概略的に示す図である。
を概略的に示す図である。
１０…半導体チップ １１…半導体素子 １２…Ｔｉ膜 １３ａ…電極／バリヤメタル層（Ｎｉ−Ｃｒ、Ｎｉ−Ｍ
ｏ又はＮｉ−Ｗ） １４…Ａｕ膜 １５ａ…はんだバンプ ２１…回路基板（アルミナ、ＡｌＮ又は樹脂） ２２…Ｃｒ膜 ２３…Ｃｕ膜 ２４ａ…電極／バリヤメタル層（Ｎｉ−Ｃｒ、Ｎｉ−Ｍ
ｏ又はＮｉ−Ｗ） ２５…Ａｕ膜 ３０…半導体パッケージ ４０…マルチチップモジュール
ｏ又はＮｉ−Ｗ） １４…Ａｕ膜 １５ａ…はんだバンプ ２１…回路基板（アルミナ、ＡｌＮ又は樹脂） ２２…Ｃｒ膜 ２３…Ｃｕ膜 ２４ａ…電極／バリヤメタル層（Ｎｉ−Ｃｒ、Ｎｉ−Ｍ
ｏ又はＮｉ−Ｗ） ２５…Ａｕ膜 ３０…半導体パッケージ ４０…マルチチップモジュール
Claims (8)
- 【請求項１】 錫を主成分とする鉛フリーはんだで半導
体素子と回路基板をフリップチップ接合してなる半導体
装置を製造する方法であって、 前記半導体素子の上にニッケルを主成分とするニッケル
−クロム、ニッケル−モリブデン又はニッケル−タング
ステンの合金膜を第１の電極／バリヤメタル層として無
電解メッキにより形成し、 前記回路基板の上にニッケルを主成分とするニッケル−
クロム、ニッケル−モリブデン又はニッケル−タングス
テンの合金膜を第２の電極／バリヤメタル層として無電
解メッキにより形成し、 前記第１の電極／バリヤメタル層上に前記鉛フリーはん
だのはんだバンプを形成し、 前記はんだバンプを前記第２の電極／バリヤメタル層に
押し付けて前記フリップチップ接合を行うことを特徴と
する半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、前記鉛フリーはんだのはんだバンプを転写バ
ンプ形成法により形成することを特徴とする半導体装置
の製造方法。 - 【請求項３】 請求項１又は２に記載の半導体装置の製
造方法において、前記錫を主成分とする鉛フリーはんだ
は、銀、ビスマス、アンチモン、亜鉛及びインジウムの
うち少なくとも１種以上の金属を含む組成を有し、該組
成において錫の含有量を４０〜９５重量％、ビスマスの
含有量を１〜６０重量％、銀、アンチモン、亜鉛及びイ
ンジウムの含有量をそれぞれ０．１〜１０重量％の範囲
で選定したことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１から３のいずれか一項に記載の
半導体装置の製造方法において、前記第１及び第２の電
極／バリヤメタル層を構成する合金膜がニッケル−クロ
ムの場合に、クロムの含有量を０．１〜４０重量％の範
囲で選定したことを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１から３のいずれか一項に記載の
半導体装置の製造方法において、前記第１及び第２の電
極／バリヤメタル層を構成する合金膜がニッケル−モリ
ブデンの場合に、モリブデンの含有量を０．１〜４０重
量％の範囲で選定したことを特徴とする半導体装置の製
造方法。 - 【請求項６】 請求項１から３のいずれか一項に記載の
半導体装置の製造方法において、前記第１及び第２の電
極／バリヤメタル層を構成する合金膜がニッケル−タン
グステンの場合に、タングステンの含有量を０．１〜３
５重量％の範囲で選定したことを特徴とする半導体装置
の製造方法。 - 【請求項７】 請求項１から６のいずれか一項に記載の
半導体装置の製造方法によって製造された半導体装置を
用いて半導体パッケージの形態で作製された半導体装
置。 - 【請求項８】 請求項１から６のいずれか一項に記載の
半導体装置の製造方法によって製造された半導体装置を
回路基板上に複数個搭載してマルチチップモジュールの
形態で作製された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36752698A JP3682758B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36752698A JP3682758B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000195885A true JP2000195885A (ja) | 2000-07-14 |
| JP3682758B2 JP3682758B2 (ja) | 2005-08-10 |
Family
ID=18489535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36752698A Expired - Fee Related JP3682758B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3682758B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151538A (ja) * | 2000-11-10 | 2002-05-24 | Nippon Steel Corp | 半導体装置およびその製造方法 |
| EP1241281A1 (en) * | 2001-03-16 | 2002-09-18 | Shipley Co. L.L.C. | Tin plating |
| WO2005098933A1 (en) * | 2004-03-29 | 2005-10-20 | Intel Corporation | Under bump metallization layer to enable use of high tin content solder bumps |
| JP2007103840A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 電子回路装置の製造方法 |
| JP2007103816A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 配線基板および電子回路装置 |
| JP2009016468A (ja) * | 2007-07-03 | 2009-01-22 | Sony Corp | はんだ接合構造およびはんだバンプ形成方法 |
| JP2010056267A (ja) * | 2008-08-28 | 2010-03-11 | Mitsubishi Materials Corp | 接合不良のないバンプの形成方法 |
| US8314500B2 (en) * | 2006-12-28 | 2012-11-20 | Ultratech, Inc. | Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers |
| JP2014146658A (ja) * | 2013-01-28 | 2014-08-14 | Fujitsu Ltd | 半導体装置とその製造方法 |
-
1998
- 1998-12-24 JP JP36752698A patent/JP3682758B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151538A (ja) * | 2000-11-10 | 2002-05-24 | Nippon Steel Corp | 半導体装置およびその製造方法 |
| EP1241281A1 (en) * | 2001-03-16 | 2002-09-18 | Shipley Co. L.L.C. | Tin plating |
| WO2005098933A1 (en) * | 2004-03-29 | 2005-10-20 | Intel Corporation | Under bump metallization layer to enable use of high tin content solder bumps |
| CN100578746C (zh) * | 2004-03-29 | 2010-01-06 | 英特尔公司 | 允许使用高含锡量焊块的凸块下金属化层 |
| JP2007103840A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 電子回路装置の製造方法 |
| JP2007103816A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 配線基板および電子回路装置 |
| US8314500B2 (en) * | 2006-12-28 | 2012-11-20 | Ultratech, Inc. | Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers |
| JP2009016468A (ja) * | 2007-07-03 | 2009-01-22 | Sony Corp | はんだ接合構造およびはんだバンプ形成方法 |
| JP2010056267A (ja) * | 2008-08-28 | 2010-03-11 | Mitsubishi Materials Corp | 接合不良のないバンプの形成方法 |
| JP2014146658A (ja) * | 2013-01-28 | 2014-08-14 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US9620470B2 (en) | 2013-01-28 | 2017-04-11 | Fujitsu Limited | Semiconductor device having connection terminal of solder |
| TWI579992B (zh) * | 2013-01-28 | 2017-04-21 | Fujitsu Ltd | 半導體裝置及製造該半導體裝置之方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3682758B2 (ja) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5391514A (en) | Low temperature ternary C4 flip chip bonding method | |
| JP3748785B2 (ja) | 鉛フリーバンプの形成方法 | |
| JP4051893B2 (ja) | 電子機器 | |
| JP5099644B2 (ja) | 電子部品、半導体パッケージ及び電子機器 | |
| US6444562B1 (en) | Nickel alloy films for reduced intermetallic formation in solder | |
| JP2003338517A (ja) | 基板上に無鉛はんだ合金を形成する方法 | |
| JP4130508B2 (ja) | 半田接合方法及び電子装置の製造方法 | |
| US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
| JP2002124533A (ja) | 電極材料、半導体装置及び実装装置 | |
| JP3682758B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002261104A (ja) | 半導体装置および電子機器 | |
| TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
| JP3568676B2 (ja) | 半導体装置、回路基板及び電子回路装置 | |
| JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
| JP2007123577A (ja) | 半導体装置 | |
| JP2000150574A (ja) | 半導体装置及び半田による接合方法 | |
| JP2001237259A (ja) | ハンダ合金、回路基板、半導体装置及びその製造方法 | |
| JP2697116B2 (ja) | インジウム半田の接合構造 | |
| TW200419748A (en) | Under bump metallurgy and flip chip | |
| JP3672733B2 (ja) | 半田接合方法及び電子装置 | |
| JP3557797B2 (ja) | 半導体装置 | |
| JP3594442B2 (ja) | 半導体装置 | |
| JP3469093B2 (ja) | 印刷回路基板および実装回路基板の製造方法 | |
| JPH08290288A (ja) | 無鉛はんだ | |
| WO2004004003A1 (en) | Multilayer substrate metallization for ic interconnection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |