JP3672733B2 - 半田接合方法及び電子装置 - Google Patents
半田接合方法及び電子装置 Download PDFInfo
- Publication number
- JP3672733B2 JP3672733B2 JP12724498A JP12724498A JP3672733B2 JP 3672733 B2 JP3672733 B2 JP 3672733B2 JP 12724498 A JP12724498 A JP 12724498A JP 12724498 A JP12724498 A JP 12724498A JP 3672733 B2 JP3672733 B2 JP 3672733B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrode
- film
- preliminary
- bonding method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半田接合方法に係り、特に絶縁耐圧の低下を防止し、またα線によるソフトエラーを防止することができる半田接合方法に関する。
また、本発明は、回路基板及びその回路基板を用いた電子装置に係り、特に絶縁抵抗の低下を防止し、またα線によるソフトエラーを防止することができる回路基板及びそれを用いた電子装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高速動作の観点から、配線長を短縮する技術が求められている。そこで注目されているのが、フリップチップ接合（Flip Chip Bonding）技術、即ち、半導体チップ上に形成された半田バンプを、電極が形成された回路基板上に載置し、熱を加えることにより半田バンプを溶解して接続する技術である。
【０００３】
従来のフリップチップ接合について、図３を用いて説明する。
まず、所定の素子が形成された半導体基板１１０上に、Ｔｉ膜１１２及びＮｉ膜１１４より成る電極１１６を形成し、電極１１６上に半田バンプ１１８を形成する。
一方、ガラスエポキシ基板１２０上に、Ｃｒ膜１２２、Ｃｕ膜１２４、Ｎｉ膜１２６、及びＡｕ膜１２７よりなる電極１２８を形成する。
【０００４】
この後、半導体基板１１０側の半田バンプ１１８をガラスエポキシ基板１２０側の電極１２８と位置合わせし、加熱することにより接合する。
このように、フリップチップ接合を用いれば、リード線を用いて接続する必要がないため、配線長を短縮することができる。
従来、フリップチップ接合には、Ｐｂ−Ｓｎ系の半田材料が広く用いられてきた。しかし、Ｐｂ−Ｓｎ系の半田材料に含まれるＰｂ（鉛）は同位体が存在し、それら同位体はＵ（ウラン）やＴｈ（トリウム）の崩壊系列中の中間生成物又は最終生成物である。Ｕ（ウラン）やＴｈ（トリウム）は、Ｈｅ原子を放出するα崩壊を伴うため、半田材料からα線が生じることとなる。そして、このα線が半導体素子の動作に影響を与え、いわゆるソフトエラーが生じてしまうことがあった。
【０００５】
また、Ｐｂが土壌に流出した場合、酸性雨によりＰｂが溶解され、環境に悪影響を及ぼす場合があり、環境問題の面からもＰｂを主成分としない半田材料を用いることが求められていた。
そこで、Ｐｂ−Ｓｎ系の半田材料に代わる半田材料として、例えばＳｎ（スズ）にＡｇ（銀）を添加した半田材料が用いられ始めている。
【０００６】
【発明が解決しようとする課題】
しかしながら、フリップチップ接合は半田を用いた接合であるので、フラックスが用いられる。半田接合で用いられたフラックスはその後の洗浄処理によって除去されるが、フリップチップ接合が行われた場合には構造上フラックスを洗浄しにくいため、フラックスが完全に除去しきれないことがある。
【０００７】
フラックスにはＣｌイオン等が含まれているため、フラックスの残渣からＣｌイオン等が移動し、いわゆるイオンマイグレーションが生じてしまう。イオンマイグレーションが生じると、Ｃｌイオン等のハロゲンイオンが半田材料のＳｎやＡｇと再結晶し、これにより樹枝状の結晶、即ちデンドライト（dendrite）結晶が生じてしまう。
【０００８】
従来のＰｂ−５％Ｓｎ等のＰｂを主成分とする半田材料ではＳｎの含有率が少ないためデンドライト結晶は成長しにくかったが、Ｓｎを主成分とするＳｎ−Ａｇ系の半田材料を用いた場合にはデンドライト結晶が大きく成長してしまう。
そして、デンドライト結晶が大きく成長して隣接する電極近傍まで達すると、絶縁抵抗の低下を招いてしまう。特に配線間隔が狭い微細化された半導体装置等をフリップチップ接合した場合には、デンドライト結晶の成長による絶縁抵抗の低下は顕著であった。
【０００９】
本発明の目的は、絶縁抵抗の低下を防止し、またα線によるソフトエラーを防止することができる半田接合方法及び回路基板並びにその回路基板を用いた電子装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、Ｂｉを含むＳｎ又はＳｂを含むＳｎより成る予備半田層が上面に形成された第１の電極と、Ａｇを含むＳｎより成る半田バンプが上面に形成された第２の電極とを半田接合することを特徴とする半田接合方法により達成される。これにより、Ｓｎを主成分とする半田材料を用いた半田接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＢｉ又はＳｂにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。また、Ａｇを含むＳｎより成る半田材料、すなわち放出されるα線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
【００１１】
また、上記の半田接合方法において、前記半田バンプのＰｂの含有率は１ｐｐｍ以下であることが望ましい。これにより、Ｐｂの含有率が少ない半田材料、すなわち放出されるα線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
【００１２】
また、上記の半田接合方法において、前記半田バンプのα線量は０．０１ｃｐｈ／ｃｍ２以下であることが望ましい。これにより、α線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
また、上記の半田接合方法において、前記予備半田層の厚さが５０μｍ〜１００μｍであることが望ましい。
【００１４】
また、上記目的は、第１の電極と、前記第１の電極上に形成され、Ｂｉを含むＳｎ又はＳｂを含むＳｎより成る予備半田層とが設けられた一方の基板と、第２の電極と、前記第２の電極上に形成され、Ａｇを含むＳｎより成る半田バンプとが設けられた他方の基板とを備え、前記第１の電極と前記第２の電極とが半田接合されていることを特徴とする電子装置により達成される。これにより、Ｓｎを主成分とする半田材料を用いた半田接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＢｉ又はＳｂにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。また、Ａｇを含むＳｎより成る半田材料、すなわち放出されるα線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
また、上記の電子装置において、前記予備半田層の厚さが５０μｍ〜１００μｍであることが望ましい。
【００１５】
【発明の実施の形態】
本発明の一実施形態による半田接合方法を図１を用いて説明する。図１は、本実施形態による半田接合方法を示す断面図である。
まず、所定の半導体素子が形成された半導体基板１０を用意する。
次に、半導体基板１０上に、スパッタ法により膜厚１００ｎｍのＴｉ膜１２を形成する。この後、Ｔｉ膜１２を電極の形状にパターニングする。電極の形状は例えば直径７０乃至１００μｍとし、電極１４と隣接する電極（図示せず）との間のピッチは例えば１５０乃至２１０μｍとする。
【００１６】
次に、無電解メッキ法又は電解メッキ法により、Ｔｉ膜１２上に、膜厚４μｍのＮｉ膜１４を形成する。こうしてＴｉ膜１２及びＮｉ膜１４より成る電極１６が形成されることとなる。なお、Ｎｉ膜１４は、後工程で電極１６上に形成する半田バンプ１８が電極１６内に拡散するのを防止するためのバリアメタルとして機能するものである。
【００１７】
次に、電極１６上に、Ｓｎ−Ａｇ系の半田材料より成る半田バンプ１８を形成する。半田バンプ１８の形成方法としては、例えばＤＰ（Dimple Plate）法を用いることができる。なお、Ｓｎ−Ａｇ系の半田材料中のＰｂの濃度は１ｐｐｍ以下であることが望ましい。また、Ｓｎ−Ａｇ系の半田材料から放出されるα線量は、０．０１ｃｐｈ／ｃｍ2以下であることが望ましい。
【００１８】
こうして、半導体基板１０の電極１６上に半田バンプ１８が形成された半導体装置１９が形成されることとなる。
一方、ガラスエポキシ基板２０上に、Ｃｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６を順に形成する。この後、Ｃｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６をパターニングすることにより、Ｃｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６より成る電極２８を形成する。
【００１９】
次に、電極２８上に、膜厚５０乃至１００μｍの予備半田層３０を形成する。予備半田層３０は、例えば、２５μｍ以下の粉末に分級したＳｎ−Ｂｉ系の半田材料にフラックスを混合して半田ペーストを作製し、この半田ペーストを用いたスクリーン印刷により形成することができる。半田材料としては、例えばＳｎ−５７％Ｂｉを用いることができる。
【００２０】
予備半田層３０としてＳｎ−Ｂｉ系の半田材料を用いるのは、Ｓｎ−Ｂｉ系の半田材料を用いることにより下記のような効果が得られるためである。
即ち、ガラスエポキシ基板２０側の電極２８と半導体基板１０側の半田バンプ１８とを接合すると、ガラスエポキシ基板２０側の電極２８上に形成されたＳｎ−Ｂｉ系の予備半田層３０内のＢｉが、半導体基板１０側の電極１６上に形成されたＳｎ−Ａｇ系の半田バンプ１８内に拡散し、Ｓｎ−Ａｇ−Ｂｉ系の半田合金を生ずる。Ｂｉはフラックスの残渣等に含まれるＣｌイオン等のハロゲンイオンを捕捉する能力が高いため、半田バンプ１８のＳｎやＡｇにＣｌイオン等が反応するのが防止され、これによりデンドライト結晶の発生が防止される。また、半田バンプ１８からＳｎイオンやＡｇイオンが溶出したとしても、ＣｌイオンがＳｎイオンやＡｇイオンと反応するのではなく、ＢｉがＳｎイオンやＡｇイオンに反応する。ＢｉがＳｎイオンやＡｇイオンと反応することにより生じる結晶はＳｎやＡｇの結晶よりも小さく、また、その結晶は樹枝状には成長しないので、絶縁抵抗の低下が防止される。
【００２１】
なお、予備半田層３０の膜厚を５０乃至１００μｍとするのは、下記の理由によるものである。
即ち、予備半田層３０の膜厚が５０乃至１００μｍ程度であれば、予備半田層３０内のＢｉが半田バンプ１８内に拡散し、ガラスエポキシ基板２０側の電極２８近傍でＢｉの濃度が極端に高くなってしまうことはないが、予備半田層３０の膜厚が厚すぎると、予備半田層３０の半田材料が半田バンプ１８内に拡散しきらない。半田バンプ１８の融点は例えば２００℃と比較的高いのに対し、予備半田層３０として用いるＳｎ−５７％Ｂｉは融点が１３９℃と低いため、予備半田層３０の材料が半田バンプ１８内に十分に拡散しきらなかった場合には、ガラスエポキシ基板２０側の電極２８近傍において融点が低い領域が生じてしまうこととなる。また、Ｂｉが多く含まれる半田は柔軟性が低いため、ガラスエポキシ基板２０側の電極２８近傍の半田において柔軟性の低い領域が生じることとなり、クラックの発生要因となってしまうこともある。そこで、本実施形態では、予備半田層３０の半田材料が半田バンプ１８内に十分に拡散しうるよう、予備半田層３０の膜厚を５０乃至１００μｍとした。
【００２２】
こうして、電極２８上に予備半田層３０が形成された回路基板３２が形成されることとなる。
次に、半導体装置１９と回路基板３２との位置合わせを行い、酸素濃度が１０ｐｐｍ以下の窒素雰囲気中のリフロー炉内でフリップチップ接合を行う。
このようにして回路基板３２上に半導体装置１９が実装され、電子装置が製造されることとなる。
【００２３】
（ＴＨＢ試験結果）
上記のような半田接合方法を用いて製造した電子装置について、ＴＨＢ（Thermal Humidity Bias）試験を１０００時間行い、絶縁抵抗を測定した。ＴＨＢ試験の条件は、温度１２１℃、湿度８５％ＲＨ、圧力１．７ａｔｍ、印加電圧５Ｖとした。半田バンプ１８の材料としてはＳｎ−１０％Ａｇ、Ｓｎ−５％Ａｇ、Ｓｎ−３．５％Ａｇ、又はＳｎ−３％Ａｇを用い、予備半田層３０として膜厚５０μｍのＳｎ−５７％Ｂｉ、又は膜厚１００μｍのＳｎ−５７％Ｂｉを用い、それぞれの組み合わせについてＴＨＢ試験を行った。その結果を表１に示す。
【００２４】
【表１】
【００２５】
表１の実施例１乃至８に示すように、ＴＨＢ試験前の絶縁抵抗はいずれも１０10Ω以上、ＴＨＢ試験後の絶縁抵抗はいずれも１０10Ω以上であり、良好な絶縁抵抗を得ることができた。
一方、図３に示す従来の半田接合方法を用いて製造した電子装置についても、２つの比較例、即ち比較例１及び比較例２によりＴＨＢ試験を行った。ＴＨＢ試験の条件は上記と同様とし、半田バンプ１１８の材料としてはＳｎ−３．５％Ａｇを用いた。
【００２６】
その結果、表１に示すように、比較例１については、ＴＨＢ試験前の絶縁抵抗は１０9〜１０10Ωであり、ＴＨＢ試験後の絶縁抵抗は１０8〜１０9Ωであった。また、比較例２についてはＴＨＢ試験前の絶縁抵抗は１０7〜１０8Ω、ＴＨＢ試験後の絶縁抵抗は１０7〜１０8Ωであった。即ち、従来の半田接合方法を用いた場合には、比較例１及び比較例２のいずれもがＴＨＢ試験後に１０10Ω以上の良好な絶縁抵抗を得ることはできなかった。
【００２７】
このように、本実施形態によれば、Ｓｎを主成分とする半田材料を用いたフリップチップ接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＢｉにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。
【００２８】
また、Ｐｂの含有率の少ない半田材料、即ち放出されるα線量が少ない半田材料を用いて接合するので、半田材料から放出されるα線量は少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
［他の実施形態］
本発明の他の実施形態による半田接合方法を図２を用いて説明する。図２は、本実施形態による半田接合方法を示す断面図である。図１に示す一実施形態による半田接合方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００２９】
本実施形態による半田接合方法は、予備半田層３０ａとしてＳｎ−Ｓｂ系の半田材料を用いている点の他は、第１実施形態による半田接合方法と同様である。予備半田層３０ａの材料としては、例えばＳｎ−５％Ｓｂを用いることができる。
本実施形態による半田接合方法で予備半田層３０ａとしてＳｎ−Ｓｂ系の半田材料を用いているのは、予備半田層３０ａに含まれるＳｂが第１実施形態による予備半田層に含まれるＢｉと同様の効果を奏するためである。
【００３０】
（ＴＨＢ試験結果）
また、このようにして接合した電子装置について、第１実施形態と同様にしてＴＨＢ試験を行った。なお、予備半田層３０ａの材料としては、膜厚５０μｍ又は膜厚１００μｍのＳｎ−５％Ｓｂを用いた。その結果を表２に示す。
【００３１】
【表２】
【００３２】
表２の実施例９乃至実施例１６に示すように、ＴＨＢ試験前及びＴＨＢ試験後の絶縁抵抗はいずれも１０10Ω以上であり、良好な絶縁抵抗が得られた。
このように、本実施形態によれば、Ｓｎを主成分とする半田材料を用いたフリップチップ接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＰｂにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。
【００３３】
また、Ｐｂの含有率の少ない半田材料、即ち放出されるα線量が少ない半田材料を用いて接合するので、半田材料から放出されるα線量は少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００３４】
例えば、一実施形態では、半田材料としてＳｎ−５７％Ｂｉを用いたが、Ｂｉの含有率は５７％に限定されるものではない。例えば、半田材料として、Ｂｉの含有率が４０〜６０ｗｔ％のＳｎ−Ｂｉ系の半田材料を適宜用いてもよい。
また、他の実施形態では、半田材料としてＳｎ−５％Ｓｂを用いたが、Ｓｂの含有率は５％に限定されるものではない。例えば、半田材料として、Ｓｂの含有率が０．１〜１０ｗｔ％のＳｎ−Ｓｂ系の半田材料を適宜用いてもよい。
【００３５】
また、上記実施形態では、半導体装置を回路基板上に搭載して電子装置を製造する場合を例に説明したが、複数の半導体装置を１つの回路基板上に搭載することにより構成されるマルチチップモジュール（ＭＣＭ、Multi Chip Module）を製造する場合などにも適用することができる。
また、上記実施形態では、回路基板上に半導体装置を搭載することにより電子装置を製造する場合を例に説明したが、回路基板上に半導体チップを搭載することにより半導体パッケージを製造する場合にも適用することができる。
【００３６】
【発明の効果】
以上の通り、本発明によれば、Ｓｎを主成分とする半田材料を用いた半田接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＢｉ又はＳｂにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。
【００３７】
また、本発明によれば、Ａｇを含むＳｎより成る半田材料、すなわち放出されるα線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による半田接合方法を示す断面図である。
【図２】本発明の他の実施形態による半田接合方法を示す断面図である。
【図３】従来の半田接合方法を示す断面図である。
【符号の説明】
１０…半導体基板
１２…Ｔｉ膜
１４…Ｎｉ膜
１６…電極
１８…半田バンプ
１９…半導体装置
２０…ガラスエポキシ基板
２２…Ｃｒ膜
２４…Ｃｕ膜
２６…Ｎｉ膜
２８…電極
３０…予備半田層
３０ａ…予備半田層
３２…回路基板
１１０…半導体基板
１１２…Ｔｉ膜
１１４…Ｎｉ膜
１１６…電極
１１８…半田バンプ
１１９…半導体装置
１２０…ガラスエポキシ基板
１２２…Ｃｒ膜
１２４…Ｃｕ膜
１２６…Ｎｉ膜
１２７…Ａｕ膜
１２８…電極
１３２…回路基板
【発明の属する技術分野】
本発明は、半田接合方法に係り、特に絶縁耐圧の低下を防止し、またα線によるソフトエラーを防止することができる半田接合方法に関する。
また、本発明は、回路基板及びその回路基板を用いた電子装置に係り、特に絶縁抵抗の低下を防止し、またα線によるソフトエラーを防止することができる回路基板及びそれを用いた電子装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高速動作の観点から、配線長を短縮する技術が求められている。そこで注目されているのが、フリップチップ接合（Flip Chip Bonding）技術、即ち、半導体チップ上に形成された半田バンプを、電極が形成された回路基板上に載置し、熱を加えることにより半田バンプを溶解して接続する技術である。
【０００３】
従来のフリップチップ接合について、図３を用いて説明する。
まず、所定の素子が形成された半導体基板１１０上に、Ｔｉ膜１１２及びＮｉ膜１１４より成る電極１１６を形成し、電極１１６上に半田バンプ１１８を形成する。
一方、ガラスエポキシ基板１２０上に、Ｃｒ膜１２２、Ｃｕ膜１２４、Ｎｉ膜１２６、及びＡｕ膜１２７よりなる電極１２８を形成する。
【０００４】
この後、半導体基板１１０側の半田バンプ１１８をガラスエポキシ基板１２０側の電極１２８と位置合わせし、加熱することにより接合する。
このように、フリップチップ接合を用いれば、リード線を用いて接続する必要がないため、配線長を短縮することができる。
従来、フリップチップ接合には、Ｐｂ−Ｓｎ系の半田材料が広く用いられてきた。しかし、Ｐｂ−Ｓｎ系の半田材料に含まれるＰｂ（鉛）は同位体が存在し、それら同位体はＵ（ウラン）やＴｈ（トリウム）の崩壊系列中の中間生成物又は最終生成物である。Ｕ（ウラン）やＴｈ（トリウム）は、Ｈｅ原子を放出するα崩壊を伴うため、半田材料からα線が生じることとなる。そして、このα線が半導体素子の動作に影響を与え、いわゆるソフトエラーが生じてしまうことがあった。
【０００５】
また、Ｐｂが土壌に流出した場合、酸性雨によりＰｂが溶解され、環境に悪影響を及ぼす場合があり、環境問題の面からもＰｂを主成分としない半田材料を用いることが求められていた。
そこで、Ｐｂ−Ｓｎ系の半田材料に代わる半田材料として、例えばＳｎ（スズ）にＡｇ（銀）を添加した半田材料が用いられ始めている。
【０００６】
【発明が解決しようとする課題】
しかしながら、フリップチップ接合は半田を用いた接合であるので、フラックスが用いられる。半田接合で用いられたフラックスはその後の洗浄処理によって除去されるが、フリップチップ接合が行われた場合には構造上フラックスを洗浄しにくいため、フラックスが完全に除去しきれないことがある。
【０００７】
フラックスにはＣｌイオン等が含まれているため、フラックスの残渣からＣｌイオン等が移動し、いわゆるイオンマイグレーションが生じてしまう。イオンマイグレーションが生じると、Ｃｌイオン等のハロゲンイオンが半田材料のＳｎやＡｇと再結晶し、これにより樹枝状の結晶、即ちデンドライト（dendrite）結晶が生じてしまう。
【０００８】
従来のＰｂ−５％Ｓｎ等のＰｂを主成分とする半田材料ではＳｎの含有率が少ないためデンドライト結晶は成長しにくかったが、Ｓｎを主成分とするＳｎ−Ａｇ系の半田材料を用いた場合にはデンドライト結晶が大きく成長してしまう。
そして、デンドライト結晶が大きく成長して隣接する電極近傍まで達すると、絶縁抵抗の低下を招いてしまう。特に配線間隔が狭い微細化された半導体装置等をフリップチップ接合した場合には、デンドライト結晶の成長による絶縁抵抗の低下は顕著であった。
【０００９】
本発明の目的は、絶縁抵抗の低下を防止し、またα線によるソフトエラーを防止することができる半田接合方法及び回路基板並びにその回路基板を用いた電子装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、Ｂｉを含むＳｎ又はＳｂを含むＳｎより成る予備半田層が上面に形成された第１の電極と、Ａｇを含むＳｎより成る半田バンプが上面に形成された第２の電極とを半田接合することを特徴とする半田接合方法により達成される。これにより、Ｓｎを主成分とする半田材料を用いた半田接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＢｉ又はＳｂにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。また、Ａｇを含むＳｎより成る半田材料、すなわち放出されるα線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
【００１１】
また、上記の半田接合方法において、前記半田バンプのＰｂの含有率は１ｐｐｍ以下であることが望ましい。これにより、Ｐｂの含有率が少ない半田材料、すなわち放出されるα線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
【００１２】
また、上記の半田接合方法において、前記半田バンプのα線量は０．０１ｃｐｈ／ｃｍ２以下であることが望ましい。これにより、α線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
また、上記の半田接合方法において、前記予備半田層の厚さが５０μｍ〜１００μｍであることが望ましい。
【００１４】
また、上記目的は、第１の電極と、前記第１の電極上に形成され、Ｂｉを含むＳｎ又はＳｂを含むＳｎより成る予備半田層とが設けられた一方の基板と、第２の電極と、前記第２の電極上に形成され、Ａｇを含むＳｎより成る半田バンプとが設けられた他方の基板とを備え、前記第１の電極と前記第２の電極とが半田接合されていることを特徴とする電子装置により達成される。これにより、Ｓｎを主成分とする半田材料を用いた半田接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＢｉ又はＳｂにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。また、Ａｇを含むＳｎより成る半田材料、すなわち放出されるα線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
また、上記の電子装置において、前記予備半田層の厚さが５０μｍ〜１００μｍであることが望ましい。
【００１５】
【発明の実施の形態】
本発明の一実施形態による半田接合方法を図１を用いて説明する。図１は、本実施形態による半田接合方法を示す断面図である。
まず、所定の半導体素子が形成された半導体基板１０を用意する。
次に、半導体基板１０上に、スパッタ法により膜厚１００ｎｍのＴｉ膜１２を形成する。この後、Ｔｉ膜１２を電極の形状にパターニングする。電極の形状は例えば直径７０乃至１００μｍとし、電極１４と隣接する電極（図示せず）との間のピッチは例えば１５０乃至２１０μｍとする。
【００１６】
次に、無電解メッキ法又は電解メッキ法により、Ｔｉ膜１２上に、膜厚４μｍのＮｉ膜１４を形成する。こうしてＴｉ膜１２及びＮｉ膜１４より成る電極１６が形成されることとなる。なお、Ｎｉ膜１４は、後工程で電極１６上に形成する半田バンプ１８が電極１６内に拡散するのを防止するためのバリアメタルとして機能するものである。
【００１７】
次に、電極１６上に、Ｓｎ−Ａｇ系の半田材料より成る半田バンプ１８を形成する。半田バンプ１８の形成方法としては、例えばＤＰ（Dimple Plate）法を用いることができる。なお、Ｓｎ−Ａｇ系の半田材料中のＰｂの濃度は１ｐｐｍ以下であることが望ましい。また、Ｓｎ−Ａｇ系の半田材料から放出されるα線量は、０．０１ｃｐｈ／ｃｍ2以下であることが望ましい。
【００１８】
こうして、半導体基板１０の電極１６上に半田バンプ１８が形成された半導体装置１９が形成されることとなる。
一方、ガラスエポキシ基板２０上に、Ｃｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６を順に形成する。この後、Ｃｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６をパターニングすることにより、Ｃｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６より成る電極２８を形成する。
【００１９】
次に、電極２８上に、膜厚５０乃至１００μｍの予備半田層３０を形成する。予備半田層３０は、例えば、２５μｍ以下の粉末に分級したＳｎ−Ｂｉ系の半田材料にフラックスを混合して半田ペーストを作製し、この半田ペーストを用いたスクリーン印刷により形成することができる。半田材料としては、例えばＳｎ−５７％Ｂｉを用いることができる。
【００２０】
予備半田層３０としてＳｎ−Ｂｉ系の半田材料を用いるのは、Ｓｎ−Ｂｉ系の半田材料を用いることにより下記のような効果が得られるためである。
即ち、ガラスエポキシ基板２０側の電極２８と半導体基板１０側の半田バンプ１８とを接合すると、ガラスエポキシ基板２０側の電極２８上に形成されたＳｎ−Ｂｉ系の予備半田層３０内のＢｉが、半導体基板１０側の電極１６上に形成されたＳｎ−Ａｇ系の半田バンプ１８内に拡散し、Ｓｎ−Ａｇ−Ｂｉ系の半田合金を生ずる。Ｂｉはフラックスの残渣等に含まれるＣｌイオン等のハロゲンイオンを捕捉する能力が高いため、半田バンプ１８のＳｎやＡｇにＣｌイオン等が反応するのが防止され、これによりデンドライト結晶の発生が防止される。また、半田バンプ１８からＳｎイオンやＡｇイオンが溶出したとしても、ＣｌイオンがＳｎイオンやＡｇイオンと反応するのではなく、ＢｉがＳｎイオンやＡｇイオンに反応する。ＢｉがＳｎイオンやＡｇイオンと反応することにより生じる結晶はＳｎやＡｇの結晶よりも小さく、また、その結晶は樹枝状には成長しないので、絶縁抵抗の低下が防止される。
【００２１】
なお、予備半田層３０の膜厚を５０乃至１００μｍとするのは、下記の理由によるものである。
即ち、予備半田層３０の膜厚が５０乃至１００μｍ程度であれば、予備半田層３０内のＢｉが半田バンプ１８内に拡散し、ガラスエポキシ基板２０側の電極２８近傍でＢｉの濃度が極端に高くなってしまうことはないが、予備半田層３０の膜厚が厚すぎると、予備半田層３０の半田材料が半田バンプ１８内に拡散しきらない。半田バンプ１８の融点は例えば２００℃と比較的高いのに対し、予備半田層３０として用いるＳｎ−５７％Ｂｉは融点が１３９℃と低いため、予備半田層３０の材料が半田バンプ１８内に十分に拡散しきらなかった場合には、ガラスエポキシ基板２０側の電極２８近傍において融点が低い領域が生じてしまうこととなる。また、Ｂｉが多く含まれる半田は柔軟性が低いため、ガラスエポキシ基板２０側の電極２８近傍の半田において柔軟性の低い領域が生じることとなり、クラックの発生要因となってしまうこともある。そこで、本実施形態では、予備半田層３０の半田材料が半田バンプ１８内に十分に拡散しうるよう、予備半田層３０の膜厚を５０乃至１００μｍとした。
【００２２】
こうして、電極２８上に予備半田層３０が形成された回路基板３２が形成されることとなる。
次に、半導体装置１９と回路基板３２との位置合わせを行い、酸素濃度が１０ｐｐｍ以下の窒素雰囲気中のリフロー炉内でフリップチップ接合を行う。
このようにして回路基板３２上に半導体装置１９が実装され、電子装置が製造されることとなる。
【００２３】
（ＴＨＢ試験結果）
上記のような半田接合方法を用いて製造した電子装置について、ＴＨＢ（Thermal Humidity Bias）試験を１０００時間行い、絶縁抵抗を測定した。ＴＨＢ試験の条件は、温度１２１℃、湿度８５％ＲＨ、圧力１．７ａｔｍ、印加電圧５Ｖとした。半田バンプ１８の材料としてはＳｎ−１０％Ａｇ、Ｓｎ−５％Ａｇ、Ｓｎ−３．５％Ａｇ、又はＳｎ−３％Ａｇを用い、予備半田層３０として膜厚５０μｍのＳｎ−５７％Ｂｉ、又は膜厚１００μｍのＳｎ−５７％Ｂｉを用い、それぞれの組み合わせについてＴＨＢ試験を行った。その結果を表１に示す。
【００２４】
【表１】
表１の実施例１乃至８に示すように、ＴＨＢ試験前の絶縁抵抗はいずれも１０10Ω以上、ＴＨＢ試験後の絶縁抵抗はいずれも１０10Ω以上であり、良好な絶縁抵抗を得ることができた。
一方、図３に示す従来の半田接合方法を用いて製造した電子装置についても、２つの比較例、即ち比較例１及び比較例２によりＴＨＢ試験を行った。ＴＨＢ試験の条件は上記と同様とし、半田バンプ１１８の材料としてはＳｎ−３．５％Ａｇを用いた。
【００２６】
その結果、表１に示すように、比較例１については、ＴＨＢ試験前の絶縁抵抗は１０9〜１０10Ωであり、ＴＨＢ試験後の絶縁抵抗は１０8〜１０9Ωであった。また、比較例２についてはＴＨＢ試験前の絶縁抵抗は１０7〜１０8Ω、ＴＨＢ試験後の絶縁抵抗は１０7〜１０8Ωであった。即ち、従来の半田接合方法を用いた場合には、比較例１及び比較例２のいずれもがＴＨＢ試験後に１０10Ω以上の良好な絶縁抵抗を得ることはできなかった。
【００２７】
このように、本実施形態によれば、Ｓｎを主成分とする半田材料を用いたフリップチップ接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＢｉにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。
【００２８】
また、Ｐｂの含有率の少ない半田材料、即ち放出されるα線量が少ない半田材料を用いて接合するので、半田材料から放出されるα線量は少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
［他の実施形態］
本発明の他の実施形態による半田接合方法を図２を用いて説明する。図２は、本実施形態による半田接合方法を示す断面図である。図１に示す一実施形態による半田接合方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００２９】
本実施形態による半田接合方法は、予備半田層３０ａとしてＳｎ−Ｓｂ系の半田材料を用いている点の他は、第１実施形態による半田接合方法と同様である。予備半田層３０ａの材料としては、例えばＳｎ−５％Ｓｂを用いることができる。
本実施形態による半田接合方法で予備半田層３０ａとしてＳｎ−Ｓｂ系の半田材料を用いているのは、予備半田層３０ａに含まれるＳｂが第１実施形態による予備半田層に含まれるＢｉと同様の効果を奏するためである。
【００３０】
（ＴＨＢ試験結果）
また、このようにして接合した電子装置について、第１実施形態と同様にしてＴＨＢ試験を行った。なお、予備半田層３０ａの材料としては、膜厚５０μｍ又は膜厚１００μｍのＳｎ−５％Ｓｂを用いた。その結果を表２に示す。
【００３１】
【表２】
表２の実施例９乃至実施例１６に示すように、ＴＨＢ試験前及びＴＨＢ試験後の絶縁抵抗はいずれも１０10Ω以上であり、良好な絶縁抵抗が得られた。
このように、本実施形態によれば、Ｓｎを主成分とする半田材料を用いたフリップチップ接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＰｂにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。
【００３３】
また、Ｐｂの含有率の少ない半田材料、即ち放出されるα線量が少ない半田材料を用いて接合するので、半田材料から放出されるα線量は少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００３４】
例えば、一実施形態では、半田材料としてＳｎ−５７％Ｂｉを用いたが、Ｂｉの含有率は５７％に限定されるものではない。例えば、半田材料として、Ｂｉの含有率が４０〜６０ｗｔ％のＳｎ−Ｂｉ系の半田材料を適宜用いてもよい。
また、他の実施形態では、半田材料としてＳｎ−５％Ｓｂを用いたが、Ｓｂの含有率は５％に限定されるものではない。例えば、半田材料として、Ｓｂの含有率が０．１〜１０ｗｔ％のＳｎ−Ｓｂ系の半田材料を適宜用いてもよい。
【００３５】
また、上記実施形態では、半導体装置を回路基板上に搭載して電子装置を製造する場合を例に説明したが、複数の半導体装置を１つの回路基板上に搭載することにより構成されるマルチチップモジュール（ＭＣＭ、Multi Chip Module）を製造する場合などにも適用することができる。
また、上記実施形態では、回路基板上に半導体装置を搭載することにより電子装置を製造する場合を例に説明したが、回路基板上に半導体チップを搭載することにより半導体パッケージを製造する場合にも適用することができる。
【００３６】
【発明の効果】
以上の通り、本発明によれば、Ｓｎを主成分とする半田材料を用いた半田接合を行う場合であっても、フラックスの残渣に含まれるＣｌイオン等のハロゲンイオンを予備半田層に含まれたＢｉ又はＳｂにより捕捉することができるので、デンドライト結晶の成長を防止することができ、これにより絶縁抵抗の低下を防止することができる。
【００３７】
また、本発明によれば、Ａｇを含むＳｎより成る半田材料、すなわち放出されるα線量が少ない半田材料を用いて半田接合を行うので、半田材料から放出されるα線量を少なくすることができ、これによりα線による半導体装置のソフトエラーを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による半田接合方法を示す断面図である。
【図２】本発明の他の実施形態による半田接合方法を示す断面図である。
【図３】従来の半田接合方法を示す断面図である。
【符号の説明】
１０…半導体基板
１２…Ｔｉ膜
１４…Ｎｉ膜
１６…電極
１８…半田バンプ
１９…半導体装置
２０…ガラスエポキシ基板
２２…Ｃｒ膜
２４…Ｃｕ膜
２６…Ｎｉ膜
２８…電極
３０…予備半田層
３０ａ…予備半田層
３２…回路基板
１１０…半導体基板
１１２…Ｔｉ膜
１１４…Ｎｉ膜
１１６…電極
１１８…半田バンプ
１１９…半導体装置
１２０…ガラスエポキシ基板
１２２…Ｃｒ膜
１２４…Ｃｕ膜
１２６…Ｎｉ膜
１２７…Ａｕ膜
１２８…電極
１３２…回路基板
Claims (6)
- Ｂｉを含むＳｎ又はＳｂを含むＳｎより成る予備半田層が上面に形成された第１の電極と、Ａｇを含むＳｎより成る半田バンプが上面に形成された第２の電極とを半田接合することを特徴とする半田接合方法。
- 請求項１記載の半田接合方法において、
前記半田バンプのＰｂの含有率は１ｐｐｍ以下であることを特徴とする半田接合方法。 - 請求項１又は２記載の半田接合方法において、
前記半田バンプのα線量は０．０１ｃｐｈ／ｃｍ２以下であることを特徴とする半田接合方法。 - 請求項１乃至３のいずれか１項に記載の半田接合方法において、
前記予備半田層の厚さが５０μｍ〜１００μｍであることを特徴とする半田接合方法。 - 第１の電極と、前記第１の電極上に形成され、Ｂｉを含むＳｎ又はＳｂを含むＳｎより成る予備半田層とが設けられた一方の基板と、
第２の電極と、前記第２の電極上に形成され、Ａｇを含むＳｎより成る半田バンプとが設けられた他方の基板とを備え、
前記第１の電極と前記第２の電極とが半田接合されていることを特徴とする電子装置。 - 請求項５記載の電子装置において、
前記予備半田層の厚さが５０μｍ〜１００μｍであることを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12724498A JP3672733B2 (ja) | 1998-05-11 | 1998-05-11 | 半田接合方法及び電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12724498A JP3672733B2 (ja) | 1998-05-11 | 1998-05-11 | 半田接合方法及び電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330678A JPH11330678A (ja) | 1999-11-30 |
| JP3672733B2 true JP3672733B2 (ja) | 2005-07-20 |
Family
ID=14955276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12724498A Expired - Fee Related JP3672733B2 (ja) | 1998-05-11 | 1998-05-11 | 半田接合方法及び電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3672733B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790978B1 (ko) | 2006-01-24 | 2008-01-02 | 삼성전자주식회사 | 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법 |
| US8338287B2 (en) | 2010-03-24 | 2012-12-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP6280875B2 (ja) * | 2013-01-28 | 2018-02-14 | 株式会社村田製作所 | はんだバンプの形成方法およびはんだバンプ |
| WO2014207897A1 (ja) * | 2013-06-28 | 2014-12-31 | 千住金属工業株式会社 | はんだ材料及びはんだ継手 |
| JP6020433B2 (ja) * | 2013-12-09 | 2016-11-02 | 富士通株式会社 | 電子装置 |
| JP5996803B2 (ja) | 2014-02-20 | 2016-09-21 | Ｊｘ金属株式会社 | 低α線ビスマスの製造方法及び低α線ビスマス |
-
1998
- 1998-05-11 JP JP12724498A patent/JP3672733B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330678A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4237325B2 (ja) | 半導体素子およびその製造方法 | |
| JP2994375B2 (ja) | モジュ―ル・アセンブリ及びリワ―クのための相互接続構造及びプロセス | |
| JP5099644B2 (ja) | 電子部品、半導体パッケージ及び電子機器 | |
| JP4130508B2 (ja) | 半田接合方法及び電子装置の製造方法 | |
| KR20070077613A (ko) | 저온에서의 접합 방법, 이를 이용한 반도체 패키지 실장방법, 및 이에 의한 기판 접합 구조체 | |
| JP2002261104A (ja) | 半導体装置および電子機器 | |
| TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
| JP3672733B2 (ja) | 半田接合方法及び電子装置 | |
| JP5169354B2 (ja) | 接合材料及びそれを用いた接合方法 | |
| JP2010129664A (ja) | 電子装置及びその製造方法 | |
| JP4888096B2 (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
| JP2004207494A (ja) | 電子装置及び電子装置の実装方法及び電子装置の製造方法 | |
| JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
| JP3682758B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001237259A (ja) | ハンダ合金、回路基板、半導体装置及びその製造方法 | |
| JP6784053B2 (ja) | 電子装置の製造方法 | |
| JP4175858B2 (ja) | はんだ被覆ボールの製造方法 | |
| US20210217718A1 (en) | Solder-metal-solder stack for electronic interconnect | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| JP4175857B2 (ja) | はんだ被覆ボールの製造方法 | |
| JP6020433B2 (ja) | 電子装置 | |
| JP4071049B2 (ja) | 鉛フリー半田ペースト | |
| JP3596445B2 (ja) | 半田接合方法ならびに実装構造 | |
| JP2012061508A (ja) | 接合材料 | |
| JP2001102402A (ja) | 電子回路、半導体素子及び半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050420 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |