JP3682758B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3682758B2 JP3682758B2 JP36752698A JP36752698A JP3682758B2 JP 3682758 B2 JP3682758 B2 JP 3682758B2 JP 36752698 A JP36752698 A JP 36752698A JP 36752698 A JP36752698 A JP 36752698A JP 3682758 B2 JP3682758 B2 JP 3682758B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- solder
- nickel
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に係り、特に、錫(Sn)を主成分とする鉛(Pb)フリーはんだで半導体素子と回路基板をフリップチップ接合してなる半導体装置においてはんだ接合の際に用いる電極の形成技術に関する。
【0002】
【従来の技術】
近年、電子部品の高密度実装化に伴い、入出力端子数の多端子化及び端子間のピッチの微細化が進行し、LSIチップと基板の接合方法として、従来のワイヤボンディング法から、配線長が短く一括接合が可能なフリップチップ接合方法が主流となっている。
【0003】
フリップチップ接合では、LSIチップの電極(パッド)に形成された金属のバンプ(典型的にははんだバンプ)を回路基板上の対応する電極(パッド)に押し付けることで半導体素子のベア・チップと基板を直接接合している。このはんだバンプを構成する材料としては、これまでにPbとSnの合金、とりわけPbを主成分とするはんだ(以下、便宜上「Pb系はんだ」という。)が多く使用されていた。かかるPb系はんだを用いた一例が図1に示される。
【0004】
図1は従来例に係る半導体装置におけるフリップチップ接合部の構成を断面図の形で模式的に示したものである。
【0005】
図中、11は半導体チップの本体を構成するシリコン(Si)基板上に形成された半導体素子、12はチタン(Ti)膜、13はニッケル(Ni)膜、14はPb系はんだ(例えばPb−5%Sn)のはんだバンプ、21はアルミナ、窒化アルミニウム(AlN)又は樹脂からなる回路基板、22はクロム(Cr)膜、23は銅(Cu)膜、24はNi膜、25は金(Au)膜を示す。
【0006】
図示のように、半導体素子11と回路基板21の間ではんだ接合を行うのに用いる電極層は、半導体素子11については、そのSi基板上のアルミニウム(Al)電極(図示せず)上から順にTi膜12及びNi膜13の膜構成となっており、回路基板21については、その配線層を構成するCr/Cu膜22,23上に順にNi膜24及びAu膜25の膜構成となっている。
【0007】
かかる半導体装置を作製するプロセスとしては、先ず半導体素子11と回路基板21に対してそれぞれ電極層を形成し、次いで半導体素子11上の電極層の上にはんだバンプ14を形成し、このはんだバンプ14を太い矢印で示すように回路基板21上の電極層に押し付けることでフリップチップ接合を行う。この際、フリップチップ接合に用いるはんだ材料(はんだバンプ14)に含まれるSnの含有量は重量比にして5%程度であるため、つまり、殆どがPbで構成されているため、フリップチップ接合を行った場合に良好なはんだ接合部を形成することができる。
【0008】
しかし、Pbは多くの同位体が存在し、これら同位体はウラン(U)、トリウム(Th)の崩壊系列中の中間生成物或いは最終生成物であり、崩壊の際にヘリウム(He)原子を放出するα崩壊を伴うことから、はんだ中のPbよりα線を生じる。そして、そのα線が半導体素子(CMOS素子)に到達してソフトエラーを発生することが近年報告されている。また、Pbは土壌に流出すると酸性雨によって溶け出し環境に影響を及ぼすことがわかっており、環境の面からもPbを使用しないはんだ(以下、「Pbフリーはんだ」という。)が強く求められている。
【0009】
そこで、かかるPbフリーはんだの一例として、放射性不純物の比較的少ないSnを主成分とするはんだ(以下、便宜上「Sn系はんだ」という。)が使われ始めている。このSn系はんだは、Snに銀(Ag)、ビスマス(Bi)、アンチモン(Sb)、亜鉛(Zn)、インジウム(In)等が混合又は添加される。この混合される量又は添加される量は、使用するはんだ材料の温度階層によって異なるが、CMOS素子等のはんだ接合においては、Snの組成比が90%以上含まれる、200℃以上の比較的高融点のはんだ材料が用いられている。
【0010】
なお、以下の記述において、特に定義しない限り、「%」とは『重量%』を指すものとする。
【0011】
【発明が解決しようとする課題】
しかしながら、Snの組成比が90%以上のSn系はんだを使用した場合、上述した従来例(図1参照)で示すような電極層の膜構成/膜厚ではんだ接合を行うと、各電極層を構成している材料のNi(13,24)やCu(23)は、はんだ接合の際の温度サイクル中にはんだバンプ14中のSnと反応し、はんだ中に拡散すると共に、Ni−Sn、Cu−Snといった金属間化合物を形成する。その結果、半導体素子11上の電極層において最も膜厚の大きいNi膜13の膜厚が特に減少し、接合強度が低下したり、バンプ欠けや破断等が生じたり、また熱サイクル試験等の信頼性試験の際に接合不良や導通不可等の障害が生じて、はんだ接合の信頼性が低下するといった問題があった。
【0012】
本件出願人は、かかる問題点に対処するための技術を以前に提案した(例えば特開平10−41303号公報参照)。この提案された技術では、電極層を構成している材料のNiがはんだ材料中へ拡散するのを遅らせるか或いは阻止するようにしており、そのための手段として、Ni膜とCr膜を層状に形成したものを電極/バリヤメタル層として用い、この電極/バリヤメタル層を真空蒸着法或いはスパッタ法により形成し、さらにCr膜の膜厚を薄く(200〜2000Å)している。つまり、Cr膜が存在することで、NiがSn系はんだ中に拡散するのを抑制することができる。また、SnとCrは固溶せず金属間化合物を形成しないという特性を利用し、Cr膜の膜厚を薄くすることで、はんだ接合の信頼性を損なうことなくバリヤメタルとしての機能を保つことができる。
【0013】
しかし、この提案された技術では、電極/バリヤメタル層は積層構造で形成されているため、Ni膜やCr膜を最適な膜厚に制御する必要があり、そのための処理等が煩雑であるといった不利がある。また、電極/バリヤメタル層を真空蒸着法により形成しているため、真空装置を必要とし、そのために製造コストがかかるといった不利もある。よって、改善の余地が残されている。
【0014】
本発明は、上述した従来技術における課題に鑑み創作されたもので、信頼性の高いはんだ接合を実現すると共に、電極/バリヤメタル層の膜厚の制御を不要とし、製造コストの削減に寄与することができる半導体装置及びその製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記の課題を解決するため、本発明によれば、Snを主成分とするPbフリーはんだで半導体素子と回路基板をフリップチップ接合してなる半導体装置を製造する方法であって、前記半導体素子の上にNiを主成分とするNi−Cr、Ni−Mo又はNi−Wの合金膜を第1の電極/バリヤメタル層として無電解メッキにより形成し、前記回路基板の上にNiを主成分とするNi−Cr、Ni−Mo又はNi−Wの合金膜を第2の電極/バリヤメタル層として無電解メッキにより形成し、前記第1の電極/バリヤメタル層上に前記Pbフリーはんだのはんだバンプを形成し、前記はんだバンプを前記第2の電極/バリヤメタル層に押し付けて前記フリップチップ接合を行うことを特徴とする半導体装置の製造方法が提供される。
【0016】
本発明の方法によれば、フリップチップ接合されるべき半導体素子及び回路基板の各々の電極/バリヤメタル層として無電解メッキによるNi−Cr、Ni−Mo又はNi−Wの合金膜を設けているので、以下の効果が期待される。
【0017】
先ず、図1に示す従来技術に見られたようなNi膜単層の膜構成では、はんだ付けの際に、NiがNi−Sn金属間化合物を形成した後、更にはんだ中に下層の新規のNiが供給されて新たにNi−Snの金属間化合物層が成長することが繰り返される。このため、数回はんだの融点以上に加熱されるとNi−Sn層はますます成長し、その結果、プロセス終了後にはNi層が消失するといった不都合が生じる。
【0018】
これに対し本発明では、Ni−Cr、Ni−Mo又はNi−Wの合金膜としており、Cr,Mo,W等の金属は、Niと全率固溶型の2元合金状態図を示す材料であることから、本発明のようにNiを主成分とする組成比では合金中においてNiと共に均一に混ざり合った状態で存在する。他方、はんだの主成分であるSnは、上記の金属(Cr,Mo,W)とは融点以上(1000℃以上)の温度まで加熱しても反応せず混ざり合わない。この結果、これらの電極に対してはんだ付けを行うと、はんだ付けの加熱の際、電極とはんだバンプの反応の間、Ni−Snの金属間化合物を形成するものの、その後、合金膜中のCr,Mo,WがNiの拡散を抑制する効果があって、Niのはんだ中への拡散速度が低下し、はんだ付け終了後もNi層は拡散によって消失しない。つまり、NiがSn系はんだ(Pbフリーはんだ)中に拡散するのを抑制することで、信頼性の高いはんだ接合を実現することが可能となる。
【0019】
また、第1及び第2の電極/バリヤメタル層(合金膜)を無電解メッキにより形成しているので、金属(Ni,Cr,Mo,W)が膜中に均等に分布し、従来技術(特開平10−41303号公報)に見られたような積層構造とはならないため、その膜厚の制御が不要となる。
【0020】
さらに、第1及び第2の電極/バリヤメタル層(合金膜)を無電解メッキにより形成しているので、従来技術(特開平10−41303号公報)に見られたような真空装置が不要となり、製造コストの削減を図ることができる。
【0021】
なお、合金膜の成膜方法に関して、通常の電解メッキでは膜の組成の制御が難しく、また特開平10−41303号公報に記載されている真空蒸着法やスパッタ法では膜の組成が積層構造となり、Niが全てはんだ中に拡散した後、Cr,Mo,W各単独層がSnと接触することになり、はんだ材料(この場合、はんだの主成分であるSn)がはじかれてバンプ欠けを生じるといった問題があるが、本発明のように「無電解メッキ」とすることで、かかる問題は解消され得る。
【0022】
また、本発明の好適な実施形態によれば、Pbフリーはんだのはんだバンプを転写バンプ形成法により形成している。この方法は、はんだペーストからはんだバンプを形成したり、はんだ合金を蒸着法で所定の電極に作製してはんだバンプを形成するものであり、他の方法と比較して、アセンブリ工程中にはんだが溶解する時間が長く、電極/バリヤメタル層の金属がより拡散し易い状況において効果が大きいというメリットがある。
【0023】
【発明の実施の形態】
図2は本発明の一実施形態に係る半導体装置におけるフリップチップ接合部の構成を断面図の形で模式的に示したものである。
【0024】
図中、11は半導体チップの本体を構成するSi基板上に形成された半導体素子、12はTi膜、13aは本発明の特徴をなす電極/バリヤメタル層(Niを主成分とするNi−Cr、Ni−Mo又はNi−Wの合金膜)、14はAu膜、15aはSn系はんだ(Pbフリーはんだ)のはんだバンプ、21はアルミナ、AlN又は樹脂からなる回路基板、22はCr膜、23はCu膜、24aは本発明の特徴をなす電極/バリヤメタル層(Niを主成分とするNi−Cr、Ni−Mo又はNi−Wの合金膜)、25はAu膜を示す。
【0025】
本実施形態に係る半導体装置は、基本的なプロセスとして、半導体素子11の上に電極/バリヤメタル層13aを無電解メッキにより形成し、回路基板21の上に電極/バリヤメタル層24aを無電解メッキにより形成し、電極/バリヤメタル層13aにはんだバンプ15aを形成した後、はんだバンプ15aを電極/バリヤメタル層24aに押し付けてフリップチップ接合を行うことで作製され得る。
【0026】
【実施例】
次に、図2の実施形態に基づく具体的な実施例について、以下に示す表1、表2及び表3を参照しながら説明する。なお、各表1〜3は、第1〜第3実施例について、電極/バリヤメタル層13a,24aを構成する合金膜におけるCr、Mo又はWの含有量を5%、20%及び40%(Wの場合、35%)とした時の各サンプルに対する、はんだバンプ15aを構成する各金属材料(Sn、Ag、Bi、Sb、Zn、In)の組成と、フリップチップ接合後に行った熱サイクル試験の結果及び接合状態の関係を、従来例の場合と対比させて示している。
【0027】
半導体素子11に対しては、Ti膜12を1000Å程度形成し、次いでCrの含有量が5%、20%及び40%となるようなNi−Cr合金膜(電極/バリヤメタル層13a)を無電解メッキにより6μm程度形成した。そして、Au膜14を500Å程度形成した後、転写バンプ形成法の一種である Dimple Plate (DP)法により表1に示す各組成のはんだバンプ15aを電極上に形成した。この時、合金中のSn中の不純物におけるPbの存在比は1ppm以下とした。また、Sn中のα線量は0.01cph/cm2 以下のものを使用した。なお、cphはカウント/時間を表している。
【0028】
他方、回路基板21に対しては、半導体素子11の場合と同様にして、配線層を構成するCr/Cu膜22,23上に、各組成のNi−Cr合金膜(電極/バリヤメタル層24a)を無電解メッキにより6μm程度形成し、さらにAu膜25を500Å程度形成した。
【0029】
次いで、半導体素子11と回路基板21の位置合わせを行った後、はんだバンプ15aにフラックスを塗布し、窒素雰囲気中のコンベア炉内(250℃〜300℃)で半導体素子11と回路基板21のフリップチップ接合を行った。
【0030】
なお、はんだバンプ15aの径は70〜100μmとし、バンプ間のピッチは150〜210μmとした。
【0031】
また、信頼性の評価は、接合直後の初期抵抗を測定し、熱サイクル試験(−55℃〜125℃)を50サイクル毎に抵抗測定を行いながら300サイクルまで継続することにより、行った。
【0032】
その結果、Crの含有量が5%又は20%の時は300サイクル以上の寿命をもつはんだ接合部を、Crの含有量が40%の時は300サイクルの寿命をもつはんだ接合部を形成することができた。また、はんだ付け後のNiの膜厚(残存膜厚)を従来例に比べて3倍以上に、つまりNiの拡散量を従来の1/3以下に低減することができた。
【0033】
半導体素子11に対しては、Ti膜12を1000Å程度形成し、次いでMoの含有量が5%、20%及び40%となるようなNi−Mo合金膜(電極/バリヤメタル層13a)を無電解メッキにより6μm程度形成した。そして、Au膜14を500Å程度形成した後、DP法により表2に示す各組成のはんだバンプ15aを電極上に形成した。この時、合金中のSn中の不純物におけるPbの存在比は1ppm以下とした。また、Sn中のα線量は0.01cph/cm2 以下のものを使用した。
【0034】
他方、回路基板21に対しては、半導体素子11の場合と同様にして、配線層を構成するCr/Cu膜22,23上に、各組成のNi−Mo合金膜(電極/バリヤメタル層24a)を無電解メッキにより6μm程度形成し、さらにAu膜25を500Å程度形成した。
【0035】
次いで、半導体素子11と回路基板21の位置合わせを行った後、はんだバンプ15aにフラックスを塗布し、窒素雰囲気中のコンベア炉内(250℃〜300℃)で半導体素子11と回路基板21のフリップチップ接合を行った。
【0036】
なお、はんだバンプ15aの径は70〜100μmとし、バンプ間のピッチは150〜210μmとした。
【0037】
また、信頼性の評価は、接合直後の初期抵抗を測定し、熱サイクル試験(−55℃〜125℃)を50サイクル毎に抵抗測定を行いながら300サイクルまで継続することにより、行った。
【0038】
その結果、Moの含有量が5%又は20%の時は300サイクル以上の寿命をもつはんだ接合部を、Moの含有量が40%の時は300サイクルの寿命をもつはんだ接合部を形成することができた。また、はんだ付け後のNiの膜厚(残存膜厚)を従来例に比べて3倍以上に、つまりNiの拡散量を従来の1/3以下に低減することができた。
【0039】
半導体素子11に対しては、Ti膜12を1000Å程度形成し、次いでWの含有量が5%、20%及び35%となるようなNi−W合金膜(電極/バリヤメタル層13a)を無電解メッキにより6μm程度形成した。そして、Au膜14を500Å程度形成した後、DP法により表3に示す各組成のはんだバンプ15aを電極上に形成した。この時、合金中のSn中の不純物におけるPbの存在比は1ppm以下とした。また、Sn中のα線量は0.01cph/cm2 以下のものを使用した。
【0040】
他方、回路基板21に対しては、半導体素子11の場合と同様にして、配線層を構成するCr/Cu膜22,23上に、各組成のNi−W合金膜(電極/バリヤメタル層24a)を無電解メッキにより6μm程度形成し、さらにAu膜25を500Å程度形成した。
【0041】
次いで、半導体素子11と回路基板21の位置合わせを行った後、はんだバンプ15aにフラックスを塗布し、窒素雰囲気中のコンベア炉内(250℃〜300℃)で半導体素子11と回路基板21のフリップチップ接合を行った。
【0042】
なお、はんだバンプ15aの径は70〜100μmとし、バンプ間のピッチは150〜210μmとした。
【0043】
また、信頼性の評価は、接合直後の初期抵抗を測定し、熱サイクル試験(−55℃〜125℃)を50サイクル毎に抵抗測定を行いながら300サイクルまで継続することにより、行った。
【0044】
その結果、Wの含有量が5%又は20%の時は300サイクル以上の寿命をもつはんだ接合部を、Wの含有量が35%の時は300サイクルの寿命をもつはんだ接合部を形成することができた。また、はんだ付け後のNiの膜厚(残存膜厚)を従来例に比べて3倍以上に、つまりNiの拡散量を従来の1/3以下に低減することができた。
【0045】
図3は上述した第1〜第3実施例により作製した半導体装置の一適用例を概略的に示したもので、図示の例では、半導体パッケージ30の形態で作製された半導体装置の断面構造が示されている。
【0046】
図示のように、この半導体パッケージ30は、はんだバンプ15aで半導体チップ(半導体素子のベア・チップ)10を回路基板21(配線層を構成するCr/Cu膜22,23)にフリップチップ接合した後、キャップ31で封止し、さらに配線層(22,23)につながる外部リード32を回路基板21に接続して構成されている。
【0047】
図4は上述した第1〜第3実施例により作製した半導体装置の他の適用例を概略的に示したもので、図示の例では、マルチチップモジュール40の形態で作製された半導体装置の外観構成が示されている。
【0048】
図示のように、このマルチチップモジュール40は、はんだバンプ15aで複数個の半導体チップ10を回路基板21上に搭載して構成されている。
【0049】
【発明の効果】
以上説明したように本発明によれば、Pbフリー化に対応したSn系のはんだでフリップチップ接合を行うに際し、信頼性の高いはんだ接合を実現することができ、また、電極/バリヤメタル層の膜厚の制御を不要とすると共に、製造コストの削減を図ることが可能となる。
【図面の簡単な説明】
【図1】従来例に係る半導体装置におけるフリップチップ接合部の構成を模式的に示す断面図である。
【図2】本発明の一実施形態に係る半導体装置におけるフリップチップ接合部の構成を模式的に示す断面図である。
【図3】図2の実施形態に係る半導体装置の一適用例を概略的に示す図である。
【図4】図2の実施形態に係る半導体装置の他の適用例を概略的に示す図である。
【符号の説明】
10…半導体チップ
11…半導体素子
12…Ti膜
13a…電極/バリヤメタル層(Ni−Cr、Ni−Mo又はNi−W)
14…Au膜
15a…はんだバンプ
21…回路基板(アルミナ、AlN又は樹脂)
22…Cr膜
23…Cu膜
24a…電極/バリヤメタル層(Ni−Cr、Ni−Mo又はNi−W)
25…Au膜
30…半導体パッケージ
40…マルチチップモジュール
Claims (8)
- 錫を主成分とする鉛フリーはんだで半導体素子と回路基板をフリップチップ接合してなる半導体装置を製造する方法であって、
前記半導体素子の上にニッケルを主成分とするニッケル−クロム、ニッケル−モリブデン又はニッケル−タングステンの合金膜を第1の電極/バリヤメタル層として無電解メッキにより形成し、
前記回路基板の上にニッケルを主成分とするニッケル−クロム、ニッケル−モリブデン又はニッケル−タングステンの合金膜を第2の電極/バリヤメタル層として無電解メッキにより形成し、
前記第1の電極/バリヤメタル層上に前記鉛フリーはんだのはんだバンプを形成し、
前記はんだバンプを前記第2の電極/バリヤメタル層に押し付けて前記フリップチップ接合を行うことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、前記鉛フリーはんだのはんだバンプを転写バンプ形成法により形成することを特徴とする半導体装置の製造方法。
- 請求項1又は2に記載の半導体装置の製造方法において、前記錫を主成分とする鉛フリーはんだは、銀、ビスマス、アンチモン、亜鉛及びインジウムのうち少なくとも1種以上の金属を含む組成を有し、該組成において錫の含有量を40〜95重量%、ビスマスの含有量を1〜60重量%、銀、アンチモン、亜鉛及びインジウムの含有量をそれぞれ0.1〜10重量%の範囲で選定したことを特徴とする半導体装置の製造方法。
- 請求項1から3のいずれか一項に記載の半導体装置の製造方法において、前記第1及び第2の電極/バリヤメタル層を構成する合金膜がニッケル−クロムの場合に、クロムの含有量を0.1〜40重量%の範囲で選定したことを特徴とする半導体装置の製造方法。
- 請求項1から3のいずれか一項に記載の半導体装置の製造方法において、前記第1及び第2の電極/バリヤメタル層を構成する合金膜がニッケル−モリブデンの場合に、モリブデンの含有量を0.1〜40重量%の範囲で選定したことを特徴とする半導体装置の製造方法。
- 請求項1から3のいずれか一項に記載の半導体装置の製造方法において、前記第1及び第2の電極/バリヤメタル層を構成する合金膜がニッケル−タングステンの場合に、タングステンの含有量を0.1〜35重量%の範囲で選定したことを特徴とする半導体装置の製造方法。
- 請求項1から6のいずれか一項に記載の半導体装置の製造方法によって製造された半導体装置を用いて半導体パッケージの形態で作製された半導体装置。
- 請求項1から6のいずれか一項に記載の半導体装置の製造方法によって製造された半導体装置を回路基板上に複数個搭載してマルチチップモジュールの形態で作製された半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36752698A JP3682758B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36752698A JP3682758B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000195885A JP2000195885A (ja) | 2000-07-14 |
JP3682758B2 true JP3682758B2 (ja) | 2005-08-10 |
Family
ID=18489535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36752698A Expired - Fee Related JP3682758B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3682758B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151538A (ja) * | 2000-11-10 | 2002-05-24 | Nippon Steel Corp | 半導体装置およびその製造方法 |
EP1241281A1 (en) * | 2001-03-16 | 2002-09-18 | Shipley Co. L.L.C. | Tin plating |
US7064446B2 (en) * | 2004-03-29 | 2006-06-20 | Intel Corporation | Under bump metallization layer to enable use of high tin content solder bumps |
JP2007103816A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 配線基板および電子回路装置 |
JP2007103840A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 電子回路装置の製造方法 |
US8314500B2 (en) * | 2006-12-28 | 2012-11-20 | Ultratech, Inc. | Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers |
JP5105973B2 (ja) * | 2007-07-03 | 2012-12-26 | ソニー株式会社 | はんだ接合構造およびはんだバンプ形成方法 |
JP5056674B2 (ja) * | 2008-08-28 | 2012-10-24 | 三菱マテリアル株式会社 | 接合不良のないバンプの形成方法 |
JP6028593B2 (ja) * | 2013-01-28 | 2016-11-16 | 富士通株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-12-24 JP JP36752698A patent/JP3682758B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000195885A (ja) | 2000-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5099644B2 (ja) | 電子部品、半導体パッケージ及び電子機器 | |
US5391514A (en) | Low temperature ternary C4 flip chip bonding method | |
US8378485B2 (en) | Solder interconnect by addition of copper | |
JP3748785B2 (ja) | 鉛フリーバンプの形成方法 | |
KR100334593B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US6444562B1 (en) | Nickel alloy films for reduced intermetallic formation in solder | |
TWI302722B (en) | Ubm pad, solder contact and methods for creating a solder joint | |
US20060081995A1 (en) | Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device | |
JP4130508B2 (ja) | 半田接合方法及び電子装置の製造方法 | |
US6727587B2 (en) | Connection device and method for producing the same | |
JP3682758B2 (ja) | 半導体装置及びその製造方法 | |
TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
US20230126663A1 (en) | Layer structure and chip package that includes the layer structure | |
US6742248B2 (en) | Method of forming a soldered electrical connection | |
JP2000150574A (ja) | 半導体装置及び半田による接合方法 | |
JP3672733B2 (ja) | 半田接合方法及び電子装置 | |
JP2001237259A (ja) | ハンダ合金、回路基板、半導体装置及びその製造方法 | |
JP2004514559A (ja) | ぬれ性の改善された鉛非含有合金 | |
TW200419748A (en) | Under bump metallurgy and flip chip | |
Uenishi et al. | Effect of Cu in Pb free solder ball on the microstructure of BGA joints with Au/Ni coated Cu pads | |
US11239190B2 (en) | Solder-metal-solder stack for electronic interconnect | |
JP3594442B2 (ja) | 半導体装置 | |
JP3557797B2 (ja) | 半導体装置 | |
JP3466498B2 (ja) | 配線基板及びその製造方法 | |
JP3469093B2 (ja) | 印刷回路基板および実装回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050518 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |