JP3469093B2 - 印刷回路基板および実装回路基板の製造方法 - Google Patents
印刷回路基板および実装回路基板の製造方法Info
- Publication number
- JP3469093B2 JP3469093B2 JP19322698A JP19322698A JP3469093B2 JP 3469093 B2 JP3469093 B2 JP 3469093B2 JP 19322698 A JP19322698 A JP 19322698A JP 19322698 A JP19322698 A JP 19322698A JP 3469093 B2 JP3469093 B2 JP 3469093B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- layer
- solder
- printed circuit
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Wire Bonding (AREA)
Description
ンディングに関し、特にフリップチップボンディング用
の印刷回路基板とフリップチップボンディングを用いた
実装回路基板の製造方法とに関する。
刷回路基板との接続方法の1つとしてフリップチップボ
ンディングが知られている。半導体チップ上に外部接続
用のバンプを形成し、印刷回路基板上にバンプの位置に
合わせてフリップチップボンディング用の電極を形成す
る。
向させ、バンプと電極とを直接ボンディングする。半導
体チップをパッケージ化することなくそのまま用いるこ
とができるので、半導体装置の専有面積を小さくするこ
とも可能である。また、ボンディングワイヤ、リードフ
レームのリード等を介することなく、半導体チップ上の
配線を印刷回路基板上の配線に接続することができるの
で、配線長を短くすることができる。
ます高くなり、入出力端子の多端子化、端子間ピッチの
微細化の要求が高い。フリップチップボンディングはこ
れらの要求にも応えることができる。
通常、Sn−Pb系等の比較的低融点の合金で形成され
ることが多い。この方法では、低コストで簡単に半導体
チップと印刷回路基板との間の電気的(機械的)接続を
実現することができる。この合金系の組成において、P
bを主成分とする材料は、融点が高めになるが、柔軟性
が高く、温度サイクルによるくり返しの熱収縮に対して
信頼性の高い半田接合を提供することができる。
それらの内、ウラン(U)、トリウム(Th)の崩壊系
列中の中間生成物は、崩壊の際He原子(α線)を放出
するα崩壊を伴う。半田中のPbからα線が生じると、
そのα線が半導体基板内に進入し、多量の電子正孔対の
反転を引き起こす可能性を生じる。この電子正孔対の反
転により、メモリ素子の記憶内容の書き換え等が発生し
てしまう。この現象をソフトエラーと呼ぶ。ソフトエラ
ーを防止するためには、バンプ材料としてPbを使用し
ないことが望まれる。
よって溶け出し、環境に影響を及ぼす。環境の面から
も、Pbを使わない半田材料が強く求められている。
て、Snを主成分とする半田材料が使われ始めている。
Snは、融点が232℃であり、Pbと較べると柔軟性
が乏しい(硬い)材料である。
融点が下がることが知られている。但し、Agの量を1
0%以上にすると、融点は232℃以上になってしま
う。Sn−3.5%Agが最低の221℃の融点を与え
る。Sn−Ag系材料の他、Sn−Sb系材料や、Sn
−Bi系材料も知られている。さらに、3元、4元の材
料も知られている。
1度に行なわれるとは限らない。多数の回路素子を印刷
回路基板に接合する場合、回路素子をいくつかの群に分
け、複数の半田接合工程によって全回路素子を接合する
階層接合が知られている。通常、半田付けリフローは、
融点より50〜60℃程度高い温度で行なう。階層接合
を行なうためには、融点が十分異なる半田材料が必要と
なる。
ップチップ接合は、Pb−5%Sn(融点315℃)を
用いて行なわれる。この場合のリフロー温度は、360
〜380℃である。
の接合は、Pb−5%Snの融点以下の半田材料を用い
て行なわれる。このような条件を満たす半田材料として
は、Sn−Pb系材料(融点183℃)やAu−20%
Sn系材料(融点約280℃)を用いることができる。
層接合が問題となる。例えば、Sn−3.5%Ag(融
点221℃)等のSn系半田材料を用いると、階層接合
を行なうためには、融点が十分離れた他の半田材料を用
いることが必要である。Au−20%Sn系材料(融点
約280℃)を用いる場合、初めの接合をAu−20%
Sn系材料で行い、次の接合をSn−3.5%Ag半田
を用いて行なうことになる。
は、270〜280℃程度の温度で行なうことになり、
Au−20%Sn系半田の融点と十分な差を持たせるこ
とが困難になる。第2の半田材料のリフロー時に第1の
半田材料が融点に達してしまうと、半田接合時に他の部
材も同時に溶融したり、加熱によって合金組成の変質等
が生じ、半田接合部の接合信頼性が低下する問題も生じ
得る。
と呼ばれる融点183℃の半田も知られている。この場
合も、Sn−3.5%Ag系半田の融点と十分な温度差
を有さず、階層接合に問題が生じる。
Pbを含まない半田材料を用いて半導体素子を印刷回路
基板にフリップチップ接合しようとすると、種々の問題
が生じ得る。また、半田を用いた接合工程は、なるべく
低温で実施できることが望ましい。ただし、接合後の半
導体素子は、使用環境の温度上昇によっては印刷回路基
板から分離しないことが必要である。
を用いた、新規な半導体装置のフリップチップボンディ
ング方法を提供することである。
化を可能とするフリップチップ実装技術を提供すること
である。
ば、絶縁体基板と、前記絶縁体基板上に形成された配線
と、前記配線上に形成された電極とからなる印刷回路基
板であって、前記電極は、下からCr層、Cu層、Ni
層の積層を含む下地電極層と、前記下地電極層上に形成
されたIn、In−Sn合金、またはIn−Bi合金の
最上層からなることを特徴とする印刷回路基板を含む印
刷回路基板が提供される。
上に、90重量%〜97重量%のSnと3重量%〜10
重量%のAgとを含む半田材料または90重量%〜97
重量%のSnと3重量%〜10重量%のSbとを含む半
田材料を用いて半田バンプを形成する工程と、印刷回路
基板上にCr層、Cu層、Ni層を積層し、下地電極層
を形成する工程と、前記下地電極層上にIn、In−S
n合金、またはIn−Bi合金の最上層を形成し、電極
を形成する工程と、前記半田バンプを前記電極上に配置
し、前記半導体チップを前記印刷回路基板上にフリップ
チップボンディングする工程とを含む実装回路基板の製
造方法が提供される。
は、それぞれ157℃、113〜157℃、72〜11
0℃の低い融点を有する。電極上にこれらの金属あるい
は合金層を形成しておくことにより、低い温度で溶融金
属層を形成することができ、この溶融金属層に半田材料
を接触させることにより、半田接合を実現することがで
きる。
形成される最上層の厚さを、50−100μmとするこ
とにより、接合工程を容易に行い、かつ得られる半田接
合の融点を高く保つことができる。
施例を説明する。
プと印刷回路基板との組み合わせを示す。図1Aは、半
導体チップの上面図を示し、図1(B)は、図1(A)
に示す半導体チップ上に設けられた半田バンプ端子の構
成を示す。
Hは、その表面上に半導体回路CKTを形成している。
例えば、半導体回路CKTは、nチャネルMOSFET
とpチャネルMOSFETとを含むCMOS回路を構成
する。半導体チップCH表面上には、接続用のバンプ端
子Bが複数個形成されている。なお、図においては半導
体チップCHの中央部に半導体回路CKTが配置され、
周辺部にバンプ端子Bが配置されている場合を示すが、
バンプ端子Bと回路CKTの配置はこの場合に限らな
い。例えば、半導体チップCH全面上にバンプ端子Bが
分布して配置されたものでもよい。
な構成を有する。半導体チップCHは、例えばフィール
ド酸化膜を備えたSi基板である。チップCH表面上
に、例えば厚さ100nmのTi層1、その上に4μm
のNi層2、表面が球状の半田バンプ3が形成されてい
る。Ti層1、Ni層2は、例えばスパッタリングや無
電解または電解メッキによって形成することができる。
半田バンプ3は、Sn−Ag系材料またはSn−Sb系
材料で形成される。
場合、Agの量は、3−10wt%に選択することが好
ましい。この場合、Snの融点は232℃であるが、A
gを添加することにより、融点は一旦下降し、Agの量
が3.5wt%で最小値221℃をとり、その後再び上
昇する。Sn−Sbを半田材料とする場合は、Sbの量
を3−10wt%に選択することが好ましい。Sbが約
5wt%の時、融点はほぼ240℃となり、Sbが10
wt%になると、融点は250℃程度に上昇する。
す。図2(A)に示すように、たとえば半導体チップC
H表面上にTi層1、Ni層2をスパッタリングで成膜
し、パターニングすることによって下地電極を形成す
る。Ti層1をスパッタリング、パターニングした後、
その上にNi層をメッキする等他のプロセスで下地電極
を形成してもよい。
凹部を有する型板21を準備する。型板21は、例えば
(110)Si基板の表面上にレジスト層等によってマ
スクを形成し、KOH等のアルカリ溶液を用いた異方性
エッチングを行って凹部22を形成することによって作
成できる。なお、凹部22は、半田バンプを形成する半
導体チップCHのバンプ配置箇所に合わせて形成され
る。
分級した半田材料をフラックスと共に載せ、スキージに
よって扱き、型板21に形成した凹部22内を半田材料
によって埋める。その後、型板21をリフロー炉に搬送
し、N2 雰囲気中で加熱することによって半田材料を溶
融する。溶融した半田材料は、表面張力により球状の半
田ボール3aとなる。
した半導体チップCHの表面にRMタイプのフラックス
25を塗布し、チップボンダーにより型板21の半田ボ
ール3aと下地電極1、2との位置合わせをする。
た半導体チップCHと型板21をリフロー炉内、N2 雰
囲気中で加熱し、半田ボール3aを溶解させる。半田ボ
ール3aは、溶解すると共に下地電極1、2上に拡が
る。このようにして、下地電極上に形成された半球状の
半田バンプ3が形成される。
形成した半導体チップCHを取り出し、キシレンとイソ
プロピルアルコールの混合溶液中で洗浄を行なう。
チップCHの表面上にフラックス26を塗布する。さら
に、フラックス26を塗布した半導体チップCHをリフ
ロー炉内に搬入し、N2 雰囲気中で加熱し、リフロー処
理を行なう。
行なった半導体チップCHを、再びキシレンとイソプロ
ピルアルコールの混合溶液で洗浄する。このようにし
て、半田バンプ端子Bを備えた半導体チップCHを準備
することができる。
を示す。印刷回路基板PCは、例えばガラスエポキシ製
樹脂板の表面上に配線を形成したものである。印刷回路
基板PCは、半導体パッケージ用の簡単なものであって
も、マルチチップモジュール等の複雑な構成のものであ
ってもよい。
形成されている。印刷回路基板PCの半導体チップCH
を配置する領域P1には、配線Wの先端に電極Eが形成
されている。領域P2は他の回路素子を半田接合する場
所である。たとえば、領域P2には他の回路素子がAu
−20%Sn合金により予め半田接合される。
構成を示す。ガラスエポキシ基板11の表面上に、Cr
層12a、Cu層12b、Ni層12c、Au層12d
が積層され、下地電極層12を形成する。これらの下地
電極層の内、Au層12dは場合によっては省略しても
よい。
金、又はIn−Bi合金で形成された初期接合金属層1
3が形成されている。この初期接合金属層13は、例え
ば厚さ50〜100μm形成されている。50μm以下
の厚さでは、電極Eとバンプ端子Bの接触が不確実にな
り、接合の信頼性を損なうことがある。また、100μ
m以上の厚さとすると、初期接合金属層の量が多くなり
過ぎ、接合後の半田材料の融点が低下したり、機械的性
質が劣化することがある。接合の信頼性を保つために
は、初期接合金属層13の厚さを100μm以下とする
ことが好ましい。
ン以下の粉末に分級したIn、In−Sn、In−Bi
等にフラクッスを混合した半田ペーストを作成し、スク
リーン印刷により下地電極層12上に形成することがで
きる。
る。図3(A)に示すように、ガラスエポキシ基板11
の上に下地電極層12、初期接合金属層13のパターン
を備えた印刷回路基板を準備する。なお、図示の構成に
おいては、下地電極層12は、Cr層12a、Cu層1
2b、Ni層12cの3層から形成されている。この下
地電極層12の上に、In、In−Sn系合金、または
In−Bi系合金で形成された初期接合金属層13が形
成され、電極構造Eが形成されている。
Hの表面上にフラックス27を塗布する。その後、半導
体チップCHと印刷回路基板11をバンプ端子Bと電極
構造Eが対向するようにチップボンダーにより位置合わ
せする。
Hを印刷回路基板11を接触させ、リフロー炉内に搬入
し、N2 雰囲気中で加熱することによりリフロー処理を
行なう。リフロー処理により、先ず電極構造Eの初期接
合金属層13が溶融し、溶融金属層が半導体チップCH
上の半田バンプ3と接触する。加熱された溶融金属層が
半田バンプ3と接触することにより、半田バンプ材料と
初期接合金属層の構成元素との間で相互拡散反応が進行
し、半田バンプ端子Bと電極構造Eとの接合が進行す
る。
分溶融する温度で行なうことができる。例えば、初期接
合金属層の融点の30〜50℃上の温度で行なうことが
できる。初期接合金属層をInで形成した場合、融点が
157℃のため、リフロー温度は170〜220℃、よ
り好ましくは170〜200℃である。初期接合金属層
をIn−Bi合金で形成した場合、その融点は72〜1
10℃であり、リフロー工程は100〜200℃、より
好ましくは100〜140℃で行なうことができる。
した後、接合された半導体チップCHと印刷回路基板1
1の接合複合体をキシレンとイソプロピルアルコールの
混合溶液で洗浄する。
を用い、低温熱処理により半導体チップを印刷回路基板
に確実に接合することができる。
Snの半田を階層接合の半田材料として用いる場合、リ
フロー温度を200℃程度とした上述の初期接合金属層
を用いれば、リフロー温度よりも高い融点を有する半田
材料を階層接合に用いることが可能となる。
法の信頼性を確認するため、以下に述べる実験を行なっ
た。半導体チップ上に形成する半田バンプの材料として
は、Agの組成を3〜10wt%に選択したSn−Ag
合金及びSbの組成を3〜10wt%に選択したSn−
Sb合金を用いた。
n、In−20%Sn、In−40%Sn、In−48
%Sn、In−20%Bi、In−40%Bi、In−
60%Bi、In−67%Biとした。バンプ径は70
〜100μm、バンプ間のピッチは150〜210μm
とした。また、電極構造の最上層は、それぞれ100μ
mの厚さとした。
フロー温度は、In200℃、In−20%Sn190
℃、In−40%Sn180℃、In−48%Sn17
0℃、In−20%Bi180℃、In−40%Bi1
60℃、In−60%Bi140℃、In−67%Bi
120℃とした。
プルにおいて10Ω以下の抵抗及び良好な接合状態を得
た。従って、In、In−Sn合金、In−Bi合金の
いずれかを電極上に形成した印刷回路基板を用いること
により、Pbを含まない半田材料を用い、比較的低温で
半田接合処理を行なうことができる。
半田材料を用いる場合も、Snの中には同位体であるP
bが不純物として混入し易い。Sn中のPb量は、1p
pm以下とすることが好ましい。Pb量を1ppm以下
とする場合、Sn中のアルファ線量は0.01cph/
cm2 以下とすることができる。従って、ソフトエラー
を確実に防止することができる。
本発明はこれらに制限されるものではない。例えば種々
の変更、改良、組み合わせが可能なことは当業者に自明
であろう。
Pbを用いず、半田バンプを用いたフリップチップ接合
を行なうことができる。
温度を低減することができる。リフロー温度の異なる半
田材料を用い、階層接合を信頼性高く行なうことができ
る。
基板との組み合わせを示す平面図および断面図である。
ップの製造方法を説明するための概略的断面図である。
基板と接合工程を示す概略的断面図である。
Claims (6)
- 【請求項1】 絶縁体基板と、前記絶縁体基板上に形成
された配線と、前記配線上に形成された電極とからなる
印刷回路基板であって、 前記電極は、下からCr層、Cu層、Ni層の積層を含
む下地電極層と、 前記下地電極層上に形成されたIn、In−Sn合金、
またはIn−Bi合金の最上層からなることを特徴とす
る印刷回路基板。 - 【請求項2】 前記電極の前記最上層が50−100μ
mの範囲の厚さを有する請求項1記載の印刷回路基板。 - 【請求項3】 半導体チップ上に、90重量%〜97重
量%のSnと3重量%〜10重量%のAgとを含む半田
材料または90重量%〜97重量%のSnと3重量%〜
10重量%のSbとを含む半田材料を用いて半田バンプ
を形成する工程と、 印刷回路基板上にCr層、Cu層、Ni層を積層し、下
地電極層を形成する工程と、 前記下地電極層上にIn、In−Sn合金、またはIn
−Bi合金の最上層を形成し、電極を形成する工程と、 前記半田バンプを前記電極上に配置し、前記半導体チッ
プを前記印刷回路基板上にフリップチップボンディング
する工程と を含む実装回路基板の製造方法。 - 【請求項4】 前記最上層を形成する工程が、厚さ50
−100μmの最上層を形成する請求項3記載の実装回
路基板の製造方法。 - 【請求項5】 前記フリップチップボンディングする工
程が、200℃以下の温度で前記半田バンプと前記電極
とをリフロー処理することを含む請求項3または4記載
の実装回路基板の製造方法。 - 【請求項6】 前記半田バンプを形成する工程が、凹部
を有する型板の凹部内に半田材料を充填するサブ工程
と、凹部内の半田材料を加熱して溶融させた後、降温し
て半田ボールを形成するサブ工程と、半田ボールを半導
体チップ上に転写するサブ工程とを含む請求項3−5の
いずれかに記載の実装回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19322698A JP3469093B2 (ja) | 1998-07-08 | 1998-07-08 | 印刷回路基板および実装回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19322698A JP3469093B2 (ja) | 1998-07-08 | 1998-07-08 | 印刷回路基板および実装回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000031206A JP2000031206A (ja) | 2000-01-28 |
JP3469093B2 true JP3469093B2 (ja) | 2003-11-25 |
Family
ID=16304427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19322698A Expired - Fee Related JP3469093B2 (ja) | 1998-07-08 | 1998-07-08 | 印刷回路基板および実装回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3469093B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019029441A (ja) * | 2017-07-27 | 2019-02-21 | 浜松ホトニクス株式会社 | 光半導体ユニットの製造方法 |
-
1998
- 1998-07-08 JP JP19322698A patent/JP3469093B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000031206A (ja) | 2000-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6486411B2 (en) | Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate | |
JP2994375B2 (ja) | モジュ―ル・アセンブリ及びリワ―クのための相互接続構造及びプロセス | |
JP3262497B2 (ja) | チップ実装回路カード構造 | |
JP3311215B2 (ja) | 半導体装置 | |
JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
JP4051893B2 (ja) | 電子機器 | |
US8101514B2 (en) | Semiconductor device having elastic solder bump to prevent disconnection | |
EP0624053B1 (en) | Mounting device and method of connecting miniaturized electronic components by bump connections | |
US20040080055A1 (en) | No flow underfill material and method for underfilling semiconductor components | |
US7923125B2 (en) | Apparatus for solder crack deflection | |
JP4397530B2 (ja) | 低アルファ放出性はんだバンプ | |
US5841198A (en) | Ball grid array package employing solid core solder balls | |
US6909182B2 (en) | Spherical semiconductor device and method for fabricating the same | |
TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
JP4022139B2 (ja) | 電子装置及び電子装置の実装方法及び電子装置の製造方法 | |
JP2581456B2 (ja) | 部品の接続構造及びその製造方法 | |
JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
KR100568496B1 (ko) | 주석-인듐 합금층을 갖는 필름 회로 기판 | |
JP3469093B2 (ja) | 印刷回路基板および実装回路基板の製造方法 | |
KR100642229B1 (ko) | 반도체 장치 및 반도체 장치의 실장 구조물 | |
JP3838530B2 (ja) | 半導体装置の製造方法 | |
JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
JP3180041B2 (ja) | 接続端子及びその形成方法 | |
JPH11330678A (ja) | 半田接合方法及び回路基板並びにその回路基板を用いた電子装置 | |
JP2000151086A (ja) | プリント回路ユニット及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030826 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |