JP2000163879A - デジタル再生装置 - Google Patents
デジタル再生装置Info
- Publication number
- JP2000163879A JP2000163879A JP10334532A JP33453298A JP2000163879A JP 2000163879 A JP2000163879 A JP 2000163879A JP 10334532 A JP10334532 A JP 10334532A JP 33453298 A JP33453298 A JP 33453298A JP 2000163879 A JP2000163879 A JP 2000163879A
- Authority
- JP
- Japan
- Prior art keywords
- group data
- sound group
- data
- address
- half sound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
ドグループデータ分のワークRAM領域をチャンネル毎
に設けることを不要とすることによって全体としてコス
トを低減する。 【解決手段】 本発明のデジタル再生装置は、ハーフサ
ウンドグループデータが伸長処理の際に修復可能か否か
を判定するエラー判定回路5と、ハーフサウンドグルー
プデータと上記エラー判定結果とを格納するDRAM6
と、DRAM6から読み出されたハーフサウンドグルー
プデータのうち、エラーの無い直前のハーフサウンドグ
ループデータに対応するアドレスのみを記録するレジス
タとを備え、上記判定結果をDRAM6から読み出し、
該判定結果が伸長処理すべきハーフサウンドグループデ
ータが該伸長処理の際に修復不可能であることを示す場
合、上記レジスタに記録されたアドレスに格納されたハ
ーフサウンドグループデータをDRAM6から読み出
し、これを代わりに音声伸長回路8へ転送する。
Description
ク)装置等のバッファメモリを備え、圧縮データを伸長
して再生を行うデジタル再生装置に関するものである。
生する場合、ミニディスクから読み取られた信号は、誤
り訂正符号に基づいて、信号処理回路で、C1訂正、C
2訂正、及びデスクランブル処理がこの順に行われ、最
終的に順次1バイト(8ビット)のデータと該データに
対応する1ビットのバイトフラグとなった後、ダイナミ
ックRAM(以下、DRAMと称す。)に書き込まれ
る。このバイトフラグは、訂正後に該データにエラーが
残っている可能性を示しており、2値論理の1のとき、
その可能性が大きいことを示し、2値論理の0のとき、
その可能性が小さいことを示している。
ードソロモン符号であり、記録の際に、C2符号化、イ
ンターリーブ、C1符号化が行われ、再生の際にこの逆
が行われる。前記のC1訂正およびC2訂正は、それぞ
れ上記C1符号化およびC2符号化に係るものである。
また、上記DRAMは、ショックを吸収するために設け
られたバッファメモリ(耐震メモリ)である。
データ及びバイトフラグは、一定間隔で読み出された
後、音声伸長部で、第1エラー処理及び第2エラー処理
が行われ、伸長処理が施された後、D/Aコンバータを
経由してデジタル装置外部へ音楽信号として出力される
ようになっている。
1エラー処理においては、データフォーマット検出、及
びバイトフラグのエラーの有無に基づいて、以降の伸長
処理において、エラー修復不可能と判断される場合に
は、最も時間の近い前回の正解ハーフサウンドグループ
データ(以下、直前正解ハーフサウンドグループデータ
と称す)と同じものを次段に送るという大まかなエラー
処理が行われる一方、上記の第2エラー処理は、ハーフ
サウンドグループデータ内の情報により、原音を小さく
するようにデータを訂正するという詳細なエラー処理が
行われるものとする。
量は、データの圧縮処理時に比べて、伸長処理時の方が
はるかに小さくてよく、したがって、伸長処理時には、
圧縮処理時と伸長処理時との差分に対応する容量の一部
を第1エラー処理用の一つのハーフサウンドグループデ
ータの保存用として使用していた。
再生装置の普及が目ざましく、システム全体を再生専用
とし、ハードウェア構成の簡素化によりコストダウンが
必須の事項となってきている。
エラー処理時に、直前正解ハーフサウンドグループデー
タを常に保持しておくために、直前正解ハーフサウンド
グループデータ分のワークRAM領域(容量)を音声伸
長部側において確保することが必要となり、このために
全体としてコスト高を招来するという問題点を有してい
る。
あって、その目的は、音声伸長部側において直前正解ハ
ーフサウンドグループデータ分のワークRAM領域をチ
ャンネル毎に設けることを不要とすることによって全体
としてコスト低減が可能なデジタル再生装置を提供する
ことにある。
ジタル再生装置は、上記課題を解決するために、信号処
理系からハーフサウンドグループデータを伸長処理系へ
転送して再生するデジタル再生装置において、以下の措
置を講じたことを特徴としている。
上記信号処理系は、上記ハーフサウンドグループデータ
が伸長処理の際に修復可能か否かを判断する判断手段
と、上記ハーフサウンドグループデータと上記判断手段
の判断結果とを格納するバッファメモリと、上記バッフ
ァメモリから読み出されたハーフサウンドグループデー
タのうち、エラーの無い直前のハーフサウンドグループ
データに対応するアドレスのみを記録するレジスタ手段
とを備え、上記判断結果を上記バッファメモリから読み
出し、伸長処理すべきハーフサウンドグループデータが
該伸長処理の際に修復不可能であることを該判断結果が
示す場合、上記レジスタ手段に記録されたアドレスに格
納されたハーフサウンドグループデータを上記バッファ
メモリから読み出し、これを代わりに上記伸長処理系へ
転送することを特徴としている。
プデータは信号処理系から伸長処理系へ転送され、所定
の伸長処理が施されて再生される。このハーフサウンド
グループデータの伸長処理系への転送は以下のようにし
て行われる。
理の際に修復可能か否かが、判断手段によって判断され
る。ハーフサウンドグループデータと該ハーフサウンド
グループデータに係る判断手段による判断結果が、バッ
ファメモリに格納される。
フサウンドグループデータのうち、エラーの無い直前の
ハーフサウンドグループデータに対応するアドレスのみ
がレジスタ手段に記録される。つまり、エラーの無い直
前のハーフサウンドグループデータそのものが記録され
るのではなくて、該ハーフサウンドグループデータに対
応するアドレスのみがレジスタ手段に記録されることに
なる。
理系から伸長処理系へ転送する際、上記判断結果が上記
バッファメモリから読み出される。伸長処理すべきハー
フサウンドグループデータが該伸長処理の際に修復不可
能であることを読み出された判断結果が示す場合、バッ
ファメモリに対して上記レジスタ手段に記録されたアド
レスがアクセスされ、該アドレスに格納されたハーフサ
ウンドグループデータが上記バッファメモリから読み出
され、これが代わりに伸長処理系へ転送されることにな
る。この結果、伸長処理系へは、常に、エラーのないハ
ーフサウンドグループデータが転送されることになる。
処理系ではなくて信号処理系に設けられており、上記バ
ッファメモリから読み出されたハーフサウンドグループ
データのうち、エラーの無い直前の正解ハーフサウンド
グループデータに対応するアドレスのみがレジスタ手段
に記録されている。したがって、従来のように、直前の
正解ハーフサウンドグループデータそのものを伸長処理
系のワークRAMにおいて常に保持することが不要とな
るので、1サウンドグループデータ分のワークRAM領
域を音声伸長系に設けることが不要となり、装置全体と
してコスト低減が可能となる。
は、上記課題を解決するために、請求項1に係るデジタ
ル再生装置において、上記判断手段は、上記ハーフサウ
ンドグループデータ内において対応するデータ同士が合
致しているか否かとバイトフラグのエラーの有無とに基
づいて1ビットのフラグを作成し、該フラグに基づいて
上記ハーフサウンドグループデータが伸長処理の際に修
復可能か否かを判断することを特徴としている。
に加えて、1ビットのフラグは、ハーフサウンドグルー
プデータ内において対応するデータ同士が合致している
か否かと、バイトフラグのエラーの有無とに基づいて、
判断手段によって作成される。このようにして作成され
たフラグに基づいて、ハーフサウンドグループデータが
伸長処理の際に修復可能か否かが判断手段によって判断
される。
サウンドグループデータが伸長処理の際に修復可能か否
かは、たった1ビットのフラグに基づいて判断できるの
で、判断の簡素化が図れる。しかも、該判断基準が1ビ
ットのフラグゆえ、これを格納する際、バッファメモリ
に容量的に負担を強いることもない。
は、上記課題を解決するために、信号処理系からハーフ
サウンドグループデータを伸長処理系へ転送して再生す
るデジタル再生装置において、以下の措置を講じたこと
を特徴としている。
上記信号処理系は、上記ハーフサウンドグループデータ
が伸長処理の際に修復可能か否かを判断する判断手段
と、上記ハーフサウンドグループデータと上記判断手段
の判断結果とを格納するバッファメモリと、上記バッフ
ァメモリから読み出されたハーフサウンドグループデー
タのうちエラーの無い直前のハーフサウンドグループデ
ータに対応する第1アドレスと、所定のハーフサウンド
グループデータに対応する第2アドレスとを記録するレ
ジスタ手段とを備え、上記判断結果を上記バッファメモ
リから読み出し、該判断結果が伸長処理すべきハーフサ
ウンドグループデータが該伸長処理の際に修復不可能で
あることを示す場合、上記レジスタ手段に記録された第
1アドレス又は第2アドレスに格納されたハーフサウン
ドグループデータを上記バッファメモリから読み出し、
これを代わりに上記伸長処理系へ転送することを特徴と
している。
ープデータは信号処理系から伸長処理系へ転送され、所
定の伸長処理が施されて再生される。このハーフサウン
ドグループデータの伸長処理系への転送は以下のように
して行われる。
理の際に修復可能か否かが、判断手段によって判断され
る。ハーフサウンドグループデータと該ハーフサウンド
グループデータに係る判断手段による判断結果が、バッ
ファメモリに格納される。
フサウンドグループデータのうちエラーの無い直前のハ
ーフサウンドグループデータに対応する第1アドレス
と、所定のハーフサウンドグループデータに対応する第
2アドレスとが記録するレジスタ手段に記録される。つ
まり、エラーの無い直前のハーフサウンドグループデー
タそのもの、及び所定のハーフサウンドグループデータ
そのものがそれぞれ記録されるのではなくて、それぞれ
の対応するアドレスのみがレジスタ手段に記録されるこ
とになる。
理系から伸長処理系へ転送する際、上記判断結果が上記
バッファメモリから読み出される。伸長処理すべきハー
フサウンドグループデータが該伸長処理の際に修復不可
能であることを読み出された判断結果が示す場合、バッ
ファメモリに対して上記レジスタ手段に記録された第1
又は第2アドレスがアクセスされ、該アドレスに格納さ
れたハーフサウンドグループデータが上記バッファメモ
リから読み出され、これが代わりに伸長処理系へ転送さ
れることになる。この結果、伸長処理系へは、常に、エ
ラーのないハーフサウンドグループデータか、又は所定
のハーフサウンドグループデータが転送されることにな
る。
処理系ではなくて信号処理系に設けられており、上記バ
ッファメモリから読み出されたハーフサウンドグループ
データのうち、エラーの無い直前の正解ハーフサウンド
グループデータに対応する第1アドレスと、所定のハー
フサウンドグループデータに対応する第2アドレスとが
レジスタ手段に記録されている。したがって、従来のよ
うに、直前の正解ハーフサウンドグループデータそのも
の、又は所定のハーフサウンドグループデータそのもの
を伸長処理系のワークRAMにおいて常に保持すること
が不要となるので、1サウンドグループデータ分のワー
クRAM領域を音声伸長系に設けることが不要となり、
装置全体としてコスト低減が可能となる。
ループデータが該伸長処理の際に修復不可能であると判
断された場合、リスナーの聴感に基づいて伸長処理が行
われるので、リスナーの再生処理に関与する程度が大き
くなり、リスナーの聴感を反映させることが可能とな
る。
1乃至図5に基づいて説明すれば、以下のとおりであ
る。
装置を例示し、該MD装置の再生を通して本発明を以下
に説明する。
有している。このMD装置によれば、再生時において、
光ピックアップ2はミニディスク1にレーザ光(図示し
ない)を照射し、ミニディスク1からの反射光に基づい
てミニディスク1に記録されたRF信号(変調された音
声データ)を検出するようになっている。
ここで増幅された後、信号処理回路4へ送られる。信号
処理回路4では、フレーム同期及び復調、並びに誤り訂
正符号に基づくC1エラー訂正及びC2エラー訂正が行
われ、1バイトのデータにつき、1ビットのバイトフラ
グが作成された後、セクタ同期、デスクランブル処理が
施されてエラー判定回路5へ送られる。
ループデータが修復可能か否かを表すHSGフラッグが
検出された後、上記バイトフラグと共にリアルタイムで
DRAM6に書き込まれる。
ディスク1を回転させるために設けられている。また、
送りモータ11は、光ピックアップ2をミニディスク1
のトラックに直交する方向へ移動させるために設けられ
ている。ドライバ回路13は、上記スピンモータ10、
上記送りモータ11、及び光ピックアップ2の対物レン
ズ(図示しない)を駆動する駆動装置(図示しない)を
動作させるために、これらに電力を供給するために設け
られている。サーボ回路12は、光ピックアップ2から
照射される光をミニディスク1の目標トラックに追従さ
せるなどの動作が正確に行われるように、上記ドライバ
回路13によって駆動される各装置をフィードバック制
御する。
直前正解ハーフサウンドグループデータが書き込まれて
いるDRAMのアドレスだけが、エラー処理回路7内の
レジスタ(図示しない)に保持されるようになってい
る。現在、音声伸長回路8へ転送しようとしているデー
タ及びバイトフラグに対応するHSGフラグが、正解で
ある場合(エラーでない場合)、そのデータ及びバイト
フラグをそのまま転送する一方、不正解である場合(エ
ラーである場合)、エラー処理回路7内の上記レジスタ
に保持されたアドレスに書き込まれているDRAMのデ
ータ(即ち、常にHSGフラグが正解である直前正解ハ
ーフサウンドグループデータ)が次段の音声伸長回路8
へ送られる。
ドグループデータ内の情報に基づいて、原音を小さくす
るようにデータを訂正する詳細なエラー処理が行われた
後、伸長処理が施されてD/Aコンバータ9へ送られ、
ここで、デジタル信号からアナログ信号に変換された
後、音声として出力される。
よって集中管理される。また、光ピックアップ2、サー
ボ回路12、ドライバ回路13、及びシステムマイコン
15に対しては、電源ON/OFF回路を介して動作電
源が適宜供給される。なお、上記音声伸長回路8では詳
細なエラー処理及び伸長処理が行われるが、本発明の主
要部ではないので、詳細な説明は省略する。
照しながら、以下に説明する。
定回路5(図1参照)に入力されるサウンドグループデ
ータのフォーマット例について説明する。サウンドグル
ープデータ(424バイトからなる。)は、図1の音声
伸長回路8に入力されるデジタル信号の最小単位であ
り、Lチャンネル(左チャンネル)及びRチャンネル
(右チャンネル)にそれぞれ一つのハーフサウンドグル
ープデータ(212バイトからなる。)によって構成さ
れている。
目の第1のBSM(Block Size Mode )、1バイト目の
第1のSIA(Sub Information Amount)、2バイト目
の第1のWL(Word Length )、3バイト目の第1のS
F(Scale Factor)、及び4バイト目の第1のASD
(Audio Spectrum Data )、並びに、208バイト目の
第2のSF、209バイト目の第2のWL、210バイ
ト目の第2のSIA、及び211バイト目の第2のBS
Mがチャンネル毎に先頭部より順に格納されている。
e Modified Discrete Cosine Transform: 変形離散コサ
イン逆変換)を行う際のブロックサイズに係るデータを
示し、上記WLは上記ASDのデータ長を表すデータを
示し、上記SFは上記ASDのスケールファクタを表す
データを示し、上記SIAは上記WL及び上記SFの個
数のデータを示す。第1に係るデータと第2に係るデー
タとは基本的には同一であるが、第2のWL及び第2の
SFは存在しない場合もある。図2に示すサウンドグル
ープデータには、上記の信号処理回路4によって得られ
たバイトフラグが付加されている。
ンドグループデータ毎にエラー判定すること、及びHS
GフラグをDRAM6に書き込むことについて以下に説
明する。なお、Lチャンネル及びRチャンネルに対して
行われるエラー判定は同じであるので、チャンネルの別
を付して説明しない。
データ(第1のBSM)と211バイト目のデータ(第
2のBSM)とにおいて、両データが互いに合致してい
るか否かの比較、及び両バイトフラグのエラーの有無の
検出が行われる。この結果、両データが互いに異なる
か、又はバイトフラグが共にエラー有りの場合において
のみ、中間フラグは2値論理の1に設定され、これ以外
の場合には中間フラグは2値論理の0に設定される。
1と同様に、1バイト目のデータ(第1のSIA)と2
10バイト目のデータ(第2のSIA)とに対して、両
データが互いに合致しているか否かの比較、及び両バイ
トフラグのエラーの有無の検出が行われる。この結果、
両データが互いに異なるか、又はバイトフラグが共にエ
ラー有りの場合には、中間フラグは2値論理の1に設定
され、これ以外の場合には中間フラグは2値論理の0に
設定される。
の上記データ(第1のSIA)と210バイト目の上記
データ(第2のSIA)とのそれぞれにおいて、ビット
3及び4(最下位ビットをビット0とし、最上位ビット
をビット7とする。)が共に2値論理の0であるか否か
が判断される。ここで、ビット3及び4は、209バイ
ト目のデータがWLであるか否かを表しており、ビット
3及び4が共に0の場合、209バイト目のデータはW
Lではないと判断される一方、それ以外の場合、209
バイト目のデータはWLであると判断される。
て、209バイト目のデータがWLではないと判断され
ると、バイトフラグが2値論理で0の場合に中間フラグ
は2値論理の0に設定される一方、バイトフラグが2値
論理で1の場合に中間フラグは2値論理の1に設定され
る。
209バイト目のデータがWLであると判断されると、
上記ステップ1と同様に、2バイト目のデータ(第1の
WL)と209バイト目のデータ(第2のWL)とにお
いて、両データが合致しているか否かの比較、及び両バ
イトフラグのエラーの有無の検出が行われる。この結
果、両データが互いに異なるか、又はバイトフラグが共
にエラー有りの場合には、中間フラグは2値論理の1に
設定され、これ以外の場合には中間フラグは2値論理の
0に設定される。
に基づいて、ハーフサウンドグループデータ毎に、合計
4種類の中間フラグが生成される。この内、一つでも2
値論理で1となる場合には、2値論理の1が、また全て
の中間フラグが2値論理で0となる場合には、2値論理
の0が、当該ハーフサウンドグループデータのHSGフ
ラグとして、DRAM6内のHSGフラグ領域に、対応
するデータ及びバイトフラグと共に書き込まれる。この
とき、バイトフラグとHSGフラグとに対するアドレッ
シングは、データのアドレスを単にデコードするだけで
得られるように簡素化されている。
図3に示す。図3に示すように、バイトフラグは、デー
タ1バイト(8ビット)に対して1ビットに対応し、H
SGフラグは、データ212バイト(1696ビット:
一つのハーフサウンドグループデータ長に対応する。)
に対して1ビットに対応する。したがって、データ領域
をAバイトに設定した場合、少なくとも、バイトフラグ
領域としては(A/8)バイトの容量が必要となり、H
SGフラグ領域としては(A/1696)バイトの容量
が必要となる。
ループデータを読み出し、音声伸長回路8内の音声伸長
部(図示しない)へ送るまでについて図4を参照しなが
ら以下に説明する。
GRQTは、所定周期を有しデューティ比が50%のク
ロックである。従来、SGRQTが2値論理で1のとき
には、Lチャンネルの212バイトのデータとそれに対
応するバイトフラグが、DRAM6から読み出される一
方、SGRQTが2値論理で0のときには、Rチャンネ
ルの212バイトのデータとそれに対応するバイトフラ
グが、DRAM6から読み出された後、そのまま、音声
伸長部へ転送されていた。
チャンネルの音声伸長部(伸長処理系)への転送直前
に、DRAM6内の上記HSG領域からHSGフラグを
読み出し、HSGフラグレジスタ4においてエラー結果
信号HFGとして一旦保持される。このエラー結果信号
HFGが2値論理で0の場合(データが正解の場合に対
応する。)に従来と同じアドレスCAOが選択される一
方、HFGが2値論理で1の場合(データが不正解の場
合に対応する。)、最も時間の近い前回の正解ハーフサ
ウンドグループデータ(以下、直前正解ハーフサウンド
グループデータと称す)のアドレス(Lチャンネルの場
合にはLAO、Rチャンネルの場合にはRAO)が選択
される。
て、転送前に、DRAM6のアドレスカウンタ21にス
タートアドレスがロードされるだけではなく、Lチャン
ネルアドレス保持レジスタ22とRチャンネルアドレス
レジスタ23にも各チャンネルに対応する正解のスター
トアドレスがロードされている。
SGRQTより充分周波数の高いクロックであり、選択
回路25は、上記SGRQTが2値論理の1の場合には
上記LAOを選択して出力する一方、2値論理の0の場
合にはRAOを選択して出力するセレクタである。選択
回路26は、上記HFG(現在転送しようとしているH
SGフラグ)が2値論理の0の場合にはCAOを選択し
て出力する一方、2値論理で1の場合(HSGエラー有
りの場合)には上記の選択回路25の出力を選択して出
力するセレクタである。選択回路27は、HFA(後述
する)が2値論理の0の場合にはDECA30(後述す
る)の出力を選択して出力する一方、2値論理で1の場
合には上記の選択回路26の出力を選択して出力するセ
レクタである。
QTのエッジに同期してクロックパルスを生成する回路
である。また、正解ラッチパルス生成回路29は、入力
されるマスタークロック、HFG、及びSGRQTに基
づいて、各チャンネルで正解の場合のみクロックパルス
(Lチャンネルで正解の場合には正解ラッチパルスLC
K、Rチャンネルで正解の場合には正解ラッチパルスR
CK)を生成する回路である。更に、上記DECA30
は、入力されるSGRQTに基づいて、データアドレス
からHSGアドレス(HSGフラグ領域のアドレス)を
デコードする回路であり、CNT31は、入力されるS
GRQTに基づいてクロックを生成してHSGフラグレ
ジスタ24へ送ると共に上記HFAを生成して上記選択
回路27へ送るための回路である。
は、上記HFAが2値論理で1の場合においてのみ、D
RAM6からのリードデータRADを音声伸長部へ送る
データとする回路であり、DECB33は、上記HFA
が2値論理で1の場合においてのみ、212発のクロッ
クを生成する回路である。
チャートを参照しながら、DRAM6に対する読み出し
の具体例を以下に説明する。
ンネルアドレス保持レジスタ22、Rチャンネルアドレ
ス保持レジスタ23に対して、それぞれ正解スタートア
ドレスとして、L0ad及びR0adがロードされる。
なお、DRAMアドレスカウンタ21は、クロック端子
に入力されるクロックに同期してカウントアップし、C
AOとして、L1、R1、L2、R2、L3、R3、L
4、R4……を順に出力するようになっている。
がるのに同期して、DRAMアドレスカウンタ21から
L1データに対応するアドレス(以下、L1adと称
す。)がCAOとしてLチャンネルアドレス保持レジス
タ22及びRチャンネルアドレス保持レジスタ23へそ
れぞれ出力される。
1データに係るHSGフラグ領域に対応するアドレスが
DRAM6に対するリードアドレスRAAとして設定さ
れた後、DRAM6に対してアクセスが行われる。DR
AM6からL1データのHSGフラグがリードデータR
ADとして読み出され、HSGフラグレジスタ24に入
力される。このとき、HSGフラグレジスタ24からは
HFGが出力されるが、2値論理で0(即ち、正解の場
合に対応)である(図5のHFG参照)ので、正解ラッ
チパルス生成回路29からは正解ラッチパルスLCKが
生成されてLチャンネルアドレス保持レジスタ22のク
ロック端子へ出力される。
チャンネルアドレス保持レジスタ22からLAOとして
出力される。選択回路25は、SGRQTが2値論理で
1であるので、L1ad(LAO)を選択回路26へ出
力する。選択回路26は、HFGが2値論理の0である
ので、DRAMアドレスカウンタ21の出力CAO(L
1ad)を選択回路27へ出力する。選択回路27は、
HFAが2値論理の1であるので、選択回路26の出力
であるCAO(L1ad)がDRAM6のリードアドレ
スRAAとして出力される。したがって、DRAM6か
らのリードデータRADはL1データとなる。また、H
FAは2値論理の1であるので、音声伸長部へ送られる
データATDTは、リードデータRADであるL1デー
タとなる。
立ち下がるのに同期して、DRAMアドレスカウンタ2
1からR1データに対応するアドレス(以下、R1ad
と称す。)がCAOとしてLチャンネルアドレス保持レ
ジスタ22及びRチャンネルアドレス保持レジスタ23
へそれぞれ出力される。
RAM6に対するリードアドレスRAAとしてR1デー
タに係るHSGフラグ領域に対応するアドレスがDRA
M6に対するリードアドレスRAAとして設定された
後、DRAM6に対してアクセスが行われる。
がリードデータRADとして読み出され、HSGフラグ
レジスタ24に入力される。このとき、HSGフラグレ
ジスタ24からはHFGが出力されるが、2値論理で1
(即ち、不正解の場合に対応)である(図5のHFG参
照)ので、正解ラッチパルス生成回路29からは正解ラ
ッチパルスRCKが生成されない。
ジスタ23からは正解スタートアドレスR0adがアド
レスRAOとして出力される。選択回路25は、SGR
QTが2値論理で0であるので、正解スタートアドレス
R0ad(RAO)を選択回路26へ出力する。選択回
路26は、HFGが2値論理の1であるので、正解スタ
ートアドレスR0ad(RAO)を選択回路27へ出力
する。選択回路27は、HFAが2値論理の1であるの
で、選択回路26の出力であるRAO(正解スタートア
ドレスR0ad)がDRAM6のリードアドレスRAA
として出力される。したがって、DRAM6からのリー
ドデータRADは正解スタートアドレスR0adに書き
込まれたR0データとなる。また、HFAは2値論理の
1であるので、音声伸長部へ送られるデータATDT
は、リードデータRADであるR0データとなり、DR
AMアドレスカウンタ21の出力であるCAOに対応す
るR1データではなくて、R0データ(直前正解ハーフ
サウンドグループデータ)となる。
から1へ立ち上がるのに同期して、DRAMアドレスカ
ウンタ21からL2データに対応するアドレス(以下、
L2adと称す。)がCAOとしてLチャンネルアドレ
ス保持レジスタ22及びRチャンネルアドレス保持レジ
スタ23へそれぞれ出力される。
2データに係るHSGフラグ領域に対応するアドレスが
DRAM6に対するリードアドレスRAAとして設定さ
れた後、DRAM6に対してアクセスが行われる。DR
AM6からL2データのHSGフラグがリードデータR
ADとして読み出され、HSGフラグレジスタ24に入
力される。このとき、HSGフラグレジスタ24からは
HFGが出力されるが、2値論理で0(即ち、正解の場
合に対応)である(図5のHFG参照)ので、正解ラッ
チパルス生成回路29からは正解ラッチパルスLCKが
生成されてLチャンネルアドレス保持レジスタ22のク
ロック端子へ出力される。
チャンネルアドレス保持レジスタ22からLAOとして
出力される。選択回路25は、SGRQTが2値論理で
1であるので、L2ad(LAO)を選択回路26へ出
力する。選択回路26は、HFGが2値論理の0である
ので、DRAMアドレスカウンタ21の出力CAO(L
2ad)を選択回路27へ出力する。選択回路27は、
HFAが2値論理の1であるので、選択回路26の出力
であるCAO(L2ad)がDRAM6のリードアドレ
スRAAとして出力される。したがって、DRAM6か
らのリードデータRADはL2データとなる。また、H
FAは2値論理の1であるので、音声伸長部へ送られる
データATDTは、リードデータRADであるL2デー
タとなる。
ら0に立ち下がるのに同期して、DRAMアドレスカウ
ンタ21からR2データに対応するアドレス(以下、R
2adと称す。)がCAOとしてLチャンネルアドレス
保持レジスタ22及びRチャンネルアドレス保持レジス
タ23へそれぞれ出力される。
2データに係るHSGフラグ領域に対応するアドレスが
DRAM6に対するリードアドレスRAAとして設定さ
れた後、DRAM6に対してアクセスが行われる。DR
AM6からR2データのHSGフラグがリードデータR
ADとして読み出され、HSGフラグレジスタ24に入
力される。このとき、HSGフラグレジスタ24からは
HFGが出力されるが、2値論理で0(即ち、正解の場
合に対応)である(図5のHFG参照)ので、正解ラッ
チパルス生成回路29からは正解ラッチパルスRCKが
生成されてRチャンネルアドレス保持レジスタ23のク
ロック端子へ出力される。
チャンネルアドレス保持レジスタ23からRAOとして
出力される。選択回路25は、SGRQTが2値論理で
0であるので、R2ad(RAO)を選択回路26へ出
力する。選択回路26は、HFGが2値論理の0である
ので、DRAMアドレスカウンタ21の出力CAO(R
2ad)を選択回路27へ出力する。選択回路27は、
HFAが2値論理の1であるので、選択回路26の出力
であるCAO(R2ad)がDRAM6のリードアドレ
スRAAとして出力される。したがって、DRAM6か
らのリードデータRADはR2データとなる。また、H
FAは2値論理の1であるので、音声伸長部へ送られる
データATDTは、リードデータRADであるR2デー
タとなる。
立ち下がるのに同期して、DRAMアドレスカウンタ2
1からL3データに対応するアドレス(以下、L3ad
と称す。)がCAOとしてLチャンネルアドレス保持レ
ジスタ22及びRチャンネルアドレス保持レジスタ23
へそれぞれ出力される。
RAM6に対するリードアドレスRAAとしてL3デー
タに係るHSGフラグ領域に対応するアドレスがDRA
M6に対するリードアドレスRAAとして設定された
後、DRAM6に対してアクセスが行われる。DRAM
6からL3データのHSGフラグがリードデータRAD
として読み出され、HSGフラグレジスタ24に入力さ
れる。このとき、HSGフラグレジスタ24からはHF
Gが出力されるが、2値論理で1(即ち、不正解の場合
に対応)である(図5のHFG参照)ので、正解ラッチ
パルス生成回路29からは正解ラッチパルスLCKが生
成されない。
ジスタ23からはL2adがアドレスLAOとして出力
される。選択回路25は、SGRQTが2値論理で1で
あるので、L2ad(LAO)を選択回路26へ出力す
る。選択回路26は、HFGが2値論理の1であるの
で、L2ad(LAO)を選択回路27へ出力する。選
択回路27は、HFAが2値論理の1であるので、選択
回路26の出力であるLAO(L2ad)がDRAM6
のリードアドレスRAAとして出力される。したがっ
て、DRAM6からのリードデータRADはL2adに
書き込まれたL2データとなる。また、HFAは2値論
理の1であるので、音声伸長部へ送られるデータATD
Tは、リードデータRADであるL2データとなり、D
RAMアドレスカウンタ21の出力であるCAOに対応
するL3データではなくて、L2データ(直前正解ハー
フサウンドグループデータ)となる。
ら0に立ち下がるのに同期して、DRAMアドレスカウ
ンタ21からR3データに対応するアドレス(以下、R
3adと称す。)がCAOとしてLチャンネルアドレス
保持レジスタ22及びRチャンネルアドレス保持レジス
タ23へそれぞれ出力される。
3データに係るHSGフラグ領域に対応するアドレスが
DRAM6に対するリードアドレスRAAとして設定さ
れた後、DRAM6に対してアクセスが行われる。DR
AM6からR3データのHSGフラグがリードデータR
ADとして読み出され、HSGフラグレジスタ24に入
力される。このとき、HSGフラグレジスタ24からは
HFGが出力されるが、2値論理で0(即ち、正解の場
合に対応)である(図5のHFG参照)ので、正解ラッ
チパルス生成回路29からは正解ラッチパルスRCKが
生成されてRチャンネルアドレス保持レジスタ23のク
ロック端子へ出力される。
チャンネルアドレス保持レジスタ23からRAOとして
出力される。選択回路25は、SGRQTが2値論理で
0であるので、R3ad(RAO)を選択回路26へ出
力する。選択回路26は、HFGが2値論理の0である
ので、DRAMアドレスカウンタ21の出力CAO(R
3ad)を選択回路27へ出力する。選択回路27は、
HFAが2値論理の1であるので、選択回路26の出力
であるCAO(R3ad)がDRAM6のリードアドレ
スRAAとして出力される。したがって、DRAM6か
らのリードデータRADはR3データとなる。また、H
FAは2値論理の1であるので、音声伸長部へ送られる
データATDTは、リードデータRADであるR3デー
タとなる。
サウンドグループデータとバイトフラグ(少なくとも3
816ビット(=424×9))のためのワークRAM
領域が必要であったのと比較すると、信号処理回路側の
アドレスレジスタ及びその制御回路を追加すると共に、
従来未使用だったDRAM6の空き領域を使用すること
によって、全体として、大幅なコストダウンが可能とな
る。
HFGが、2値論理で1(即ち、不正解の場合に対応)
である場合、正解ラッチパルス生成回路29からは正解
ラッチパルスが生成されず、音声伸長部へ送られるデー
タATDTとしては、直前の正解のリードデータRAD
が出力される例について説明したが、本発明はこれに限
定されるものではない。例えば、図4において、システ
ムマイコン15により、選択回路26および選択回路2
7を適宜選択することによって、DRAM6のリードア
ドレスRAAを従来と同じCAOとし、音声伸長部へハ
ーフサウンドグループデータの転送直前ごとに、スター
トアドレスを設定する。
3のDRAMマップのHSGフラグ領域を読み出し、現
在転送しようとしているHSGフラグが不正解の場合、
前述したように、直前の正解ハーフサウンドグループデ
ータを音声伸長部へ転送することに加えて、任意のデー
タ、例えば次に転送すべきハーフサウンドグループデー
タを転送し、訂正不可能な信号の外部での音声信号の聴
感により、エラー処理の仕方を切り換えることが可能で
ある。
スタ22(又はRチャンネルアドレス保持レジスタ2
3)は、DRAM6から読み出されたハーフサウンドグ
ループデータのうちエラーの無い直前のハーフサウンド
グループデータに対応する第1アドレスと、所望のハー
フサウンドグループデータ(例えば、上記のように、次
に転送すべきハーフサウンドグループデータ)に対応す
る第2アドレスとを記録するように構成され、音声信号
の聴感に基づいて、第1アドレス又は第2アドレスに格
納された上記バッファメモリ内のハーフサウンドグルー
プデータを上記DRAM6から読み出してこれを代わり
に伸長処理することが可能となる。
ドグループデータが該伸長処理の際に修復不可能である
と判断された場合、リスナーの聴感に基づいて伸長処理
が行われるので、リスナーの再生処理に関与する程度が
大きくなり、リスナーの聴感を反映させることが可能と
なる。
処理系ではなくて信号処理系に設けられており、上記バ
ッファメモリから読み出されたハーフサウンドグループ
データのうち、エラーの無い直前の正解ハーフサウンド
グループデータに対応する第1アドレスと、所定のハー
フサウンドグループデータに対応する第2アドレスとが
レジスタ手段に記録されている。したがって、従来のよ
うに、直前の正解ハーフサウンドグループデータそのも
の、又は所定のハーフサウンドグループデータそのもの
を伸長処理系のワークRAMにおいて常に保持すること
が不要となるので、1サウンドグループデータ分のワー
クRAM領域を音声伸長系に設けることが不要となり、
装置全体としてコスト低減が可能となる。
ループデータが該伸長処理の際に修復不可能であると判
断された場合、リスナーの聴感に基づいて伸長処理が行
われるので、リスナーの再生処理に関与する程度が大き
くなり、リスナーの聴感を反映させることが可能となる
という効果を併せて奏する。
装置は、圧縮データを伸長処理するMD装置などのデジ
タル再生装置であって、外乱を吸収する耐震メモリに入
力するデータが次段の伸長処理で訂正可能か否かを示す
ハーフサウンドグループフラグ(HSGフラグ)を作成
するフラグ作成手段と、耐震メモリにそのHSGフラグ
をC2訂正後のバイトフラグと同様にデータに対応して
保持するフラグ記憶手段と、耐震メモリからデータ、バ
イトフラグを一定間隔で読み出し、伸長処理部へそれを
転送する前に対応するHSGフラグを読み出し、正解で
あればそのデータアドレスを保持する記憶手段と、その
HSGフラグにより、データアドレスとして現在のアド
レス、又は前述のアドレス記憶手段出力を使用するかを
切り換える選択手段とを備え、直前の訂正可能なハーフ
サウンドグループデータとバイトフラグを音声伸長部へ
転送することを特徴としている。
憶前に、対応するデータとリアルタイムに上記HSGフ
ラグの作成を行い、該HSGフラグは、ハーフサウンド
グループデータ内の該当するデータが合致するか否かと
バイトフラグの正解か否かとの判定に基づいて作成され
ることが好ましい。
しのアドレッシングは、対応するデータアドレスからデ
コード手段によって行われることが好ましい。
く、そのアドレスのみをLチャンネルとRチャンネルと
で独立して保持することが好ましい。
で、上記HSGフラグ領域を読み出し、その値により、
任意のデータ領域を音声伸長部へ転送することも行える
ことが好ましい。
ラー処理は、音声伸長部で行われるのではなくて、耐震
メモリ(DRAM6)内に空き領域があることを利用
し、信号処理回路側で行われる。すなわち、耐震メモリ
にデータとバイトフラグを書き込むだけでなく、信号処
理回路で、あらかじめ現在のハーフサウンドグループデ
ータが修復可能か否かを表すHSGフラグを検出し、こ
れも耐震メモリに書き込み、読み出し時には、最も時間
の近い正解耐震メモリアドレスのみをレジスタに保持
し、現在のHSGフラグが、エラーである場合は、レジ
スタをアクセスし、常にHSGフラグが正解であるデー
タを次段の音声伸長部へ送り、詳細なエラー処理が行わ
れる。これにより、信号処理回路側のレジスタ等が増加
することとなるが、音声伸長部側の正解データ保存用の
ワークRAMが不要となり、全体として、大幅なコスト
ダウンが実現可能となる。
は、以上のように、信号処理系は、ハーフサウンドグル
ープデータが伸長処理の際に修復可能か否かを判断する
判断手段と、上記ハーフサウンドグループデータと上記
判断手段の判断結果とを格納するバッファメモリと、上
記バッファメモリから読み出されたハーフサウンドグル
ープデータのうち、エラーの無い直前のハーフサウンド
グループデータに対応するアドレスのみを記録するレジ
スタ手段とを備え、上記判断結果を上記バッファメモリ
から読み出し、伸長処理すべきハーフサウンドグループ
データが該伸長処理の際に修復不可能であることを該判
断結果が示す場合、上記レジスタ手段に記録されたアド
レスに格納されたハーフサウンドグループデータを上記
バッファメモリから読み出し、これを代わりに上記伸長
処理系へ転送するものである。
ンドグループデータそのものが記録されるのではなく
て、該ハーフサウンドグループデータに対応するアドレ
スのみがレジスタ手段に記録されることになる。したが
って、各ハーフサウンドグループデータを信号処理系か
ら伸長処理系へ転送する際、上記判断結果が上記バッフ
ァメモリから読み出される。伸長処理すべきハーフサウ
ンドグループデータが該伸長処理の際に修復不可能であ
ることを読み出された判断結果が示す場合、バッファメ
モリに対して上記レジスタ手段に記録されたアドレスが
アクセスされ、該アドレスに格納されたハーフサウンド
グループデータが上記バッファメモリから読み出され、
これが代わりに伸長処理系へ転送されることになる。こ
の結果、伸長処理系へは、常に、エラーのないハーフサ
ウンドグループデータを転送することができる。
処理系ではなくて信号処理系に設けられており、上記バ
ッファメモリから読み出されたハーフサウンドグループ
データのうち、エラーの無い直前の正解ハーフサウンド
グループデータに対応するアドレスのみがレジスタ手段
に記録されている。したがって、従来のように、直前の
正解ハーフサウンドグループデータそのものを伸長処理
系のワークRAMにおいて常に保持することが不要とな
るので、1サウンドグループデータ分のワークRAM領
域を音声伸長系に設けることが不要となり、装置全体と
して大幅なコスト低減が可能となるという効果を奏す
る。
は、以上のように、請求項1に係るデジタル再生装置に
おいて、判断手段は、上記ハーフサウンドグループデー
タ内において対応するデータ同士が合致しているか否か
とバイトフラグのエラーの有無とに基づいて1ビットの
フラグを作成し、該フラグに基づいて上記ハーフサウン
ドグループデータが伸長処理の際に修復可能か否かを判
断するものである。
て、多数のビットからなるハーフサウンドグループデー
タが伸長処理の際に修復可能か否かは、たった1ビット
のフラグに基づいて判断できるので、判断の簡素化が図
れる。しかも、該判断基準が1ビットのフラグゆえ、こ
れを格納する際、バッファメモリに容量的に負担を強い
ることもないという効果を併せて奏する。
は、以上のように、信号処理系は、ハーフサウンドグル
ープデータが伸長処理の際に修復可能か否かを判断する
判断手段と、上記ハーフサウンドグループデータと上記
判断手段の判断結果とを格納するバッファメモリと、上
記バッファメモリから読み出されたハーフサウンドグル
ープデータのうちエラーの無い直前のハーフサウンドグ
ループデータに対応する第1アドレスと、所定のハーフ
サウンドグループデータに対応する第2アドレスとを記
録するレジスタ手段とを備え、上記判断結果を上記バッ
ファメモリから読み出し、該判断結果が伸長処理すべき
ハーフサウンドグループデータが該伸長処理の際に修復
不可能であることを示す場合、上記レジスタ手段に記録
された第1アドレス又は第2アドレスに格納されたハー
フサウンドグループデータを上記バッファメモリから読
み出し、これを代わりに上記伸長処理系へ転送するもの
である。
ンドグループデータそのもの、及び所定のハーフサウン
ドグループデータそのものがそれぞれ記録されるのでは
なくて、それぞれの対応するアドレスのみがレジスタ手
段に記録される。
ドグループデータが該伸長処理の際に修復不可能である
ことを読み出された判断結果が示す場合、バッファメモ
リに対して上記レジスタ手段に記録された第1又は第2
アドレスがアクセスされ、該アドレスに格納されたハー
フサウンドグループデータが上記バッファメモリから読
み出され、これが代わりに伸長処理系へ転送されること
になる。この結果、伸長処理系へは、常に、エラーのな
いハーフサウンドグループデータか、又は所定のハーフ
サウンドグループデータを転送することができる。
処理系ではなくて信号処理系に設けられており、上記バ
ッファメモリから読み出されたハーフサウンドグループ
データのうち、エラーの無い直前の正解ハーフサウンド
グループデータに対応する第1アドレスと、所定のハー
フサウンドグループデータに対応する第2アドレスとが
レジスタ手段に記録されている。したがって、従来のよ
うに、直前の正解ハーフサウンドグループデータそのも
の、又は所定のハーフサウンドグループデータそのもの
を伸長処理系のワークRAMにおいて常に保持すること
が不要となるので、1サウンドグループデータ分のワー
クRAM領域を音声伸長系に設けることが不要となり、
装置全体として大幅なコスト低減が可能となる。
ループデータが該伸長処理の際に修復不可能であると判
断された場合、リスナーの聴感に基づいて伸長処理が行
われるので、リスナーの再生処理に関与する程度が大き
くなり、リスナーの聴感を反映させることができるとい
う効果を併せて奏する。
置の構成例を示すブロック図である。
ループデータのフォーマット例を示す説明図である。
タを読み出し、音声伸長回路内の音声伸長部へ送る構成
例を示すブロック図である。
る。
Claims (3)
- 【請求項1】信号処理系からハーフサウンドグループデ
ータを伸長処理系へ転送して再生するデジタル再生装置
であって、 上記信号処理系は、 上記ハーフサウンドグループデータが伸長処理の際に修
復可能か否かを判断する判断手段と、 上記ハーフサウンドグループデータと上記判断手段の判
断結果とを格納するバッファメモリと、 上記バッファメモリから読み出されたハーフサウンドグ
ループデータのうち、エラーの無い直前のハーフサウン
ドグループデータに対応するアドレスのみを記録するレ
ジスタ手段とを備え、 上記判断結果を上記バッファメモリから読み出し、該判
断結果が伸長処理すべきハーフサウンドグループデータ
が該伸長処理の際に修復不可能であることを示す場合、
上記レジスタ手段に記録されたアドレスに格納されたハ
ーフサウンドグループデータを上記バッファメモリから
読み出し、これを代わりに上記伸長処理系へ転送するこ
とを特徴とするデジタル再生装置。 - 【請求項2】上記判断手段は、上記ハーフサウンドグル
ープデータ内において対応するデータ同士が合致してい
るか否かとバイトフラグのエラーの有無とに基づいて1
ビットのフラグを作成し、該フラグに基づいて上記ハー
フサウンドグループデータが伸長処理の際に修復可能か
否かを判断することを特徴とする請求項1に記載のデジ
タル再生装置。 - 【請求項3】信号処理系からハーフサウンドグループデ
ータを伸長処理系へ転送して再生するデジタル再生装置
であって、 上記信号処理系は、 上記ハーフサウンドグループデータが伸長処理の際に修
復可能か否かを判断する判断手段と、 上記ハーフサウンドグループデータと上記判断手段の判
断結果とを格納するバッファメモリと、 上記バッファメモリから読み出されたハーフサウンドグ
ループデータのうちエラーの無い直前のハーフサウンド
グループデータに対応する第1アドレスと、所定のハー
フサウンドグループデータに対応する第2アドレスとを
記録するレジスタ手段とを備え、 上記判断結果を上記バッファメモリから読み出し、該判
断結果が伸長処理すべきハーフサウンドグループデータ
が該伸長処理の際に修復不可能であることを示す場合、
上記レジスタ手段に記録された第1アドレス又は第2ア
ドレスに格納されたハーフサウンドグループデータを上
記バッファメモリから読み出し、これを代わりに上記伸
長処理系へ転送することを特徴とするデジタル再生装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33453298A JP3628532B2 (ja) | 1998-11-25 | 1998-11-25 | デジタル再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33453298A JP3628532B2 (ja) | 1998-11-25 | 1998-11-25 | デジタル再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000163879A true JP2000163879A (ja) | 2000-06-16 |
JP3628532B2 JP3628532B2 (ja) | 2005-03-16 |
Family
ID=18278466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33453298A Expired - Fee Related JP3628532B2 (ja) | 1998-11-25 | 1998-11-25 | デジタル再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3628532B2 (ja) |
-
1998
- 1998-11-25 JP JP33453298A patent/JP3628532B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3628532B2 (ja) | 2005-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7370262B2 (en) | Apparatus and method generating error flag for error correction | |
KR970002860A (ko) | Cd 플레이어 및 이것에 이용하는 cd-rom 디코더 | |
US6651208B1 (en) | Method and system for multiple column syndrome generation | |
KR100373467B1 (ko) | 어드레스 발생 회로 | |
JPH11102576A (ja) | データ再生装置 | |
JP3628532B2 (ja) | デジタル再生装置 | |
JPH06338141A (ja) | 追記型記録媒体、フォーマット装置および方法、データ読みだし装置および方法、ならびにデータ書き込み装置および方法 | |
JP3221011B2 (ja) | 誤り訂正方法及びその装置 | |
JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
JP3995693B2 (ja) | 符号誤り訂正検出装置 | |
US7738339B2 (en) | Data recording devices and methods thereof | |
JPH1186465A (ja) | 信号処理装置 | |
JP4696931B2 (ja) | 光ディスク装置 | |
JPH01245470A (ja) | 回転ヘッド型磁気記録再生装置 | |
JP2005166117A (ja) | 誤り訂正回路 | |
JPS63197122A (ja) | エラ−訂正及びチエツク装置 | |
US6966023B2 (en) | Encoding method for an optical recorder | |
JPH06150540A (ja) | デイスク再生装置 | |
US20030107963A1 (en) | Optical disc apparatus | |
JPH06275032A (ja) | ディジタルデータ再生装置 | |
KR100518544B1 (ko) | 외부 메모리 장치에 디스크 데이터를 저장하는 방법 | |
JPH1116298A (ja) | 符号誤り訂正検出装置 | |
JP2002150666A (ja) | 光ディスク再生装置 | |
JPH09139027A (ja) | エラ−訂正装置 | |
JPH0973730A (ja) | Cd−romデコーダ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041208 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |