JP2000163879A - デジタル再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 音声伸長部側において直前正解ハーフサウン
ドグループデータ分のワークＲＡＭ領域をチャンネル毎
に設けることを不要とすることによって全体としてコス
トを低減する。 【解決手段】 本発明のデジタル再生装置は、ハーフサ
ウンドグループデータが伸長処理の際に修復可能か否か
を判定するエラー判定回路５と、ハーフサウンドグルー
プデータと上記エラー判定結果とを格納するＤＲＡＭ６
と、ＤＲＡＭ６から読み出されたハーフサウンドグルー
プデータのうち、エラーの無い直前のハーフサウンドグ
ループデータに対応するアドレスのみを記録するレジス
タとを備え、上記判定結果をＤＲＡＭ６から読み出し、
該判定結果が伸長処理すべきハーフサウンドグループデ
ータが該伸長処理の際に修復不可能であることを示す場
合、上記レジスタに記録されたアドレスに格納されたハ
ーフサウンドグループデータをＤＲＡＭ６から読み出
し、これを代わりに音声伸長回路８へ転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＤ（ミニディス
ク）装置等のバッファメモリを備え、圧縮データを伸長
して再生を行うデジタル再生装置に関するものである。

【０００２】

【従来の技術】従来のＭＤ装置において、音楽信号を再
生する場合、ミニディスクから読み取られた信号は、誤
り訂正符号に基づいて、信号処理回路で、Ｃ１訂正、Ｃ
２訂正、及びデスクランブル処理がこの順に行われ、最
終的に順次１バイト（８ビット）のデータと該データに
対応する１ビットのバイトフラグとなった後、ダイナミ
ックＲＡＭ（以下、ＤＲＡＭと称す。）に書き込まれ
る。このバイトフラグは、訂正後に該データにエラーが
残っている可能性を示しており、２値論理の１のとき、
その可能性が大きいことを示し、２値論理の０のとき、
その可能性が小さいことを示している。

【０００３】なお、Ｃ１符号およびＣ２符号は何れもリ
ードソロモン符号であり、記録の際に、Ｃ２符号化、イ
ンターリーブ、Ｃ１符号化が行われ、再生の際にこの逆
が行われる。前記のＣ１訂正およびＣ２訂正は、それぞ
れ上記Ｃ１符号化およびＣ２符号化に係るものである。
また、上記ＤＲＡＭは、ショックを吸収するために設け
られたバッファメモリ（耐震メモリ）である。

【０００４】上述のようにしてＤＲＡＭに書き込まれた
データ及びバイトフラグは、一定間隔で読み出された
後、音声伸長部で、第１エラー処理及び第２エラー処理
が行われ、伸長処理が施された後、Ｄ／Ａコンバータを
経由してデジタル装置外部へ音楽信号として出力される
ようになっている。

【０００５】なお、ここでは、説明の便宜上、上記の第
１エラー処理においては、データフォーマット検出、及
びバイトフラグのエラーの有無に基づいて、以降の伸長
処理において、エラー修復不可能と判断される場合に
は、最も時間の近い前回の正解ハーフサウンドグループ
データ（以下、直前正解ハーフサウンドグループデータ
と称す）と同じものを次段に送るという大まかなエラー
処理が行われる一方、上記の第２エラー処理は、ハーフ
サウンドグループデータ内の情報により、原音を小さく
するようにデータを訂正するという詳細なエラー処理が
行われるものとする。

【０００６】ところで、音声処理部のワークＲＡＭの容
量は、データの圧縮処理時に比べて、伸長処理時の方が
はるかに小さくてよく、したがって、伸長処理時には、
圧縮処理時と伸長処理時との差分に対応する容量の一部
を第１エラー処理用の一つのハーフサウンドグループデ
ータの保存用として使用していた。

【０００７】

【発明が解決しようとする課題】近年、再生専用のＭＤ
再生装置の普及が目ざましく、システム全体を再生専用
とし、ハードウェア構成の簡素化によりコストダウンが
必須の事項となってきている。

【０００８】しかしながら、上記従来の技術では、第１
エラー処理時に、直前正解ハーフサウンドグループデー
タを常に保持しておくために、直前正解ハーフサウンド
グループデータ分のワークＲＡＭ領域（容量）を音声伸
長部側において確保することが必要となり、このために
全体としてコスト高を招来するという問題点を有してい
る。

【０００９】本発明は上記問題点に鑑みなされたもので
あって、その目的は、音声伸長部側において直前正解ハ
ーフサウンドグループデータ分のワークＲＡＭ領域をチ
ャンネル毎に設けることを不要とすることによって全体
としてコスト低減が可能なデジタル再生装置を提供する
ことにある。

【００１０】

【課題を解決するための手段】請求項１に係る発明のデ
ジタル再生装置は、上記課題を解決するために、信号処
理系からハーフサウンドグループデータを伸長処理系へ
転送して再生するデジタル再生装置において、以下の措
置を講じたことを特徴としている。

【００１１】即ち、上記デジタル再生装置においては、
上記信号処理系は、上記ハーフサウンドグループデータ
が伸長処理の際に修復可能か否かを判断する判断手段
と、上記ハーフサウンドグループデータと上記判断手段
の判断結果とを格納するバッファメモリと、上記バッフ
ァメモリから読み出されたハーフサウンドグループデー
タのうち、エラーの無い直前のハーフサウンドグループ
データに対応するアドレスのみを記録するレジスタ手段
とを備え、上記判断結果を上記バッファメモリから読み
出し、伸長処理すべきハーフサウンドグループデータが
該伸長処理の際に修復不可能であることを該判断結果が
示す場合、上記レジスタ手段に記録されたアドレスに格
納されたハーフサウンドグループデータを上記バッファ
メモリから読み出し、これを代わりに上記伸長処理系へ
転送することを特徴としている。

【００１２】上記発明によれば、ハーフサウンドグルー
プデータは信号処理系から伸長処理系へ転送され、所定
の伸長処理が施されて再生される。このハーフサウンド
グループデータの伸長処理系への転送は以下のようにし
て行われる。

【００１３】各ハーフサウンドグループデータが伸長処
理の際に修復可能か否かが、判断手段によって判断され
る。ハーフサウンドグループデータと該ハーフサウンド
グループデータに係る判断手段による判断結果が、バッ
ファメモリに格納される。

【００１４】上記バッファメモリから読み出されたハー
フサウンドグループデータのうち、エラーの無い直前の
ハーフサウンドグループデータに対応するアドレスのみ
がレジスタ手段に記録される。つまり、エラーの無い直
前のハーフサウンドグループデータそのものが記録され
るのではなくて、該ハーフサウンドグループデータに対
応するアドレスのみがレジスタ手段に記録されることに
なる。

【００１５】各ハーフサウンドグループデータを信号処
理系から伸長処理系へ転送する際、上記判断結果が上記
バッファメモリから読み出される。伸長処理すべきハー
フサウンドグループデータが該伸長処理の際に修復不可
能であることを読み出された判断結果が示す場合、バッ
ファメモリに対して上記レジスタ手段に記録されたアド
レスがアクセスされ、該アドレスに格納されたハーフサ
ウンドグループデータが上記バッファメモリから読み出
され、これが代わりに伸長処理系へ転送されることにな
る。この結果、伸長処理系へは、常に、エラーのないハ
ーフサウンドグループデータが転送されることになる。

【００１６】以上のように、上記レジスタ手段は、伸長
処理系ではなくて信号処理系に設けられており、上記バ
ッファメモリから読み出されたハーフサウンドグループ
データのうち、エラーの無い直前の正解ハーフサウンド
グループデータに対応するアドレスのみがレジスタ手段
に記録されている。したがって、従来のように、直前の
正解ハーフサウンドグループデータそのものを伸長処理
系のワークＲＡＭにおいて常に保持することが不要とな
るので、１サウンドグループデータ分のワークＲＡＭ領
域を音声伸長系に設けることが不要となり、装置全体と
してコスト低減が可能となる。

【００１７】請求項２に係る発明のデジタル再生装置
は、上記課題を解決するために、請求項１に係るデジタ
ル再生装置において、上記判断手段は、上記ハーフサウ
ンドグループデータ内において対応するデータ同士が合
致しているか否かとバイトフラグのエラーの有無とに基
づいて１ビットのフラグを作成し、該フラグに基づいて
上記ハーフサウンドグループデータが伸長処理の際に修
復可能か否かを判断することを特徴としている。

【００１８】上記発明によれば、請求項１の発明の作用
に加えて、１ビットのフラグは、ハーフサウンドグルー
プデータ内において対応するデータ同士が合致している
か否かと、バイトフラグのエラーの有無とに基づいて、
判断手段によって作成される。このようにして作成され
たフラグに基づいて、ハーフサウンドグループデータが
伸長処理の際に修復可能か否かが判断手段によって判断
される。

【００１９】これにより、多数のビットからなるハーフ
サウンドグループデータが伸長処理の際に修復可能か否
かは、たった１ビットのフラグに基づいて判断できるの
で、判断の簡素化が図れる。しかも、該判断基準が１ビ
ットのフラグゆえ、これを格納する際、バッファメモリ
に容量的に負担を強いることもない。

【００２０】請求項３に係る発明のデジタル再生装置
は、上記課題を解決するために、信号処理系からハーフ
サウンドグループデータを伸長処理系へ転送して再生す
るデジタル再生装置において、以下の措置を講じたこと
を特徴としている。

【００２１】即ち、上記デジタル再生装置においては、
上記信号処理系は、上記ハーフサウンドグループデータ
が伸長処理の際に修復可能か否かを判断する判断手段
と、上記ハーフサウンドグループデータと上記判断手段
の判断結果とを格納するバッファメモリと、上記バッフ
ァメモリから読み出されたハーフサウンドグループデー
タのうちエラーの無い直前のハーフサウンドグループデ
ータに対応する第１アドレスと、所定のハーフサウンド
グループデータに対応する第２アドレスとを記録するレ
ジスタ手段とを備え、上記判断結果を上記バッファメモ
リから読み出し、該判断結果が伸長処理すべきハーフサ
ウンドグループデータが該伸長処理の際に修復不可能で
あることを示す場合、上記レジスタ手段に記録された第
１アドレス又は第２アドレスに格納されたハーフサウン
ドグループデータを上記バッファメモリから読み出し、
これを代わりに上記伸長処理系へ転送することを特徴と
している。

【００２２】上記の発明によれば、ハーフサウンドグル
ープデータは信号処理系から伸長処理系へ転送され、所
定の伸長処理が施されて再生される。このハーフサウン
ドグループデータの伸長処理系への転送は以下のように
して行われる。

【００２３】各ハーフサウンドグループデータが伸長処
理の際に修復可能か否かが、判断手段によって判断され
る。ハーフサウンドグループデータと該ハーフサウンド
グループデータに係る判断手段による判断結果が、バッ
ファメモリに格納される。

【００２４】上記バッファメモリから読み出されたハー
フサウンドグループデータのうちエラーの無い直前のハ
ーフサウンドグループデータに対応する第１アドレス
と、所定のハーフサウンドグループデータに対応する第
２アドレスとが記録するレジスタ手段に記録される。つ
まり、エラーの無い直前のハーフサウンドグループデー
タそのもの、及び所定のハーフサウンドグループデータ
そのものがそれぞれ記録されるのではなくて、それぞれ
の対応するアドレスのみがレジスタ手段に記録されるこ
とになる。

【００２５】各ハーフサウンドグループデータを信号処
理系から伸長処理系へ転送する際、上記判断結果が上記
バッファメモリから読み出される。伸長処理すべきハー
フサウンドグループデータが該伸長処理の際に修復不可
能であることを読み出された判断結果が示す場合、バッ
ファメモリに対して上記レジスタ手段に記録された第１
又は第２アドレスがアクセスされ、該アドレスに格納さ
れたハーフサウンドグループデータが上記バッファメモ
リから読み出され、これが代わりに伸長処理系へ転送さ
れることになる。この結果、伸長処理系へは、常に、エ
ラーのないハーフサウンドグループデータか、又は所定
のハーフサウンドグループデータが転送されることにな
る。

【００２６】以上のように、上記レジスタ手段は、伸長
処理系ではなくて信号処理系に設けられており、上記バ
ッファメモリから読み出されたハーフサウンドグループ
データのうち、エラーの無い直前の正解ハーフサウンド
グループデータに対応する第１アドレスと、所定のハー
フサウンドグループデータに対応する第２アドレスとが
レジスタ手段に記録されている。したがって、従来のよ
うに、直前の正解ハーフサウンドグループデータそのも
の、又は所定のハーフサウンドグループデータそのもの
を伸長処理系のワークＲＡＭにおいて常に保持すること
が不要となるので、１サウンドグループデータ分のワー
クＲＡＭ領域を音声伸長系に設けることが不要となり、
装置全体としてコスト低減が可能となる。

【００２７】加えて、伸長処理すべきハーフサウンドグ
ループデータが該伸長処理の際に修復不可能であると判
断された場合、リスナーの聴感に基づいて伸長処理が行
われるので、リスナーの再生処理に関与する程度が大き
くなり、リスナーの聴感を反映させることが可能とな
る。

【００２８】

【発明の実施の形態】本発明の実施の一形態について図
１乃至図５に基づいて説明すれば、以下のとおりであ
る。

【００２９】本発明に係るデジタル再生装置としてＭＤ
装置を例示し、該ＭＤ装置の再生を通して本発明を以下
に説明する。

【００３０】上記ＭＤ装置は、図１に示すような構成を
有している。このＭＤ装置によれば、再生時において、
光ピックアップ２はミニディスク１にレーザ光（図示し
ない）を照射し、ミニディスク１からの反射光に基づい
てミニディスク１に記録されたＲＦ信号（変調された音
声データ）を検出するようになっている。

【００３１】このＲＦ信号は、ＲＦアンプ３へ送られ、
ここで増幅された後、信号処理回路４へ送られる。信号
処理回路４では、フレーム同期及び復調、並びに誤り訂
正符号に基づくＣ１エラー訂正及びＣ２エラー訂正が行
われ、１バイトのデータにつき、１ビットのバイトフラ
グが作成された後、セクタ同期、デスクランブル処理が
施されてエラー判定回路５へ送られる。

【００３２】エラー判定回路５では、ハーフサウンドグ
ループデータが修復可能か否かを表すＨＳＧフラッグが
検出された後、上記バイトフラグと共にリアルタイムで
ＤＲＡＭ６に書き込まれる。

【００３３】図１において、スピンモータ１０は、ミニ
ディスク１を回転させるために設けられている。また、
送りモータ１１は、光ピックアップ２をミニディスク１
のトラックに直交する方向へ移動させるために設けられ
ている。ドライバ回路１３は、上記スピンモータ１０、
上記送りモータ１１、及び光ピックアップ２の対物レン
ズ（図示しない）を駆動する駆動装置（図示しない）を
動作させるために、これらに電力を供給するために設け
られている。サーボ回路１２は、光ピックアップ２から
照射される光をミニディスク１の目標トラックに追従さ
せるなどの動作が正確に行われるように、上記ドライバ
回路１３によって駆動される各装置をフィードバック制
御する。

【００３４】ＤＲＡＭ６からの読み出し時には、常に、
直前正解ハーフサウンドグループデータが書き込まれて
いるＤＲＡＭのアドレスだけが、エラー処理回路７内の
レジスタ（図示しない）に保持されるようになってい
る。現在、音声伸長回路８へ転送しようとしているデー
タ及びバイトフラグに対応するＨＳＧフラグが、正解で
ある場合（エラーでない場合）、そのデータ及びバイト
フラグをそのまま転送する一方、不正解である場合（エ
ラーである場合）、エラー処理回路７内の上記レジスタ
に保持されたアドレスに書き込まれているＤＲＡＭのデ
ータ（即ち、常にＨＳＧフラグが正解である直前正解ハ
ーフサウンドグループデータ）が次段の音声伸長回路８
へ送られる。

【００３５】音声伸長回路８では、まず、ハーフサウン
ドグループデータ内の情報に基づいて、原音を小さくす
るようにデータを訂正する詳細なエラー処理が行われた
後、伸長処理が施されてＤ／Ａコンバータ９へ送られ、
ここで、デジタル信号からアナログ信号に変換された
後、音声として出力される。

【００３６】以上の全処理は、システムマイコン１５に
よって集中管理される。また、光ピックアップ２、サー
ボ回路１２、ドライバ回路１３、及びシステムマイコン
１５に対しては、電源ＯＮ／ＯＦＦ回路を介して動作電
源が適宜供給される。なお、上記音声伸長回路８では詳
細なエラー処理及び伸長処理が行われるが、本発明の主
要部ではないので、詳細な説明は省略する。

【００３７】ここで、本発明の詳細を図２及び図３を参
照しながら、以下に説明する。

【００３８】まず、図２を参照しながら、上記エラー判
定回路５（図１参照）に入力されるサウンドグループデ
ータのフォーマット例について説明する。サウンドグル
ープデータ（４２４バイトからなる。）は、図１の音声
伸長回路８に入力されるデジタル信号の最小単位であ
り、Ｌチャンネル（左チャンネル）及びＲチャンネル
（右チャンネル）にそれぞれ一つのハーフサウンドグル
ープデータ（２１２バイトからなる。）によって構成さ
れている。

【００３９】図２に示すフォーマット例では、０バイト
目の第１のＢＳＭ（Block Size Mode ）、１バイト目の
第１のＳＩＡ（Sub Information Amount）、２バイト目
の第１のＷＬ（Word Length ）、３バイト目の第１のＳ
Ｆ（Scale Factor）、及び４バイト目の第１のＡＳＤ
（Audio Spectrum Data ）、並びに、２０８バイト目の
第２のＳＦ、２０９バイト目の第２のＷＬ、２１０バイ
ト目の第２のＳＩＡ、及び２１１バイト目の第２のＢＳ
Ｍがチャンネル毎に先頭部より順に格納されている。

【００４０】ここで、上記ＢＳＭはＩＭＤＣＴ（Invers
e Modified Discrete Cosine Transform: 変形離散コサ
イン逆変換）を行う際のブロックサイズに係るデータを
示し、上記ＷＬは上記ＡＳＤのデータ長を表すデータを
示し、上記ＳＦは上記ＡＳＤのスケールファクタを表す
データを示し、上記ＳＩＡは上記ＷＬ及び上記ＳＦの個
数のデータを示す。第１に係るデータと第２に係るデー
タとは基本的には同一であるが、第２のＷＬ及び第２の
ＳＦは存在しない場合もある。図２に示すサウンドグル
ープデータには、上記の信号処理回路４によって得られ
たバイトフラグが付加されている。

【００４１】上記サウンドグループデータをハーフサウ
ンドグループデータ毎にエラー判定すること、及びＨＳ
ＧフラグをＤＲＡＭ６に書き込むことについて以下に説
明する。なお、Ｌチャンネル及びＲチャンネルに対して
行われるエラー判定は同じであるので、チャンネルの別
を付して説明しない。

【００４２】まず、ステップ１において、０バイト目の
データ（第１のＢＳＭ）と２１１バイト目のデータ（第
２のＢＳＭ）とにおいて、両データが互いに合致してい
るか否かの比較、及び両バイトフラグのエラーの有無の
検出が行われる。この結果、両データが互いに異なる
か、又はバイトフラグが共にエラー有りの場合において
のみ、中間フラグは２値論理の１に設定され、これ以外
の場合には中間フラグは２値論理の０に設定される。

【００４３】次に、ステップ２において、上記ステップ
１と同様に、１バイト目のデータ（第１のＳＩＡ）と２
１０バイト目のデータ（第２のＳＩＡ）とに対して、両
データが互いに合致しているか否かの比較、及び両バイ
トフラグのエラーの有無の検出が行われる。この結果、
両データが互いに異なるか、又はバイトフラグが共にエ
ラー有りの場合には、中間フラグは２値論理の１に設定
され、これ以外の場合には中間フラグは２値論理の０に
設定される。

【００４４】そして、ステップ３において、１バイト目
の上記データ（第１のＳＩＡ）と２１０バイト目の上記
データ（第２のＳＩＡ）とのそれぞれにおいて、ビット
３及び４（最下位ビットをビット０とし、最上位ビット
をビット７とする。）が共に２値論理の０であるか否か
が判断される。ここで、ビット３及び４は、２０９バイ
ト目のデータがＷＬであるか否かを表しており、ビット
３及び４が共に０の場合、２０９バイト目のデータはＷ
Ｌではないと判断される一方、それ以外の場合、２０９
バイト目のデータはＷＬであると判断される。

【００４５】ステップ４では、上記ステップ３におい
て、２０９バイト目のデータがＷＬではないと判断され
ると、バイトフラグが２値論理で０の場合に中間フラグ
は２値論理の０に設定される一方、バイトフラグが２値
論理で１の場合に中間フラグは２値論理の１に設定され
る。

【００４６】これに対して、上記ステップ３において、
２０９バイト目のデータがＷＬであると判断されると、
上記ステップ１と同様に、２バイト目のデータ（第１の
ＷＬ）と２０９バイト目のデータ（第２のＷＬ）とにお
いて、両データが合致しているか否かの比較、及び両バ
イトフラグのエラーの有無の検出が行われる。この結
果、両データが互いに異なるか、又はバイトフラグが共
にエラー有りの場合には、中間フラグは２値論理の１に
設定され、これ以外の場合には中間フラグは２値論理の
０に設定される。

【００４７】以上のように、ステップ１乃至ステップ４
に基づいて、ハーフサウンドグループデータ毎に、合計
４種類の中間フラグが生成される。この内、一つでも２
値論理で１となる場合には、２値論理の１が、また全て
の中間フラグが２値論理で０となる場合には、２値論理
の０が、当該ハーフサウンドグループデータのＨＳＧフ
ラグとして、ＤＲＡＭ６内のＨＳＧフラグ領域に、対応
するデータ及びバイトフラグと共に書き込まれる。この
とき、バイトフラグとＨＳＧフラグとに対するアドレッ
シングは、データのアドレスを単にデコードするだけで
得られるように簡素化されている。

【００４８】以上のような場合のＤＲＡＭ６のマップを
図３に示す。図３に示すように、バイトフラグは、デー
タ１バイト（８ビット）に対して１ビットに対応し、Ｈ
ＳＧフラグは、データ２１２バイト（１６９６ビット：
一つのハーフサウンドグループデータ長に対応する。）
に対して１ビットに対応する。したがって、データ領域
をＡバイトに設定した場合、少なくとも、バイトフラグ
領域としては（Ａ／８）バイトの容量が必要となり、Ｈ
ＳＧフラグ領域としては（Ａ／１６９６）バイトの容量
が必要となる。

【００４９】ここで、ＤＲＡＭ６からハーフサウンドグ
ループデータを読み出し、音声伸長回路８内の音声伸長
部（図示しない）へ送るまでについて図４を参照しなが
ら以下に説明する。

【００５０】図４において、転送基準クロックであるＳ
ＧＲＱＴは、所定周期を有しデューティ比が５０％のク
ロックである。従来、ＳＧＲＱＴが２値論理で１のとき
には、Ｌチャンネルの２１２バイトのデータとそれに対
応するバイトフラグが、ＤＲＡＭ６から読み出される一
方、ＳＧＲＱＴが２値論理で０のときには、Ｒチャンネ
ルの２１２バイトのデータとそれに対応するバイトフラ
グが、ＤＲＡＭ６から読み出された後、そのまま、音声
伸長部へ転送されていた。

【００５１】これに対して、本実施の形態によれば、各
チャンネルの音声伸長部（伸長処理系）への転送直前
に、ＤＲＡＭ６内の上記ＨＳＧ領域からＨＳＧフラグを
読み出し、ＨＳＧフラグレジスタ４においてエラー結果
信号ＨＦＧとして一旦保持される。このエラー結果信号
ＨＦＧが２値論理で０の場合（データが正解の場合に対
応する。）に従来と同じアドレスＣＡＯが選択される一
方、ＨＦＧが２値論理で１の場合（データが不正解の場
合に対応する。）、最も時間の近い前回の正解ハーフサ
ウンドグループデータ（以下、直前正解ハーフサウンド
グループデータと称す）のアドレス（Ｌチャンネルの場
合にはＬＡＯ、Ｒチャンネルの場合にはＲＡＯ）が選択
される。

【００５２】このため、システムマイコン１５によっ
て、転送前に、ＤＲＡＭ６のアドレスカウンタ２１にス
タートアドレスがロードされるだけではなく、Ｌチャン
ネルアドレス保持レジスタ２２とＲチャンネルアドレス
レジスタ２３にも各チャンネルに対応する正解のスター
トアドレスがロードされている。

【００５３】図４において、マスタークロックは、上記
ＳＧＲＱＴより充分周波数の高いクロックであり、選択
回路２５は、上記ＳＧＲＱＴが２値論理の１の場合には
上記ＬＡＯを選択して出力する一方、２値論理の０の場
合にはＲＡＯを選択して出力するセレクタである。選択
回路２６は、上記ＨＦＧ（現在転送しようとしているＨ
ＳＧフラグ）が２値論理の０の場合にはＣＡＯを選択し
て出力する一方、２値論理で１の場合（ＨＳＧエラー有
りの場合）には上記の選択回路２５の出力を選択して出
力するセレクタである。選択回路２７は、ＨＦＡ（後述
する）が２値論理の０の場合にはＤＥＣＡ３０（後述す
る）の出力を選択して出力する一方、２値論理で１の場
合には上記の選択回路２６の出力を選択して出力するセ
レクタである。

【００５４】図４において、ＡＣＫ２８は、上記ＳＧＲ
ＱＴのエッジに同期してクロックパルスを生成する回路
である。また、正解ラッチパルス生成回路２９は、入力
されるマスタークロック、ＨＦＧ、及びＳＧＲＱＴに基
づいて、各チャンネルで正解の場合のみクロックパルス
（Ｌチャンネルで正解の場合には正解ラッチパルスＬＣ
Ｋ、Ｒチャンネルで正解の場合には正解ラッチパルスＲ
ＣＫ）を生成する回路である。更に、上記ＤＥＣＡ３０
は、入力されるＳＧＲＱＴに基づいて、データアドレス
からＨＳＧアドレス（ＨＳＧフラグ領域のアドレス）を
デコードする回路であり、ＣＮＴ３１は、入力されるＳ
ＧＲＱＴに基づいてクロックを生成してＨＳＧフラグレ
ジスタ２４へ送ると共に上記ＨＦＡを生成して上記選択
回路２７へ送るための回路である。

【００５５】また、図４において、ＡＮＤゲート３２
は、上記ＨＦＡが２値論理で１の場合においてのみ、Ｄ
ＲＡＭ６からのリードデータＲＡＤを音声伸長部へ送る
データとする回路であり、ＤＥＣＢ３３は、上記ＨＦＡ
が２値論理で１の場合においてのみ、２１２発のクロッ
クを生成する回路である。

【００５６】ここで、図４に対応する図５のタイミング
チャートを参照しながら、ＤＲＡＭ６に対する読み出し
の具体例を以下に説明する。

【００５７】まず、システムマイコン１５から、Ｌチャ
ンネルアドレス保持レジスタ２２、Ｒチャンネルアドレ
ス保持レジスタ２３に対して、それぞれ正解スタートア
ドレスとして、Ｌ０ａｄ及びＲ０ａｄがロードされる。
なお、ＤＲＡＭアドレスカウンタ２１は、クロック端子
に入力されるクロックに同期してカウントアップし、Ｃ
ＡＯとして、Ｌ１、Ｒ１、Ｌ２、Ｒ２、Ｌ３、Ｒ３、Ｌ
４、Ｒ４……を順に出力するようになっている。

【００５８】ＳＧＲＱＴが２値論理の０から１へ立ち上
がるのに同期して、ＤＲＡＭアドレスカウンタ２１から
Ｌ１データに対応するアドレス（以下、Ｌ１ａｄと称
す。）がＣＡＯとしてＬチャンネルアドレス保持レジス
タ２２及びＲチャンネルアドレス保持レジスタ２３へそ
れぞれ出力される。

【００５９】図５中のＨＦＡにおけるＡ点において、Ｌ
１データに係るＨＳＧフラグ領域に対応するアドレスが
ＤＲＡＭ６に対するリードアドレスＲＡＡとして設定さ
れた後、ＤＲＡＭ６に対してアクセスが行われる。ＤＲ
ＡＭ６からＬ１データのＨＳＧフラグがリードデータＲ
ＡＤとして読み出され、ＨＳＧフラグレジスタ２４に入
力される。このとき、ＨＳＧフラグレジスタ２４からは
ＨＦＧが出力されるが、２値論理で０（即ち、正解の場
合に対応）である（図５のＨＦＧ参照）ので、正解ラッ
チパルス生成回路２９からは正解ラッチパルスＬＣＫが
生成されてＬチャンネルアドレス保持レジスタ２２のク
ロック端子へ出力される。

【００６０】これにより、入力されているＬ１ａｄがＬ
チャンネルアドレス保持レジスタ２２からＬＡＯとして
出力される。選択回路２５は、ＳＧＲＱＴが２値論理で
１であるので、Ｌ１ａｄ（ＬＡＯ）を選択回路２６へ出
力する。選択回路２６は、ＨＦＧが２値論理の０である
ので、ＤＲＡＭアドレスカウンタ２１の出力ＣＡＯ（Ｌ
１ａｄ）を選択回路２７へ出力する。選択回路２７は、
ＨＦＡが２値論理の１であるので、選択回路２６の出力
であるＣＡＯ（Ｌ１ａｄ）がＤＲＡＭ６のリードアドレ
スＲＡＡとして出力される。したがって、ＤＲＡＭ６か
らのリードデータＲＡＤはＬ１データとなる。また、Ｈ
ＦＡは２値論理の１であるので、音声伸長部へ送られる
データＡＴＤＴは、リードデータＲＡＤであるＬ１デー
タとなる。

【００６１】次に、ＳＧＲＱＴが２値論理の１から０に
立ち下がるのに同期して、ＤＲＡＭアドレスカウンタ２
１からＲ１データに対応するアドレス（以下、Ｒ１ａｄ
と称す。）がＣＡＯとしてＬチャンネルアドレス保持レ
ジスタ２２及びＲチャンネルアドレス保持レジスタ２３
へそれぞれ出力される。

【００６２】図５中のＨＦＡにおけるＢ点において、Ｄ
ＲＡＭ６に対するリードアドレスＲＡＡとしてＲ１デー
タに係るＨＳＧフラグ領域に対応するアドレスがＤＲＡ
Ｍ６に対するリードアドレスＲＡＡとして設定された
後、ＤＲＡＭ６に対してアクセスが行われる。

【００６３】ＤＲＡＭ６からＲ１データのＨＳＧフラグ
がリードデータＲＡＤとして読み出され、ＨＳＧフラグ
レジスタ２４に入力される。このとき、ＨＳＧフラグレ
ジスタ２４からはＨＦＧが出力されるが、２値論理で１
（即ち、不正解の場合に対応）である（図５のＨＦＧ参
照）ので、正解ラッチパルス生成回路２９からは正解ラ
ッチパルスＲＣＫが生成されない。

【００６４】したがって、Ｒチャンネルアドレス保持レ
ジスタ２３からは正解スタートアドレスＲ０ａｄがアド
レスＲＡＯとして出力される。選択回路２５は、ＳＧＲ
ＱＴが２値論理で０であるので、正解スタートアドレス
Ｒ０ａｄ（ＲＡＯ）を選択回路２６へ出力する。選択回
路２６は、ＨＦＧが２値論理の１であるので、正解スタ
ートアドレスＲ０ａｄ（ＲＡＯ）を選択回路２７へ出力
する。選択回路２７は、ＨＦＡが２値論理の１であるの
で、選択回路２６の出力であるＲＡＯ（正解スタートア
ドレスＲ０ａｄ）がＤＲＡＭ６のリードアドレスＲＡＡ
として出力される。したがって、ＤＲＡＭ６からのリー
ドデータＲＡＤは正解スタートアドレスＲ０ａｄに書き
込まれたＲ０データとなる。また、ＨＦＡは２値論理の
１であるので、音声伸長部へ送られるデータＡＴＤＴ
は、リードデータＲＡＤであるＲ０データとなり、ＤＲ
ＡＭアドレスカウンタ２１の出力であるＣＡＯに対応す
るＲ１データではなくて、Ｒ０データ（直前正解ハーフ
サウンドグループデータ）となる。

【００６５】それから、ＳＧＲＱＴが再び２値論理の０
から１へ立ち上がるのに同期して、ＤＲＡＭアドレスカ
ウンタ２１からＬ２データに対応するアドレス（以下、
Ｌ２ａｄと称す。）がＣＡＯとしてＬチャンネルアドレ
ス保持レジスタ２２及びＲチャンネルアドレス保持レジ
スタ２３へそれぞれ出力される。

【００６６】図５中のＨＦＡにおけるＣ点において、Ｌ
２データに係るＨＳＧフラグ領域に対応するアドレスが
ＤＲＡＭ６に対するリードアドレスＲＡＡとして設定さ
れた後、ＤＲＡＭ６に対してアクセスが行われる。ＤＲ
ＡＭ６からＬ２データのＨＳＧフラグがリードデータＲ
ＡＤとして読み出され、ＨＳＧフラグレジスタ２４に入
力される。このとき、ＨＳＧフラグレジスタ２４からは
ＨＦＧが出力されるが、２値論理で０（即ち、正解の場
合に対応）である（図５のＨＦＧ参照）ので、正解ラッ
チパルス生成回路２９からは正解ラッチパルスＬＣＫが
生成されてＬチャンネルアドレス保持レジスタ２２のク
ロック端子へ出力される。

【００６７】これにより、入力されているＬ２ａｄがＬ
チャンネルアドレス保持レジスタ２２からＬＡＯとして
出力される。選択回路２５は、ＳＧＲＱＴが２値論理で
１であるので、Ｌ２ａｄ（ＬＡＯ）を選択回路２６へ出
力する。選択回路２６は、ＨＦＧが２値論理の０である
ので、ＤＲＡＭアドレスカウンタ２１の出力ＣＡＯ（Ｌ
２ａｄ）を選択回路２７へ出力する。選択回路２７は、
ＨＦＡが２値論理の１であるので、選択回路２６の出力
であるＣＡＯ（Ｌ２ａｄ）がＤＲＡＭ６のリードアドレ
スＲＡＡとして出力される。したがって、ＤＲＡＭ６か
らのリードデータＲＡＤはＬ２データとなる。また、Ｈ
ＦＡは２値論理の１であるので、音声伸長部へ送られる
データＡＴＤＴは、リードデータＲＡＤであるＬ２デー
タとなる。

【００６８】そして、ＳＧＲＱＴが再び２値論理の１か
ら０に立ち下がるのに同期して、ＤＲＡＭアドレスカウ
ンタ２１からＲ２データに対応するアドレス（以下、Ｒ
２ａｄと称す。）がＣＡＯとしてＬチャンネルアドレス
保持レジスタ２２及びＲチャンネルアドレス保持レジス
タ２３へそれぞれ出力される。

【００６９】図５中のＨＦＡにおけるＤ点において、Ｒ
２データに係るＨＳＧフラグ領域に対応するアドレスが
ＤＲＡＭ６に対するリードアドレスＲＡＡとして設定さ
れた後、ＤＲＡＭ６に対してアクセスが行われる。ＤＲ
ＡＭ６からＲ２データのＨＳＧフラグがリードデータＲ
ＡＤとして読み出され、ＨＳＧフラグレジスタ２４に入
力される。このとき、ＨＳＧフラグレジスタ２４からは
ＨＦＧが出力されるが、２値論理で０（即ち、正解の場
合に対応）である（図５のＨＦＧ参照）ので、正解ラッ
チパルス生成回路２９からは正解ラッチパルスＲＣＫが
生成されてＲチャンネルアドレス保持レジスタ２３のク
ロック端子へ出力される。

【００７０】これにより、入力されているＲ２ａｄがＲ
チャンネルアドレス保持レジスタ２３からＲＡＯとして
出力される。選択回路２５は、ＳＧＲＱＴが２値論理で
０であるので、Ｒ２ａｄ（ＲＡＯ）を選択回路２６へ出
力する。選択回路２６は、ＨＦＧが２値論理の０である
ので、ＤＲＡＭアドレスカウンタ２１の出力ＣＡＯ（Ｒ
２ａｄ）を選択回路２７へ出力する。選択回路２７は、
ＨＦＡが２値論理の１であるので、選択回路２６の出力
であるＣＡＯ（Ｒ２ａｄ）がＤＲＡＭ６のリードアドレ
スＲＡＡとして出力される。したがって、ＤＲＡＭ６か
らのリードデータＲＡＤはＲ２データとなる。また、Ｈ
ＦＡは２値論理の１であるので、音声伸長部へ送られる
データＡＴＤＴは、リードデータＲＡＤであるＲ２デー
タとなる。

【００７１】次に、ＳＧＲＱＴが２値論理の０から１に
立ち下がるのに同期して、ＤＲＡＭアドレスカウンタ２
１からＬ３データに対応するアドレス（以下、Ｌ３ａｄ
と称す。）がＣＡＯとしてＬチャンネルアドレス保持レ
ジスタ２２及びＲチャンネルアドレス保持レジスタ２３
へそれぞれ出力される。

【００７２】図５中のＨＦＡにおけるＥ点において、Ｄ
ＲＡＭ６に対するリードアドレスＲＡＡとしてＬ３デー
タに係るＨＳＧフラグ領域に対応するアドレスがＤＲＡ
Ｍ６に対するリードアドレスＲＡＡとして設定された
後、ＤＲＡＭ６に対してアクセスが行われる。ＤＲＡＭ
６からＬ３データのＨＳＧフラグがリードデータＲＡＤ
として読み出され、ＨＳＧフラグレジスタ２４に入力さ
れる。このとき、ＨＳＧフラグレジスタ２４からはＨＦ
Ｇが出力されるが、２値論理で１（即ち、不正解の場合
に対応）である（図５のＨＦＧ参照）ので、正解ラッチ
パルス生成回路２９からは正解ラッチパルスＬＣＫが生
成されない。

【００７３】したがって、Ｌチャンネルアドレス保持レ
ジスタ２３からはＬ２ａｄがアドレスＬＡＯとして出力
される。選択回路２５は、ＳＧＲＱＴが２値論理で１で
あるので、Ｌ２ａｄ（ＬＡＯ）を選択回路２６へ出力す
る。選択回路２６は、ＨＦＧが２値論理の１であるの
で、Ｌ２ａｄ（ＬＡＯ）を選択回路２７へ出力する。選
択回路２７は、ＨＦＡが２値論理の１であるので、選択
回路２６の出力であるＬＡＯ（Ｌ２ａｄ）がＤＲＡＭ６
のリードアドレスＲＡＡとして出力される。したがっ
て、ＤＲＡＭ６からのリードデータＲＡＤはＬ２ａｄに
書き込まれたＬ２データとなる。また、ＨＦＡは２値論
理の１であるので、音声伸長部へ送られるデータＡＴＤ
Ｔは、リードデータＲＡＤであるＬ２データとなり、Ｄ
ＲＡＭアドレスカウンタ２１の出力であるＣＡＯに対応
するＬ３データではなくて、Ｌ２データ（直前正解ハー
フサウンドグループデータ）となる。

【００７４】そして、ＳＧＲＱＴが再び２値論理の１か
ら０に立ち下がるのに同期して、ＤＲＡＭアドレスカウ
ンタ２１からＲ３データに対応するアドレス（以下、Ｒ
３ａｄと称す。）がＣＡＯとしてＬチャンネルアドレス
保持レジスタ２２及びＲチャンネルアドレス保持レジス
タ２３へそれぞれ出力される。

【００７５】図５中のＨＦＡにおけるＦ点において、Ｒ
３データに係るＨＳＧフラグ領域に対応するアドレスが
ＤＲＡＭ６に対するリードアドレスＲＡＡとして設定さ
れた後、ＤＲＡＭ６に対してアクセスが行われる。ＤＲ
ＡＭ６からＲ３データのＨＳＧフラグがリードデータＲ
ＡＤとして読み出され、ＨＳＧフラグレジスタ２４に入
力される。このとき、ＨＳＧフラグレジスタ２４からは
ＨＦＧが出力されるが、２値論理で０（即ち、正解の場
合に対応）である（図５のＨＦＧ参照）ので、正解ラッ
チパルス生成回路２９からは正解ラッチパルスＲＣＫが
生成されてＲチャンネルアドレス保持レジスタ２３のク
ロック端子へ出力される。

【００７６】これにより、入力されているＲ３ａｄがＲ
チャンネルアドレス保持レジスタ２３からＲＡＯとして
出力される。選択回路２５は、ＳＧＲＱＴが２値論理で
０であるので、Ｒ３ａｄ（ＲＡＯ）を選択回路２６へ出
力する。選択回路２６は、ＨＦＧが２値論理の０である
ので、ＤＲＡＭアドレスカウンタ２１の出力ＣＡＯ（Ｒ
３ａｄ）を選択回路２７へ出力する。選択回路２７は、
ＨＦＡが２値論理の１であるので、選択回路２６の出力
であるＣＡＯ（Ｒ３ａｄ）がＤＲＡＭ６のリードアドレ
スＲＡＡとして出力される。したがって、ＤＲＡＭ６か
らのリードデータＲＡＤはＲ３データとなる。また、Ｈ
ＦＡは２値論理の１であるので、音声伸長部へ送られる
データＡＴＤＴは、リードデータＲＡＤであるＲ３デー
タとなる。

【００７７】以上のように、従来は音声伸長部側に、１
サウンドグループデータとバイトフラグ（少なくとも３
８１６ビット（＝４２４×９））のためのワークＲＡＭ
領域が必要であったのと比較すると、信号処理回路側の
アドレスレジスタ及びその制御回路を追加すると共に、
従来未使用だったＤＲＡＭ６の空き領域を使用すること
によって、全体として、大幅なコストダウンが可能とな
る。

【００７８】以上は、ＨＳＧフラグレジスタ２４からの
ＨＦＧが、２値論理で１（即ち、不正解の場合に対応）
である場合、正解ラッチパルス生成回路２９からは正解
ラッチパルスが生成されず、音声伸長部へ送られるデー
タＡＴＤＴとしては、直前の正解のリードデータＲＡＤ
が出力される例について説明したが、本発明はこれに限
定されるものではない。例えば、図４において、システ
ムマイコン１５により、選択回路２６および選択回路２
７を適宜選択することによって、ＤＲＡＭ６のリードア
ドレスＲＡＡを従来と同じＣＡＯとし、音声伸長部へハ
ーフサウンドグループデータの転送直前ごとに、スター
トアドレスを設定する。

【００７９】即ち、システムマイコン１５によって、図
３のＤＲＡＭマップのＨＳＧフラグ領域を読み出し、現
在転送しようとしているＨＳＧフラグが不正解の場合、
前述したように、直前の正解ハーフサウンドグループデ
ータを音声伸長部へ転送することに加えて、任意のデー
タ、例えば次に転送すべきハーフサウンドグループデー
タを転送し、訂正不可能な信号の外部での音声信号の聴
感により、エラー処理の仕方を切り換えることが可能で
ある。

【００８０】この場合、Ｌチャンネルアドレス保持レジ
スタ２２（又はＲチャンネルアドレス保持レジスタ２
３）は、ＤＲＡＭ６から読み出されたハーフサウンドグ
ループデータのうちエラーの無い直前のハーフサウンド
グループデータに対応する第１アドレスと、所望のハー
フサウンドグループデータ（例えば、上記のように、次
に転送すべきハーフサウンドグループデータ）に対応す
る第２アドレスとを記録するように構成され、音声信号
の聴感に基づいて、第１アドレス又は第２アドレスに格
納された上記バッファメモリ内のハーフサウンドグルー
プデータを上記ＤＲＡＭ６から読み出してこれを代わり
に伸長処理することが可能となる。

【００８１】これにより、伸長処理すべきハーフサウン
ドグループデータが該伸長処理の際に修復不可能である
と判断された場合、リスナーの聴感に基づいて伸長処理
が行われるので、リスナーの再生処理に関与する程度が
大きくなり、リスナーの聴感を反映させることが可能と
なる。

【００８２】以上のように、上記レジスタ手段は、伸長
処理系ではなくて信号処理系に設けられており、上記バ
ッファメモリから読み出されたハーフサウンドグループ
データのうち、エラーの無い直前の正解ハーフサウンド
グループデータに対応する第１アドレスと、所定のハー
フサウンドグループデータに対応する第２アドレスとが
レジスタ手段に記録されている。したがって、従来のよ
うに、直前の正解ハーフサウンドグループデータそのも
の、又は所定のハーフサウンドグループデータそのもの
を伸長処理系のワークＲＡＭにおいて常に保持すること
が不要となるので、１サウンドグループデータ分のワー
クＲＡＭ領域を音声伸長系に設けることが不要となり、
装置全体としてコスト低減が可能となる。

【００８３】加えて、伸長処理すべきハーフサウンドグ
ループデータが該伸長処理の際に修復不可能であると判
断された場合、リスナーの聴感に基づいて伸長処理が行
われるので、リスナーの再生処理に関与する程度が大き
くなり、リスナーの聴感を反映させることが可能となる
という効果を併せて奏する。

【００８４】以上のように、本発明に係るデジタル再生
装置は、圧縮データを伸長処理するＭＤ装置などのデジ
タル再生装置であって、外乱を吸収する耐震メモリに入
力するデータが次段の伸長処理で訂正可能か否かを示す
ハーフサウンドグループフラグ（ＨＳＧフラグ）を作成
するフラグ作成手段と、耐震メモリにそのＨＳＧフラグ
をＣ２訂正後のバイトフラグと同様にデータに対応して
保持するフラグ記憶手段と、耐震メモリからデータ、バ
イトフラグを一定間隔で読み出し、伸長処理部へそれを
転送する前に対応するＨＳＧフラグを読み出し、正解で
あればそのデータアドレスを保持する記憶手段と、その
ＨＳＧフラグにより、データアドレスとして現在のアド
レス、又は前述のアドレス記憶手段出力を使用するかを
切り換える選択手段とを備え、直前の訂正可能なハーフ
サウンドグループデータとバイトフラグを音声伸長部へ
転送することを特徴としている。

【００８５】上記フラグ作成手段は、耐震メモリへの記
憶前に、対応するデータとリアルタイムに上記ＨＳＧフ
ラグの作成を行い、該ＨＳＧフラグは、ハーフサウンド
グループデータ内の該当するデータが合致するか否かと
バイトフラグの正解か否かとの判定に基づいて作成され
ることが好ましい。

【００８６】上記フラグ記憶手段への書き込みと読み出
しのアドレッシングは、対応するデータアドレスからデ
コード手段によって行われることが好ましい。

【００８７】上記記憶手段は、データそのものではな
く、そのアドレスのみをＬチャンネルとＲチャンネルと
で独立して保持することが好ましい。

【００８８】上記選択手段は、別途、システムマイコン
で、上記ＨＳＧフラグ領域を読み出し、その値により、
任意のデータ領域を音声伸長部へ転送することも行える
ことが好ましい。

【００８９】上記の発明によれば、従来のように第１エ
ラー処理は、音声伸長部で行われるのではなくて、耐震
メモリ（ＤＲＡＭ６）内に空き領域があることを利用
し、信号処理回路側で行われる。すなわち、耐震メモリ
にデータとバイトフラグを書き込むだけでなく、信号処
理回路で、あらかじめ現在のハーフサウンドグループデ
ータが修復可能か否かを表すＨＳＧフラグを検出し、こ
れも耐震メモリに書き込み、読み出し時には、最も時間
の近い正解耐震メモリアドレスのみをレジスタに保持
し、現在のＨＳＧフラグが、エラーである場合は、レジ
スタをアクセスし、常にＨＳＧフラグが正解であるデー
タを次段の音声伸長部へ送り、詳細なエラー処理が行わ
れる。これにより、信号処理回路側のレジスタ等が増加
することとなるが、音声伸長部側の正解データ保存用の
ワークＲＡＭが不要となり、全体として、大幅なコスト
ダウンが実現可能となる。

【００９０】

【発明の効果】請求項１に係る発明のデジタル再生装置
は、以上のように、信号処理系は、ハーフサウンドグル
ープデータが伸長処理の際に修復可能か否かを判断する
判断手段と、上記ハーフサウンドグループデータと上記
判断手段の判断結果とを格納するバッファメモリと、上
記バッファメモリから読み出されたハーフサウンドグル
ープデータのうち、エラーの無い直前のハーフサウンド
グループデータに対応するアドレスのみを記録するレジ
スタ手段とを備え、上記判断結果を上記バッファメモリ
から読み出し、伸長処理すべきハーフサウンドグループ
データが該伸長処理の際に修復不可能であることを該判
断結果が示す場合、上記レジスタ手段に記録されたアド
レスに格納されたハーフサウンドグループデータを上記
バッファメモリから読み出し、これを代わりに上記伸長
処理系へ転送するものである。

【００９１】それゆえ、エラーの無い直前のハーフサウ
ンドグループデータそのものが記録されるのではなく
て、該ハーフサウンドグループデータに対応するアドレ
スのみがレジスタ手段に記録されることになる。したが
って、各ハーフサウンドグループデータを信号処理系か
ら伸長処理系へ転送する際、上記判断結果が上記バッフ
ァメモリから読み出される。伸長処理すべきハーフサウ
ンドグループデータが該伸長処理の際に修復不可能であ
ることを読み出された判断結果が示す場合、バッファメ
モリに対して上記レジスタ手段に記録されたアドレスが
アクセスされ、該アドレスに格納されたハーフサウンド
グループデータが上記バッファメモリから読み出され、
これが代わりに伸長処理系へ転送されることになる。こ
の結果、伸長処理系へは、常に、エラーのないハーフサ
ウンドグループデータを転送することができる。

【００９２】以上のように、上記レジスタ手段は、伸長
処理系ではなくて信号処理系に設けられており、上記バ
ッファメモリから読み出されたハーフサウンドグループ
データのうち、エラーの無い直前の正解ハーフサウンド
グループデータに対応するアドレスのみがレジスタ手段
に記録されている。したがって、従来のように、直前の
正解ハーフサウンドグループデータそのものを伸長処理
系のワークＲＡＭにおいて常に保持することが不要とな
るので、１サウンドグループデータ分のワークＲＡＭ領
域を音声伸長系に設けることが不要となり、装置全体と
して大幅なコスト低減が可能となるという効果を奏す
る。

【００９３】請求項２に係る発明のデジタル再生装置
は、以上のように、請求項１に係るデジタル再生装置に
おいて、判断手段は、上記ハーフサウンドグループデー
タ内において対応するデータ同士が合致しているか否か
とバイトフラグのエラーの有無とに基づいて１ビットの
フラグを作成し、該フラグに基づいて上記ハーフサウン
ドグループデータが伸長処理の際に修復可能か否かを判
断するものである。

【００９４】それゆえ、請求項１の発明の効果に加え
て、多数のビットからなるハーフサウンドグループデー
タが伸長処理の際に修復可能か否かは、たった１ビット
のフラグに基づいて判断できるので、判断の簡素化が図
れる。しかも、該判断基準が１ビットのフラグゆえ、こ
れを格納する際、バッファメモリに容量的に負担を強い
ることもないという効果を併せて奏する。

【００９５】請求項３に係る発明のデジタル再生装置
は、以上のように、信号処理系は、ハーフサウンドグル
ープデータが伸長処理の際に修復可能か否かを判断する
判断手段と、上記ハーフサウンドグループデータと上記
判断手段の判断結果とを格納するバッファメモリと、上
記バッファメモリから読み出されたハーフサウンドグル
ープデータのうちエラーの無い直前のハーフサウンドグ
ループデータに対応する第１アドレスと、所定のハーフ
サウンドグループデータに対応する第２アドレスとを記
録するレジスタ手段とを備え、上記判断結果を上記バッ
ファメモリから読み出し、該判断結果が伸長処理すべき
ハーフサウンドグループデータが該伸長処理の際に修復
不可能であることを示す場合、上記レジスタ手段に記録
された第１アドレス又は第２アドレスに格納されたハー
フサウンドグループデータを上記バッファメモリから読
み出し、これを代わりに上記伸長処理系へ転送するもの
である。

【００９６】それゆえ、エラーの無い直前のハーフサウ
ンドグループデータそのもの、及び所定のハーフサウン
ドグループデータそのものがそれぞれ記録されるのでは
なくて、それぞれの対応するアドレスのみがレジスタ手
段に記録される。

【００９７】したがって、伸長処理すべきハーフサウン
ドグループデータが該伸長処理の際に修復不可能である
ことを読み出された判断結果が示す場合、バッファメモ
リに対して上記レジスタ手段に記録された第１又は第２
アドレスがアクセスされ、該アドレスに格納されたハー
フサウンドグループデータが上記バッファメモリから読
み出され、これが代わりに伸長処理系へ転送されること
になる。この結果、伸長処理系へは、常に、エラーのな
いハーフサウンドグループデータか、又は所定のハーフ
サウンドグループデータを転送することができる。

【００９８】以上のように、上記レジスタ手段は、伸長
処理系ではなくて信号処理系に設けられており、上記バ
ッファメモリから読み出されたハーフサウンドグループ
データのうち、エラーの無い直前の正解ハーフサウンド
グループデータに対応する第１アドレスと、所定のハー
フサウンドグループデータに対応する第２アドレスとが
レジスタ手段に記録されている。したがって、従来のよ
うに、直前の正解ハーフサウンドグループデータそのも
の、又は所定のハーフサウンドグループデータそのもの
を伸長処理系のワークＲＡＭにおいて常に保持すること
が不要となるので、１サウンドグループデータ分のワー
クＲＡＭ領域を音声伸長系に設けることが不要となり、
装置全体として大幅なコスト低減が可能となる。

【００９９】加えて、伸長処理すべきハーフサウンドグ
ループデータが該伸長処理の際に修復不可能であると判
断された場合、リスナーの聴感に基づいて伸長処理が行
われるので、リスナーの再生処理に関与する程度が大き
くなり、リスナーの聴感を反映させることができるとい
う効果を併せて奏する。

【図面の簡単な説明】

【図１】本発明のデジタル再生装置の一例であるＭＤ装
置の構成例を示すブロック図である。

【図２】図１のエラー判定回路に入力されるサウンドグ
ループデータのフォーマット例を示す説明図である。

【図３】図１のＤＲＡＭのマップを示す説明図である。

【図４】上記ＤＲＡＭからハーフサウンドグループデー
タを読み出し、音声伸長回路内の音声伸長部へ送る構成
例を示すブロック図である。

【図５】図４に対応する図５のタイミングチャートであ
る。

【符号の説明】

４ 信号処理回路 ５ エラー判定回路 ７ エラー処理回路 ８ 音声伸長回路 １５ システムマイコン ２１ ＤＲＡＭアドレスカウンタ ２２ Ｌチャンネルアドレス保持レジスタ ２３ Ｒチャンネルアドレス保持レジスタ ２４ ＨＳＧフラグレジスタ ２５ 選択回路 ２６ 選択回路 ２７ 選択回路 ２９ 正解ラッチパルス生成回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】信号処理系からハーフサウンドグループデ
   ータを伸長処理系へ転送して再生するデジタル再生装置
   であって、 上記信号処理系は、 上記ハーフサウンドグループデータが伸長処理の際に修
   復可能か否かを判断する判断手段と、 上記ハーフサウンドグループデータと上記判断手段の判
   断結果とを格納するバッファメモリと、 上記バッファメモリから読み出されたハーフサウンドグ
   ループデータのうち、エラーの無い直前のハーフサウン
   ドグループデータに対応するアドレスのみを記録するレ
   ジスタ手段とを備え、 上記判断結果を上記バッファメモリから読み出し、該判
   断結果が伸長処理すべきハーフサウンドグループデータ
   が該伸長処理の際に修復不可能であることを示す場合、
   上記レジスタ手段に記録されたアドレスに格納されたハ
   ーフサウンドグループデータを上記バッファメモリから
   読み出し、これを代わりに上記伸長処理系へ転送するこ
   とを特徴とするデジタル再生装置。
2. 【請求項２】上記判断手段は、上記ハーフサウンドグル
   ープデータ内において対応するデータ同士が合致してい
   るか否かとバイトフラグのエラーの有無とに基づいて１
   ビットのフラグを作成し、該フラグに基づいて上記ハー
   フサウンドグループデータが伸長処理の際に修復可能か
   否かを判断することを特徴とする請求項１に記載のデジ
   タル再生装置。
3. 【請求項３】信号処理系からハーフサウンドグループデ
   ータを伸長処理系へ転送して再生するデジタル再生装置
   であって、 上記信号処理系は、 上記ハーフサウンドグループデータが伸長処理の際に修
   復可能か否かを判断する判断手段と、 上記ハーフサウンドグループデータと上記判断手段の判
   断結果とを格納するバッファメモリと、 上記バッファメモリから読み出されたハーフサウンドグ
   ループデータのうちエラーの無い直前のハーフサウンド
   グループデータに対応する第１アドレスと、所定のハー
   フサウンドグループデータに対応する第２アドレスとを
   記録するレジスタ手段とを備え、 上記判断結果を上記バッファメモリから読み出し、該判
   断結果が伸長処理すべきハーフサウンドグループデータ
   が該伸長処理の際に修復不可能であることを示す場合、
   上記レジスタ手段に記録された第１アドレス又は第２ア
   ドレスに格納されたハーフサウンドグループデータを上
   記バッファメモリから読み出し、これを代わりに上記伸
   長処理系へ転送することを特徴とするデジタル再生装
   置。