JP2000065900A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000065900A JP2000065900A JP10231740A JP23174098A JP2000065900A JP 2000065900 A JP2000065900 A JP 2000065900A JP 10231740 A JP10231740 A JP 10231740A JP 23174098 A JP23174098 A JP 23174098A JP 2000065900 A JP2000065900 A JP 2000065900A
- Authority
- JP
- Japan
- Prior art keywords
- output
- semiconductor chip
- input
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318566—Comparators; Diagnosing the device under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
少なくできる半導体装置、及びその製造方法を提供する
ことを目的とする。 【解決手段】 この発明に係る半導体装置は、半導体チ
ップ1の一対のピン(ピンA、ピンB)と前記半導体チ
ップ1内の一対の端子(端子a、端子b)とを各々切替
回路2を介して接続し、この切替回路2を前記半導体チ
ップ1の外部から入力される制御信号(M_ENA信
号)により制御し、前記半導体チップ1の一対のピン
(ピンA、ピンB)と前記半導体チップ1内の一対の端
子(端子a、端子b)との接続を切り替える半導体装置
であって、前記切替回路2の切替動作の検査を行う切替
動作検査回路4を備えたものである。
Description
逆ベンド仕様の両方に使用可能な半導体装置、特に、外
部信号により半導体チップ内の切替回路を切り替えるこ
とにより、正/逆ベンドに切り替えられる半導体装置及
びその製造方法に関する。
を省略するため(リンキング対策あるいは実装面積を縮
小させるため)に、正/逆ベンド品を製造する必要が生
じる場合がある。そこで、半導体チップ内に切替回路を
設け、この切替回路による切替により、正ベンド品、ま
たは、逆ベンド品になるように切替可能な半導体装置が
提案されている。
で、正ベンド仕様/逆ベンド仕様の両方に用いられる半
導体装置では、ピンを上方向に曲げて正ベンド品を、ピ
ンを下方向に曲げて逆ベンド品を製造する方法を用いて
正/逆ベンド品を製造することができないCSP、BG
A、FBGA等の半導体チップに関しても正/逆ベンド
仕様の半導体装置を製造することができる。なお、これ
らのチップに関してはベンドは存在しないが、この明細
書においては、便宜上ベンドモードの用語を用いること
にする。
モードの切替が可能な従来の半導体装置を示す図であ
る。図において、101は正/逆ベンドの切替が可能な
半導体チップで、図10(a)に示すように、M_EN
A信号を“L”値にすることにより正ベンドモード(正
ベンド品)に、逆に、図10(b)に示すように、M_
ENA信号を“H”値にすることにより逆ベンドモード
(逆ベンド品)になるよう切替可能な半導体チップであ
る。このように、図10に示した半導体チップ101で
はM_ENA信号を切替えることにより、1つのチップ
で正/逆ベンドの両方に使用可能である。
の内部を示す概略図である。図において、101は半導
体チップ、102はピンA、Bと内部回路103の入力
端子との接続をM_ENA信号により切替る切替回路、
103は半導体チップ内に設けられた内部回路である。
図11(a)に示すように、正ベンドモード(M_EN
A信号=“L”)時には、ピンAから入力される信号
(intA)が切替回路102を介して内部回路103
の入力端子aから入力され、ピンBから入力される信号
(intB)が切替回路102を介して内部回路103
の入力端子bから入力されるようになっている。
ドモード(M_ENA信号=“H”)時には、ピンAか
ら入力される信号(intB)が切替回路102を介し
て内部回路103の入力端子bから入力され、ピンBか
ら入力される信号(intA)が切替回路102を介し
て内部回路103の入力端子aから入力されるようにな
っている。
示す図で、図12(a)は正ベンドモード時のものを、
図12(b)は逆ベンドモード時のものを示す図であ
る。図において、121はピンAから入力された信号を
クロック信号(以下、CLKと呼ぶ)の“H”エッジに
同期して保持し、出力するレジスタ、122はピンBか
ら入力された信号をCLKの“H”エッジに同期して保
持し、出力するレジスタである。
22からの入力に対して、M_ENA信号が“L”値の
ときには、レジスタ121からの入力値を、逆にM_E
NA信号が“H”値のときには、レジスタ122からの
入力値を入力端子aに出力するセレクタ、124はレジ
スタ121、及びレジスタ122からの入力に対して、
M_ENA信号が“L”値のときには、レジスタ122
からの入力値を、逆にM_ENA信号が“H”値のとき
には、レジスタ121からの入力値を入力端子bに出力
するセレクタである。
説明する。M_ENA信号が“L”値のときには、図1
2(a)に示すように、ピンAから入力される信号(i
ntA)がレジスタ121を介してセレクタ123、1
24に、ピンBから入力される信号(intB)がレジ
スタ122を介してセレクタ123、124にそれぞれ
入力される。ここで、M_ENA信号が“L”値である
ので、セレクタ123はレジスタ121(ピンA)から
入力された信号(intA)を入力端子aに出力し、セ
レクタ124はレジスタ122(ピンB)から入力され
た信号(intB)を入力端子bに出力する。
は、図12(b)に示すように、ピンAから入力される
信号(intB)がレジスタ121を介してセレクタ1
23、124に、ピンBから入力される信号(int
A)がレジスタ122を介してセレクタ123、124
にそれぞれ入力される。ここで、M_ENA信号が
“H”値であるので、セレクタ123はレジスタ122
(ピンB)から入力された信号(intA)を入力端子
aに出力し、セレクタ124はレジスタ121(ピン
A)から入力された信号(intB)を入力端子bに出
力する。
モード時には、ピンAから入力される信号が入力端子a
に出力され、ピンBから入力される信号が入力端子bに
出力される。そして、図12(b)に示す逆ベンドモー
ド時には、ピンAから入力される信号が入力端子bに出
力され、ピンBから入力される信号が入力端子aに出力
される。
方法を説明する。図13は図10に示した半導体装置の
テストフローを示す図である。図13に示すように、図
10に示したような半導体チップのアセンブリが終了す
ると、まず、M_ENA信号を“L”値にし、正ベンド
モード時のフルファンクションテストを行う。
をチェックする導通チェック、所定部位に正しい電流値
が得られているか等のチェックをするDCテスト、機能
検査をするファンクションテスト、性能別に半導体チッ
プを選別するスピードアイテム選別等が行われる。
ベンドモード時のフルファンクションテストを行う。こ
のテストでは、上記正ベンド時のテストと同様に、導通
チェック、DCテスト、ファンクションテスト、スピー
ドアイテム選別等が行われる。
導体装置では、内部回路の動作が正/逆両ベンド時にお
いても同じ動作をするにもかかわらず、正ベンドモード
時の動作と逆ベンドモード時の動作とが正しく機能して
いるかを検査するために、正ベンドモード時に対するフ
ルファンクションテストと逆ベンドに対するフルファン
クションテストとの両方を行わなければならなかった。
れたもので、正(または、逆)ベンドモード時に対する
フルファンクションテストに加えて半導体チップ内の切
替回路の動作の検査をするだけで、逆ベンドモード時
(または、正ベンドモード時)に対するフルファンクシ
ョンテストをすることなく、正ベンドモードでの動作と
逆ベンドモードでの動作が正しく機能しているかを検査
することができる半導体装置、及びその製造方法を提供
するものである。
は、半導体チップの一対のピンと前記半導体チップ内の
一対の端子とを各々切替回路を介して接続し、この切替
回路を前記半導体チップの外部から入力される制御信号
により制御して前記半導体チップの一対のピンと前記半
導体チップ内の一対の端子との接続を切り替える半導体
装置であって、前記切替回路の切替動作の検査を行う切
替動作検査回路を備えている。
出力端子と前記半導体チップ内の出力端子とに接続され
ている出力用切替回路で、切替動作検査回路が前記半導
体チップの入力ピンから入力される信号を直接前記出力
用切替回路に入力可能にするバイパス回路を備えるよう
にしてもよい。
入力される信号と前記切替回路が出力する信号とを比較
する比較器を備え、前記比較器の比較結果を半導体チッ
プ外に出力するようにしてもよい。
比較器から出力される各比較結果の論理積または論理和
に基づいて切替回路の切替動作の検査をするようにして
もよい。
ャンレジスタを有するバウンダリースキャン回路を設
け、切替動作検査回路が、半導体チップ内の切替回路が
出力する出力信号を前記バウンダリースキャンレジスタ
に入力可能にする入力回路を備え、前記出力信号を前記
バウンダリスキャンレジスタを介して外部に出力するよ
うにしてもよい。
は、半導体チップの一対のピンと前記半導体チップ内の
一対の端子とを各々切替回路を介して接続し、この切替
回路を前記半導体チップの外部から入力される制御信号
により制御して前記半導体チップの一対のピンと前記半
導体チップ内の一対の端子との接続を切り替える半導体
装置の製造方法であって、前記切替回路の切替動作の検
査を行う切替動作検査回路を形成する切替動作検査回路
形成工程と、前記切替動作検査回路形成工程後に制御信
号を制御し前記半導体チップの一対のピンと前記半導体
チップ内の一対の端子とが接続される第1の接続状態下
でファイナルテストを行うテスト工程と、前記テスト工
程後に前記制御信号を制御し前記半導体チップの一対の
ピンと前記半導体チップ内の一対の端子とが前記テスト
工程時とは逆に接続される第2の接続状態下で切替動作
検査回路による切替回路の切替動作の検査を行う切替動
作検査工程とを含んでいる。
の半導体装置では、切替回路の切替動作を検査する切替
動作検査回路を設けることにより、半導体チップを正ベ
ンド仕様、または逆ベンド仕様の両ベンド仕様として使
用可能な半導体装置の切替回路の動作が正しく機能して
いるか否かを検査することができるようにしたものであ
る。
す概略図で、図1(a)は正ベンドモード時の半導体装
置を、図1(b)は逆ベンドモード時の半導体装置を示
す図である。図において、1は外部から入出力される入
出力ピンを有している半導体チップ、2は半導体チップ
1内に設けられ、例えば、入力ピンA及び入力ピンBと
内部回路3の入力端子a、入力端子bに接続された切替
回路で、半導体チップ1の外部から入力される制御信号
(以下、M_ENA信号と呼ぶ)により、入力ピンAと
入力端子a、入力ピンBと入力端子bが、または、入力
ピンAと入力端子b、入力ピンBと入力端子aとが接続
されるように切替えるものである。
路、4は切替回路2の切替動作を検査する切替動作検査
回路で、切替回路2を介して出力される信号(int
A、intB)と入力ピンから入力される信号とを比較
することにより、切替回路2が正しく切替動作をしてい
るかを検査するものである。
2及び切替動作検査回路4を示す図で、図2(a)は半
導体装置が正ベンドモードになるように切替回路2が切
替られたときのものを、図2(b)は半導体装置が逆ベ
ンドモードになるように切替回路2が切替られたときの
ものを示す図である。図において、21はCLKの
“H”エッジに同期して入力ピンAの信号を取り込むイ
ンプットレジスタ、22はCLKの“H”エッジに同期
して入力ピンBの信号を取り込むインプットレジスタで
ある。
レジスタ21、インプットレジスタ22から入力された
信号のいずれか1つを選択し、内部回路3の入力端子a
に出力するセレクタ、24はM_ENAに応じてインプ
ットレジスタ21、インプットレジスタ22から入力さ
れた信号のいずれか1つを選択し、内部回路3の入力端
子bに出力するセレクタである。
信号が“L”値のときには、セレクタ23はインプット
レジスタ21(ピンA)からの入力信号を入力端子aに
出力し、セレクタ24はインプットレジスタ22(ピン
B)からの入力信号を入力端子bに出力する。逆に、M
_ENA信号が“H”値のときには、セレクタ23はイ
ンプットレジスタ22(ピンB)からの入力信号を入力
端子aに出力し、セレクタ24はインプットレジスタ2
1(ピンA)からの入力信号を入力端子bに出力する。
とセレクタ23からの出力信号とを比較する比較器、3
2はインプットレジスタ21の出力信号とセレクタ24
からの出力信号とを比較する比較器である。
検査するための切替動作検査回路4であり、比較器31
はピンBからの入力信号と入力端子aに入力される信号
とを比較し、その比較結果を半導体チップ外へ出力し、
比較器32はピンAからの入力信号と入力端子bに入力
される信号とを比較し、その比較結果を半導体チップ外
へ出力する。なお、これらの比較器31、32は、例え
ばEXORの論理演算をする演算器やコンパレータ等、
入力信号の比較がおこなえるものであればなんでもよ
い。
3、24形成後に、新たに半導体チップ内に比較器3
1、32を形成し、インプットレジスタから信号が入力
されるように配線し、かつ、この比較器からの出力が半
導体チップ外に出力できるよう半導体チップのピンと接
続されるように配線することにより形成される。また、
逆に、切替動作検査回路である比較器31、32の形成
後(または、同時)に、切替回路等を形成させてもよ
い。
て説明する。まず、図1に示した半導体装置を正ベンド
仕様として仕様する場合には、M_ENA信号を“L”
値にする。すると、図2(a)に示すように、ピンAか
ら入力された信号(intA)はインプットレジスタ2
1を介して、ピンBから入力された信号(intB)は
インプットレジスタ22を介して、それぞれセレクタ2
3、24へ入力される。このとき、M_ENA信号は
“L”値であるので、セレクタ23はインプットレジス
タ21(ピンA)からの入力信号(intA)を入力端
子aに出力し、セレクタ24はインプットレジスタ22
(ピンB)からの入力信号(intB)を入力端子bに
出力し、正ベンド仕様として動作する。
仕様として仕様する場合には、M_ENA信号を“H”
値にする。すると、図2(b)に示すように、ピンAか
ら入力された信号(intB)はインプットレジスタ2
1を介して、ピンBから入力された信号(intA)は
インプットレジスタ22を介して、それぞれセレクタ2
3、24へ入力される。このとき、M_ENA信号は
“H”値であるので、セレクタ23はインプットレジス
タ22(ピンB)からの入力信号(intA)を入力端
子aに出力し、セレクタ24はインプットレジスタ21
(ピンA)からの入力信号(intB)を入力端子bに
出力し、逆ベンド仕様として動作する。
法を説明する。図3は図1に示した半導体装置のテスト
フローを示す図である。図3に示すように、図1に示し
た半導体チップのアセンブリが終了すると、まず、M_
ENA信号を“L”値にし、正ベンドモード時のフルフ
ァンクションテストを行う、このテストでは、例えば、
各配線等の導通をチェックする導通チェック、所定部位
に正しい電流値が得られているか等のチェックをするD
Cテスト、機能検査をするファンクションテスト、性能
別に半導体装置を選別するスピードアイテム選別等が行
われる。
ベンドモード時のテストを行う。このテストでは、切替
動作検査回路4により切替回路2であるセレクタ23、
24の動作の検査のみを行う。図1に示した半導体装置
では、切替回路2とその他の内部回路3とは完全に分離
しており、切替回路2以外の内部回路3の動作が正/逆
両ベンド時においても同じ動作をすることになるので、
正ベンドモード時のフルファンクションテストにより、
切替回路2の切替動作以外のテストは既に行われたこと
になる。そのため、切替動作の検査さえ行えば、重複し
て他のテストを行うことなく、逆ベンド仕様における検
査も行ったことになる。
切替動作の検査方法について説明する。M_ENA信号
を“H”値にし、逆ベンドモードになると、上記逆ベン
ドモード時の動作説明で説明したとおり、セレクタ23
が正しく動作していれば、入力端子aからはピンBから
の入力信号が出力され、セレクタ24が正しく動作して
いれば、入力端子bからはピンAからの入力信号が出力
されることになる。
らの出力信号(入力端子aの信号)とインプットレジス
タ22を介したピンBからの入力信号とを比較し、その
結果を出力するようにしている。そのため、セレクタ2
3が正しく動作していれば、正しい比較結果が、もし、
そうでなければ異なる結果が出力されるので、この比較
結果により、切替回路であるセレクタ23の動作確認を
することができる。
らの出力信号(入力端子bの信号)とインプットレジス
タ21を介したピンAからの入力信号とを比較し、その
結果を出力するようにしている。そのため、セレクタ2
4が正しく動作していれば、正しい比較結果が、もし、
そうでなければ異なる結果が出力されるので、この比較
結果により、切替回路であるセレクタ24の動作確認を
することができる。
力端子aへの入力信号と入力端子bへの入力信号とを異
なる値(一方を”H”値、他方を”L”値)にすること
が好ましい。このようにすることにより、切替回路の誤
動作により正常時に出力すべき入力信号と反対の入力信
号を出力した場合においても、誤動作の検出が可能にな
る。
半導体チップにおける既存の端子から出力可能になって
おり、この端子を利用して半導体チップ外から各比較器
の出力を検出することができるようになっているものと
する。
LKの“H”エッジトリガでピンからの入力信号を取り
込むため、このインプットレジスタ21、22から比較
器31、32に信号が入力されるまでの動作は1CLK
以内に終了しなければならない。
に出力するようにしているが、各比較器の出力値とし
て、入力信号が一致すれば“H”値を出力するように
し、各比較器の出力を縮退する(ANDをとる)ように
すれば、各セレクタが全て正常動作していれば出力が
“H”値となり、逆にあるセレクタが異常動作していれ
ば出力が“L”値となり、セレクタが正常動作している
か否かを1ビットの出力で判定可能となる。
が一致すれば”L”値を出力するようにし、各比較器の
出力を縮退する(ORをとる)ようにしても、同様に、
セレクタが正常動作しているか否かを1ビットの出力で
判定可能となる。
替回路の切替動作の検査のみができるようになっている
が、これは特に限定するものではなく、比較器31、3
2に入力されるインプットレジスタを逆にすることによ
り、正ベンドモード時の切替動作の検査が行えるように
できることは、言うまでもない。
回路の切替動作を検査する切替動作検査回路を設けてい
るので、逆ベンド仕様時におけるフルファンクションテ
ストをすることなく、半導体チップのテストをすること
が可能である。
ンクションテストと切替動作の検査のみで正/逆両ベン
ドモードでの動作が正しく機能しているかをテストする
ことができるので、テスト工程を少なくすることができ
る。
ドモード、または正ベンドモードのいずれか1つのモー
ドにおける切替回路の切替動作の検出が可能であったの
に対して、この実施の形態2では、セレクタを新たに設
けることにより、正ベンドモード時でも逆ベンドモード
時でも切替回路の切替動作の検出を可能にするものであ
る。
2及び切替動作検査回路4を示す図である。図におい
て、33はM_ENA信号に応じてインプットレジスタ
21、インプットレジスタ22から入力された信号のい
ずれか1つを選択し、比較器31に出力するセレクタ、
34はM_ENAに応じてインプットレジスタ21、イ
ンプットレジスタ22から入力された信号のいずれか1
つを選択し、比較器32に出力するセレクタである。
は、セレクタ33はインプットレジスタ21(ピンA)
からの入力信号を比較器31に出力し、セレクタ34は
インプットレジスタ22(ピンB)からの入力信号を比
較器32に出力する。逆に、M_ENA信号が“H”値
のときには、セレクタ33はインプットレジスタ22
(ピンB)からの入力信号を比較器31に出力し、セレ
クタ34はインプットレジスタ21(ピンA)からの入
力信号を比較器32に出力する。
クタ33からの入力信号とを比較する比較器、32はセ
レクタ24からの入力信号とセレクタ34からの入力信
号とを比較する比較器である。その他は図2に示したも
のと同様であるので、説明は省略する。
について説明する。なお、図4に示した半導体装置の動
作及びテスト方法に関しては、切替回路の切替動作の検
査方法以外、実施の形態1と同様であるので説明は省略
する。以下、切替回路の切替動作の検査方法について説
明する。
の切替動作の検査方法を説明する。M_ENA信号を
“L”値にし、正ベンドモードにすると、セレクタ23
が正しく動作していれば、入力端子aにピンAからの入
力信号が、セレクタ24が正しく動作していれば、入力
端子bにピンBからの入力信号がそれぞれ入力されるこ
とになる。
33からはピンAからの入力信号が出力されるので、比
較器31において、セレクタ23からの出力信号(入力
端子aの信号)とセレクタ33からの出力信号とが比較
されることになり、セレクタ23の切替動作を確認する
ことができる。
4からの出力信号(入力端子bの信号)とセレクタ34
からの出力信号(ピンB)からの入力信号とが比較され
ることにより、セレクタ24の動作確認をすることがで
きる。
動作の検査方法を説明する。M_ENA信号を“H”値
にし、逆ベンドモードにすると、セレクタ23が正しく
動作していれば、入力端子aにピンBからの入力信号
が、セレクタ24が正しく動作していれば、入力端子b
にピンAからの入力信号がそれぞれ入力されることにな
る。
33からはピンBからの入力信号が出力されるので、比
較器31において、セレクタ23からの出力信号(入力
端子aの信号)とセレクタ33からの出力信号とが比較
されることにより、セレクタ23の動作確認をすること
ができる。
4からの出力信号(入力端子bの信号)とセレクタ34
からの出力信号からの出力信号とを比較することによ
り、セレクタ24の動作確認をすることができる。
を選択するセレクタの出力と各端子に入力される信号と
を比較するようにしているので、正/逆どちらのベンド
モードであっても、切替回路の切替動作の検査を行うこ
とができる。
導体チップの入力ピンと半導体チップの内部回路の入力
端子との電気的接続を切替回路により切替えているのに
対し、本実施の形態3では、半導体チップの出力ピンと
半導体チップの内部回路の出力端子との電気的接続を切
替回路により切替えるようにしたものである。
す概略図である。図において、1は外部から入出力され
る入出力ピンを有している半導体チップ、2は半導体チ
ップ1内に設けられ、例えば、出力ピンC及び出力ピン
Dと半導体チップ1内における内部回路3の出力端子
c、出力端子dに接続された切替回路で、半導体チップ
1の外部から入力されるM_ENA信号により、出力端
子cと出力ピンC、出力端子dと出力ピンDが、また
は、出力端子dと出力ピンC、出力端子cと出力ピンD
とが接続されるように切替えるものである。
路、4は切替回路2の切替動作を検査する切替動作検査
回路で、切替回路2を介して出力される信号と出力端子
から入力される信号とを比較することにより、切替回路
2が正しく切替動作をしているかを検査するものであ
る。
2及び切替動作検査回路4を示す図である。図におい
て、25はCLKの“H”エッジに同期して出力端子c
からの信号を取り込むアウトプットレジスタ、26はC
LKの“H”エッジに同期して出力端子dからの信号を
取り込むアウトプットレジスタである。
トレジスタ25、アウトプットレジスタ26から入力さ
れた信号のいずれか1つを選択し、半導体チップの出力
ピンCに出力するセレクタ、28はM_ENAに応じて
アウトプットレジスタ25、アウトプットレジスタ26
から入力された信号のいずれか1つを選択し、半導体チ
ップの出力ピンDに出力するセレクタである。
_ENA信号が“L”値のときには、セレクタ27は出
力端子cからの出力信号を出力ピンCに出力し、セレク
タ28は出力端子dからの出力信号を出力ピンDに出力
する。逆に、M_ENA信号が“H”値のときには、セ
レクタ27は出力端子dからの出力信号を出力ピンCに
出力し、セレクタ28は出力端子cからの出力信号を出
力ピンDに出力する。
トレジスタ25、アウトプットレジスタ26から入力さ
れた信号のいずれか1つを選択し、比較器37に出力す
るセレクタ、36はM_ENAに応じてアウトプットレ
ジスタ25、アウトプットレジスタ26から入力された
信号のいずれか1つを選択し、比較器38に出力するセ
レクタである。
_ENA信号が“L”値のときには、セレクタ35はア
ウトプットレジスタ25(出力端子c)からの出力信号
を比較器37に出力し、セレクタ36はアウトプットレ
ジスタ26(出力端子d)からの出力信号を比較器38
に出力する。逆に、M_ENA信号が“H”値のときに
は、セレクタ35はアウトプットレジスタ26(出力端
子d)からの出力信号を比較器37に出力し、セレクタ
36はアウトプットレジスタ25(出力端子c)からの
出力信号を比較器38に出力する。
クタ35からの出力信号とを比較し、比較結果を半導体
チップ外に出力する比較器、38はセレクタ28からの
出力信号とセレクタ36からの出力信号とを比較し、比
較結果を半導体チップ外に出力する比較器で、これら各
比較器は切替回路の切替動作を検査するための切替動作
検査回路であり、これらの各比較器の出力結果により、
切替回路の切替動作を検査することができる。
路の動作及びテスト方法に関しては、実施の形態2にお
ける、ピンA、Bの替わりが出力端子c、dに、入力端
子a、bの替わりが、ピンC、Dになっている点を除け
ば基本的に同じ動作をするので説明は省略する。
回路(半導体チップ内における内部回路の出力端子と半
導体チップの出力ピン間の接続を切り替える切替回路)
の切替動作を検査する切替動作検査回路を設けているの
で、切替回路の切替動作を検査することができ、正また
は逆ベンド仕様時におけるフルファンクションテストを
することなく、半導体チップのテストをすることができ
る。
チップ内(内部回路)から出力される信号を用いて、出
力信号を切替える切替回路の切替動作を検査するように
しているのに対して、この実施の形態4では、入力ピン
から入力される信号により、出力信号を切替える切替回
路の切替動作を検査するようにしたものである。
す図である。図において、41は制御信号(以下、T_
ENA信号と呼ぶ)に応じてセレクタ23からの出力信
号、半導体チップ内における内部回路の出力端子cから
出力された出力信号のいずれか1つを選択し、アウトプ
ットレジスタ25に出力する入力信号切替回路であるセ
レクタである。
らの出力信号、半導体チップ内における内部回路の出力
端子dから出力された出力信号のいずれか1つを選択
し、アウトプットレジスタ26に出力する入力信号切替
回路であるセレクタである。
には、セレクタ41はセレクタ23からの出力信号(ピ
ンEまたはピンFからの入力信号)をアウトプットレジ
スタ25に出力し、セレクタ42はセレクタ24からの
出力信号(ピンFまたはピンEからの入力信号)をアウ
トプットレジスタ26に出力する。逆に、T_ENA信
号が“L”値のときには、セレクタ41は出力端子cか
らの出力信号をアウトプットレジスタ25に出力し、セ
レクタ42は出力端子dからの出力信号をアウトプット
レジスタ26に出力する。
セレクタ41、42に接続されている配線により、入力
ピンから入力される信号が内部回路を介さずに出力用の
切替回路に入力可能なバイパス回路が形成されている。
置は、実施の形態2の図4に示した切替回路及び切替動
作検査回路と実施の形態3の図6に示した切替回路及び
切替動作検査装置とを上記セレクタ41、42を介して
接続するようにしたものであるので、その他の説明は省
略する。なお、動作に関しても、このセレクタ41、4
2以外の動作に関しては、実施の形態2、3で説明した
ものと同様であるので説明を省略する。
説明する。T_ENA信号が“H”値のときには、セレ
クタ41はセレクタ23からの出力信号をアウトプット
レジスタ25に出力し、セレクタ42はセレクタ24か
らの出力信号をアウトプットレジスタ26に出力するの
で、M_ENA信号が“L”値のときには、上記セレク
タ23、41を介してピンEからの入力信号がアウトプ
ットレジスタ25に入力され、また、上記セレクタ2
4、42を介してピンFからの入力信号がアウトプット
レジスタ26に入力されるようになる。
は、ピンFからの入力信号がアウトプットレジスタ25
に、ピンEからの入力信号がアウトプットレジスタ26
にそれぞれ入力されるようになる。
は、セレクタ41は出力端子cからの出力信号をアウト
プットレジスタ25に出力し、セレクタ42は出力端子
dからの出力信号をアウトプットレジスタ26に出力す
る。
することで、ピンE、ピンFからの入力信号を内部回路
を介さずに、アウトプットレジスタ25、26に入力可
能になり、逆に、T_ENA信号を“L”値にすること
で、通常動作と同様出力端子c、dからの出力信号がア
ウトプットレジスタ25、26に出力されることにな
る。
るセレクタを介して入力ピンから入力される信号を半導
体チップ内の内部回路を経由することなく、アウトプッ
トレジスタに出力することができるので、内部回路の動
作に影響されずに、出力用の切替回路の切替動作の検査
をすることができる。
半導体装置を示す図である。図において、51は制御信
号(T_ENA信号)に応じて、入力ピンAから入力さ
れた入力信号とセレクタ23からの出力信号のいずれか
1つを選択し、半導体チップ内に設けられているバウン
ダリースキャン回路53のバウンダリースキャンレジス
タ53aに出力する入力信号切替回路であるセレクタ、
52はT_ENA信号に応じて、入力ピンBから入力さ
れた入力信号とセレクタ24からの出力信号のいずれか
1つを選択し、半導体チップ内に設けられているバウン
ダリースキャン回路53のバウンダリースキャンレジス
タ53bに出力する入力信号切替回路であるセレクタで
ある。
ダリースキャン回路で、53a、bはこのバウンダリー
スキャン回路53におけるバウンダリースキャンレジス
タである。このバウンダリースキャン回路53では、各
デバイスのピンと内部ロジックとの間に、チップの各ピ
ンに対応したバウンダリースキャンレジスタ(シフト・
レジスタ)が配置されている。また、このバウンダリー
スキャン回路53を用いたバウンダリースキャンの手法
は、一般に、LSIを実装したボード(プリント基板)
の試験のために用いられるスキャン手法の一種で、IE
EEの標準規格P1149.1(1990年)として標
準化されているものである。
いて説明する。この半導体装置では、T_ENA信号を
“L”値にすることにより、従来のバウンダリースキャ
ンとしての動作が行われ、逆に、T_ENA信号を
“H”値にすることにより、セレクタ23、24の切替
動作の検査が可能な動作が行われる。
の動作について説明する。T_ENA信号が“L”値に
なると、セレクタ51はピンAから入力された信号をバ
ウンダリースキャン回路53のシフト・レジスタ53a
に入力し、セレクタ52はピンBから入力された信号を
バウンダリースキャン回路53のシフト・レジスタ53
bに入力する。そのため、入力ピンA、Bから入力され
た信号がそれぞれ直接シフト・レジスタに入力されるこ
とになる。
た信号が、そのまま、各入力ピンに対応したバウンダー
スキャン回路53のシフト・レジスタ53a、bに入力
されるので、このシフト・レジスタに入力された値を用
いて入力信号に関するテストを行うことができ、様々な
バウンダリースキャン・テストモードを用いてテストを
行う従来のバウンダリースキャンによるテスト動作が可
能になる。
査が可能な動作について説明する。T_ENA信号が
“H”値になると、セレクタ51はセレクタ23から出
力される信号をバウンダリースキャン回路53のシフト
・レジスタ53aに入力し、セレクタ52はセレクタ2
4から出力される信号をバウンダリースキャン回路53
のシフト・レジスタ53bに入力する。そのため、シフ
ト・レジスタには、各セレクタ23、24から出力され
る信号が入力されることになる。
の各シフト・レジスタには、セレクタ23、24から出
力される信号が入力され、このシフト・レジスタの値が
半導体チップの内部回路を介さずに外部に出力される。
そして、この出力された出力信号(セレクタ23、24
から出力される信号)により、セレクタ23、24の切
替動作を検査することが可能になる。以下のテスト方法
において、この検査方法を説明する。
法を説明する。図8に示した半導体装置のテスト方法に
ついては、切替動作検査回路による切替回路の切替動作
の検査方法以外は実施の形態1、2と同様であるので、
説明は省略する。
の切替動作の検査方法を説明するための図である。M_
ENA信号によって、正/逆ベンドが実現させる半導体
チップにおいては、一般に、各半導体チップがボード上
の表裏に実装される。そのため、図9に示すように、バ
ウンダリースキャン回路53の回路の各シフト・レジス
タを2つの領域(図9に示した右部分と左部分)に分け
ると、1つの切替回路に接続されている2つのピンに対
応する各シフト・レジスタが異なる領域になるように配
置されることになる。
フト・レジスタが接続され、次に、順に左側のシフト・
レジスタ、TDOが接続されるように配置することがで
きる。このように、シフト・レジスタを配置することに
より、例えば互いに対向するピンに対応するバウンダリ
ースキャン回路53の各シフト・レジスタが半導体チッ
プの内部回路を介して線対称になるようにすることがで
きる。
わるピン同士で逆位相(一方が“H”値で、他方が
“L”値)のデータを入力すれば、バウンダリースキャ
ンのShift−DR機能(TDI,TDO間に接続さ
れているシフト・レジスタのデータをTDO側にシフト
する)を用いることにより、TDOピンから順に左側の
領域のシフト・レジスタの値を出力し、その後に、TD
Oピンから順に右側の領域のシフト・レジスタの値を出
力させることができる。
ある場合には、“H”値が出力された後、同じ回数だけ
“L”値が順次出力されることになり、逆に、切替動作
に異常がある場合には、上記値とは異なった値が出力さ
れることになる。したがって、これらTDOから出力さ
れる信号を検査することにより、セレクタ23、24の
切替動作が正常に行われているか否かを検査することが
でき、また、TDOピン1本で複数の切替回路の切替動
作の検査をすることができる。
プ内の端子間の接続を切り替える切替回路の切替動作を
検査するようにしているが、これは特に限定するもので
はなく、半導体チップ内の端子と出力ピン間の接続を切
り替える切替回路の切替動作を検査するようにしてよい
ことは言うまでもない。
回路を用いて、切替回路の切替動作を検査するようにし
ているので、1度のフルファンクションテストと切替回
路の切替動作を検査するのみで、半導体チップのテスト
をすることが可能である。
に半導体チップの側面に複数の端子を有する半導体装置
について説明しているが、これは特に限定するものでは
なく、CSP、BGA、FBGA等アセンブリの際にピ
ンを逆向きに曲げることができない半導体装置に関して
も適用可能であることはいうまでもない。
プの一対のピンと前記半導体チップ内の一対の端子とを
各々切替回路を介して接続し、この切替回路を前記半導
体チップの外部から入力される制御信号により制御して
前記半導体チップの一対のピンと前記半導体チップ内の
一対の端子との接続を切り替える半導体装置であって、
前記切替回路の切替動作の検査を行う切替動作検査回路
を備えているので、切替回路の切替動作を検査すること
ができ、1度のフルファンクションテストと切替動作の
検査のみで、半導体チップのテストをすることが可能で
ある。
出力端子と前記半導体チップ内の出力端子とに接続され
ている出力用切替回路で、切替動作検査回路が前記半導
体チップの入力ピンから入力される信号を直接前記出力
用切替回路に入力可能にするバイパス回路を備えている
場合には、半導体チップの内部回路の動作に影響されず
に、出力用の切替回路の切替動作の検査をすることがで
きる。
入力される信号と前記切替回路が出力する信号とを比較
する比較器を備え、前記比較器の比較結果を半導体チッ
プ外に出力する場合には、切替回路に入力される信号と
切替回路が出力する信号とを比較することで、前記切替
回路の切替動作を検査することができ、さらに、これら
の比較結果を外部で検出することが可能である。
比較器から出力される各比較結果の論理積または論理和
に基づいて切替回路の切替動作の検査をするようにした
場合には、切替回路が正常動作しているか否かを1ビッ
トの出力で判定可能となる。
ャンレジスタを有するバウンダリースキャン回路を設
け、切替動作検査回路が半導体チップ内の切替回路が出
力する出力信号を前記バウンダリースキャンレジスタに
入力可能にする入力回路を備え、前記出力信号を前記バ
ウンダリスキャンレジスタを介して外部に出力するよう
にした場合には、半導体チップのピンと半導体チップ内
の端子間の接続の切替をする切替回路の切替動作を検査
することができ、1度のフルファンクションテストと切
替動作の検査のみで、半導体チップのテストをすること
ができる。
は、半導体チップの一対のピンと前記半導体チップ内の
一対の端子とを各々切替回路を介して接続し、この切替
回路を前記半導体チップの外部から入力される制御信号
により制御して前記半導体チップの一対のピンと前記半
導体チップ内の一対の端子との接続を切り替える半導体
装置の製造方法であって、前記切替回路の切替動作の検
査を行う切替動作検査回路を形成する切替動作検査回路
形成工程と、前記切替動作検査回路形成工程後に制御信
号を制御し前記半導体チップの一対のピンと前記半導体
チップ内の一対の端子とが接続される第1の接続状態下
でファイナルテストを行うテスト工程と、前記テスト工
程後に前記制御信号を制御し前記半導体チップの一対の
ピンと前記半導体チップ内の一対の端子とが前記テスト
工程時とは逆に接続される第2の接続状態下で切替動作
検査回路による切替回路の切替動作の検査を行う切替動
作検査工程とを含んでいるので、1度のフルファンクシ
ョンテストと切替動作の検査のみのテストで正/逆両ベ
ンド仕様時における機能検査をすることができ、テスト
工程を少なくすることができる。
である。
示す図である。
図である。
である。
である。
示す図である。
である。
である。
図である。
る。
る。
である。
路 3 内部回路 4 切替動
作検査回路 21、22 インプットレジスタ 23、24
セレクタ 25、26 アウトプットレジスタ 27、28
セレクタ 31、32 比較器 33、34
セレクタ 35、36 セレクタ 37、38
比較器 41、42 セレクタ 51、52
セレクタ 53 バウンダリースキャン回路 101 半導体チップ 102 切替回
路 103 内部回路 121、122 インプット・レジスタ 123、124 セレクタ
Claims (6)
- 【請求項1】 半導体チップの一対のピンと前記半導体
チップ内の一対の端子とを各々切替回路を介して接続
し、この切替回路を前記半導体チップの外部から入力さ
れる制御信号により制御して前記半導体チップの一対の
ピンと前記半導体チップ内の一対の端子との接続を切り
替える半導体装置であって、前記切替回路の切替動作の
検査を行う切替動作検査回路を備えたことを特徴とする
半導体装置。 - 【請求項2】 切替回路は半導体チップの一対の出力端
子と前記半導体チップ内の出力端子とに接続されている
出力用切替回路で、切替動作検査回路は前記半導体チッ
プの入力ピンから入力される信号を直接前記出力用切替
回路に入力可能にするバイパス回路を備えたことを特徴
とする請求項1記載の半導体装置。 - 【請求項3】 切替動作検査回路は、切替回路に入力さ
れる信号と前記切替回路が出力する信号とを比較する比
較器を備え、前記比較器の比較結果を半導体チップ外に
出力することを特徴とする請求項1または請求項2記載
の半導体装置。 - 【請求項4】 複数の比較器を備え、前記複数の比較器
から出力される各比較結果の論理積または論理和に基づ
いて切替回路の切替動作の検査をすることを特徴とする
請求項3記載の半導体装置。 - 【請求項5】 半導体チップ内にバウンダリースキャン
レジスタを有するバウンダリースキャン回路を設け、切
替動作検査回路は半導体チップ内の切替回路が出力する
出力信号を前記バウンダリースキャンレジスタに入力可
能にする入力回路を備え、前記出力信号を前記バウンダ
リスキャンレジスタを介して外部に出力することを特徴
とする請求項1記載の半導体装置。 - 【請求項6】 半導体チップの一対のピンと前記半導体
チップ内の一対の端子とを各々切替回路を介して接続
し、この切替回路を前記半導体チップの外部から入力さ
れる制御信号により制御して前記半導体チップの一対の
ピンと前記半導体チップ内の一対の端子との接続を切り
替える半導体装置の製造方法であって、 前記切替回路の切替動作の検査を行う切替動作検査回路
を形成する切替動作検査回路形成工程と、前記切替動作
検査回路形成工程後に制御信号を制御し前記半導体チッ
プの一対のピンと前記半導体チップ内の一対の端子とが
接続される第1の接続状態下でファイナルテストを行う
テスト工程と、前記テスト工程後に前記制御信号を制御
し前記半導体チップの一対のピンと前記半導体チップ内
の一対の端子とが前記テスト工程時とは逆に接続される
第2の接続状態下で切替動作検査回路による切替回路の
切替動作の検査を行う切替動作検査工程とを含んでいる
ことを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23174098A JP3904737B2 (ja) | 1998-08-18 | 1998-08-18 | 半導体装置及びその製造方法 |
US09/233,209 US6329669B1 (en) | 1998-08-18 | 1999-01-20 | Semiconductor device able to test changeover circuit which switches connection between terminals |
KR10-1999-0013814A KR100490495B1 (ko) | 1998-08-18 | 1999-04-19 | 반도체 장치 및 반도체 장치의 테스트 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23174098A JP3904737B2 (ja) | 1998-08-18 | 1998-08-18 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000065900A true JP2000065900A (ja) | 2000-03-03 |
JP2000065900A5 JP2000065900A5 (ja) | 2005-09-29 |
JP3904737B2 JP3904737B2 (ja) | 2007-04-11 |
Family
ID=16928305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23174098A Expired - Fee Related JP3904737B2 (ja) | 1998-08-18 | 1998-08-18 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6329669B1 (ja) |
JP (1) | JP3904737B2 (ja) |
KR (1) | KR100490495B1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101365956A (zh) * | 2006-01-09 | 2009-02-11 | Nxp股份有限公司 | 可测试的集成电路及集成电路的测试方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5772341A (en) * | 1980-10-24 | 1982-05-06 | Toshiba Corp | Semiconductor integrated circuit device |
JPH01111364A (ja) * | 1987-10-24 | 1989-04-28 | Nec Corp | 半導体集積回路装置の信号切換回路 |
JP2672408B2 (ja) * | 1991-03-19 | 1997-11-05 | シャープ株式会社 | 半導体集積回路 |
JPH05264647A (ja) | 1992-03-18 | 1993-10-12 | Nec Corp | 半導体装置のテスト回路 |
JP2869314B2 (ja) | 1992-11-25 | 1999-03-10 | 松下電器産業株式会社 | バウンダリースキャンセル回路,バウンダリースキャンテスト回路及びその使用方法 |
JP3099739B2 (ja) | 1996-06-21 | 2000-10-16 | 日本電気株式会社 | 半導体記憶装置 |
JPH10303366A (ja) * | 1997-04-30 | 1998-11-13 | Mitsubishi Electric Corp | 半導体装置 |
-
1998
- 1998-08-18 JP JP23174098A patent/JP3904737B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-20 US US09/233,209 patent/US6329669B1/en not_active Expired - Fee Related
- 1999-04-19 KR KR10-1999-0013814A patent/KR100490495B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP3904737B2 (ja) | 2007-04-11 |
KR100490495B1 (ko) | 2005-05-19 |
US6329669B1 (en) | 2001-12-11 |
KR20000016855A (ko) | 2000-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4601034A (en) | Method and apparatus for testing very large scale integrated memory circuits | |
US6163867A (en) | Input-output pad testing using bi-directional pads | |
US20030056164A1 (en) | Circuit scan output arrangement | |
US6785854B1 (en) | Test access port (TAP) controller system and method to debug internal intermediate scan test faults | |
US7308631B2 (en) | Wrapper serial scan chain functional segmentation | |
US6260166B1 (en) | Observability register architecture for efficient production test and debug | |
JP4265934B2 (ja) | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 | |
US9599673B2 (en) | Structural testing of integrated circuits | |
US6519728B2 (en) | Semiconductor integrated circuit having test circuit | |
EP0151694B1 (en) | Logic circuit with built-in self-test function | |
JP2000214220A (ja) | オンチップモジュ―ルおよびオンチップモジュ―ル間の相互接続をテストするシステムおよび方法 | |
JP3904737B2 (ja) | 半導体装置及びその製造方法 | |
JP3868920B2 (ja) | Fpga搭載ボードのテスト方法とテスト装置 | |
JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
US6445205B1 (en) | Method of testing integrated circuits | |
US20030025519A1 (en) | Inspection apparatus and method for test ambient and test mode circuit on integrated circuit chip | |
US6691271B1 (en) | Built-in self-test apparatus | |
US6321355B1 (en) | Semiconductor integrated circuit and method of testing the same | |
JP2874248B2 (ja) | 診断用スキャンパス付き電子回路 | |
JP3531635B2 (ja) | 半導体集積回路装置 | |
JP3970088B2 (ja) | テスト回路 | |
US20070271057A1 (en) | Inspection method of semiconductor integrated circuit and semiconductor | |
JPH04105077A (ja) | Lsi回路方式 | |
JP2001174511A (ja) | バウンダリ・スキャン・テスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070110 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |