JP2000065900A

JP2000065900A - 半導体装置及びその製造方法

Info

Publication number: JP2000065900A
Application number: JP10231740A
Authority: JP
Inventors: Kaori Mori; 香織森
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-08-18
Filing date: 1998-08-18
Publication date: 2000-03-03
Anticipated expiration: 2018-08-18
Also published as: JP3904737B2; KR100490495B1; US6329669B1; KR20000016855A

Abstract

(57)【要約】【課題】フルファンクションテスト時のテスト工程を
少なくできる半導体装置、及びその製造方法を提供する
ことを目的とする。【解決手段】この発明に係る半導体装置は、半導体チ
ップ１の一対のピン（ピンＡ、ピンＢ）と前記半導体チ
ップ１内の一対の端子（端子ａ、端子ｂ）とを各々切替
回路２を介して接続し、この切替回路２を前記半導体チ
ップ１の外部から入力される制御信号（Ｍ＿ＥＮＡ信
号）により制御し、前記半導体チップ１の一対のピン
（ピンＡ、ピンＢ）と前記半導体チップ１内の一対の端
子（端子ａ、端子ｂ）との接続を切り替える半導体装置
であって、前記切替回路２の切替動作の検査を行う切替
動作検査回路４を備えたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、正ベンド仕様及び
逆ベンド仕様の両方に使用可能な半導体装置、特に、外
部信号により半導体チップ内の切替回路を切り替えるこ
とにより、正／逆ベンドに切り替えられる半導体装置及
びその製造方法に関する。

【０００２】

【従来の技術】半導体装置では、ボード上のスタブ配線
を省略するため（リンキング対策あるいは実装面積を縮
小させるため）に、正／逆ベンド品を製造する必要が生
じる場合がある。そこで、半導体チップ内に切替回路を
設け、この切替回路による切替により、正ベンド品、ま
たは、逆ベンド品になるように切替可能な半導体装置が
提案されている。

【０００３】このように、切替回路により１つのチップ
で、正ベンド仕様／逆ベンド仕様の両方に用いられる半
導体装置では、ピンを上方向に曲げて正ベンド品を、ピ
ンを下方向に曲げて逆ベンド品を製造する方法を用いて
正／逆ベンド品を製造することができないＣＳＰ、ＢＧ
Ａ、ＦＢＧＡ等の半導体チップに関しても正／逆ベンド
仕様の半導体装置を製造することができる。なお、これ
らのチップに関してはベンドは存在しないが、この明細
書においては、便宜上ベンドモードの用語を用いること
にする。

【０００４】図１０は上記切替回路により正／逆ベンド
モードの切替が可能な従来の半導体装置を示す図であ
る。図において、１０１は正／逆ベンドの切替が可能な
半導体チップで、図１０（ａ）に示すように、Ｍ＿ＥＮ
Ａ信号を“Ｌ”値にすることにより正ベンドモード（正
ベンド品）に、逆に、図１０（ｂ）に示すように、Ｍ＿
ＥＮＡ信号を“Ｈ”値にすることにより逆ベンドモード
（逆ベンド品）になるよう切替可能な半導体チップであ
る。このように、図１０に示した半導体チップ１０１で
はＭ＿ＥＮＡ信号を切替えることにより、１つのチップ
で正／逆ベンドの両方に使用可能である。

【０００５】図１１は図１０に示した従来の半導体装置
の内部を示す概略図である。図において、１０１は半導
体チップ、１０２はピンＡ、Ｂと内部回路１０３の入力
端子との接続をＭ＿ＥＮＡ信号により切替る切替回路、
１０３は半導体チップ内に設けられた内部回路である。
図１１（ａ）に示すように、正ベンドモード（Ｍ＿ＥＮ
Ａ信号＝“Ｌ”）時には、ピンＡから入力される信号
（ｉｎｔＡ）が切替回路１０２を介して内部回路１０３
の入力端子ａから入力され、ピンＢから入力される信号
（ｉｎｔＢ）が切替回路１０２を介して内部回路１０３
の入力端子ｂから入力されるようになっている。

【０００６】逆に、図１１（ｂ）に示すように、逆ベン
ドモード（Ｍ＿ＥＮＡ信号＝“Ｈ”）時には、ピンＡか
ら入力される信号（ｉｎｔＢ）が切替回路１０２を介し
て内部回路１０３の入力端子ｂから入力され、ピンＢか
ら入力される信号（ｉｎｔＡ）が切替回路１０２を介し
て内部回路１０３の入力端子ａから入力されるようにな
っている。

【０００７】図１２は図１１に示した切替回路１０２を
示す図で、図１２（ａ）は正ベンドモード時のものを、
図１２（ｂ）は逆ベンドモード時のものを示す図であ
る。図において、１２１はピンＡから入力された信号を
クロック信号（以下、ＣＬＫと呼ぶ）の“Ｈ”エッジに
同期して保持し、出力するレジスタ、１２２はピンＢか
ら入力された信号をＣＬＫの“Ｈ”エッジに同期して保
持し、出力するレジスタである。

【０００８】１２３はレジスタ１２１、及びレジスタ１
２２からの入力に対して、Ｍ＿ＥＮＡ信号が“Ｌ”値の
ときには、レジスタ１２１からの入力値を、逆にＭ＿Ｅ
ＮＡ信号が“Ｈ”値のときには、レジスタ１２２からの
入力値を入力端子ａに出力するセレクタ、１２４はレジ
スタ１２１、及びレジスタ１２２からの入力に対して、
Ｍ＿ＥＮＡ信号が“Ｌ”値のときには、レジスタ１２２
からの入力値を、逆にＭ＿ＥＮＡ信号が“Ｈ”値のとき
には、レジスタ１２１からの入力値を入力端子ｂに出力
するセレクタである。

【０００９】次に、この切替回路１０２の動作について
説明する。Ｍ＿ＥＮＡ信号が“Ｌ”値のときには、図１
２（ａ）に示すように、ピンＡから入力される信号（ｉ
ｎｔＡ）がレジスタ１２１を介してセレクタ１２３、１
２４に、ピンＢから入力される信号（ｉｎｔＢ）がレジ
スタ１２２を介してセレクタ１２３、１２４にそれぞれ
入力される。ここで、Ｍ＿ＥＮＡ信号が“Ｌ”値である
ので、セレクタ１２３はレジスタ１２１（ピンＡ）から
入力された信号（ｉｎｔＡ）を入力端子ａに出力し、セ
レクタ１２４はレジスタ１２２（ピンＢ）から入力され
た信号（ｉｎｔＢ）を入力端子ｂに出力する。

【００１０】逆に、Ｍ＿ＥＮＡ信号が“Ｈ”値のときに
は、図１２（ｂ）に示すように、ピンＡから入力される
信号（ｉｎｔＢ）がレジスタ１２１を介してセレクタ１
２３、１２４に、ピンＢから入力される信号（ｉｎｔ
Ａ）がレジスタ１２２を介してセレクタ１２３、１２４
にそれぞれ入力される。ここで、Ｍ＿ＥＮＡ信号が
“Ｈ”値であるので、セレクタ１２３はレジスタ１２２
（ピンＢ）から入力された信号（ｉｎｔＡ）を入力端子
ａに出力し、セレクタ１２４はレジスタ１２１（ピン
Ａ）から入力された信号（ｉｎｔＢ）を入力端子ｂに出
力する。

【００１１】このように、図１２（ａ）に示す正ベンド
モード時には、ピンＡから入力される信号が入力端子ａ
に出力され、ピンＢから入力される信号が入力端子ｂに
出力される。そして、図１２（ｂ）に示す逆ベンドモー
ド時には、ピンＡから入力される信号が入力端子ｂに出
力され、ピンＢから入力される信号が入力端子ａに出力
される。

【００１２】次に、図１０に示した半導体装置のテスト
方法を説明する。図１３は図１０に示した半導体装置の
テストフローを示す図である。図１３に示すように、図
１０に示したような半導体チップのアセンブリが終了す
ると、まず、Ｍ＿ＥＮＡ信号を“Ｌ”値にし、正ベンド
モード時のフルファンクションテストを行う。

【００１３】このテストでは、例えば、各配線等の導通
をチェックする導通チェック、所定部位に正しい電流値
が得られているか等のチェックをするＤＣテスト、機能
検査をするファンクションテスト、性能別に半導体チッ
プを選別するスピードアイテム選別等が行われる。

【００１４】次に、Ｍ＿ＥＮＡ信号を“Ｈ”値にし、逆
ベンドモード時のフルファンクションテストを行う。こ
のテストでは、上記正ベンド時のテストと同様に、導通
チェック、ＤＣテスト、ファンクションテスト、スピー
ドアイテム選別等が行われる。

【００１５】

【発明が解決しようとする課題】上記のような従来の半
導体装置では、内部回路の動作が正／逆両ベンド時にお
いても同じ動作をするにもかかわらず、正ベンドモード
時の動作と逆ベンドモード時の動作とが正しく機能して
いるかを検査するために、正ベンドモード時に対するフ
ルファンクションテストと逆ベンドに対するフルファン
クションテストとの両方を行わなければならなかった。

【００１６】本発明は上記問題点を解決するためになさ
れたもので、正（または、逆）ベンドモード時に対する
フルファンクションテストに加えて半導体チップ内の切
替回路の動作の検査をするだけで、逆ベンドモード時
（または、正ベンドモード時）に対するフルファンクシ
ョンテストをすることなく、正ベンドモードでの動作と
逆ベンドモードでの動作が正しく機能しているかを検査
することができる半導体装置、及びその製造方法を提供
するものである。

【００１７】

【課題を解決するための手段】本発明に係る半導体装置
は、半導体チップの一対のピンと前記半導体チップ内の
一対の端子とを各々切替回路を介して接続し、この切替
回路を前記半導体チップの外部から入力される制御信号
により制御して前記半導体チップの一対のピンと前記半
導体チップ内の一対の端子との接続を切り替える半導体
装置であって、前記切替回路の切替動作の検査を行う切
替動作検査回路を備えている。

【００１８】さらに、切替回路が半導体チップの一対の
出力端子と前記半導体チップ内の出力端子とに接続され
ている出力用切替回路で、切替動作検査回路が前記半導
体チップの入力ピンから入力される信号を直接前記出力
用切替回路に入力可能にするバイパス回路を備えるよう
にしてもよい。

【００１９】さらに、切替動作検査回路が、切替回路に
入力される信号と前記切替回路が出力する信号とを比較
する比較器を備え、前記比較器の比較結果を半導体チッ
プ外に出力するようにしてもよい。

【００２０】さらに、複数の比較器を備え、前記複数の
比較器から出力される各比較結果の論理積または論理和
に基づいて切替回路の切替動作の検査をするようにして
もよい。

【００２１】また、半導体チップ内にバウンダリースキ
ャンレジスタを有するバウンダリースキャン回路を設
け、切替動作検査回路が、半導体チップ内の切替回路が
出力する出力信号を前記バウンダリースキャンレジスタ
に入力可能にする入力回路を備え、前記出力信号を前記
バウンダリスキャンレジスタを介して外部に出力するよ
うにしてもよい。

【００２２】また、本発明に係る半導体装置の製造方法
は、半導体チップの一対のピンと前記半導体チップ内の
一対の端子とを各々切替回路を介して接続し、この切替
回路を前記半導体チップの外部から入力される制御信号
により制御して前記半導体チップの一対のピンと前記半
導体チップ内の一対の端子との接続を切り替える半導体
装置の製造方法であって、前記切替回路の切替動作の検
査を行う切替動作検査回路を形成する切替動作検査回路
形成工程と、前記切替動作検査回路形成工程後に制御信
号を制御し前記半導体チップの一対のピンと前記半導体
チップ内の一対の端子とが接続される第１の接続状態下
でファイナルテストを行うテスト工程と、前記テスト工
程後に前記制御信号を制御し前記半導体チップの一対の
ピンと前記半導体チップ内の一対の端子とが前記テスト
工程時とは逆に接続される第２の接続状態下で切替動作
検査回路による切替回路の切替動作の検査を行う切替動
作検査工程とを含んでいる。

【００２３】

【発明の実施の形態】実施の形態１．この実施の形態１
の半導体装置では、切替回路の切替動作を検査する切替
動作検査回路を設けることにより、半導体チップを正ベ
ンド仕様、または逆ベンド仕様の両ベンド仕様として使
用可能な半導体装置の切替回路の動作が正しく機能して
いるか否かを検査することができるようにしたものであ
る。

【００２４】図１はこの実施の形態１の半導体装置に示
す概略図で、図１（ａ）は正ベンドモード時の半導体装
置を、図１（ｂ）は逆ベンドモード時の半導体装置を示
す図である。図において、１は外部から入出力される入
出力ピンを有している半導体チップ、２は半導体チップ
１内に設けられ、例えば、入力ピンＡ及び入力ピンＢと
内部回路３の入力端子ａ、入力端子ｂに接続された切替
回路で、半導体チップ１の外部から入力される制御信号
（以下、Ｍ＿ＥＮＡ信号と呼ぶ）により、入力ピンＡと
入力端子ａ、入力ピンＢと入力端子ｂが、または、入力
ピンＡと入力端子ｂ、入力ピンＢと入力端子ａとが接続
されるように切替えるものである。

【００２５】３は半導体チップ１内に設けられた内部回
路、４は切替回路２の切替動作を検査する切替動作検査
回路で、切替回路２を介して出力される信号（ｉｎｔ
Ａ、ｉｎｔＢ）と入力ピンから入力される信号とを比較
することにより、切替回路２が正しく切替動作をしてい
るかを検査するものである。

【００２６】図２は図１に示した半導体装置の切替回路
２及び切替動作検査回路４を示す図で、図２（ａ）は半
導体装置が正ベンドモードになるように切替回路２が切
替られたときのものを、図２（ｂ）は半導体装置が逆ベ
ンドモードになるように切替回路２が切替られたときの
ものを示す図である。図において、２１はＣＬＫの
“Ｈ”エッジに同期して入力ピンＡの信号を取り込むイ
ンプットレジスタ、２２はＣＬＫの“Ｈ”エッジに同期
して入力ピンＢの信号を取り込むインプットレジスタで
ある。

【００２７】２３はＭ＿ＥＮＡ信号に応じてインプット
レジスタ２１、インプットレジスタ２２から入力された
信号のいずれか１つを選択し、内部回路３の入力端子ａ
に出力するセレクタ、２４はＭ＿ＥＮＡに応じてインプ
ットレジスタ２１、インプットレジスタ２２から入力さ
れた信号のいずれか１つを選択し、内部回路３の入力端
子ｂに出力するセレクタである。

【００２８】これらセレクタ２３、２４は、Ｍ＿ＥＮＡ
信号が“Ｌ”値のときには、セレクタ２３はインプット
レジスタ２１（ピンＡ）からの入力信号を入力端子ａに
出力し、セレクタ２４はインプットレジスタ２２（ピン
Ｂ）からの入力信号を入力端子ｂに出力する。逆に、Ｍ
＿ＥＮＡ信号が“Ｈ”値のときには、セレクタ２３はイ
ンプットレジスタ２２（ピンＢ）からの入力信号を入力
端子ａに出力し、セレクタ２４はインプットレジスタ２
１（ピンＡ）からの入力信号を入力端子ｂに出力する。

【００２９】３１はインプットレジスタ２２の出力信号
とセレクタ２３からの出力信号とを比較する比較器、３
２はインプットレジスタ２１の出力信号とセレクタ２４
からの出力信号とを比較する比較器である。

【００３０】これら各比較器は切替回路２の切替動作を
検査するための切替動作検査回路４であり、比較器３１
はピンＢからの入力信号と入力端子ａに入力される信号
とを比較し、その比較結果を半導体チップ外へ出力し、
比較器３２はピンＡからの入力信号と入力端子ｂに入力
される信号とを比較し、その比較結果を半導体チップ外
へ出力する。なお、これらの比較器３１、３２は、例え
ばＥＸＯＲの論理演算をする演算器やコンパレータ等、
入力信号の比較がおこなえるものであればなんでもよ
い。

【００３１】なお、切替動作検査回路４は、切替回路２
３、２４形成後に、新たに半導体チップ内に比較器３
１、３２を形成し、インプットレジスタから信号が入力
されるように配線し、かつ、この比較器からの出力が半
導体チップ外に出力できるよう半導体チップのピンと接
続されるように配線することにより形成される。また、
逆に、切替動作検査回路である比較器３１、３２の形成
後（または、同時）に、切替回路等を形成させてもよ
い。

【００３２】次に、図２に示した切替回路の動作につい
て説明する。まず、図１に示した半導体装置を正ベンド
仕様として仕様する場合には、Ｍ＿ＥＮＡ信号を“Ｌ”
値にする。すると、図２（ａ）に示すように、ピンＡか
ら入力された信号（ｉｎｔＡ）はインプットレジスタ２
１を介して、ピンＢから入力された信号（ｉｎｔＢ）は
インプットレジスタ２２を介して、それぞれセレクタ２
３、２４へ入力される。このとき、Ｍ＿ＥＮＡ信号は
“Ｌ”値であるので、セレクタ２３はインプットレジス
タ２１（ピンＡ）からの入力信号（ｉｎｔＡ）を入力端
子ａに出力し、セレクタ２４はインプットレジスタ２２
（ピンＢ）からの入力信号（ｉｎｔＢ）を入力端子ｂに
出力し、正ベンド仕様として動作する。

【００３３】逆に、図１に示した半導体装置を逆ベンド
仕様として仕様する場合には、Ｍ＿ＥＮＡ信号を“Ｈ”
値にする。すると、図２（ｂ）に示すように、ピンＡか
ら入力された信号（ｉｎｔＢ）はインプットレジスタ２
１を介して、ピンＢから入力された信号（ｉｎｔＡ）は
インプットレジスタ２２を介して、それぞれセレクタ２
３、２４へ入力される。このとき、Ｍ＿ＥＮＡ信号は
“Ｈ”値であるので、セレクタ２３はインプットレジス
タ２２（ピンＢ）からの入力信号（ｉｎｔＡ）を入力端
子ａに出力し、セレクタ２４はインプットレジスタ２１
（ピンＡ）からの入力信号（ｉｎｔＢ）を入力端子ｂに
出力し、逆ベンド仕様として動作する。

【００３４】次に、図１に示した半導体装置のテスト方
法を説明する。図３は図１に示した半導体装置のテスト
フローを示す図である。図３に示すように、図１に示し
た半導体チップのアセンブリが終了すると、まず、Ｍ＿
ＥＮＡ信号を“Ｌ”値にし、正ベンドモード時のフルフ
ァンクションテストを行う、このテストでは、例えば、
各配線等の導通をチェックする導通チェック、所定部位
に正しい電流値が得られているか等のチェックをするＤ
Ｃテスト、機能検査をするファンクションテスト、性能
別に半導体装置を選別するスピードアイテム選別等が行
われる。

【００３５】次に、Ｍ＿ＥＮＡ信号を“Ｈ”値にし、逆
ベンドモード時のテストを行う。このテストでは、切替
動作検査回路４により切替回路２であるセレクタ２３、
２４の動作の検査のみを行う。図１に示した半導体装置
では、切替回路２とその他の内部回路３とは完全に分離
しており、切替回路２以外の内部回路３の動作が正／逆
両ベンド時においても同じ動作をすることになるので、
正ベンドモード時のフルファンクションテストにより、
切替回路２の切替動作以外のテストは既に行われたこと
になる。そのため、切替動作の検査さえ行えば、重複し
て他のテストを行うことなく、逆ベンド仕様における検
査も行ったことになる。

【００３６】以下、切替動作検査回路による切替回路の
切替動作の検査方法について説明する。Ｍ＿ＥＮＡ信号
を“Ｈ”値にし、逆ベンドモードになると、上記逆ベン
ドモード時の動作説明で説明したとおり、セレクタ２３
が正しく動作していれば、入力端子ａからはピンＢから
の入力信号が出力され、セレクタ２４が正しく動作して
いれば、入力端子ｂからはピンＡからの入力信号が出力
されることになる。

【００３７】ここで、比較器３１では、セレクタ２３か
らの出力信号（入力端子ａの信号）とインプットレジス
タ２２を介したピンＢからの入力信号とを比較し、その
結果を出力するようにしている。そのため、セレクタ２
３が正しく動作していれば、正しい比較結果が、もし、
そうでなければ異なる結果が出力されるので、この比較
結果により、切替回路であるセレクタ２３の動作確認を
することができる。

【００３８】同様に、比較器３２では、セレクタ２４か
らの出力信号（入力端子ｂの信号）とインプットレジス
タ２１を介したピンＡからの入力信号とを比較し、その
結果を出力するようにしている。そのため、セレクタ２
４が正しく動作していれば、正しい比較結果が、もし、
そうでなければ異なる結果が出力されるので、この比較
結果により、切替回路であるセレクタ２４の動作確認を
することができる。

【００３９】なお、この切替回路の動作確認時には、入
力端子ａへの入力信号と入力端子ｂへの入力信号とを異
なる値（一方を”Ｈ”値、他方を”Ｌ”値）にすること
が好ましい。このようにすることにより、切替回路の誤
動作により正常時に出力すべき入力信号と反対の入力信
号を出力した場合においても、誤動作の検出が可能にな
る。

【００４０】また、この比較器３１、３２からの出力は
半導体チップにおける既存の端子から出力可能になって
おり、この端子を利用して半導体チップ外から各比較器
の出力を検出することができるようになっているものと
する。

【００４１】なお、インプットレジスタ２１、２２はＣ
ＬＫの“Ｈ”エッジトリガでピンからの入力信号を取り
込むため、このインプットレジスタ２１、２２から比較
器３１、３２に信号が入力されるまでの動作は１ＣＬＫ
以内に終了しなければならない。

【００４２】本実施の形態では、各比較器の出力を個々
に出力するようにしているが、各比較器の出力値とし
て、入力信号が一致すれば“Ｈ”値を出力するように
し、各比較器の出力を縮退する（ＡＮＤをとる）ように
すれば、各セレクタが全て正常動作していれば出力が
“Ｈ”値となり、逆にあるセレクタが異常動作していれ
ば出力が“Ｌ”値となり、セレクタが正常動作している
か否かを１ビットの出力で判定可能となる。

【００４３】逆に、各比較器の出力値として、入力信号
が一致すれば”Ｌ”値を出力するようにし、各比較器の
出力を縮退する（ＯＲをとる）ようにしても、同様に、
セレクタが正常動作しているか否かを１ビットの出力で
判定可能となる。

【００４４】本実施の形態では、逆ベンドモード時の切
替回路の切替動作の検査のみができるようになっている
が、これは特に限定するものではなく、比較器３１、３
２に入力されるインプットレジスタを逆にすることによ
り、正ベンドモード時の切替動作の検査が行えるように
できることは、言うまでもない。

【００４５】本実施の形態では、半導体チップ内の切替
回路の切替動作を検査する切替動作検査回路を設けてい
るので、逆ベンド仕様時におけるフルファンクションテ
ストをすることなく、半導体チップのテストをすること
が可能である。

【００４６】また、本実施の形態では、１度のフルファ
ンクションテストと切替動作の検査のみで正／逆両ベン
ドモードでの動作が正しく機能しているかをテストする
ことができるので、テスト工程を少なくすることができ
る。

【００４７】実施の形態２．実施の形態１では、逆ベン
ドモード、または正ベンドモードのいずれか１つのモー
ドにおける切替回路の切替動作の検出が可能であったの
に対して、この実施の形態２では、セレクタを新たに設
けることにより、正ベンドモード時でも逆ベンドモード
時でも切替回路の切替動作の検出を可能にするものであ
る。

【００４８】図４は図１に示した半導体装置の切替回路
２及び切替動作検査回路４を示す図である。図におい
て、３３はＭ＿ＥＮＡ信号に応じてインプットレジスタ
２１、インプットレジスタ２２から入力された信号のい
ずれか１つを選択し、比較器３１に出力するセレクタ、
３４はＭ＿ＥＮＡに応じてインプットレジスタ２１、イ
ンプットレジスタ２２から入力された信号のいずれか１
つを選択し、比較器３２に出力するセレクタである。

【００４９】なお、Ｍ＿ＥＮＡ信号が“Ｌ”値のときに
は、セレクタ３３はインプットレジスタ２１（ピンＡ）
からの入力信号を比較器３１に出力し、セレクタ３４は
インプットレジスタ２２（ピンＢ）からの入力信号を比
較器３２に出力する。逆に、Ｍ＿ＥＮＡ信号が“Ｈ”値
のときには、セレクタ３３はインプットレジスタ２２
（ピンＢ）からの入力信号を比較器３１に出力し、セレ
クタ３４はインプットレジスタ２１（ピンＡ）からの入
力信号を比較器３２に出力する。

【００５０】３１はセレクタ２３からの入力信号とセレ
クタ３３からの入力信号とを比較する比較器、３２はセ
レクタ２４からの入力信号とセレクタ３４からの入力信
号とを比較する比較器である。その他は図２に示したも
のと同様であるので、説明は省略する。

【００５１】次に、この実施の形態の半導体装置の動作
について説明する。なお、図４に示した半導体装置の動
作及びテスト方法に関しては、切替回路の切替動作の検
査方法以外、実施の形態１と同様であるので説明は省略
する。以下、切替回路の切替動作の検査方法について説
明する。

【００５２】まず、正ベンドモード時における切替回路
の切替動作の検査方法を説明する。Ｍ＿ＥＮＡ信号を
“Ｌ”値にし、正ベンドモードにすると、セレクタ２３
が正しく動作していれば、入力端子ａにピンＡからの入
力信号が、セレクタ２４が正しく動作していれば、入力
端子ｂにピンＢからの入力信号がそれぞれ入力されるこ
とになる。

【００５３】ここで、正ベンドモード時には、セレクタ
３３からはピンＡからの入力信号が出力されるので、比
較器３１において、セレクタ２３からの出力信号（入力
端子ａの信号）とセレクタ３３からの出力信号とが比較
されることになり、セレクタ２３の切替動作を確認する
ことができる。

【００５４】同様に、比較器３２において、セレクタ２
４からの出力信号（入力端子ｂの信号）とセレクタ３４
からの出力信号（ピンＢ）からの入力信号とが比較され
ることにより、セレクタ２４の動作確認をすることがで
きる。

【００５５】次に、逆ベンドモード時の切替回路の切替
動作の検査方法を説明する。Ｍ＿ＥＮＡ信号を“Ｈ”値
にし、逆ベンドモードにすると、セレクタ２３が正しく
動作していれば、入力端子ａにピンＢからの入力信号
が、セレクタ２４が正しく動作していれば、入力端子ｂ
にピンＡからの入力信号がそれぞれ入力されることにな
る。

【００５６】ここで、逆ベンドモード時には、セレクタ
３３からはピンＢからの入力信号が出力されるので、比
較器３１において、セレクタ２３からの出力信号（入力
端子ａの信号）とセレクタ３３からの出力信号とが比較
されることにより、セレクタ２３の動作確認をすること
ができる。

【００５７】同様に、比較器３２において、セレクタ２
４からの出力信号（入力端子ｂの信号）とセレクタ３４
からの出力信号からの出力信号とを比較することによ
り、セレクタ２４の動作確認をすることができる。

【００５８】本実施の形態では、各ピンからの入力信号
を選択するセレクタの出力と各端子に入力される信号と
を比較するようにしているので、正／逆どちらのベンド
モードであっても、切替回路の切替動作の検査を行うこ
とができる。

【００５９】実施の形態３．実施の形態１、２では、半
導体チップの入力ピンと半導体チップの内部回路の入力
端子との電気的接続を切替回路により切替えているのに
対し、本実施の形態３では、半導体チップの出力ピンと
半導体チップの内部回路の出力端子との電気的接続を切
替回路により切替えるようにしたものである。

【００６０】図５はこの実施の形態３の半導体装置を示
す概略図である。図において、１は外部から入出力され
る入出力ピンを有している半導体チップ、２は半導体チ
ップ１内に設けられ、例えば、出力ピンＣ及び出力ピン
Ｄと半導体チップ１内における内部回路３の出力端子
ｃ、出力端子ｄに接続された切替回路で、半導体チップ
１の外部から入力されるＭ＿ＥＮＡ信号により、出力端
子ｃと出力ピンＣ、出力端子ｄと出力ピンＤが、また
は、出力端子ｄと出力ピンＣ、出力端子ｃと出力ピンＤ
とが接続されるように切替えるものである。

【００６１】３は半導体チップ１内に設けられた内部回
路、４は切替回路２の切替動作を検査する切替動作検査
回路で、切替回路２を介して出力される信号と出力端子
から入力される信号とを比較することにより、切替回路
２が正しく切替動作をしているかを検査するものであ
る。

【００６２】図６は図５に示した半導体装置の切替回路
２及び切替動作検査回路４を示す図である。図におい
て、２５はＣＬＫの“Ｈ”エッジに同期して出力端子ｃ
からの信号を取り込むアウトプットレジスタ、２６はＣ
ＬＫの“Ｈ”エッジに同期して出力端子ｄからの信号を
取り込むアウトプットレジスタである。

【００６３】２７はＭ＿ＥＮＡ信号に応じてアウトプッ
トレジスタ２５、アウトプットレジスタ２６から入力さ
れた信号のいずれか１つを選択し、半導体チップの出力
ピンＣに出力するセレクタ、２８はＭ＿ＥＮＡに応じて
アウトプットレジスタ２５、アウトプットレジスタ２６
から入力された信号のいずれか１つを選択し、半導体チ
ップの出力ピンＤに出力するセレクタである。

【００６４】そして、これらセレクタ２７、２８は、Ｍ
＿ＥＮＡ信号が“Ｌ”値のときには、セレクタ２７は出
力端子ｃからの出力信号を出力ピンＣに出力し、セレク
タ２８は出力端子ｄからの出力信号を出力ピンＤに出力
する。逆に、Ｍ＿ＥＮＡ信号が“Ｈ”値のときには、セ
レクタ２７は出力端子ｄからの出力信号を出力ピンＣに
出力し、セレクタ２８は出力端子ｃからの出力信号を出
力ピンＤに出力する。

【００６５】３５はＭ＿ＥＮＡ信号に応じてアウトプッ
トレジスタ２５、アウトプットレジスタ２６から入力さ
れた信号のいずれか１つを選択し、比較器３７に出力す
るセレクタ、３６はＭ＿ＥＮＡに応じてアウトプットレ
ジスタ２５、アウトプットレジスタ２６から入力された
信号のいずれか１つを選択し、比較器３８に出力するセ
レクタである。

【００６６】そして、これらセレクタ３５、３６は、Ｍ
＿ＥＮＡ信号が“Ｌ”値のときには、セレクタ３５はア
ウトプットレジスタ２５（出力端子ｃ）からの出力信号
を比較器３７に出力し、セレクタ３６はアウトプットレ
ジスタ２６（出力端子ｄ）からの出力信号を比較器３８
に出力する。逆に、Ｍ＿ＥＮＡ信号が“Ｈ”値のときに
は、セレクタ３５はアウトプットレジスタ２６（出力端
子ｄ）からの出力信号を比較器３７に出力し、セレクタ
３６はアウトプットレジスタ２５（出力端子ｃ）からの
出力信号を比較器３８に出力する。

【００６７】３７はセレクタ２７からの出力信号とセレ
クタ３５からの出力信号とを比較し、比較結果を半導体
チップ外に出力する比較器、３８はセレクタ２８からの
出力信号とセレクタ３６からの出力信号とを比較し、比
較結果を半導体チップ外に出力する比較器で、これら各
比較器は切替回路の切替動作を検査するための切替動作
検査回路であり、これらの各比較器の出力結果により、
切替回路の切替動作を検査することができる。

【００６８】図６に示した切替回路及び切替動作検査回
路の動作及びテスト方法に関しては、実施の形態２にお
ける、ピンＡ、Ｂの替わりが出力端子ｃ、ｄに、入力端
子ａ、ｂの替わりが、ピンＣ、Ｄになっている点を除け
ば基本的に同じ動作をするので説明は省略する。

【００６９】本実施の形態では、半導体チップ内の切替
回路（半導体チップ内における内部回路の出力端子と半
導体チップの出力ピン間の接続を切り替える切替回路）
の切替動作を検査する切替動作検査回路を設けているの
で、切替回路の切替動作を検査することができ、正また
は逆ベンド仕様時におけるフルファンクションテストを
することなく、半導体チップのテストをすることができ
る。

【００７０】実施の形態４．実施の形態３では、半導体
チップ内（内部回路）から出力される信号を用いて、出
力信号を切替える切替回路の切替動作を検査するように
しているのに対して、この実施の形態４では、入力ピン
から入力される信号により、出力信号を切替える切替回
路の切替動作を検査するようにしたものである。

【００７１】図７はこの実施の形態４の半導体装置を示
す図である。図において、４１は制御信号（以下、Ｔ＿
ＥＮＡ信号と呼ぶ）に応じてセレクタ２３からの出力信
号、半導体チップ内における内部回路の出力端子ｃから
出力された出力信号のいずれか１つを選択し、アウトプ
ットレジスタ２５に出力する入力信号切替回路であるセ
レクタである。

【００７２】４２はＴ＿ＥＮＡに応じてセレクタ２４か
らの出力信号、半導体チップ内における内部回路の出力
端子ｄから出力された出力信号のいずれか１つを選択
し、アウトプットレジスタ２６に出力する入力信号切替
回路であるセレクタである。

【００７３】そして、Ｔ＿ＥＮＡ信号が“Ｈ”値のとき
には、セレクタ４１はセレクタ２３からの出力信号（ピ
ンＥまたはピンＦからの入力信号）をアウトプットレジ
スタ２５に出力し、セレクタ４２はセレクタ２４からの
出力信号（ピンＦまたはピンＥからの入力信号）をアウ
トプットレジスタ２６に出力する。逆に、Ｔ＿ＥＮＡ信
号が“Ｌ”値のときには、セレクタ４１は出力端子ｃか
らの出力信号をアウトプットレジスタ２５に出力し、セ
レクタ４２は出力端子ｄからの出力信号をアウトプット
レジスタ２６に出力する。

【００７４】このように、セレクタ４１、４２及びこの
セレクタ４１、４２に接続されている配線により、入力
ピンから入力される信号が内部回路を介さずに出力用の
切替回路に入力可能なバイパス回路が形成されている。

【００７５】図７に示した切替回路及び切替動作検査装
置は、実施の形態２の図４に示した切替回路及び切替動
作検査回路と実施の形態３の図６に示した切替回路及び
切替動作検査装置とを上記セレクタ４１、４２を介して
接続するようにしたものであるので、その他の説明は省
略する。なお、動作に関しても、このセレクタ４１、４
２以外の動作に関しては、実施の形態２、３で説明した
ものと同様であるので説明を省略する。

【００７６】以下、セレクタ４１、４２の動作について
説明する。Ｔ＿ＥＮＡ信号が“Ｈ”値のときには、セレ
クタ４１はセレクタ２３からの出力信号をアウトプット
レジスタ２５に出力し、セレクタ４２はセレクタ２４か
らの出力信号をアウトプットレジスタ２６に出力するの
で、Ｍ＿ＥＮＡ信号が“Ｌ”値のときには、上記セレク
タ２３、４１を介してピンＥからの入力信号がアウトプ
ットレジスタ２５に入力され、また、上記セレクタ２
４、４２を介してピンＦからの入力信号がアウトプット
レジスタ２６に入力されるようになる。

【００７７】逆に、Ｍ＿ＥＮＡ信号が“Ｈ”値のときに
は、ピンＦからの入力信号がアウトプットレジスタ２５
に、ピンＥからの入力信号がアウトプットレジスタ２６
にそれぞれ入力されるようになる。

【００７８】次に、Ｔ＿ＥＮＡ信号が“Ｌ”値のときに
は、セレクタ４１は出力端子ｃからの出力信号をアウト
プットレジスタ２５に出力し、セレクタ４２は出力端子
ｄからの出力信号をアウトプットレジスタ２６に出力す
る。

【００７９】このように、Ｔ＿ＥＮＡ信号を“Ｈ”値に
することで、ピンＥ、ピンＦからの入力信号を内部回路
を介さずに、アウトプットレジスタ２５、２６に入力可
能になり、逆に、Ｔ＿ＥＮＡ信号を“Ｌ”値にすること
で、通常動作と同様出力端子ｃ、ｄからの出力信号がア
ウトプットレジスタ２５、２６に出力されることにな
る。

【００８０】本実施の形態では、入力信号切替回路であ
るセレクタを介して入力ピンから入力される信号を半導
体チップ内の内部回路を経由することなく、アウトプッ
トレジスタに出力することができるので、内部回路の動
作に影響されずに、出力用の切替回路の切替動作の検査
をすることができる。

【００８１】実施の形態５．図８はこの実施の形態５の
半導体装置を示す図である。図において、５１は制御信
号（Ｔ＿ＥＮＡ信号）に応じて、入力ピンＡから入力さ
れた入力信号とセレクタ２３からの出力信号のいずれか
１つを選択し、半導体チップ内に設けられているバウン
ダリースキャン回路５３のバウンダリースキャンレジス
タ５３ａに出力する入力信号切替回路であるセレクタ、
５２はＴ＿ＥＮＡ信号に応じて、入力ピンＢから入力さ
れた入力信号とセレクタ２４からの出力信号のいずれか
１つを選択し、半導体チップ内に設けられているバウン
ダリースキャン回路５３のバウンダリースキャンレジス
タ５３ｂに出力する入力信号切替回路であるセレクタで
ある。

【００８２】５３は半導体チップ内に設けられたバウン
ダリースキャン回路で、５３ａ、ｂはこのバウンダリー
スキャン回路５３におけるバウンダリースキャンレジス
タである。このバウンダリースキャン回路５３では、各
デバイスのピンと内部ロジックとの間に、チップの各ピ
ンに対応したバウンダリースキャンレジスタ（シフト・
レジスタ）が配置されている。また、このバウンダリー
スキャン回路５３を用いたバウンダリースキャンの手法
は、一般に、ＬＳＩを実装したボード（プリント基板）
の試験のために用いられるスキャン手法の一種で、ＩＥ
ＥＥの標準規格Ｐ１１４９．１（１９９０年）として標
準化されているものである。

【００８３】次に、図８に示した半導体装置の動作につ
いて説明する。この半導体装置では、Ｔ＿ＥＮＡ信号を
“Ｌ”値にすることにより、従来のバウンダリースキャ
ンとしての動作が行われ、逆に、Ｔ＿ＥＮＡ信号を
“Ｈ”値にすることにより、セレクタ２３、２４の切替
動作の検査が可能な動作が行われる。

【００８４】まず、従来のバウンダリースキャンとして
の動作について説明する。Ｔ＿ＥＮＡ信号が“Ｌ”値に
なると、セレクタ５１はピンＡから入力された信号をバ
ウンダリースキャン回路５３のシフト・レジスタ５３ａ
に入力し、セレクタ５２はピンＢから入力された信号を
バウンダリースキャン回路５３のシフト・レジスタ５３
ｂに入力する。そのため、入力ピンＡ、Ｂから入力され
た信号がそれぞれ直接シフト・レジスタに入力されるこ
とになる。

【００８５】このように、入力ピンＡ、Ｂから入力され
た信号が、そのまま、各入力ピンに対応したバウンダー
スキャン回路５３のシフト・レジスタ５３ａ、ｂに入力
されるので、このシフト・レジスタに入力された値を用
いて入力信号に関するテストを行うことができ、様々な
バウンダリースキャン・テストモードを用いてテストを
行う従来のバウンダリースキャンによるテスト動作が可
能になる。

【００８６】次に、セレクタ２３、２４の切替動作の検
査が可能な動作について説明する。Ｔ＿ＥＮＡ信号が
“Ｈ”値になると、セレクタ５１はセレクタ２３から出
力される信号をバウンダリースキャン回路５３のシフト
・レジスタ５３ａに入力し、セレクタ５２はセレクタ２
４から出力される信号をバウンダリースキャン回路５３
のシフト・レジスタ５３ｂに入力する。そのため、シフ
ト・レジスタには、各セレクタ２３、２４から出力され
る信号が入力されることになる。

【００８７】すなわち、バウンダリースキャン回路５３
の各シフト・レジスタには、セレクタ２３、２４から出
力される信号が入力され、このシフト・レジスタの値が
半導体チップの内部回路を介さずに外部に出力される。
そして、この出力された出力信号（セレクタ２３、２４
から出力される信号）により、セレクタ２３、２４の切
替動作を検査することが可能になる。以下のテスト方法
において、この検査方法を説明する。

【００８８】次に、図８に示した半導体装置のテスト方
法を説明する。図８に示した半導体装置のテスト方法に
ついては、切替動作検査回路による切替回路の切替動作
の検査方法以外は実施の形態１、２と同様であるので、
説明は省略する。

【００８９】図９は図８に示した半導体装置の切替回路
の切替動作の検査方法を説明するための図である。Ｍ＿
ＥＮＡ信号によって、正／逆ベンドが実現させる半導体
チップにおいては、一般に、各半導体チップがボード上
の表裏に実装される。そのため、図９に示すように、バ
ウンダリースキャン回路５３の回路の各シフト・レジス
タを２つの領域（図９に示した右部分と左部分）に分け
ると、１つの切替回路に接続されている２つのピンに対
応する各シフト・レジスタが異なる領域になるように配
置されることになる。

【００９０】すなわち、ＴＤＩから順に右側の領域のシ
フト・レジスタが接続され、次に、順に左側のシフト・
レジスタ、ＴＤＯが接続されるように配置することがで
きる。このように、シフト・レジスタを配置することに
より、例えば互いに対向するピンに対応するバウンダリ
ースキャン回路５３の各シフト・レジスタが半導体チッ
プの内部回路を介して線対称になるようにすることがで
きる。

【００９１】そのため、Ｍ＿ＥＮＡ信号によって切り替
わるピン同士で逆位相（一方が“Ｈ”値で、他方が
“Ｌ”値）のデータを入力すれば、バウンダリースキャ
ンのＳｈｉｆｔ−ＤＲ機能（ＴＤＩ，ＴＤＯ間に接続さ
れているシフト・レジスタのデータをＴＤＯ側にシフト
する）を用いることにより、ＴＤＯピンから順に左側の
領域のシフト・レジスタの値を出力し、その後に、ＴＤ
Ｏピンから順に右側の領域のシフト・レジスタの値を出
力させることができる。

【００９２】すなわち、各切替回路の切替動作が正常で
ある場合には、“Ｈ”値が出力された後、同じ回数だけ
“Ｌ”値が順次出力されることになり、逆に、切替動作
に異常がある場合には、上記値とは異なった値が出力さ
れることになる。したがって、これらＴＤＯから出力さ
れる信号を検査することにより、セレクタ２３、２４の
切替動作が正常に行われているか否かを検査することが
でき、また、ＴＤＯピン１本で複数の切替回路の切替動
作の検査をすることができる。

【００９３】本実施の形態では、入力ピンと半導体チッ
プ内の端子間の接続を切り替える切替回路の切替動作を
検査するようにしているが、これは特に限定するもので
はなく、半導体チップ内の端子と出力ピン間の接続を切
り替える切替回路の切替動作を検査するようにしてよい
ことは言うまでもない。

【００９４】本実施の形態では、バウンダリースキャン
回路を用いて、切替回路の切替動作を検査するようにし
ているので、１度のフルファンクションテストと切替回
路の切替動作を検査するのみで、半導体チップのテスト
をすることが可能である。

【００９５】上記各実施の形態では、図１に示したよう
に半導体チップの側面に複数の端子を有する半導体装置
について説明しているが、これは特に限定するものでは
なく、ＣＳＰ、ＢＧＡ、ＦＢＧＡ等アセンブリの際にピ
ンを逆向きに曲げることができない半導体装置に関して
も適用可能であることはいうまでもない。

【００９６】

【発明の効果】本発明に係る半導体装置は、半導体チッ
プの一対のピンと前記半導体チップ内の一対の端子とを
各々切替回路を介して接続し、この切替回路を前記半導
体チップの外部から入力される制御信号により制御して
前記半導体チップの一対のピンと前記半導体チップ内の
一対の端子との接続を切り替える半導体装置であって、
前記切替回路の切替動作の検査を行う切替動作検査回路
を備えているので、切替回路の切替動作を検査すること
ができ、１度のフルファンクションテストと切替動作の
検査のみで、半導体チップのテストをすることが可能で
ある。

【００９７】さらに、切替回路が半導体チップの一対の
出力端子と前記半導体チップ内の出力端子とに接続され
ている出力用切替回路で、切替動作検査回路が前記半導
体チップの入力ピンから入力される信号を直接前記出力
用切替回路に入力可能にするバイパス回路を備えている
場合には、半導体チップの内部回路の動作に影響されず
に、出力用の切替回路の切替動作の検査をすることがで
きる。

【００９８】さらに、切替動作検査回路が、切替回路に
入力される信号と前記切替回路が出力する信号とを比較
する比較器を備え、前記比較器の比較結果を半導体チッ
プ外に出力する場合には、切替回路に入力される信号と
切替回路が出力する信号とを比較することで、前記切替
回路の切替動作を検査することができ、さらに、これら
の比較結果を外部で検出することが可能である。

【００９９】さらに、複数の比較器を備え、前記複数の
比較器から出力される各比較結果の論理積または論理和
に基づいて切替回路の切替動作の検査をするようにした
場合には、切替回路が正常動作しているか否かを１ビッ
トの出力で判定可能となる。

【０１００】また、半導体チップ内にバウンダリースキ
ャンレジスタを有するバウンダリースキャン回路を設
け、切替動作検査回路が半導体チップ内の切替回路が出
力する出力信号を前記バウンダリースキャンレジスタに
入力可能にする入力回路を備え、前記出力信号を前記バ
ウンダリスキャンレジスタを介して外部に出力するよう
にした場合には、半導体チップのピンと半導体チップ内
の端子間の接続の切替をする切替回路の切替動作を検査
することができ、１度のフルファンクションテストと切
替動作の検査のみで、半導体チップのテストをすること
ができる。

【０１０１】また、本発明に係る半導体装置の製造方法
は、半導体チップの一対のピンと前記半導体チップ内の
一対の端子とを各々切替回路を介して接続し、この切替
回路を前記半導体チップの外部から入力される制御信号
により制御して前記半導体チップの一対のピンと前記半
導体チップ内の一対の端子との接続を切り替える半導体
装置の製造方法であって、前記切替回路の切替動作の検
査を行う切替動作検査回路を形成する切替動作検査回路
形成工程と、前記切替動作検査回路形成工程後に制御信
号を制御し前記半導体チップの一対のピンと前記半導体
チップ内の一対の端子とが接続される第１の接続状態下
でファイナルテストを行うテスト工程と、前記テスト工
程後に前記制御信号を制御し前記半導体チップの一対の
ピンと前記半導体チップ内の一対の端子とが前記テスト
工程時とは逆に接続される第２の接続状態下で切替動作
検査回路による切替回路の切替動作の検査を行う切替動
作検査工程とを含んでいるので、１度のフルファンクシ
ョンテストと切替動作の検査のみのテストで正／逆両ベ
ンド仕様時における機能検査をすることができ、テスト
工程を少なくすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の半導体装置を示す図
である。

【図２】図１に示した切替回路、切替動作検査回路を
示す図である。

【図３】本発明の実施の形態１のテストフローを示す
図である。

【図４】本発明の実施の形態２の半導体装置を示す図
である。

【図５】本発明の実施の形態３の半導体装置を示す図
である。

【図６】図５に示した切替回路、切替動作検査回路を
示す図である。

【図７】本発明の実施の形態４の半導体装置を示す図
である。

【図８】本発明の実施の形態５の半導体装置を示す図
である。

【図９】図８に示した半導体装置のテスト方法を示す
図である。

【図１０】従来の半導体装置のチップを示す図であ
る。

【図１１】図１０に示したチップ内を示す概略図であ
る。

【図１２】図１１に示した切替回路を示す図である。

【図１３】従来の半導体装置のテストフローを示す図
である。

【符号の説明】

１半導体チップ２切替回
路３内部回路４切替動
作検査回路２１、２２インプットレジスタ２３、２４
セレクタ２５、２６アウトプットレジスタ２７、２８
セレクタ３１、３２比較器３３、３４
セレクタ３５、３６セレクタ３７、３８
比較器４１、４２セレクタ５１、５２
セレクタ５３バウンダリースキャン回路１０１半導体チップ１０２切替回
路１０３内部回路１２１、１２２インプット・レジスタ１２３、１２４セレクタ

Claims

【特許請求の範囲】

【請求項１】半導体チップの一対のピンと前記半導体
チップ内の一対の端子とを各々切替回路を介して接続
し、この切替回路を前記半導体チップの外部から入力さ
れる制御信号により制御して前記半導体チップの一対の
ピンと前記半導体チップ内の一対の端子との接続を切り
替える半導体装置であって、前記切替回路の切替動作の
検査を行う切替動作検査回路を備えたことを特徴とする
半導体装置。
【請求項２】切替回路は半導体チップの一対の出力端
子と前記半導体チップ内の出力端子とに接続されている
出力用切替回路で、切替動作検査回路は前記半導体チッ
プの入力ピンから入力される信号を直接前記出力用切替
回路に入力可能にするバイパス回路を備えたことを特徴
とする請求項１記載の半導体装置。
【請求項３】切替動作検査回路は、切替回路に入力さ
れる信号と前記切替回路が出力する信号とを比較する比
較器を備え、前記比較器の比較結果を半導体チップ外に
出力することを特徴とする請求項１または請求項２記載
の半導体装置。
【請求項４】複数の比較器を備え、前記複数の比較器
から出力される各比較結果の論理積または論理和に基づ
いて切替回路の切替動作の検査をすることを特徴とする
請求項３記載の半導体装置。
【請求項５】半導体チップ内にバウンダリースキャン
レジスタを有するバウンダリースキャン回路を設け、切
替動作検査回路は半導体チップ内の切替回路が出力する
出力信号を前記バウンダリースキャンレジスタに入力可
能にする入力回路を備え、前記出力信号を前記バウンダ
リスキャンレジスタを介して外部に出力することを特徴
とする請求項１記載の半導体装置。
【請求項６】半導体チップの一対のピンと前記半導体
チップ内の一対の端子とを各々切替回路を介して接続
し、この切替回路を前記半導体チップの外部から入力さ
れる制御信号により制御して前記半導体チップの一対の
ピンと前記半導体チップ内の一対の端子との接続を切り
替える半導体装置の製造方法であって、前記切替回路の切替動作の検査を行う切替動作検査回路
を形成する切替動作検査回路形成工程と、前記切替動作
検査回路形成工程後に制御信号を制御し前記半導体チッ
プの一対のピンと前記半導体チップ内の一対の端子とが
接続される第１の接続状態下でファイナルテストを行う
テスト工程と、前記テスト工程後に前記制御信号を制御
し前記半導体チップの一対のピンと前記半導体チップ内
の一対の端子とが前記テスト工程時とは逆に接続される
第２の接続状態下で切替動作検査回路による切替回路の
切替動作の検査を行う切替動作検査工程とを含んでいる
ことを特徴とする半導体装置の製造方法。