JP2000214220A - オンチップモジュ―ルおよびオンチップモジュ―ル間の相互接続をテストするシステムおよび方法 - Google Patents
オンチップモジュ―ルおよびオンチップモジュ―ル間の相互接続をテストするシステムおよび方法Info
- Publication number
- JP2000214220A JP2000214220A JP11375453A JP37545399A JP2000214220A JP 2000214220 A JP2000214220 A JP 2000214220A JP 11375453 A JP11375453 A JP 11375453A JP 37545399 A JP37545399 A JP 37545399A JP 2000214220 A JP2000214220 A JP 2000214220A
- Authority
- JP
- Japan
- Prior art keywords
- output
- module
- input
- test
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 集積回路の成分モジュールと、それらの成分
モジュール間の相互接続と、の動作をテストする走査テ
ストシステムを提供する。 【解決手段】 この走査テストシステムを構成する成分
モジュールは、その入力または出力が集積回路10の境
界上になければ、入力走査セル76と出力走査セル10
2とを有する。出力走査セル102は、入力テストモー
ド、または出力テストモードを指示するモード選択信号
122を受ける。この走査テストシステムは2つのステ
ップにより全集積回路10の動作の完全性を検査する。
第1ステップでは、1つおきの成分モジュールのモード
選択信号を出力テストモードへセットし、それらの間の
成分モジュールのモード選択信号を、入力テストモード
へセットする。第2ステップでは、これらのセッティン
グを逆にする。全てのモード選択信号を出力テストモー
ドへセットした時、集積回路10は通常の動作を行う。
モジュール間の相互接続と、の動作をテストする走査テ
ストシステムを提供する。 【解決手段】 この走査テストシステムを構成する成分
モジュールは、その入力または出力が集積回路10の境
界上になければ、入力走査セル76と出力走査セル10
2とを有する。出力走査セル102は、入力テストモー
ド、または出力テストモードを指示するモード選択信号
122を受ける。この走査テストシステムは2つのステ
ップにより全集積回路10の動作の完全性を検査する。
第1ステップでは、1つおきの成分モジュールのモード
選択信号を出力テストモードへセットし、それらの間の
成分モジュールのモード選択信号を、入力テストモード
へセットする。第2ステップでは、これらのセッティン
グを逆にする。全てのモード選択信号を出力テストモー
ドへセットした時、集積回路10は通常の動作を行う。
Description
【0001】
【発明の属する技術分野】本発明は、一般的には電気回
路のテストに関し、特に、集積回路におけるオンチップ
モジュールおよびオンチップモジュール間の相互接続を
テストするシステムおよび方法に関する。
路のテストに関し、特に、集積回路におけるオンチップ
モジュールおよびオンチップモジュール間の相互接続を
テストするシステムおよび方法に関する。
【0002】
【従来の技術】集積回路は、一般に、単一の集積回路を
形成するように接続されたいくつかのオンチップモジュ
ールから成る。集積回路の動作の完全性を検査するため
には、与えられた入力信号に対して適正な出力信号が発
生することを保証するために、それぞれのモジュールの
動作を検査しなければならない。さらに、信号がモジュ
ール間を正しく通過することを保証するために、モジュ
ール間の相互接続を検査しなければならない。
形成するように接続されたいくつかのオンチップモジュ
ールから成る。集積回路の動作の完全性を検査するため
には、与えられた入力信号に対して適正な出力信号が発
生することを保証するために、それぞれのモジュールの
動作を検査しなければならない。さらに、信号がモジュ
ール間を正しく通過することを保証するために、モジュ
ール間の相互接続を検査しなければならない。
【0003】走査テストシステムと呼ばれるテストシス
テムは、集積回路内に設計される。これらのテストシス
テムは、それぞれのモジュールにテスト信号が入力さ
れ、その後関連の出力信号が確認されうるようにする。
さらに、テスト信号は、2つのモジュールの間の相互接
続の始点に導入され、かつその相互接続の終点において
検査されうる。走査テストシステムの基本部品は、マル
チプレクサおよびシフトレジスタから成る走査セルであ
る。回路のデータ経路内へ導入されたそれぞれの電気部
品は、必然的にその回路内に処理遅延を生ぜしめる。従
って、データ経路上に2つのマルチプレクサを有する回
路は、1つのマルチプレクサしかもたない回路よりも、
与えられた入力信号を処理するのに長時間を要する。
テムは、集積回路内に設計される。これらのテストシス
テムは、それぞれのモジュールにテスト信号が入力さ
れ、その後関連の出力信号が確認されうるようにする。
さらに、テスト信号は、2つのモジュールの間の相互接
続の始点に導入され、かつその相互接続の終点において
検査されうる。走査テストシステムの基本部品は、マル
チプレクサおよびシフトレジスタから成る走査セルであ
る。回路のデータ経路内へ導入されたそれぞれの電気部
品は、必然的にその回路内に処理遅延を生ぜしめる。従
って、データ経路上に2つのマルチプレクサを有する回
路は、1つのマルチプレクサしかもたない回路よりも、
与えられた入力信号を処理するのに長時間を要する。
【0004】現在、モジュール化された集積回路のテス
トは、4ステッププロセスにより行われている。本議論
の目的のために、モジュールAおよびモジュールBは、
モジュールAの出力がモジュールBの入力に接続された
接続状態にあるものとする。標準的なテストシステムの
設計においては、2つの走査セルが、2つのモジュール
間の相互接続内へ挿入される。走査セルは双方とも信号
を捕捉しうるのでその信号をテストすることができ、ま
たテスト信号をモジュールの入力へ導入するので、その
テスト信号は処理されうる。この例においては、第1走
査セルはモジュールAの出力に取付けられ、第2走査セ
ルはモジュールBの入力に取付けられる。従って、信号
経路が、モジュールAおよびモジュールBに接続する第
1および第2の走査セルの間に存在する。第1に、テス
ト信号は、モジュールAの入力ピンへ導入される。次
に、モジュールAの出力が第1走査セルにより捕捉さ
れ、それはそこで検査のために用いられうる。第2に、
テスト信号は、モジュールBの入力に接続されている第
2走査セルへ導入される。第2走査セルは、そのテスト
信号をモジュールBへ送り、テスト信号はそこで処理さ
れ、次にモジュールBの出力が読取られ検査される。第
3に、モジュールAの出力に接続されている第1走査セ
ルが、適正に機能している信号経路に対し検査されなけ
ればならない。これを行うために、信号が第1走査セル
内へ導入され、この走査セルの出力が捕捉されて検査さ
れる。第4に、第1走査セルと第2走査セルとの間の信
号経路が検査されなければならない。これは、テスト信
号を第1走査セル内へ導入することにより行われ、この
テスト信号は次に第2走査セルへ送られる。このテスト
信号は、モジュールBの入力に接続されている第2走査
セルにより捕捉され、それはそこで読取られて検査され
る。このようにして、モジュールA、モジュールB、お
よびモジュールAとモジュールBとの間の信号経路が、
意図されたように動作していることを検査するためには
4ステップを要する。
トは、4ステッププロセスにより行われている。本議論
の目的のために、モジュールAおよびモジュールBは、
モジュールAの出力がモジュールBの入力に接続された
接続状態にあるものとする。標準的なテストシステムの
設計においては、2つの走査セルが、2つのモジュール
間の相互接続内へ挿入される。走査セルは双方とも信号
を捕捉しうるのでその信号をテストすることができ、ま
たテスト信号をモジュールの入力へ導入するので、その
テスト信号は処理されうる。この例においては、第1走
査セルはモジュールAの出力に取付けられ、第2走査セ
ルはモジュールBの入力に取付けられる。従って、信号
経路が、モジュールAおよびモジュールBに接続する第
1および第2の走査セルの間に存在する。第1に、テス
ト信号は、モジュールAの入力ピンへ導入される。次
に、モジュールAの出力が第1走査セルにより捕捉さ
れ、それはそこで検査のために用いられうる。第2に、
テスト信号は、モジュールBの入力に接続されている第
2走査セルへ導入される。第2走査セルは、そのテスト
信号をモジュールBへ送り、テスト信号はそこで処理さ
れ、次にモジュールBの出力が読取られ検査される。第
3に、モジュールAの出力に接続されている第1走査セ
ルが、適正に機能している信号経路に対し検査されなけ
ればならない。これを行うために、信号が第1走査セル
内へ導入され、この走査セルの出力が捕捉されて検査さ
れる。第4に、第1走査セルと第2走査セルとの間の信
号経路が検査されなければならない。これは、テスト信
号を第1走査セル内へ導入することにより行われ、この
テスト信号は次に第2走査セルへ送られる。このテスト
信号は、モジュールBの入力に接続されている第2走査
セルにより捕捉され、それはそこで読取られて検査され
る。このようにして、モジュールA、モジュールB、お
よびモジュールAとモジュールBとの間の信号経路が、
意図されたように動作していることを検査するためには
4ステップを要する。
【0005】上述の4ステップ集積回路テストプロシー
ジャは、不必要に時間を消費し、またそれはいくつかの
電気部品を必要とする。さらに、集積回路内へテスト回
路が直接組込まれることの必要性は、集積回路の通常の
処理に遅延を導入する。従って、前述の集積回路テスト
プロセスは、扱いにくくかつ非効率的である。
ジャは、不必要に時間を消費し、またそれはいくつかの
電気部品を必要とする。さらに、集積回路内へテスト回
路が直接組込まれることの必要性は、集積回路の通常の
処理に遅延を導入する。従って、前述の集積回路テスト
プロセスは、扱いにくくかつ非効率的である。
【0006】
【発明が解決しようとする課題】以上から、集積回路内
のモジュールおよびそれらのモジュール間の相互接続
の、動作の完全性を検査するための改善されたシステム
および方法の必要が生じていることが認識されうる。本
発明は、従来の集積回路テストプロシージャに関連する
欠点および問題を実質的に軽減する、集積回路内のモジ
ュールおよびそれらのモジュール間の相互接続をテスト
する改善されたシステムおよび方法を提供することを目
的とする。
のモジュールおよびそれらのモジュール間の相互接続
の、動作の完全性を検査するための改善されたシステム
および方法の必要が生じていることが認識されうる。本
発明は、従来の集積回路テストプロシージャに関連する
欠点および問題を実質的に軽減する、集積回路内のモジ
ュールおよびそれらのモジュール間の相互接続をテスト
する改善されたシステムおよび方法を提供することを目
的とする。
【0007】
【課題を解決するための手段】本発明の1つの実施例に
よれば、オンチップモジュールおよびそれらのオンチッ
プモジュール間の相互接続をテストするシステムが提供
され、このシステムは、マルチプレクサおよびシフトレ
ジスタから成る出力走査セルと、シフトレジスタのみか
ら成る入力走査セルと、入力信号経路テストまたは出力
信号経路テストを選択するモード選択信号と、を含む。
この設計は、動作の完全性テストを2ステップで完了す
ることを可能にする。
よれば、オンチップモジュールおよびそれらのオンチッ
プモジュール間の相互接続をテストするシステムが提供
され、このシステムは、マルチプレクサおよびシフトレ
ジスタから成る出力走査セルと、シフトレジスタのみか
ら成る入力走査セルと、入力信号経路テストまたは出力
信号経路テストを選択するモード選択信号と、を含む。
この設計は、動作の完全性テストを2ステップで完了す
ることを可能にする。
【0008】本発明は、従来の集積回路テストの設計よ
りも優れた、さまざまな技術上および動作上の利点を有
する。本発明の1つの重要な技術上の利点は、集積回路
の動作の完全性のテストを完了するために必要とするス
テップ数が、少ないことである。もう1つの重要な技術
上の利点は、マルチプレクサの消去であり、これによ
り、テスト回路の部品の存在によって集積回路の通常の
動作に導入される遅延が減少せしめられる。その他の利
点は、当業者ならば、下記の図、説明、および特許請求
の範囲から容易に確認しうる。
りも優れた、さまざまな技術上および動作上の利点を有
する。本発明の1つの重要な技術上の利点は、集積回路
の動作の完全性のテストを完了するために必要とするス
テップ数が、少ないことである。もう1つの重要な技術
上の利点は、マルチプレクサの消去であり、これによ
り、テスト回路の部品の存在によって集積回路の通常の
動作に導入される遅延が減少せしめられる。その他の利
点は、当業者ならば、下記の図、説明、および特許請求
の範囲から容易に確認しうる。
【0009】本発明およびその利点のさらに完全な理解
のためには、添付図面と共に以下の説明を参照すべきで
ある。添付図面において、同じ参照番号は同じ部品を表
している。
のためには、添付図面と共に以下の説明を参照すべきで
ある。添付図面において、同じ参照番号は同じ部品を表
している。
【0010】
【発明の実施の形態】図1を参照すると、半導体チップ
上に形成された集積回路が全体的に10に示されてい
る。集積回路10は、相互接続されうるいくつかの成分
モジュールから構成されることが多い。それぞれの成分
モジュールは、それ自体が入力および出力を有する設計
の電気回路である。これらの成分モジュールは、より複
雑な動作を行うように相互接続することができ、あるい
は、これらの成分モジュールは、与えられた入力の組に
対する出力を発生するために単独で機能することもでき
る。集積回路が半導体チップ上に形成された後には、そ
の集積回路の適正な機能を保証するために走査テストを
行わなければならない。これは、それぞれの成分モジュ
ールおよびそれらのモジュール間の相互接続を、テスト
することにより行われる。テストシステムは集積回路内
に設計され、その永久的部分をなす。すなわち、テスト
信号の入力ピンおよび出力ピンが備えられ、これらのピ
ンは、成分モジュールおよび集積回路を構成する相互接
続の、動作の完全性を検査するためにのみ用いられる。
それぞれの成分モジュールに対するモード選択信号が、
成分モジュールの動作モードを選択するので、成分モジ
ュールは集積回路をテストしつつあるか、または通常に
動作しつつある。
上に形成された集積回路が全体的に10に示されてい
る。集積回路10は、相互接続されうるいくつかの成分
モジュールから構成されることが多い。それぞれの成分
モジュールは、それ自体が入力および出力を有する設計
の電気回路である。これらの成分モジュールは、より複
雑な動作を行うように相互接続することができ、あるい
は、これらの成分モジュールは、与えられた入力の組に
対する出力を発生するために単独で機能することもでき
る。集積回路が半導体チップ上に形成された後には、そ
の集積回路の適正な機能を保証するために走査テストを
行わなければならない。これは、それぞれの成分モジュ
ールおよびそれらのモジュール間の相互接続を、テスト
することにより行われる。テストシステムは集積回路内
に設計され、その永久的部分をなす。すなわち、テスト
信号の入力ピンおよび出力ピンが備えられ、これらのピ
ンは、成分モジュールおよび集積回路を構成する相互接
続の、動作の完全性を検査するためにのみ用いられる。
それぞれの成分モジュールに対するモード選択信号が、
成分モジュールの動作モードを選択するので、成分モジ
ュールは集積回路をテストしつつあるか、または通常に
動作しつつある。
【0011】再び図1を参照すると、一連の成分モジュ
ールおよびそれらのモジュール間の相互接続が示されて
いる。成分モジュールA12は、集積回路10の外部か
ら入力信号14を受取る。モジュールA12は、入力信
号14を処理し、その出力を、モジュールB18と相互
接続されたモジュールAの出力16上に生じ、モジュー
ルB18に対する入力信号を与える。モジュールB18
は、この入力信号を処理し、その出力をモジュールC2
2と相互接続されたモジュールBの出力20上に生じ、
モジュールCの入力21を与える。モジュールC22
は、その入力信号を処理し、出力信号24、26、およ
び28を発生する。出力信号24、26、および28
は、3入力NANDゲート30への入力である。
ールおよびそれらのモジュール間の相互接続が示されて
いる。成分モジュールA12は、集積回路10の外部か
ら入力信号14を受取る。モジュールA12は、入力信
号14を処理し、その出力を、モジュールB18と相互
接続されたモジュールAの出力16上に生じ、モジュー
ルB18に対する入力信号を与える。モジュールB18
は、この入力信号を処理し、その出力をモジュールC2
2と相互接続されたモジュールBの出力20上に生じ、
モジュールCの入力21を与える。モジュールC22
は、その入力信号を処理し、出力信号24、26、およ
び28を発生する。出力信号24、26、および28
は、3入力NANDゲート30への入力である。
【0012】NANDゲート30は、第1のモジュール
D入力信号34をモジュールD32へ供給し、モジュー
ルD32は3つの入力信号を有する。第2のモジュール
D入力信号36は、モジュールE38から供給される。
モジュールE38は、入力信号40を集積回路の外部か
ら受取る。モジュールE38は、入力信号40を処理
し、第2のモジュールD入力信号36として作用する出
力信号を発生する。第3のモジュールD入力信号42
は、モジュールF44から供給される。モジュールF4
4は、入力信号46を集積回路の外部から受取り、入力
信号46を処理して、第3のモジュールD入力信号42
として作用する出力信号を発生する。最終的には、モジ
ュールD32は、第1のモジュールD入力信号34と、
第2のモジュールD入力信号36と、第3のモジュール
D入力信号42と、を処理し、モジュールD出力信号4
8を発生し、この出力信号は出力ピン上に現れて集積回
路10の外部において用いられる。
D入力信号34をモジュールD32へ供給し、モジュー
ルD32は3つの入力信号を有する。第2のモジュール
D入力信号36は、モジュールE38から供給される。
モジュールE38は、入力信号40を集積回路の外部か
ら受取る。モジュールE38は、入力信号40を処理
し、第2のモジュールD入力信号36として作用する出
力信号を発生する。第3のモジュールD入力信号42
は、モジュールF44から供給される。モジュールF4
4は、入力信号46を集積回路の外部から受取り、入力
信号46を処理して、第3のモジュールD入力信号42
として作用する出力信号を発生する。最終的には、モジ
ュールD32は、第1のモジュールD入力信号34と、
第2のモジュールD入力信号36と、第3のモジュール
D入力信号42と、を処理し、モジュールD出力信号4
8を発生し、この出力信号は出力ピン上に現れて集積回
路10の外部において用いられる。
【0013】モジュールG50は、集積回路内の他の成
分モジュールと相互接続されていない集積回路成分モジ
ュールの例である。モジュールG50は、入力信号52
を集積回路の外部から受取る。モジュールG50は、入
力信号52を処理し、集積回路10の外部において用い
られる出力信号54および56を発生する。以上に説明
した、図1の実例としての集積回路10は、そのような
集積回路において必要とされるテストシステムを特に示
していない。集積回路10のような集積回路のためのテ
ストシステムは、図2、図3、図4、図5、および図6
に関連して説明する。
分モジュールと相互接続されていない集積回路成分モジ
ュールの例である。モジュールG50は、入力信号52
を集積回路の外部から受取る。モジュールG50は、入
力信号52を処理し、集積回路10の外部において用い
られる出力信号54および56を発生する。以上に説明
した、図1の実例としての集積回路10は、そのような
集積回路において必要とされるテストシステムを特に示
していない。集積回路10のような集積回路のためのテ
ストシステムは、図2、図3、図4、図5、および図6
に関連して説明する。
【0014】図2は、図1における、モジュールA12
と、モジュールB18と、モジュールA出力16により
表示されるこれらのモジュール間の相互接続と、を示
す。図2を参照すると、モジュールA12は、単一半導
体チップ上に形成される集積回路設計内の成分モジュー
ルである。モジュールB18もまた集積回路成分モジュ
ールであり、これはモジュールA12と相互接続されて
いる。モジュールA入力14は、集積回路10の外部か
ら、または集積回路10内の他のモジュールから来たも
のでありうる。モジュールA入力14はモジュールA1
2への入力をなし、モジュールA12はこの信号を処理
してモジュールA出力16を発生する。モジュールB入
力60はモジュールB18への入力をなし、モジュール
B18はこの信号を処理してモジュールB出力20を発
生する。
と、モジュールB18と、モジュールA出力16により
表示されるこれらのモジュール間の相互接続と、を示
す。図2を参照すると、モジュールA12は、単一半導
体チップ上に形成される集積回路設計内の成分モジュー
ルである。モジュールB18もまた集積回路成分モジュ
ールであり、これはモジュールA12と相互接続されて
いる。モジュールA入力14は、集積回路10の外部か
ら、または集積回路10内の他のモジュールから来たも
のでありうる。モジュールA入力14はモジュールA1
2への入力をなし、モジュールA12はこの信号を処理
してモジュールA出力16を発生する。モジュールB入
力60はモジュールB18への入力をなし、モジュール
B18はこの信号を処理してモジュールB出力20を発
生する。
【0015】集積回路内に設計された走査テストシステ
ムは、その集積回路内のそれぞれの個々の成分モジュー
ルと、それらのモジュール間の相互接続と、の動作の完
全性を検査するために機能する。本発明は、現在の集積
回路走査テスト設計と比較して、必要なステップ数およ
びマルチプレクサ数の双方を減少させた、集積回路の2
ステップ走査テストを提供する。本発明は、まずモジュ
ールA12の動作の完全性を検査し、次にモジュールB
18の動作の完全性を検査する。双方のモジュールが正
しく動作することが確認された後、これらのモジュール
間の相互接続が、本走査テストシステムの独特の設計に
より適正に機能することが保証される。
ムは、その集積回路内のそれぞれの個々の成分モジュー
ルと、それらのモジュール間の相互接続と、の動作の完
全性を検査するために機能する。本発明は、現在の集積
回路走査テスト設計と比較して、必要なステップ数およ
びマルチプレクサ数の双方を減少させた、集積回路の2
ステップ走査テストを提供する。本発明は、まずモジュ
ールA12の動作の完全性を検査し、次にモジュールB
18の動作の完全性を検査する。双方のモジュールが正
しく動作することが確認された後、これらのモジュール
間の相互接続が、本走査テストシステムの独特の設計に
より適正に機能することが保証される。
【0016】本発明は、集積回路用の走査テストシステ
ムを設計するために、2つのタイプの走査セルを用い
る。第1のものは、2つの入力マルチプレクサおよびシ
フトレジスタから成る出力走査セルである。この出力走
査セルは、与えられた成分モジュールの出力に取付けら
れ、走査テストシステムの目的上、その成分モジュール
の一部と考えられる。第2のものは、シフトレジスタか
ら成る入力走査セルである。この入力走査セルは、集積
回路内の与えられた成分モジュールに対しテスト入力信
号を供給する。入力走査セルは、それが入力テスト信号
を供給する成分モジュールの一部であると考えられる。
集積回路の境界から入力を受ける成分モジュールは、そ
の成分モジュールの入力ピンへテスト入力信号が直接供
給されうるので、入力走査セルをもたない。集積回路の
境界上に出力を有する成分モジュールは、出力信号を検
査するために出力ピンを直接読取りうるので、出力走査
セルをもたない。成分モジュールが集積回路の境界に存
在しないと仮定すると、その成分モジュールは、テスト
入力信号を供給する入力走査セルと、その成分モジュー
ルの出力に結合した出力走査セルと、の双方を有する。
これらの入力走査セルおよび出力走査セルは、走査テス
トシステムの目的上、その成分モジュールの一部と考え
られる。
ムを設計するために、2つのタイプの走査セルを用い
る。第1のものは、2つの入力マルチプレクサおよびシ
フトレジスタから成る出力走査セルである。この出力走
査セルは、与えられた成分モジュールの出力に取付けら
れ、走査テストシステムの目的上、その成分モジュール
の一部と考えられる。第2のものは、シフトレジスタか
ら成る入力走査セルである。この入力走査セルは、集積
回路内の与えられた成分モジュールに対しテスト入力信
号を供給する。入力走査セルは、それが入力テスト信号
を供給する成分モジュールの一部であると考えられる。
集積回路の境界から入力を受ける成分モジュールは、そ
の成分モジュールの入力ピンへテスト入力信号が直接供
給されうるので、入力走査セルをもたない。集積回路の
境界上に出力を有する成分モジュールは、出力信号を検
査するために出力ピンを直接読取りうるので、出力走査
セルをもたない。成分モジュールが集積回路の境界に存
在しないと仮定すると、その成分モジュールは、テスト
入力信号を供給する入力走査セルと、その成分モジュー
ルの出力に結合した出力走査セルと、の双方を有する。
これらの入力走査セルおよび出力走査セルは、走査テス
トシステムの目的上、その成分モジュールの一部と考え
られる。
【0017】図2には、モジュールA12とモジュール
B18との間の相互接続信号経路は、ローマ数字I、I
I、III、IVにより示されている。I−II−III−IVは、
走査テストシステムにより検査されなければならない相
互接続信号経路を画定する。V、VI、およびVIIは、モ
ジュールB18の出力から、モジュールB18の出力に
結合している出力走査セル102の出力までの信号経路
を示す。走査テストシステムの設計の目的上、入力走査
セルおよび出力走査セルは、それらが適用される成分モ
ジュールの一部と考えられることを想起されたい。図2
において、成分モジュールA12は、モジュールA12
と、出力走査セル62と、から成る。モジュールA12
は、その入力が集積回路10の境界から来るので、入力
走査セルをもたない。成分モジュールB18は、入力走
査セル76と、成分モジュールB18と、出力走査セル
102と、から成る。
B18との間の相互接続信号経路は、ローマ数字I、I
I、III、IVにより示されている。I−II−III−IVは、
走査テストシステムにより検査されなければならない相
互接続信号経路を画定する。V、VI、およびVIIは、モ
ジュールB18の出力から、モジュールB18の出力に
結合している出力走査セル102の出力までの信号経路
を示す。走査テストシステムの設計の目的上、入力走査
セルおよび出力走査セルは、それらが適用される成分モ
ジュールの一部と考えられることを想起されたい。図2
において、成分モジュールA12は、モジュールA12
と、出力走査セル62と、から成る。モジュールA12
は、その入力が集積回路10の境界から来るので、入力
走査セルをもたない。成分モジュールB18は、入力走
査セル76と、成分モジュールB18と、出力走査セル
102と、から成る。
【0018】モジュールA12は、その入力を集積回路
10の境界から受取り、従って、テスト入力信号を供給
するための入力走査セルをもたない。モジュールB18
の入力は、モジュールA12の出力に結合しているの
で、モジュールB18は、モジュールB18に対するテ
スト入力信号を供給するための入力走査セル76を有す
る。モジュールA出力16は、モジュールA出力16が
検査されうるように、それへ結合した出力走査セル62
を有する。同様にして、モジュールB出力20は、モジ
ュールB出力20が検査されうるように、それへ結合し
た出力走査セル102を有する。図2に示されているサ
ンプルの集積回路においては、モジュールB18は、集
積回路10内のもう1つの成分モジュールに結合する出
力を備えている。従って、モジュールB18は、モジュ
ールB出力20を検査するための、出力走査セル102
を必要とする。
10の境界から受取り、従って、テスト入力信号を供給
するための入力走査セルをもたない。モジュールB18
の入力は、モジュールA12の出力に結合しているの
で、モジュールB18は、モジュールB18に対するテ
スト入力信号を供給するための入力走査セル76を有す
る。モジュールA出力16は、モジュールA出力16が
検査されうるように、それへ結合した出力走査セル62
を有する。同様にして、モジュールB出力20は、モジ
ュールB出力20が検査されうるように、それへ結合し
た出力走査セル102を有する。図2に示されているサ
ンプルの集積回路においては、モジュールB18は、集
積回路10内のもう1つの成分モジュールに結合する出
力を備えている。従って、モジュールB18は、モジュ
ールB出力20を検査するための、出力走査セル102
を必要とする。
【0019】出力走査セル62は、モジュールA12お
よびモジュールB18の双方の動作の完全性の検査にお
いて用いられる。出力走査セル102は、モジュールB
18およびモジュールC22の双方の動作の完全性の検
査において用いられ、モジュールC22は図1に示され
ている。出力走査セル62は、マルチプレクサ64およ
びシフトレジスタ66から成る。入力走査セル76は、
入力走査セル76へ供給されるテスト信号がモジュール
B入力60へ送られうるように、マルチプレクサ64の
入力の1つに結合している。マルチプレクサ64は、出
力走査セル62が、モジュールA出力16をモジュール
B入力60へ送るか、または入力走査セル76からの入
力テスト信号をモジュールB入力60へ送るかを決定す
る。モード選択信号68は、マルチプレクサ64の動作
を決定する。モード選択信号68が出力テストモードを
指示した時は、モジュールA出力16がマルチプレクサ
出力70に結合し、モジュールA出力16がモジュール
B入力60へ送られる。出力テストモードのモード選択
信号68はまた、前の成分モジュールの出力を次の成分
モジュールの入力へ送るので、集積回路の通常の動作の
ためにも用いられる。
よびモジュールB18の双方の動作の完全性の検査にお
いて用いられる。出力走査セル102は、モジュールB
18およびモジュールC22の双方の動作の完全性の検
査において用いられ、モジュールC22は図1に示され
ている。出力走査セル62は、マルチプレクサ64およ
びシフトレジスタ66から成る。入力走査セル76は、
入力走査セル76へ供給されるテスト信号がモジュール
B入力60へ送られうるように、マルチプレクサ64の
入力の1つに結合している。マルチプレクサ64は、出
力走査セル62が、モジュールA出力16をモジュール
B入力60へ送るか、または入力走査セル76からの入
力テスト信号をモジュールB入力60へ送るかを決定す
る。モード選択信号68は、マルチプレクサ64の動作
を決定する。モード選択信号68が出力テストモードを
指示した時は、モジュールA出力16がマルチプレクサ
出力70に結合し、モジュールA出力16がモジュール
B入力60へ送られる。出力テストモードのモード選択
信号68はまた、前の成分モジュールの出力を次の成分
モジュールの入力へ送るので、集積回路の通常の動作の
ためにも用いられる。
【0020】モジュールB18は、モジュールB入力6
0を処理し、出力をモジュールB出力20へ供給する。
出力走査セル102は、モジュールB出力20に結合し
ている。出力走査セル102は、マルチプレクサ104
およびシフトレジスタ106から成る。マルチプレクサ
104は、モジュールB出力20が次の成分モジュール
へ送られるか、またはマルチプレクサ104の他の入力
に結合している入力走査セルからのテスト入力信号が次
の成分モジュールへ送られるかを決定する。モード選択
信号122は、マルチプレクサ104が、モード選択信
号68に関連して上述した出力テストモードで動作する
か、または入力テストモードで動作するか、を決定す
る。
0を処理し、出力をモジュールB出力20へ供給する。
出力走査セル102は、モジュールB出力20に結合し
ている。出力走査セル102は、マルチプレクサ104
およびシフトレジスタ106から成る。マルチプレクサ
104は、モジュールB出力20が次の成分モジュール
へ送られるか、またはマルチプレクサ104の他の入力
に結合している入力走査セルからのテスト入力信号が次
の成分モジュールへ送られるかを決定する。モード選択
信号122は、マルチプレクサ104が、モード選択信
号68に関連して上述した出力テストモードで動作する
か、または入力テストモードで動作するか、を決定す
る。
【0021】モード選択信号68が出力テストモードを
指示した時は、集積回路10上の成分モジュールA12
が走査テストを受け、その入力および出力を検査され
る。モード選択信号68が入力テストモードを指示した
時は、集積回路10上の成分モジュールB18が走査テ
ストを受け、その入力および出力を検査される。さら
に、モード選択信号68が入力テストモードを指示した
時は、成分モジュールA出力16が、次の成分モジュー
ルB入力60の入力から分離されるので、テスト入力信
号がモジュールB入力60へ供給されうる。モード選択
信号68が入力テストモードを指示した時は、モジュー
ルB出力20が検査されなければならないので、モード
選択信号122は出力テストモードを指示する。すなわ
ち、相互に結合している成分モジュールのモード選択信
号は、それらの出力走査セルにおいて異なるモードを指
示する。与えられた成分モジュールの前の出力走査セル
におけるモード選択信号が、入力テストモードを指示し
た時、その与えられた成分モジュールの出力に結合して
いる出力走査セルにおけるモード選択信号は、出力テス
トモードを指示する。これは、その与えられた成分モジ
ュールへテスト入力信号を供給させ、その与えられた成
分モジュールの出力を読取らせ検査させる。集積回路1
0内の全てのモード選択信号が、全ての成分モジュール
において出力テストモードを指示すると、相互接続され
た全ての成分モジュールは、モジュール間において直接
信号を通過させる。従って、集積回路10は、通常の処
理モードで機能する。相互接続された成分モジュール
が、反対のモード選択信号を有する時に限り、集積回路
10の走査テストシステムは動作せしめられる。
指示した時は、集積回路10上の成分モジュールA12
が走査テストを受け、その入力および出力を検査され
る。モード選択信号68が入力テストモードを指示した
時は、集積回路10上の成分モジュールB18が走査テ
ストを受け、その入力および出力を検査される。さら
に、モード選択信号68が入力テストモードを指示した
時は、成分モジュールA出力16が、次の成分モジュー
ルB入力60の入力から分離されるので、テスト入力信
号がモジュールB入力60へ供給されうる。モード選択
信号68が入力テストモードを指示した時は、モジュー
ルB出力20が検査されなければならないので、モード
選択信号122は出力テストモードを指示する。すなわ
ち、相互に結合している成分モジュールのモード選択信
号は、それらの出力走査セルにおいて異なるモードを指
示する。与えられた成分モジュールの前の出力走査セル
におけるモード選択信号が、入力テストモードを指示し
た時、その与えられた成分モジュールの出力に結合して
いる出力走査セルにおけるモード選択信号は、出力テス
トモードを指示する。これは、その与えられた成分モジ
ュールへテスト入力信号を供給させ、その与えられた成
分モジュールの出力を読取らせ検査させる。集積回路1
0内の全てのモード選択信号が、全ての成分モジュール
において出力テストモードを指示すると、相互接続され
た全ての成分モジュールは、モジュール間において直接
信号を通過させる。従って、集積回路10は、通常の処
理モードで機能する。相互接続された成分モジュール
が、反対のモード選択信号を有する時に限り、集積回路
10の走査テストシステムは動作せしめられる。
【0022】集積回路10の外部から入力信号を受取る
成分モジュールは、対応するモード選択信号が、その成
分モジュールにおいて出力テストモードを指示した時
に、それらのテスト入力信号を受取る。これらの成分モ
ジュールに対する入力は、集積回路の境界から来ると称
せられる。また、集積回路10の外部で用いられる出力
信号を発生する成分モジュールの出力信号は、前の成分
モジュールにおけるモード選択信号が入力テストモード
を指示したときに検査される。これらの成分モジュール
からの出力は、集積回路の境界上に発生すると称せられ
る。集積回路10上の他の成分モジュールと相互接続さ
れていない成分モジュールは、走査テストシステムの設
計に依存して、走査テストの第1または第2ステップに
おいて、それらの走査テストを受ける。その場合、入力
走査セルまたは出力走査セルのいずれも、成分モジュー
ルを走査テストするために必要でない。そのわけは、そ
の入力ピンおよび出力ピンの双方が、集積回路10の境
界上にあるからである。
成分モジュールは、対応するモード選択信号が、その成
分モジュールにおいて出力テストモードを指示した時
に、それらのテスト入力信号を受取る。これらの成分モ
ジュールに対する入力は、集積回路の境界から来ると称
せられる。また、集積回路10の外部で用いられる出力
信号を発生する成分モジュールの出力信号は、前の成分
モジュールにおけるモード選択信号が入力テストモード
を指示したときに検査される。これらの成分モジュール
からの出力は、集積回路の境界上に発生すると称せられ
る。集積回路10上の他の成分モジュールと相互接続さ
れていない成分モジュールは、走査テストシステムの設
計に依存して、走査テストの第1または第2ステップに
おいて、それらの走査テストを受ける。その場合、入力
走査セルまたは出力走査セルのいずれも、成分モジュー
ルを走査テストするために必要でない。そのわけは、そ
の入力ピンおよび出力ピンの双方が、集積回路10の境
界上にあるからである。
【0023】モジュールA12に結合している出力走査
セル62において、モード選択信号68が出力テストモ
ードを指示した時は、モジュールA12には、モジュー
ルA入力14を経てテスト信号が導入される。このテス
ト信号は、モジュールA12において処理され、モジュ
ールA出力16上へ出力される。出力テストモードで動
作するマルチプレクサ64は、モジュールA出力16を
受け、その信号をマルチプレクサ出力70へ送る。この
信号は、捕捉出力72を経てシフトレジスタ66により
捕捉される。シフトレジスタ出力74は、モジュールA
12の出力を含み、この出力を集積回路10のピン上へ
供給するので、この出力は読取られ検査されうる。この
ようにして、シフトレジスタ出力74は、モジュールA
12の動作の完全性を検査するために用いられうる。出
力走査セル62を用いたモジュールA12の走査テスト
は、I−II−IIIにより示される、モジュールA12と
モジュールB18との間の相互接続信号経路を検査す
る。従って、モジュールA12とモジュールB18との
間に残る検査されるべき信号経路は、III−IVにより表
されるもののみとなる。従って、モジュールA12の動
作の完全性のテストの後に、モジュールA12とモジュ
ールB18との間の相互接続の動作の検査のために残さ
れた走査テスト検査は、モジュールB18およびIII−I
Vにより示される相互接続信号経路の動作の完全性につ
いてのものである。
セル62において、モード選択信号68が出力テストモ
ードを指示した時は、モジュールA12には、モジュー
ルA入力14を経てテスト信号が導入される。このテス
ト信号は、モジュールA12において処理され、モジュ
ールA出力16上へ出力される。出力テストモードで動
作するマルチプレクサ64は、モジュールA出力16を
受け、その信号をマルチプレクサ出力70へ送る。この
信号は、捕捉出力72を経てシフトレジスタ66により
捕捉される。シフトレジスタ出力74は、モジュールA
12の出力を含み、この出力を集積回路10のピン上へ
供給するので、この出力は読取られ検査されうる。この
ようにして、シフトレジスタ出力74は、モジュールA
12の動作の完全性を検査するために用いられうる。出
力走査セル62を用いたモジュールA12の走査テスト
は、I−II−IIIにより示される、モジュールA12と
モジュールB18との間の相互接続信号経路を検査す
る。従って、モジュールA12とモジュールB18との
間に残る検査されるべき信号経路は、III−IVにより表
されるもののみとなる。従って、モジュールA12の動
作の完全性のテストの後に、モジュールA12とモジュ
ールB18との間の相互接続の動作の検査のために残さ
れた走査テスト検査は、モジュールB18およびIII−I
Vにより示される相互接続信号経路の動作の完全性につ
いてのものである。
【0024】出力走査セル62のモード選択信号68が
入力テストモードを指示した時は、テスト信号80がモ
ジュールBの入力走査セル76へ導入される。テスト信
号80は、入力走査セルのシフトレジスタ78により受
取られる。そこで、入力走査セルのシフトレジスタ78
は、テスト信号80を入力走査セル出力82へ送る。入
力走査セル出力82は、モジュールAの出力走査セル6
2内のマルチプレクサ64の入力に直接接続されてい
る。モード選択信号68が入力テストモードを指示した
時は、入力走査セル出力82は、マルチプレクサ出力7
0へ接続される。
入力テストモードを指示した時は、テスト信号80がモ
ジュールBの入力走査セル76へ導入される。テスト信
号80は、入力走査セルのシフトレジスタ78により受
取られる。そこで、入力走査セルのシフトレジスタ78
は、テスト信号80を入力走査セル出力82へ送る。入
力走査セル出力82は、モジュールAの出力走査セル6
2内のマルチプレクサ64の入力に直接接続されてい
る。モード選択信号68が入力テストモードを指示した
時は、入力走査セル出力82は、マルチプレクサ出力7
0へ接続される。
【0025】本発明の1つの利点は、入力走査セル出力
82が、III−IVにより示される信号経路を有するマル
チプレクサ出力70の上または下に成層されうるので、
走査テストシステムが、シリコン表面のオーバヘッドを
生じないことである。これら2つの層は、2つの異なる
金属でありえ、または、それらは絶縁層により分離され
た同じ金属でありうる。
82が、III−IVにより示される信号経路を有するマル
チプレクサ出力70の上または下に成層されうるので、
走査テストシステムが、シリコン表面のオーバヘッドを
生じないことである。これら2つの層は、2つの異なる
金属でありえ、または、それらは絶縁層により分離され
た同じ金属でありうる。
【0026】マルチプレクサ64が、入力テストモード
を指示するモード選択信号68を受けると、それは、入
力走査セル出力82をマルチプレクサ出力70へシフト
させる。マルチプレクサ出力70は、モジュールB入力
60へ直接接続されている。従って、テスト信号80
は、入力走査セル76および出力走査セル62を通過し
た後、モジュールB入力60へ送られる。モード選択信
号68が入力テストモードを指示した時は、モジュール
B18に結合している出力走査セル102におけるモー
ド選択信号であるモード選択信号122は、モジュール
B18の動作の完全性を検査するためにモジュールB1
8の出力が捕捉されうるように、出力テストモードを指
示する。モジュールB18が入力を処理した後、モジュ
ールB出力20は出力走査セル102により捕捉され、
そこで、モジュールB18の動作の完全性を検査するた
めの、シフトレジスタ出力112における検査に使用で
きるようにされる。もしモジュールB18が走査テスト
に合格すれば、信号経路III−IVは適正に機能すること
が確認されたことになる。このようにして、モジュール
A12の走査テストは、信号経路I−II−IIIを検査
し、モジュールB18の走査テストは、信号経路III−I
Vを検査するので、信号経路I−II−III−IVが検査さ
れ、モジュールA12と、モジュールB18と、これら
の間の相互接続と、の走査テストが2つのステップで完
了する。さらに、モジュールB18が適正に機能するこ
とが検査された後に、信号経路V−VI−VIIもまた適正
に機能することが検査される。従って、モジュールB1
8の走査テストは、モジュールB18の動作の完全性
と、III−IVにより示される信号経路と、V−VI−VIIに
より示される信号経路と、を検査する。
を指示するモード選択信号68を受けると、それは、入
力走査セル出力82をマルチプレクサ出力70へシフト
させる。マルチプレクサ出力70は、モジュールB入力
60へ直接接続されている。従って、テスト信号80
は、入力走査セル76および出力走査セル62を通過し
た後、モジュールB入力60へ送られる。モード選択信
号68が入力テストモードを指示した時は、モジュール
B18に結合している出力走査セル102におけるモー
ド選択信号であるモード選択信号122は、モジュール
B18の動作の完全性を検査するためにモジュールB1
8の出力が捕捉されうるように、出力テストモードを指
示する。モジュールB18が入力を処理した後、モジュ
ールB出力20は出力走査セル102により捕捉され、
そこで、モジュールB18の動作の完全性を検査するた
めの、シフトレジスタ出力112における検査に使用で
きるようにされる。もしモジュールB18が走査テスト
に合格すれば、信号経路III−IVは適正に機能すること
が確認されたことになる。このようにして、モジュール
A12の走査テストは、信号経路I−II−IIIを検査
し、モジュールB18の走査テストは、信号経路III−I
Vを検査するので、信号経路I−II−III−IVが検査さ
れ、モジュールA12と、モジュールB18と、これら
の間の相互接続と、の走査テストが2つのステップで完
了する。さらに、モジュールB18が適正に機能するこ
とが検査された後に、信号経路V−VI−VIIもまた適正
に機能することが検査される。従って、モジュールB1
8の走査テストは、モジュールB18の動作の完全性
と、III−IVにより示される信号経路と、V−VI−VIIに
より示される信号経路と、を検査する。
【0027】図3は、図1に示されている集積回路10
の一部を示す。詳述すると、図3は、モジュールC22
と、モジュールD32と、モジュールE38と、モジュ
ールF44と、これらのモジュールの間の相互接続と、
を含む。集積回路10のこの部分は、異なるモジュール
からの多重入力を有するモジュールと、グルー(glu
e)論理を用いて別のモジュールと相互接続された、多
重出力を有するモジュールと、を示す。グルー論理と
は、集積回路上の2つの成分モジュール間に存在しうる
ディジタル論理回路の呼称である。図3に示されている
回路の走査テストシステムは、前述と本質的に同様に動
作する。本発明の走査テストシステムは、グルー論理を
モジュールD32の一部として取扱い、しかも完了する
ために、まさに2ステップを必要とする。従って、グル
ー論理は、モジュールD32の動作が検査される時にテ
ストされる。
の一部を示す。詳述すると、図3は、モジュールC22
と、モジュールD32と、モジュールE38と、モジュ
ールF44と、これらのモジュールの間の相互接続と、
を含む。集積回路10のこの部分は、異なるモジュール
からの多重入力を有するモジュールと、グルー(glu
e)論理を用いて別のモジュールと相互接続された、多
重出力を有するモジュールと、を示す。グルー論理と
は、集積回路上の2つの成分モジュール間に存在しうる
ディジタル論理回路の呼称である。図3に示されている
回路の走査テストシステムは、前述と本質的に同様に動
作する。本発明の走査テストシステムは、グルー論理を
モジュールD32の一部として取扱い、しかも完了する
ために、まさに2ステップを必要とする。従って、グル
ー論理は、モジュールD32の動作が検査される時にテ
ストされる。
【0028】再び図3を参照すると、モジュールC22
と、モジュールE38と、モジュールF44とは、モジ
ュールD32の3つの入力を供給する。モジュールC2
2の3つの出力は、第1のモジュールD入力34に接続
された3入力NANDゲート30に接続されている。モ
ジュールE38およびモジュールF44の出力はそれぞ
れ、第2のモジュールD入力36および第3のモジュー
ルD入力42に接続されている。
と、モジュールE38と、モジュールF44とは、モジ
ュールD32の3つの入力を供給する。モジュールC2
2の3つの出力は、第1のモジュールD入力34に接続
された3入力NANDゲート30に接続されている。モ
ジュールE38およびモジュールF44の出力はそれぞ
れ、第2のモジュールD入力36および第3のモジュー
ルD入力42に接続されている。
【0029】モード選択信号130は、出力走査セル8
4と、出力走査セル86と、出力走査セル88と、にお
けるモード選択を行う。これら3つの出力走査セルは、
全てが同じモジュール、すなわちモジュールC22に結
合しているので、同じモード選択信号を用いる。すなわ
ち、モード選択信号130は、モジュールCの出力走査
セルのためのモード選択信号である。モード選択信号1
30が、出力テストモードを指示した時は、出力走査セ
ル84と、出力走査セル86と、出力走査セル88と
は、図2に関連して上述した出力走査セル62と同様に
機能する。従って、モジュールC22のそれぞれの出力
は、関連する出力走査セルにより捕捉され、検査されう
る。さらに、モード選択信号130が、出力テストモー
ドを指示している時は、モジュールCの直前の出力走査
セルにおけるモード選択信号は、入力テストモードにセ
ットされている。これにより、テスト入力信号118
は、モジュールC入力21へ、直前の出力走査セルを経
て供給されうるようになる。テスト入力信号118は、
モジュールCの入力走査セル114へ供給される。入力
走査セル114は、シフトレジスタ116から成る。シ
フトレジスタ116は、入力テスト信号118を、入力
走査セル出力120を経て、直前の出力走査セルへ送
る。入力走査セル出力120は、直前の出力走査セルの
マルチプレクサに結合し、直前の出力走査セルは、モジ
ュールC入力21へ結合する。
4と、出力走査セル86と、出力走査セル88と、にお
けるモード選択を行う。これら3つの出力走査セルは、
全てが同じモジュール、すなわちモジュールC22に結
合しているので、同じモード選択信号を用いる。すなわ
ち、モード選択信号130は、モジュールCの出力走査
セルのためのモード選択信号である。モード選択信号1
30が、出力テストモードを指示した時は、出力走査セ
ル84と、出力走査セル86と、出力走査セル88と
は、図2に関連して上述した出力走査セル62と同様に
機能する。従って、モジュールC22のそれぞれの出力
は、関連する出力走査セルにより捕捉され、検査されう
る。さらに、モード選択信号130が、出力テストモー
ドを指示している時は、モジュールCの直前の出力走査
セルにおけるモード選択信号は、入力テストモードにセ
ットされている。これにより、テスト入力信号118
は、モジュールC入力21へ、直前の出力走査セルを経
て供給されうるようになる。テスト入力信号118は、
モジュールCの入力走査セル114へ供給される。入力
走査セル114は、シフトレジスタ116から成る。シ
フトレジスタ116は、入力テスト信号118を、入力
走査セル出力120を経て、直前の出力走査セルへ送
る。入力走査セル出力120は、直前の出力走査セルの
マルチプレクサに結合し、直前の出力走査セルは、モジ
ュールC入力21へ結合する。
【0030】モジュールEの出力走査セル90は、モー
ド選択信号132を有し、モジュールFの出力走査セル
92は、モード選択信号134を有ずる。モジュールE
38およびモジュールF44の出力は、出力走査セル9
0および出力走査セル92のそれぞれが出力テストモー
ドにある時に、上述のように捕捉され、検査されうる。
モジュールC22の動作の完全性が検査される時は、図
2に示されているモジュールBの出力走査セル102、
すなわちモジュールC22の直前の出力走査セルは、入
力走査セル114内のシフトレジスタ116へ印加され
たテスト信号118が、シフトレジスタ出力120およ
びモジュールBの出力走査セル102を経て、モジュー
ルC入力21へ送られるように、入力テストモードへセ
ットされる。
ド選択信号132を有し、モジュールFの出力走査セル
92は、モード選択信号134を有ずる。モジュールE
38およびモジュールF44の出力は、出力走査セル9
0および出力走査セル92のそれぞれが出力テストモー
ドにある時に、上述のように捕捉され、検査されうる。
モジュールC22の動作の完全性が検査される時は、図
2に示されているモジュールBの出力走査セル102、
すなわちモジュールC22の直前の出力走査セルは、入
力走査セル114内のシフトレジスタ116へ印加され
たテスト信号118が、シフトレジスタ出力120およ
びモジュールBの出力走査セル102を経て、モジュー
ルC入力21へ送られるように、入力テストモードへセ
ットされる。
【0031】集積回路10のこの部分のための、走査テ
ストシステムにおける第1ステップは、モジュールC2
2と、モジュールE38と、モジュールF44と、の動
作の完全性を検査することである。直接接続されていな
いモジュールの動作の完全性は、同じ走査テストステッ
プにおいて検査されうることを想起されたい。これらの
セルの満足すべきテストは、V−VI−VII、IX−X−X
I、XII−XIII−XIV、XV−XVI−XVII、およびXIX−XX−X
XIにより示される信号経路が、全て適正に機能している
ことを証明する。走査テストシステムの第2ステップ
は、モジュールD32の動作の完全性を検査することで
ある。これは、モード選択信号130、モード選択信号
132、およびモード選択信号134により、入力テス
トモードを指示することにより行われる。適切なテスト
信号が、モジュールDの入力走査セル、すなわち入力走
査セル94、入力走査セル96、および入力走査セル9
8へ送られる。上述のように、これらのテスト信号は、
入力走査セルが結合している出力走査セルへ送られ、そ
れらはそこから相互接続経路に沿って、適切なモジュー
ルD32の入力へ送られる。詳述すると、入力走査セル
94は、テスト入力信号150を出力走査セル90へ送
り、出力走査セル90は次にテスト信号を、第2のモジ
ュールD入力信号36として送る。入力走査セル96
は、テスト信号152を出力走査セル86へ送り、出力
走査セル86は次にテスト信号をNANDゲート30へ
送り、NANDゲート30は次に適切なテスト信号を第
1のモジュールD入力信号34として送る。入力走査セ
ル98は、テスト信号154を出力走査セル92へ送
り、出力走査セル92は次にこのテスト信号を、第3の
モジュールD入力信号42として送る。
ストシステムにおける第1ステップは、モジュールC2
2と、モジュールE38と、モジュールF44と、の動
作の完全性を検査することである。直接接続されていな
いモジュールの動作の完全性は、同じ走査テストステッ
プにおいて検査されうることを想起されたい。これらの
セルの満足すべきテストは、V−VI−VII、IX−X−X
I、XII−XIII−XIV、XV−XVI−XVII、およびXIX−XX−X
XIにより示される信号経路が、全て適正に機能している
ことを証明する。走査テストシステムの第2ステップ
は、モジュールD32の動作の完全性を検査することで
ある。これは、モード選択信号130、モード選択信号
132、およびモード選択信号134により、入力テス
トモードを指示することにより行われる。適切なテスト
信号が、モジュールDの入力走査セル、すなわち入力走
査セル94、入力走査セル96、および入力走査セル9
8へ送られる。上述のように、これらのテスト信号は、
入力走査セルが結合している出力走査セルへ送られ、そ
れらはそこから相互接続経路に沿って、適切なモジュー
ルD32の入力へ送られる。詳述すると、入力走査セル
94は、テスト入力信号150を出力走査セル90へ送
り、出力走査セル90は次にテスト信号を、第2のモジ
ュールD入力信号36として送る。入力走査セル96
は、テスト信号152を出力走査セル86へ送り、出力
走査セル86は次にテスト信号をNANDゲート30へ
送り、NANDゲート30は次に適切なテスト信号を第
1のモジュールD入力信号34として送る。入力走査セ
ル98は、テスト信号154を出力走査セル92へ送
り、出力走査セル92は次にこのテスト信号を、第3の
モジュールD入力信号42として送る。
【0032】さらに、入力走査セル94および入力走査
セル98はまた、NANDゲート30への入力の2つに
対するテスト信号をも供給する。すなわち、入力走査セ
ル94は、テスト信号150を出力走査セル84および
出力走査セル90の双方へ供給する。同様にして、入力
走査セル98は、テスト信号154を出力走査セル92
および出力走査セル88へ供給する。しかし、NAND
ゲート30へのそれぞれの入力は、別個の入力走査セル
を有しうる。従って、モジュールD32は、5つまでの
入力走査セルを有しうる。そのわけは、モジュールD3
2およびNANDゲート30への5つの入力が存在する
からである。走査テストの目的上、NANDゲート30
は、モジュールD32の一部と考えられることを想起さ
れたい。モジュールD32がテスト信号入力を処理した
後、モジュールD出力48上に、検査のための出力信号
が得られる。モジュールD32の動作の完全性が検査さ
れ終わった後には、信号経路VII−VIII、XI−VIII、XIV
−VIII、XVII−XVIII、およびXXI−XXIIは全て検査され
終わっている。従って、それぞれの成分モジュールの動
作が、これら成分モジュール間の全ての相互接続に加え
て検査され終わっている。
セル98はまた、NANDゲート30への入力の2つに
対するテスト信号をも供給する。すなわち、入力走査セ
ル94は、テスト信号150を出力走査セル84および
出力走査セル90の双方へ供給する。同様にして、入力
走査セル98は、テスト信号154を出力走査セル92
および出力走査セル88へ供給する。しかし、NAND
ゲート30へのそれぞれの入力は、別個の入力走査セル
を有しうる。従って、モジュールD32は、5つまでの
入力走査セルを有しうる。そのわけは、モジュールD3
2およびNANDゲート30への5つの入力が存在する
からである。走査テストの目的上、NANDゲート30
は、モジュールD32の一部と考えられることを想起さ
れたい。モジュールD32がテスト信号入力を処理した
後、モジュールD出力48上に、検査のための出力信号
が得られる。モジュールD32の動作の完全性が検査さ
れ終わった後には、信号経路VII−VIII、XI−VIII、XIV
−VIII、XVII−XVIII、およびXXI−XXIIは全て検査され
終わっている。従って、それぞれの成分モジュールの動
作が、これら成分モジュール間の全ての相互接続に加え
て検査され終わっている。
【0033】図4および図5は、例としての集積回路1
0の動作の完全性を検査するための2ステップ走査テス
トシステムを示す。これらの図は、2ステップ走査テス
トプロセスのそれぞれのステップにおいて、いずれの成
分モジュールが、それらの動作の完全性をされるかを示
している。図4は、走査テストプロセスの第1ステップ
を示し、図5は2ステップ走査テストプロセスの第2ス
テップを示す。
0の動作の完全性を検査するための2ステップ走査テス
トシステムを示す。これらの図は、2ステップ走査テス
トプロセスのそれぞれのステップにおいて、いずれの成
分モジュールが、それらの動作の完全性をされるかを示
している。図4は、走査テストプロセスの第1ステップ
を示し、図5は2ステップ走査テストプロセスの第2ス
テップを示す。
【0034】図4を参照すると、モード選択信号68
と、モード選択信号130と、モード選択信号132
と、モード選択信号134とは、全て出力テストモード
にセットされ、それによりモジュールA12と、モジュ
ールC22と、モジュールE38と、モジュールF44
と、の動作の完全性が検査される。斜線を施した成分モ
ジュールの動作の完全性は、2ステップ走査テストプロ
セスの第1ステップにおいて検査される。斜線を施した
出力走査セル、すなわち、出力走査セル62と、出力走
査セル84と、出力走査セル86と、出力走査セル88
と、出力走査セル90と、出力走査セル92とは、2ス
テップ走査テストプロセスの第1ステップにおいては出
力テストモードにセットされる。相隣る成分モジュール
のモード選択信号は、集積回路10のための走査テスト
の与えられたステップにおいて、逆のセッティングにセ
ットされることに注意すべきである。相隣る成分モジュ
ールの逆のセッティングは、前の成分モジュールの出力
走査セルが、テストされている成分モジュールの入力走
査セルから供給されたテスト信号をその成分モジュール
の入力へ送ることを可能にする。それはまた、テストさ
れている成分モジュールの出力走査セルが、そのモジュ
ールの出力を捕捉し、検査することを可能にする。
と、モード選択信号130と、モード選択信号132
と、モード選択信号134とは、全て出力テストモード
にセットされ、それによりモジュールA12と、モジュ
ールC22と、モジュールE38と、モジュールF44
と、の動作の完全性が検査される。斜線を施した成分モ
ジュールの動作の完全性は、2ステップ走査テストプロ
セスの第1ステップにおいて検査される。斜線を施した
出力走査セル、すなわち、出力走査セル62と、出力走
査セル84と、出力走査セル86と、出力走査セル88
と、出力走査セル90と、出力走査セル92とは、2ス
テップ走査テストプロセスの第1ステップにおいては出
力テストモードにセットされる。相隣る成分モジュール
のモード選択信号は、集積回路10のための走査テスト
の与えられたステップにおいて、逆のセッティングにセ
ットされることに注意すべきである。相隣る成分モジュ
ールの逆のセッティングは、前の成分モジュールの出力
走査セルが、テストされている成分モジュールの入力走
査セルから供給されたテスト信号をその成分モジュール
の入力へ送ることを可能にする。それはまた、テストさ
れている成分モジュールの出力走査セルが、そのモジュ
ールの出力を捕捉し、検査することを可能にする。
【0035】再び図4を参照すると、モード選択信号1
22は、入力テストモードにセットされる。これによ
り、テスト入力信号118は、モジュールC入力21へ
送られうる。モジュールA12と、モジュールE38
と、モジュールF44とは、全てそれらの入力を集積回
路10の外部から受けることに注意すべきである。従っ
て、それらのモジュールの入力走査セルは、入力テスト
モードにセットされる必要のある直前の出力走査セルを
もたない。モジュールG50は、他の成分モジュールに
接続されていない。従って、それは出力走査セルをもた
ず、従って、モード選択信号ももたない。モジュールG
50は、2ステップ走査テストのいずれのステップによ
っても走査テストされうる。この例においては、モジュ
ールG50は、走査テストプロセスの第1ステップにお
いて検査される。
22は、入力テストモードにセットされる。これによ
り、テスト入力信号118は、モジュールC入力21へ
送られうる。モジュールA12と、モジュールE38
と、モジュールF44とは、全てそれらの入力を集積回
路10の外部から受けることに注意すべきである。従っ
て、それらのモジュールの入力走査セルは、入力テスト
モードにセットされる必要のある直前の出力走査セルを
もたない。モジュールG50は、他の成分モジュールに
接続されていない。従って、それは出力走査セルをもた
ず、従って、モード選択信号ももたない。モジュールG
50は、2ステップ走査テストのいずれのステップによ
っても走査テストされうる。この例においては、モジュ
ールG50は、走査テストプロセスの第1ステップにお
いて検査される。
【0036】ここで図5を参照すると、斜線を施した成
分モジュールの動作の完全性は、走査テストプロセスの
第2ステップにおいて検査され、斜線を施した出力走査
セルは出力テストモードにセットされる。NANDゲー
ト30およびモジュールD32は、同じステップにおい
て検査される。そのわけは、グルー論理は、それが入力
を供給する成分モジュールの一部と考えられるからであ
る。モード選択信号68と、モード選択信号130と、
モード選択信号132と、モード選択信号134とは、
全て入力テストモードにセットされる。入力テストモー
ドにより、テスト信号80は、入力走査セル76から出
力走査セル62を経てモジュールB18へ送られうる。
同様にして、入力テスト信号140、142、および1
46は、モジュールD32の適切な入力へ送られる。
分モジュールの動作の完全性は、走査テストプロセスの
第2ステップにおいて検査され、斜線を施した出力走査
セルは出力テストモードにセットされる。NANDゲー
ト30およびモジュールD32は、同じステップにおい
て検査される。そのわけは、グルー論理は、それが入力
を供給する成分モジュールの一部と考えられるからであ
る。モード選択信号68と、モード選択信号130と、
モード選択信号132と、モード選択信号134とは、
全て入力テストモードにセットされる。入力テストモー
ドにより、テスト信号80は、入力走査セル76から出
力走査セル62を経てモジュールB18へ送られうる。
同様にして、入力テスト信号140、142、および1
46は、モジュールD32の適切な入力へ送られる。
【0037】モード選択信号122は出力テストモード
へセットされるので、出力走査セル102は、モジュー
ルB18の動作の完全性を検査するために、モジュール
B出力20を捕捉しうる。モジュールD32は、モジュ
ールD出力48が集積回路10の境界上に存在するの
で、出力走査セルをもたない。従って、モジュールD出
力48は、集積回路10の境界上に存在する。さらに、
モジュールD32は、他の成分モジュールへ入力を供給
しないので、出力走査セルをもたない。図5に示されて
いる第2ステップの終了時には、ことごとくの成分モジ
ュールが検査され終わり、全ての成分モジュールの間の
相互接続が検査され終わっている。従って、集積回路1
0により示される全集積回路の動作の完全性は、2つの
ステップにより検査される。
へセットされるので、出力走査セル102は、モジュー
ルB18の動作の完全性を検査するために、モジュール
B出力20を捕捉しうる。モジュールD32は、モジュ
ールD出力48が集積回路10の境界上に存在するの
で、出力走査セルをもたない。従って、モジュールD出
力48は、集積回路10の境界上に存在する。さらに、
モジュールD32は、他の成分モジュールへ入力を供給
しないので、出力走査セルをもたない。図5に示されて
いる第2ステップの終了時には、ことごとくの成分モジ
ュールが検査され終わり、全ての成分モジュールの間の
相互接続が検査され終わっている。従って、集積回路1
0により示される全集積回路の動作の完全性は、2つの
ステップにより検査される。
【0038】図6は、集積回路10における通常の処理
モードを示す。全ての出力走査セルのモード選択信号
は、出力テストモードへセットされる。容易に識別でき
るように、図6における全ての出力走査セルには斜線を
施してある。全ての成分モジュールが出力テストモード
で動作している時、出力テストモードは成分モジュール
の出力を直接次の成分モジュールへ送るので、集積回路
10は通常のように機能している。
モードを示す。全ての出力走査セルのモード選択信号
は、出力テストモードへセットされる。容易に識別でき
るように、図6における全ての出力走査セルには斜線を
施してある。全ての成分モジュールが出力テストモード
で動作している時、出力テストモードは成分モジュール
の出力を直接次の成分モジュールへ送るので、集積回路
10は通常のように機能している。
【0039】本発明の教示は、複数の成分モジュール
と、それらの間の相互接続と、から成る集積回路のため
の、より効率的な走査テストの設計を用いた走査テスト
システムを提供する。改善された走査テストの設計は、
構造が簡単で、電気部品が少なく、集積回路全体の動作
の完全性を検査するために2つの走査テストステップし
か必要としない。
と、それらの間の相互接続と、から成る集積回路のため
の、より効率的な走査テストの設計を用いた走査テスト
システムを提供する。改善された走査テストの設計は、
構造が簡単で、電気部品が少なく、集積回路全体の動作
の完全性を検査するために2つの走査テストステップし
か必要としない。
【0040】このようにして、本発明が、集積回路の成
分モジュールと、それらの間の相互接続と、の動作をテ
ストするための、上述の利点を有する改善されたシステ
ムおよび方法を提供していることは明らかである。本発
明およびその利点を、詳細に説明してきたが、当業者に
とって容易に明らかとなる、さまざまな変化、置換、お
よび変更が、特許請求の範囲により定められる本発明の
精神および範囲から逸脱することなく行われうることを
理解すべきである。
分モジュールと、それらの間の相互接続と、の動作をテ
ストするための、上述の利点を有する改善されたシステ
ムおよび方法を提供していることは明らかである。本発
明およびその利点を、詳細に説明してきたが、当業者に
とって容易に明らかとなる、さまざまな変化、置換、お
よび変更が、特許請求の範囲により定められる本発明の
精神および範囲から逸脱することなく行われうることを
理解すべきである。
【0041】以上の説明に関して更に以下の項を開示す
る。 (1)オンチップモジュールおよびそれらのオンチップ
モジュール間の相互接続をテストするシステムにおい
て、第1オンチップモジュールの出力信号を捕捉する動
作を行いうる出力走査セルであって、該捕捉された出力
信号が、前記第1オンチップモジュールの適正な動作
と、前記第1オンチップモジュールの出力から前記出力
走査セルまでの信号経路と、を検査するために用いられ
る、前記出力走査セルと、テスト信号を、前記出力走査
セルを経て、第2オンチップモジュールの入力へ送る動
作を行いうる入力走査セルであって、該送られたテスト
信号が、前記第2オンチップモジュールの適正な動作
と、前記出力走査セルから前記第2オンチップモジュー
ルの入力までの信号経路と、を検査するために用いら
れ、それにより前記第1オンチップモジュールの出力
と、前記第2オンチップモジュールの入力と、の間の相
互接続信号経路の適正な動作を検査する、前記入力走査
セルと、前記出力走査セルの動作モードを選択するモー
ド選択信号であって、該モード選択信号が入力テストモ
ードまたは出力テストモードである、前記モード選択信
号と、を含む、前記システム。
る。 (1)オンチップモジュールおよびそれらのオンチップ
モジュール間の相互接続をテストするシステムにおい
て、第1オンチップモジュールの出力信号を捕捉する動
作を行いうる出力走査セルであって、該捕捉された出力
信号が、前記第1オンチップモジュールの適正な動作
と、前記第1オンチップモジュールの出力から前記出力
走査セルまでの信号経路と、を検査するために用いられ
る、前記出力走査セルと、テスト信号を、前記出力走査
セルを経て、第2オンチップモジュールの入力へ送る動
作を行いうる入力走査セルであって、該送られたテスト
信号が、前記第2オンチップモジュールの適正な動作
と、前記出力走査セルから前記第2オンチップモジュー
ルの入力までの信号経路と、を検査するために用いら
れ、それにより前記第1オンチップモジュールの出力
と、前記第2オンチップモジュールの入力と、の間の相
互接続信号経路の適正な動作を検査する、前記入力走査
セルと、前記出力走査セルの動作モードを選択するモー
ド選択信号であって、該モード選択信号が入力テストモ
ードまたは出力テストモードである、前記モード選択信
号と、を含む、前記システム。
【0042】(2)前記出力走査セルが、2つの入力
と、出力と、モード選択信号と、に結合した出力走査セ
ルマルチプレクサであって、前記2つの入力が、前記第
1オンチップモジュールの出力信号と、前記入力走査セ
ルの出力とから成り、前記出力が、前記第2オンチップ
モジュールまたは論理ゲートの入力に結合している、前
記出力走査セルマルチプレクサと、前記出力走査セルマ
ルチプレクサの出力に結合し、出力テストモードを指示
する前記モード選択信号に応答して前記出力走査セルマ
ルチプレクサの出力信号を捕捉する動作を行いうる、出
力走査セルシフトレジスタと、を含む、第1項に記載の
システム。
と、出力と、モード選択信号と、に結合した出力走査セ
ルマルチプレクサであって、前記2つの入力が、前記第
1オンチップモジュールの出力信号と、前記入力走査セ
ルの出力とから成り、前記出力が、前記第2オンチップ
モジュールまたは論理ゲートの入力に結合している、前
記出力走査セルマルチプレクサと、前記出力走査セルマ
ルチプレクサの出力に結合し、出力テストモードを指示
する前記モード選択信号に応答して前記出力走査セルマ
ルチプレクサの出力信号を捕捉する動作を行いうる、出
力走査セルシフトレジスタと、を含む、第1項に記載の
システム。
【0043】(3)前記入力走査セルが、前記出力走査
セルマルチプレクサの入力に結合した入力走査セルシフ
トレジスタを含み、該入力走査セルシフトレジスタが、
テスト信号を前記出力走査セルマルチプレクサの入力へ
送り、該出力走査セルマルチプレクサが次に、入力テス
トモードを指示する前記モード選択信号に応答して前記
テスト信号を前記第2オンチップモジュールまたは前記
論理ゲートの入力へ送る、第2項に記載のシステム。
セルマルチプレクサの入力に結合した入力走査セルシフ
トレジスタを含み、該入力走査セルシフトレジスタが、
テスト信号を前記出力走査セルマルチプレクサの入力へ
送り、該出力走査セルマルチプレクサが次に、入力テス
トモードを指示する前記モード選択信号に応答して前記
テスト信号を前記第2オンチップモジュールまたは前記
論理ゲートの入力へ送る、第2項に記載のシステム。
【0044】(4)前記入力走査セルシフトレジスタか
ら前記出力走査セルマルチプレクサまでの信号経路が、
該走査セルマルチプレクサの出力と、前記第2オンチッ
プモジュールの入力と、の間の相互接続信号経路上に重
ねて配置されることにより、オンチップ表面のオーバヘ
ッドを生じない、第3項に記載のシステム。
ら前記出力走査セルマルチプレクサまでの信号経路が、
該走査セルマルチプレクサの出力と、前記第2オンチッ
プモジュールの入力と、の間の相互接続信号経路上に重
ねて配置されることにより、オンチップ表面のオーバヘ
ッドを生じない、第3項に記載のシステム。
【0045】(5)第1オンチップモジュールの出力
と、第2オンチップモジュールの入力と、の間の相互接
続信号経路が、オンチップモジュール間の前記相互接続
のためのグルー論理を与える1つまたはそれ以上の論理
ゲートを含む、第1項に記載のシステム。
と、第2オンチップモジュールの入力と、の間の相互接
続信号経路が、オンチップモジュール間の前記相互接続
のためのグルー論理を与える1つまたはそれ以上の論理
ゲートを含む、第1項に記載のシステム。
【0046】(6)入力テストモードの前記モード選択
信号により、前記入力走査セルへ印加されたテスト信号
が、前記出力走査セルを経て前記第2オンチップモジュ
ールの入力へ送られうるようになり、前記入力テストモ
ードが、前記第2オンチップモジュールの適正な動作
と、前記出力走査セルと前記第2オンチップモジュール
の入力との間の相互接続信号経路の適正な動作と、を検
査するために用いられる、第1項に記載のシステム。
信号により、前記入力走査セルへ印加されたテスト信号
が、前記出力走査セルを経て前記第2オンチップモジュ
ールの入力へ送られうるようになり、前記入力テストモ
ードが、前記第2オンチップモジュールの適正な動作
と、前記出力走査セルと前記第2オンチップモジュール
の入力との間の相互接続信号経路の適正な動作と、を検
査するために用いられる、第1項に記載のシステム。
【0047】(7)出力テストモードの前記モード選択
信号が、前記第1オンチップモジュールの入力へ供給さ
れたテスト信号により発生せしめられた前記第1オンチ
ップモジュールの出力を、前記出力走査セルにより捕捉
されうるようにし、前記出力テストモードが、前記第1
オンチップモジュールの適正な動作と、前記第1オンチ
ップモジュールの出力から前記出力走査セルまでの信号
経路の適正な動作と、を検査するために用いられる、第
1項に記載のシステム。
信号が、前記第1オンチップモジュールの入力へ供給さ
れたテスト信号により発生せしめられた前記第1オンチ
ップモジュールの出力を、前記出力走査セルにより捕捉
されうるようにし、前記出力テストモードが、前記第1
オンチップモジュールの適正な動作と、前記第1オンチ
ップモジュールの出力から前記出力走査セルまでの信号
経路の適正な動作と、を検査するために用いられる、第
1項に記載のシステム。
【0048】(8)出力テストモードの前記モード選択
信号により、信号が通常の処理のために前記第1オンチ
ップモジュールから前記第2オンチップモジュールへ通
過しうるようになる、第1項に記載のシステム。
信号により、信号が通常の処理のために前記第1オンチ
ップモジュールから前記第2オンチップモジュールへ通
過しうるようになる、第1項に記載のシステム。
【0049】(9)オンチップモジュールおよびそれら
のオンチップモジュール間の相互接続をテストする方法
において、入力テストモードまたは出力テストモードを
指示するモード選択信号を受取るステップと、出力テス
トモードを指示する前記モード選択信号に応答して、第
1オンチップモジュールの出力を捕捉するステップと、
入力走査セルにおいてテスト信号を受取るステップと、
前記入力走査セルから、第2オンチップモジュールの入
力に結合している出力走査セルへ、入力テストモードを
指示するモード選択信号に応答して前記テスト信号を送
るステップと、前記出力走査セルから前記第2応答モジ
ュールの入力へ、入力テストモードを指示するモード選
択信号に応答して前記テスト信号を送るステップと、を
含む、前記方法。
のオンチップモジュール間の相互接続をテストする方法
において、入力テストモードまたは出力テストモードを
指示するモード選択信号を受取るステップと、出力テス
トモードを指示する前記モード選択信号に応答して、第
1オンチップモジュールの出力を捕捉するステップと、
入力走査セルにおいてテスト信号を受取るステップと、
前記入力走査セルから、第2オンチップモジュールの入
力に結合している出力走査セルへ、入力テストモードを
指示するモード選択信号に応答して前記テスト信号を送
るステップと、前記出力走査セルから前記第2応答モジ
ュールの入力へ、入力テストモードを指示するモード選
択信号に応答して前記テスト信号を送るステップと、を
含む、前記方法。
【0050】(10)入力テストモードを指示する前記
モード選択信号に応答して、前記第2オンチップモジュ
ールの適正な動作と、前記出力走査セルと前記第2オン
チップモジュールの入力との間の相互接続信号経路の適
正な動作と、を検査するステップをさらに含む、第9項
に記載の方法。
モード選択信号に応答して、前記第2オンチップモジュ
ールの適正な動作と、前記出力走査セルと前記第2オン
チップモジュールの入力との間の相互接続信号経路の適
正な動作と、を検査するステップをさらに含む、第9項
に記載の方法。
【0051】(11)前記第1オンチップモジュールの
適正な動作と、前記第1オンチップモジュールの出力か
ら前記出力走査セルまでの信号経路の適正な動作と、を
検査するステップをさらに含む、第9項に記載の方法。 (12)入力テスト信号に対し、オンチップモジュール
が適正な出力信号を発生することを検査するステップを
さらに含む、第9項に記載の方法。
適正な動作と、前記第1オンチップモジュールの出力か
ら前記出力走査セルまでの信号経路の適正な動作と、を
検査するステップをさらに含む、第9項に記載の方法。 (12)入力テスト信号に対し、オンチップモジュール
が適正な出力信号を発生することを検査するステップを
さらに含む、第9項に記載の方法。
【0052】(13)オンチップモジュールに対し、入
力信号経路が適正に機能することを検査するステップを
さらに含む、第9項に記載の方法。 (14)オンチップモジュールに対し、出力信号経路が
適正に機能することを検査するステップをさらに含む、
第9項に記載の方法。
力信号経路が適正に機能することを検査するステップを
さらに含む、第9項に記載の方法。 (14)オンチップモジュールに対し、出力信号経路が
適正に機能することを検査するステップをさらに含む、
第9項に記載の方法。
【0053】(15)2つのオンチップモジュール間の
相互接続信号経路が適正に機能することを検査するステ
ップをさらに含む、第9項に記載の方法。 (16)複数のオンチップモジュール間の相互接続信号
経路が適正に機能することを検査するステップをさらに
含む、第9項に記載の方法。
相互接続信号経路が適正に機能することを検査するステ
ップをさらに含む、第9項に記載の方法。 (16)複数のオンチップモジュール間の相互接続信号
経路が適正に機能することを検査するステップをさらに
含む、第9項に記載の方法。
【0054】(17)オンチップモジュールおよびそれ
らのオンチップモジュール間の相互接続をテストするシ
ステムにおいて、半導体チップ上に形成された集積回路
の一部である複数の成分モジュールであって、該複数の
成分モジュールの入力および出力のあるものが前記集積
回路の境界上に存在する、前記複数の成分モジュール
と、前記集積回路の境界上に存在しない成分モジュール
の出力に結合している複数の出力走査セルであって、該
複数の出力走査セルのそれぞれが、自身の結合している
前記成分モジュールからの出力信号を捕捉する動作を行
いうる、前記複数の出力走査セルと、複数の入力走査セ
ルであって、該複数の入力走査セルが、前記集積回路の
境界上に入力が存在しない成分モジュールへテスト入力
信号を供給し、該テスト入力信号が前記成分モジュール
の適正な動作を検査するために用いられ、前記テスト入
力信号が前記複数の出力走査セルから前記成分モジュー
ルの入力までの信号経路を検査するために用いられ、前
記テスト入力信号が前記出力走査セルを経て前記成分モ
ジュールへ送られるように、前記複数の入力走査セルの
それぞれが、前記複数の出力走査セルの1つに結合して
いる、前記複数の入力走査セルと、複数のモード選択信
号であって、該複数のモード選択信号のそれぞれが、対
応する出力走査セルに結合し、かつ入力テストモードま
たは出力テストモードを指示する、前記複数のモード選
択信号と、を含む、前記システム。
らのオンチップモジュール間の相互接続をテストするシ
ステムにおいて、半導体チップ上に形成された集積回路
の一部である複数の成分モジュールであって、該複数の
成分モジュールの入力および出力のあるものが前記集積
回路の境界上に存在する、前記複数の成分モジュール
と、前記集積回路の境界上に存在しない成分モジュール
の出力に結合している複数の出力走査セルであって、該
複数の出力走査セルのそれぞれが、自身の結合している
前記成分モジュールからの出力信号を捕捉する動作を行
いうる、前記複数の出力走査セルと、複数の入力走査セ
ルであって、該複数の入力走査セルが、前記集積回路の
境界上に入力が存在しない成分モジュールへテスト入力
信号を供給し、該テスト入力信号が前記成分モジュール
の適正な動作を検査するために用いられ、前記テスト入
力信号が前記複数の出力走査セルから前記成分モジュー
ルの入力までの信号経路を検査するために用いられ、前
記テスト入力信号が前記出力走査セルを経て前記成分モ
ジュールへ送られるように、前記複数の入力走査セルの
それぞれが、前記複数の出力走査セルの1つに結合して
いる、前記複数の入力走査セルと、複数のモード選択信
号であって、該複数のモード選択信号のそれぞれが、対
応する出力走査セルに結合し、かつ入力テストモードま
たは出力テストモードを指示する、前記複数のモード選
択信号と、を含む、前記システム。
【0055】(18)前記複数の出力走査セルのそれぞ
れが、2つの入力と、出力と、対応するモード選択信号
と、に結合する出力走査セルマルチプレクサであって、
前記2つの入力は、前記出力走査セルが結合している前
記成分モジュールの出力信号と、前記複数の入力走査セ
ルの1つの出力と、から成り、前記出力は、前記複数の
成分モジュールのもう1つのものの入力に結合してい
る、前記出力走査セルマルチプレクサと、前記出力走査
セルマルチプレクサの出力に結合し、出力テストモード
を指示する対応するモード選択信号に応答して、前記出
力走査セルマルチプレクサの出力信号を捕捉する動作を
行いうる、出力走査セルシフトレジスタと、を含む、第
17項に記載のシステム。
れが、2つの入力と、出力と、対応するモード選択信号
と、に結合する出力走査セルマルチプレクサであって、
前記2つの入力は、前記出力走査セルが結合している前
記成分モジュールの出力信号と、前記複数の入力走査セ
ルの1つの出力と、から成り、前記出力は、前記複数の
成分モジュールのもう1つのものの入力に結合してい
る、前記出力走査セルマルチプレクサと、前記出力走査
セルマルチプレクサの出力に結合し、出力テストモード
を指示する対応するモード選択信号に応答して、前記出
力走査セルマルチプレクサの出力信号を捕捉する動作を
行いうる、出力走査セルシフトレジスタと、を含む、第
17項に記載のシステム。
【0056】(19)前記複数の入力走査セルのそれぞ
れが、前記複数の出力走査セルマルチプレクサの1つの
入力に結合している入力走査セルシフトレジスタを含
み、該入力走査セルシフトレジスタが、自身の結合して
いる前記出力走査セルマルチプレクサの入力へテスト入
力信号を送る動作を行うことができ、前記出力走査セル
マルチプレクサは次に前記テスト入力信号を、前記出力
走査セルマルチプレクサに対し入力テストモードを指示
する前記モード選択信号に応答して、対応する成分モジ
ュールの入力へ送る、第18項に記載のシステム。
れが、前記複数の出力走査セルマルチプレクサの1つの
入力に結合している入力走査セルシフトレジスタを含
み、該入力走査セルシフトレジスタが、自身の結合して
いる前記出力走査セルマルチプレクサの入力へテスト入
力信号を送る動作を行うことができ、前記出力走査セル
マルチプレクサは次に前記テスト入力信号を、前記出力
走査セルマルチプレクサに対し入力テストモードを指示
する前記モード選択信号に応答して、対応する成分モジ
ュールの入力へ送る、第18項に記載のシステム。
【0057】(20)前記入力走査セルシフトレジスタ
から前記出力走査セルマルチプレクサまでの信号経路
が、該走査セルマルチプレクサの出力と、対応する成分
モジュールの入力と、の間の相互接続信号経路上に重ね
て配置されることにより、オンチップ表面のオーバヘッ
ドを生じない、第19項に記載のシステム。 (21)前記集積回路の走査テストが2つのステップに
より行われる、第17項に記載のシステム。
から前記出力走査セルマルチプレクサまでの信号経路
が、該走査セルマルチプレクサの出力と、対応する成分
モジュールの入力と、の間の相互接続信号経路上に重ね
て配置されることにより、オンチップ表面のオーバヘッ
ドを生じない、第19項に記載のシステム。 (21)前記集積回路の走査テストが2つのステップに
より行われる、第17項に記載のシステム。
【0058】(22)前記集積回路の前記走査テストの
第1ステップにおいて、相隣らない成分モジュールに結
合した出力走査セルの前記モード選択信号が同じ値にセ
ットされ、かつ、相隣る成分モジュールに結合した出力
走査セルの前記モード選択信号が異なる値にセットされ
るように、前記複数の出力走査セルにおける前記モード
選択信号がセットされる、第21項に記載のシステム。
第1ステップにおいて、相隣らない成分モジュールに結
合した出力走査セルの前記モード選択信号が同じ値にセ
ットされ、かつ、相隣る成分モジュールに結合した出力
走査セルの前記モード選択信号が異なる値にセットされ
るように、前記複数の出力走査セルにおける前記モード
選択信号がセットされる、第21項に記載のシステム。
【0059】(23)前記集積回路の前記走査テストの
第2ステップにおいて、前記複数の出力走査セルにおけ
る前記モード選択信号が、前記集積回路の前記走査テス
トの前記第1ステップにおいて用いられた値の逆の値へ
スイッチされる、第22項に記載の方法。 (24)全ての出力走査セルにおける全てのモード選択
信号が出力テストモードへセットされた時、前記集積回
路が通常モードで動作する、第17項に記載のシステ
ム。
第2ステップにおいて、前記複数の出力走査セルにおけ
る前記モード選択信号が、前記集積回路の前記走査テス
トの前記第1ステップにおいて用いられた値の逆の値へ
スイッチされる、第22項に記載の方法。 (24)全ての出力走査セルにおける全てのモード選択
信号が出力テストモードへセットされた時、前記集積回
路が通常モードで動作する、第17項に記載のシステ
ム。
【0060】(25)半導体チップ上に形成された集積
回路10の成分モジュールと、それらの成分モジュール
間の相互接続と、の動作をテストするシステムが提供さ
れ、このシステムは、いくつかの成分モジュールから成
り、それぞれの成分モジュールは、必要な時は、関連の
入力走査セル76および出力走査セル102を有する。
成分モジュールは、その成分モジュールの入力または出
力が集積回路10の境界上に存在しなければ、入力走査
セル76および出力走査セル102の双方を有する。そ
れぞれの出力走査セル102は、入力テストモード、ま
たは出力テストモードを指示するモード選択信号122
を有する。この改善された走査テストシステムは、全集
積回路10の動作の完全性を検査するために、2つのプ
ロセスステップを用いる。走査テストの第1ステップに
おいては、相隣らない成分モジュールのモード選択信号
は出力テストモードへセットされ、相隣らない成分モジ
ュールの間に存在する成分モジュールのモード選択信号
は、入力テストモードへセットされる。走査テストの第
2ステップにおいては、全てのモード選択信号は、逆の
セッティングへリセットされる。走査テストの第2ステ
ップの後には、全ての成分モジュールと、それらの間の
相互接続と、が検査されたことになる。集積回路10の
通常の動作においては、全てのモード選択信号が出力テ
ストモードへセットされ、これにより信号は集積回路の
成分モジュール間を直接通過しうるようになる。
回路10の成分モジュールと、それらの成分モジュール
間の相互接続と、の動作をテストするシステムが提供さ
れ、このシステムは、いくつかの成分モジュールから成
り、それぞれの成分モジュールは、必要な時は、関連の
入力走査セル76および出力走査セル102を有する。
成分モジュールは、その成分モジュールの入力または出
力が集積回路10の境界上に存在しなければ、入力走査
セル76および出力走査セル102の双方を有する。そ
れぞれの出力走査セル102は、入力テストモード、ま
たは出力テストモードを指示するモード選択信号122
を有する。この改善された走査テストシステムは、全集
積回路10の動作の完全性を検査するために、2つのプ
ロセスステップを用いる。走査テストの第1ステップに
おいては、相隣らない成分モジュールのモード選択信号
は出力テストモードへセットされ、相隣らない成分モジ
ュールの間に存在する成分モジュールのモード選択信号
は、入力テストモードへセットされる。走査テストの第
2ステップにおいては、全てのモード選択信号は、逆の
セッティングへリセットされる。走査テストの第2ステ
ップの後には、全ての成分モジュールと、それらの間の
相互接続と、が検査されたことになる。集積回路10の
通常の動作においては、全てのモード選択信号が出力テ
ストモードへセットされ、これにより信号は集積回路の
成分モジュール間を直接通過しうるようになる。
【図1】モジュール化された集積回路における、さまざ
まな成分モジュールおよびそれらの間の相互接続を示す
概略ブロック図。
まな成分モジュールおよびそれらの間の相互接続を示す
概略ブロック図。
【図2】集積回路上の2つのモジュール間の直接相互接
続に関連する、基本的走査セルを示す概略ブロック図。
続に関連する、基本的走査セルを示す概略ブロック図。
【図3】2つのモジュール間のさらに複雑な相互接続に
用いられる走査テストシステムを示す概略ブロック図。
用いられる走査テストシステムを示す概略ブロック図。
【図4】2ステップ走査テストシステムにおける第1ス
テップを示すブロック図。
テップを示すブロック図。
【図5】2ステップ走査テストシステムにおける第2ス
テップを示すブロック図。
テップを示すブロック図。
【図6】通常の動作モードにおける、モジュール化され
た集積回路を示すブロック図。
た集積回路を示すブロック図。
12 モジュールA 16 モジュールA出力 18 モジュールB 60 モジュールB入力 62 出力走査セル 68 モード選択信号 76 入力走査セル 80 テスト信号 102 出力走査セル 122 モード選択信号
Claims (2)
- 【請求項1】 オンチップモジュールおよびそれらのオ
ンチップモジュール間の相互接続をテストするシステム
において、 第1オンチップモジュールの出力信号を捕捉する動作を
行いうる出力走査セルであって、該捕捉された出力信号
が、前記第1オンチップモジュールの適正な動作と、前
記第1オンチップモジュールの出力から前記出力走査セ
ルまでの信号経路と、を検査するために用いられる、前
記出力走査セルと、 テスト信号を、前記出力走査セルを経て、第2オンチッ
プモジュールの入力へ送る動作を行いうる入力走査セル
であって、該送られたテスト信号が、前記第2オンチッ
プモジュールの適正な動作と、前記出力走査セルから前
記第2オンチップモジュールの入力までの信号経路と、
を検査するために用いられ、それにより前記第1オンチ
ップモジュールの出力と、前記第2オンチップモジュー
ルの入力と、の間の相互接続信号経路の適正な動作を検
査する、前記入力走査セルと、 前記出力走査セルの動作モードを選択するモード選択信
号であって、該モード選択信号が入力テストモードまた
は出力テストモードである、前記モード選択信号と、を
含む、前記システム。 - 【請求項2】 オンチップモジュールおよびそれらのオ
ンチップモジュール間の相互接続をテストする方法にお
いて、 入力テストモードまたは出力テストモードを指示するモ
ード選択信号を受取るステップと、 出力テストモードを指示する前記モード選択信号に応答
して、第1オンチップモジュールの出力を捕捉するステ
ップと、 入力走査セルにおいてテスト信号を受取るステップと、 前記入力走査セルから、第2オンチップモジュールの入
力に結合している出力走査セルへ、入力テストモードを
指示するモード選択信号に応答して前記テスト信号を送
るステップと、 前記出力走査セルから前記第2応答モジュールの入力
へ、入力テストモードを指示するモード選択信号に応答
して前記テスト信号を送るステップと、を含む、前記方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11662599P | 1999-01-19 | 1999-01-19 | |
US116625 | 1999-01-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000214220A true JP2000214220A (ja) | 2000-08-04 |
Family
ID=22368294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11375453A Abandoned JP2000214220A (ja) | 1999-01-19 | 1999-12-28 | オンチップモジュ―ルおよびオンチップモジュ―ル間の相互接続をテストするシステムおよび方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6651198B1 (ja) |
EP (1) | EP1022574A3 (ja) |
JP (1) | JP2000214220A (ja) |
TW (1) | TWI250288B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005535271A (ja) * | 2002-08-02 | 2005-11-17 | フィニサー コーポレイション | プログラム可能な信号パラメータを備えた送受信器 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7260658B2 (en) * | 2002-05-31 | 2007-08-21 | Oracle International Corporation | Verifying input/output command data by separately sending data to be written and information about contents of the data |
US7051197B2 (en) * | 2002-11-22 | 2006-05-23 | Texas Instruments Incorporated | Tracing through reset |
JP4128131B2 (ja) * | 2003-11-19 | 2008-07-30 | 富士通株式会社 | フォールスパス検出プログラム |
US7197730B1 (en) * | 2005-10-05 | 2007-03-27 | Texas Instruments Incorporated | Reducing time to design integrated circuits including performing electro-migration check |
US7394272B2 (en) * | 2006-01-11 | 2008-07-01 | Faraday Technology Corp. | Built-in self test for system in package |
US7631231B2 (en) * | 2006-04-19 | 2009-12-08 | Silicon Storage Technology, Inc. | Method and apparatus for testing the connectivity of a flash memory chip |
JP5407257B2 (ja) * | 2008-10-01 | 2014-02-05 | 富士通株式会社 | 回路試験装置及び回路試験システム |
US8645779B2 (en) | 2012-06-21 | 2014-02-04 | Freescale Semiconductor, Inc. | Scan testing of integrated circuits and on-chip modules |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3806891A (en) * | 1972-12-26 | 1974-04-23 | Ibm | Logic circuit for scan-in/scan-out |
JP2632731B2 (ja) * | 1989-08-02 | 1997-07-23 | 三菱電機株式会社 | 集積回路装置 |
JP2676169B2 (ja) * | 1989-12-27 | 1997-11-12 | 三菱電機株式会社 | スキャンパス回路 |
EP0454320B1 (en) * | 1990-04-20 | 1995-12-13 | Texas Instruments Incorporated | Scan test circuit for use with multiple frequency circuits |
US5528600A (en) * | 1991-01-28 | 1996-06-18 | Actel Corporation | Testability circuits for logic arrays |
US5428626A (en) | 1993-10-18 | 1995-06-27 | Tektronix, Inc. | Timing analyzer for embedded testing |
US5568492A (en) * | 1994-06-06 | 1996-10-22 | Motorola, Inc. | Circuit and method of JTAG testing multichip modules |
US5636228A (en) * | 1996-01-16 | 1997-06-03 | Motorola, Inc. | Scan register with decoupled scan routing |
US5710779A (en) | 1996-04-09 | 1998-01-20 | Texas Instruments Incorporated | Real time data observation method and apparatus |
US6079040A (en) * | 1996-09-09 | 2000-06-20 | Chips & Technologies, Inc. | Module level scan testing |
US6191603B1 (en) * | 1999-01-08 | 2001-02-20 | Agilent Technologies Inc. | Modular embedded test system for use in integrated circuits |
-
1999
- 1999-12-28 JP JP11375453A patent/JP2000214220A/ja not_active Abandoned
-
2000
- 2000-01-07 US US09/478,844 patent/US6651198B1/en not_active Expired - Lifetime
- 2000-01-19 EP EP00300344A patent/EP1022574A3/en not_active Withdrawn
- 2000-03-24 TW TW088123361A patent/TWI250288B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005535271A (ja) * | 2002-08-02 | 2005-11-17 | フィニサー コーポレイション | プログラム可能な信号パラメータを備えた送受信器 |
JP4712557B2 (ja) * | 2002-08-02 | 2011-06-29 | フィニサー コーポレイション | プログラム可能な信号パラメータを備えた送受信器 |
Also Published As
Publication number | Publication date |
---|---|
US6651198B1 (en) | 2003-11-18 |
EP1022574A3 (en) | 2002-08-07 |
EP1022574A2 (en) | 2000-07-26 |
TWI250288B (en) | 2006-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
JP2008085596A (ja) | クロック分配回路とテスト方法 | |
JP2000214220A (ja) | オンチップモジュ―ルおよびオンチップモジュ―ル間の相互接続をテストするシステムおよび方法 | |
US20090096476A1 (en) | Method of inspecting semiconductor circuit having logic circuit as inspection circuit | |
US6519728B2 (en) | Semiconductor integrated circuit having test circuit | |
US6983406B2 (en) | Method and system for partial-scan testing of integrated circuits | |
US7051254B2 (en) | Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device | |
JP2633980B2 (ja) | デジタル・アナログ混在のlsi | |
JP3904737B2 (ja) | 半導体装置及びその製造方法 | |
JP4525125B2 (ja) | マルチチップ型半導体装置 | |
JP2838458B2 (ja) | 集積回路装置 | |
EP1248953A1 (en) | A printed circuit assembly with configurable boundary scan paths | |
JP3531635B2 (ja) | 半導体集積回路装置 | |
JP6782134B2 (ja) | スキャン回路、集合スキャン回路、半導体装置、および半導体装置の検査方法 | |
JP2947251B2 (ja) | 半導体装置テスト回路 | |
JPH1038977A (ja) | 統合化集積回路 | |
JP3178190B2 (ja) | 半導体集積回路 | |
JPH07167920A (ja) | Lsi | |
JPH02112777A (ja) | 半導体集積回路 | |
JP2838459B2 (ja) | 集積回路装置 | |
JPH08136616A (ja) | 混成集積回路 | |
JPH06123761A (ja) | 大規模集積回路 | |
US20050149798A1 (en) | Semiconductor integrated circuit | |
JP2001343432A (ja) | バウンダリスキャン回路およびその方法 | |
JP2001235513A (ja) | 半導体集積回路装置及びそのテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061107 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081209 |