JP3531635B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3531635B2 JP3531635B2 JP2001322999A JP2001322999A JP3531635B2 JP 3531635 B2 JP3531635 B2 JP 3531635B2 JP 2001322999 A JP2001322999 A JP 2001322999A JP 2001322999 A JP2001322999 A JP 2001322999A JP 3531635 B2 JP3531635 B2 JP 3531635B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- path
- flip
- flop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
のスキャンパス回路の故障箇所特定を容易に行うことが
できるようにした半導体集積回路装置に関するものであ
る。
い、半導体集積回路の製造不良を検出するためのテスト
設計が困難になっている。その対策として、被検査回路
の故障を検出できるようなパターンを入力して、その出
力を期待値、即ち正常時の出力と比較し良否を判定する
スキャンパス手法が知られているが、この手法では故障
を判定することはできても、製造不良箇所を特定するこ
とを目的としたものではない。
−230965号公報(文献1)「半導体集積回路装
置」に記載の発明は、任意のデータを設定または読み出
す第1のシフトスキャン経路と、入力先および出力先が
前記第1のシフトスキャン経路と異なる第2のシフトス
キャン経路を用いて、スキャンパスの故障箇所を特定す
るものである。
は、第1,第2のシフトスキャン経路毎にスキャン入力
端子及びスキャン出力端子を必要とし、半導体集積回路
の入力端子及び出力端子数が増加する問題があった。
れたものであり、半導体集積回路の被検査回路をテスト
する前記第1のスキャンパスは、スキャン入力端子及び
スキャン出力端子に接続しているが、スキャンパスの故
障箇所を特定するための前記第2のスキャンパスは、前
記第1のスキャンパスのスキャン入力端子及びスキャン
出力端子を使用する回路構成であり、入力及び出力端子
数の増加を抑制しスキャンパスの故障箇所を特定するこ
とを目的とするものである。
に、請求項1に記載の発明に係る半導体集積回路装置
は、半導体集積回路内の被検査回路をテストするための
第1のスキャンパス入力及びスキャンパスの故障箇所を
特定するための第2のスキャンパス入力を備えたスキャ
ンフリップフロップと、複数あるスキャンフリップフロ
ップの前記第1のスキャンパス入力を用いて相互に直列
に接続しシフトレジスタ回路として動作させることが可
能な第1のスキャンパスと、前記第2のスキャンパス入
力を用いて相互に直列に接続しシフトレジスタ回路とし
て動作させることが可能な第2のスキャンパスを備え、
第1のスキャンパスにスキャン入力端子から入力した値
を第2のスキャンパスにシフトし、他の第1のスキャン
パスでスキャン出力端子より取り出し正常時の出力と比
較するようにしたものである。
トスキャン経路毎にスキャン入力端子及びスキャン出力
端子を必要とし、半導体集積回路の入力及び出力の端子
が必要であったものが、本発明では、半導体集積回路の
入力及び出力端子数の増加を抑制し、スキャンパスの故
障箇所を特定することができる。
ば、半導体集積回路内の被検査回路をテストする通常の
スキャンパス経路に加えて、次段のフリップフロップ
(またはスキャン出力端子)を擬似的にセット・リセッ
ト状態にする経路を設けることにより、故障箇所の次段
のスキャンフリップフロップから故障値の影響を受けた
異常なセット・リセット値が検出されるため、スキャン
パスの故障箇所の特定が可能となるもので、従来例では
第1,第2のシフトスキャン経路毎にスキャン入力及び
スキャン出力端子を必要とし、半導体集積回路の入力及
び出力端子数が必要であったものが、本発明ではスキャ
ン入力端子及び出力端子数を増加することなく、目的と
する半導体集積回路の歩留向上解析を容易に実施できる
スキャンパスの製造不良箇所を特定する効果がある。
て、図面を参照しながら説明する。
は、半導体集積回路内の被検査回路をテストするための
第1のスキャンパスと第1のスキャンパスの故障箇所を
特定するための第2のスキャンパスにより、スキャンフ
リップフロップを直列に接続しシフトレジスタを構成
し、第1のスキャンパスでの故障を第2のスキャンパス
を用いてシフトし、他の第1のスキャンパスでスキャン
出力端子より取り出し正常時の出力と比較することで、
前記第1のスキャンパスの故障箇所を特定するようにし
たものである。
導体集積回路内のスキャンパスの故障箇所を特定するた
めのスキャンパスの構成を示す図である。図1におい
て、101は半導体集積回路内の被検査回路である。1
02及び103は複数のスキャンフリップフロップを直
列に接続しシフトレジスタからなる第1のスキャンパス
及び第2のスキャンパスであり、ここでは一例として3
本のスキャンパス(各々、102a〜102c,103
a〜103c)を示している。
のスキャンパス103からの入力を選択できるスキャン
フリップフロップであり、ここでは一例として9個のス
キャンフリップフロップ(102a〜102i)からな
る場合を示している。
あり、106は被検査回路101の出力端子である。1
07はスキャンデータを入力するためのスキャン入力端
子であり、108はスキャンデータを出力するためのス
キャン出力端子であり、一例として、3箇所から入力お
よび出力する場合(各々、107a〜107c,108
a〜108c)を示している。通常、被検査回路101
に対しスキャンパステストを実施する場合は第1のスキ
ャンパスを用い、スキャンパスの故障箇所を特定する場
合は第2のスキャンパスを用いる。
回路内のスキャンパスの故障箇所を特定する半導体集積
回路装置の動作を、図1に示す回路を例にとって説明す
る。一例としてスキャンフリップフロップ104d,1
04e間の第1のスキャンパス102bが0に縮退して
いる0縮退故障の場合を仮定する。第1のスキャンイン
から入力されるようにスキャンフリップフロップ104
を切り替え、スキャン入力端子107から入力列{1,
1,1}をスキャンイン(第1処理)し、スキャン出力
端子へスキャンアウトする。スキャン出力端子108に
おいて、第1のスキャンパス102の正常な出力列は
{1,1,1}であるが、0縮退故障している第1のス
キャンパス102bの出力列は{0,0,0}になり、
第1のスキャンパス102bが故障していることが分か
る。
箇所を特定するために、第1処理を行い、第2のスキャ
ンインから入力されるようにスキャンフリップフロップ
104を切り替え、第2のスキャンパスを用いて1クロ
ック分スキャンフリップフロップ104の値をシフトす
ると同時にスキャン入力端子107から{1}を入力す
る。
るようにスキャンフリップフロップ104を切り替え、
第1のスキャンパスを用いて3クロック分スキャンフリ
ップフロップ104の値をシフトさせる。その結果、ス
キャン出力端子108での第1のスキャンパス102
a,102b,102cの出力列は、順に{1,1,
1,1},{0,1,1,0},{1,0,0,1}と
なる。
{1,1,1,1}と比較し、加えて第1のスキャンパ
スの故障の有無の結果より、第1のスキャンパス102
bのスキャンフリップフロップ104d,104e間ま
たは第2のスキャンパス103aのスキャンフリップフ
ロップ104d,104h間で0縮退故障していること
を特定できる。
プ104d,104e間の第1のスキャンパス102b
が1に縮退している1縮退故障の場合を仮定する。第1
のスキャンインから入力されるようにスキャンフリップ
フロップ104を切り替え、スキャン入力端子107か
ら入力列{0,0,0}をスキャンイン(第2処理)
し、スキャン出力端子へスキャンアウトする。スキャン
出力端子108において、第1のスキャンパス102の
正常な出力列は{0,0,0}であるが、0縮退故障し
ている第1のスキャンパス102bの出力列は{1,
1,1}になり、第1のスキャンパス102bが故障し
ていることが分かる。
箇所を特定するために、第2処理を行い、第2のスキャ
ンインから入力されるようにスキャンフリップフロップ
104を切り替え、第2のスキャンパスを用いて1クロ
ック分スキャンフリップフロップ104の値をシフトす
ると同時にスキャン入力端子107から{0}を入力す
る。さらに、第1のスキャンインから入力されるように
スキャンフリップフロップ104を切り替え、第1のス
キャンパスを用いて3クロック分スキャンフリップフロ
ップ104の値をシフトさせる。
1のスキャンパス102a,102b,102cの出力
列は、順に{0,0,0,0},{1,0,0,1},
{0,1,1,0}となる。これらの出力列と正常値で
ある出力列{0,0,0,0}と比較し、加えて第1の
スキャンパスの故障の有無の結果より、第1のスキャン
スキャンパス102bのスキャンフリップフロップ10
4d,104e間または第2のスキャンパス103aの
スキャンフリップフロップ104d,104h間で1縮
退故障していることを特定できる。
キャンパスの0縮退故障箇所及び1縮退故障箇所の特定
が可能になる。
リップフロップが3個接続している例を挙げたが、フリ
ップフロップ数の増加またはスキャンパス数の増加に伴
い、スキャンフリップフロップとスキャンパス数を規則
的に接続する構成を変更すれば、スキャンパスの故障箇
所の特定が可能になる。
施の形態1に記載されている半導体集積回路装置におい
て、前記第1のスキャンパスに直列に接続された前記ス
キャンフリップフロップに保持される値が交互に1,0
となるように、前記スキャン入力端子から入力すること
で、前記第1のスキャンパスの0縮退故障箇所と1縮退
故障箇所を特定するために二度の手順が必要であったも
のを一度の手順により特定するようにしたものである。
のスキャンパスの故障箇所を特定する半導体集積回路装
置の動作を、図2に示す回路を例にとって説明する。
4d,104e間の第1のスキャンパス102bが0に
縮退している0縮退故障の場合を仮定する。第1のスキ
ャンインから入力されるようにスキャンフリップフロッ
プ104を切り替え、スキャン入力端子107から入力
列{1,0,1}をスキャンイン(第3処理)し、スキ
ャン出力端子へスキャンアウトする。スキャン出力端子
108において、第1のスキャンパス102の正常な出
力列は{1,0,1}であるが、0縮退故障している第
1のスキャンパス102bの出力列は{0,0,0}に
なり、第1のスキャンパス102bが故障していること
が分かる。
箇所を特定するために、第3処理を行い、第2のスキャ
ンインから入力されるようにスキャンフリップフロップ
104を切り替え、第2のスキャンパスを用いて1クロ
ック分スキャンフリップフロップ104の値をシフトす
ると同時にスキャン入力端子107から{0}を入力す
る。
るようにスキャンフリップフロップ104を切り替え、
第1のスキャンパスを用いて3クロック分スキャンフリ
ップフロップ104の値をシフトさせる。その結果、ス
キャン出力端子108での第1のスキャンパス102
a,102b,102cの出力列は、順に{1,0,
1,0},{0,0,1,0},{1,0,0,1}と
なる。
{1,0,1,0}と比較し、加えて第1のスキャンパ
スの故障の有無の結果より、第1のスキャンスキャンパ
ス102bのスキャンフリップフロップ104d,10
4e間または第2のスキャンパス103aのスキャンフ
リップフロップ104d,104h間で0縮退故障して
いることを特定できる。
プ104d,104e間の第1のスキャンパス102b
が1に縮退している1縮退故障の場合を仮定する。上記
の0縮退故障箇所を特定する同じ手順の結果、スキャン
出力端子108での第1のスキャンパス102a,10
2b,102cの出力列は、順に{1,0,1,0},
{1,0,1,1},{1,1,1,0}となる。これ
らの出力列と正常値である出力列{1,0,1,0}と
比較し、加えて第1のスキャンパスの故障の有無の結果
より、第1のスキャンスキャンパス102bのスキャン
フリップフロップ104d,104e間または第2のス
キャンパス103aのスキャンフリップフロップ104
d,104h間で1縮退故障していることを特定でき
る。
キャンパスの0縮退故障箇所及び1縮退故障箇所の特定
が一度の手順で可能になる。
リップフロップが3個接続している例を挙げたが、フリ
ップフロップ数の増加またはスキャンパス数の増加に伴
い、スキャンフリップフロップとスキャンパス数を規則
的に接続する構成とパターンを変更すれば、スキャンパ
スの故障箇所の特定が可能になる。
施の形態1に記載されている半導体集積回路装置におい
て、前記第1のスキャンパスに直列に接続された前記ス
キャンフリップフロップに保持される値が交互に1,0
となるように、外部より強制的にセットまたはリセット
するスキャンフリップフロップを規則的に配列すること
で、前記第1のスキャンパスの故障箇所を特定するよう
にしたものである。
のスキャンパスの故障箇所を特定する半導体集積回路装
置の動作を、図3に示す回路を例にとって説明する。
ス102と第2のスキャンパス103からの入力を選択
できるスキャンフリップフロップであり、外部よりセッ
トまたはリセットが可能なものである。ここでは一例と
して9個のスキャンフリップフロップ(301a〜30
1i)からなる場合を示している。
回路内のスキャンパスの故障箇所を特定する半導体集積
回路装置の動作を、図3に示す回路を例にとって説明す
る。
1d,301e間の第1のスキャンスキャンパス102
bが0に縮退している0縮退故障の場合を仮定する。
スキャンフリップフロップ301を切り替え、スキャン
入力端子107から任意の初期化入力列{1,1,1}
をスキャンインし、第1のスキャンパス102に直列に
接続しているスキャンフリップフロップ301が交互に
1,0になるように外部よりセットまたはリセット(第
4処理)し、スキャン出力端子へスキャンアウトする。
スキャン出力端子108において、第1のスキャンパス
102の正常な出力列は{1,0,1}であるが、0縮
退故障している第1のスキャンパス102bの出力列は
{0,0,0}になり、第1のスキャンパス102bが
故障していることが分かる。
箇所を特定するために、第4処理を行い、第2のスキャ
ンインから入力されるようにスキャンフリップフロップ
301を切り替え、第2のスキャンパスを用いて1クロ
ック分スキャンフリップフロップ301の値をシフトす
ると同時にスキャン入力端子107から{0}を入力す
る。
るようにスキャンフリップフロップ301を切り替え、
第1のスキャンパスを用いて3クロック分スキャンフリ
ップフロップ104の値をシフトさせる。その結果、ス
キャン出力端子108での第1のスキャンパス102
a,102b,102cの出力列は、順に{1,0,
1,0},{1,0,1,0},{1,0,0,1}と
なる。
{1,0,1,0}と比較し、加えて第1のスキャンパ
スの故障の有無の結果より、第1のスキャンスキャンパ
ス102bのスキャンフリップフロップ301d,30
1e間または第2のスキャンパス103aのスキャンフ
リップフロップ301d,301h間で0縮退故障して
いることを特定できる。
プ301d,301e間の第1のスキャンパス102b
が1に縮退している1縮退故障の場合を仮定する。上記
の0縮退故障箇所を特定する同じ手順の結果、スキャン
出力端子108での第1のスキャンパス102a,10
2b,102cの出力列は、順に{1,0,1,0},
{1,0,1,1},{1,0,1,0}となる。
{1,0,1,0}と比較し、加えて第1のスキャンパ
スの故障の有無の結果より、第1のスキャンスキャンパ
ス102bのスキャンフリップフロップ301d,30
1e間または第2のスキャンパス103aのスキャンフ
リップフロップ301d,301h間で1縮退故障して
いることを特定できる。
キャンパスの0縮退故障箇所及び1縮退故障箇所の特定
が可能になる。
リップフロップが3個接続している例を挙げたが、フリ
ップフロップ数の増加またはスキャンパス数の増加に伴
い、スキャンフリップフロップとスキャンパス数を規則
的に接続する構成とパターンを変更すれば、スキャンパ
スの故障箇所の特定が可能になる。
導体集積回路内の被検査回路に対し通常のスキャンパス
テストを行う第1のパスに加えて、次段のフリップフロ
ップ(またはスキャン出力端子)を擬似的にセット・リ
セット状態にする第2のパスを設けることで、セット・
リセットされたフリップフロップの状態をスキャン出力
端子から観測し、スキャンパスの故障箇所の特定を行う
ものである。
導体集積回路内のスキャンパスの故障箇所を特定するた
めのスキャンパスの構成を示す図である。
の被検査回路、104はスキャンパスを構成するスキャ
ンフリップフロップ、107はスキャンデータを入力す
るためのスキャン入力端子、108はスキャンデータを
出力するためのスキャン出力端子、401は通常のスキ
ャンテストを行う第1のパス、402は次段フリップフ
ロップ(またはスキャン出力端子)を擬似的にセット・
リセット状態にする第2のパス、403はスキャンフリ
ップフロップ104の反転関係にある2つの出力値を比
較する比較器、404は第1のパス401と第2のパス
402の出力のどちらか一方を選択するセレクタを示し
ている。
回路内のスキャンパスの故障箇所を特定する半導体集積
回路装置の動作を、図4に示す回路を例にとって説明す
る。
07から第1のパス401を通して、スキャンフリップ
フロップ104の全てに1の値を格納する場合と、全て
に0の値を格納する場合を設ける。
スの0縮退故障箇所を、全てに0の値を格納する場合ス
キャンパスの1縮退故障箇所を特定できる。第1のパス
401を通して全てのスキャンフリップフロップ104
に、特定したい縮退故障に応じて1もしくは0の値を格
納する。各スキャンフリップフロップ104に値を格納
した後、セレクタ404を切り替えて、第2のパス40
2を活性化させる。第2のパス402を用いて、各スキ
ャンフリップフロップ104の反転関係にある2つの出
力の比較値を比較器403により次段のスキャンフリッ
プフロップ104に格納する。
リップフロップ104の出力は比較器403により任意
の値が出力されて、その値が次段のスキャンフリップフ
ロップ104に格納される。逆に故障を持つスキャンフ
リップフロップ104は2つの出力が反転の関係になら
ないために、正常な時とは逆の値が次段のスキャンフリ
ップフロップ104に格納される。
比較結果が格納された後、再びセレクタ404を切り替
えて第1のパス401を用いる。第1のパス401によ
り、スキャン出力端子108からスキャンフリップフロ
ップ104に格納された値を観測すると、正常なスキャ
ンフリップフロップ104と故障を持つスキャンフリッ
プフロップ104の値の境目が観測できるため、スキャ
ンパスの故障箇所を特定できる。
キャンパスの0縮退故障箇所及び1縮退故障箇所の特定
が可能になる。
導体集積回路内の被検査回路に対し通常のスキャンパス
テストを行う第1のパスに加えて、次段のフリップフロ
ップ(またはスキャン出力端子)を擬似的にセット・リ
セット状態にする第2のパスを設けることで、セット・
リセットされたフリップフロップの状態をスキャン出力
端子から観測し、スキャンパスの故障箇所の特定を行う
ものである。
導体集積回路内のスキャンパスの故障箇所を特定するた
めのスキャンパスの構成を示す図である。
の被検査回路、104はスキャンパスを構成するスキャ
ンフリップフロップ、107はスキャンデータを入力す
るためのスキャン入力端子、108はスキャンデータを
出力するためのスキャン出力端子、401は通常のスキ
ャンテストを行う第1のパス、402は次段フリップフ
ロップ(またはスキャン出力端子)を擬似的にセット・
リセット状態にする第2のパス、403はスキャンフリ
ップフロップ104のスキャン入力値と第1のパス40
1上にあるスキャンフリップフロップ104の出力値と
を比較する比較器、404は第1のパス401と第2の
パス402の出力のどちらか一方を選択するセレクタ、
501は入力信号に遅延をつける遅延器を示している。
回路内のスキャンパスの故障箇所を特定する半導体集積
回路装置の動作を、図5に示す回路を例にとって説明す
る。
07から第1のパス401を通して、スキャンフリップ
フロップ104の全てに1の値を格納する場合と、全て
に0の値を格納する場合を設ける。
スの0縮退故障箇所を、全てに0の値を格納する場合ス
キャンパスの1縮退故障箇所を特定できる。第1のパス
401を通して全てのスキャンフリップフロップ104
に、特定したい縮退故障に応じて1もしくは0の値を格
納する。各スキャンフリップフロップ104に値を格納
した後、セレクタ404を切り替えて、第2のパス40
2を活性化させる。
リップフロップ104のスキャン入力値と第1のパス4
01上にあるスキャンフリップフロップ104の出力値
の比較値を比較器403により次段のスキャンフリップ
フロップ104に格納する。予め、スキャンフリップフ
ロップ104の入力値は遅延器501により遅延時間を
持たせて、出力値との比較を可能にしておく。
キャンフリップフロップ104の出力は比較器403に
より任意の値が出力されて、その値が次段のスキャンフ
リップフロップ104に格納される。逆に故障を持つス
キャンフリップフロップ104は、出力値が故障の影響
を受けて反転するため、正常な時とは逆の値が次段のス
キャンフリップフロップ104に格納される。
比較結果が格納された後、再びセレクタ404を切り替
えて第1のパス401を用いる。第1のパス401によ
り、スキャン出力端子108からスキャンフリップフロ
ップ104に格納された値を観測すると、正常なスキャ
ンフリップフロップ104と故障を持つスキャンフリッ
プフロップ104の値の境目が観測できるため、スキャ
ンパスの故障箇所を特定できる。
キャンパスの0縮退故障箇所及び1縮退故障箇所の特定
が可能になる。
導体集積回路内の被検査回路に対し通常のスキャンパス
テストを行う第1のパスに加えて、次段のフリップフロ
ップ(またはスキャン出力端子)を擬似的にセット・リ
セット状態にする第2のパスを設けることで、セット・
リセットされたフリップフロップの状態をスキャン出力
端子から観測し、スキャンパスの故障箇所の特定を行う
ものである。
導体集積回路内のスキャンパスの故障箇所を特定するた
めのスキャンパスの構成を示す図である。
の被検査回路、104はスキャンパスを構成するスキャ
ンフリップフロップ、107はスキャンデータを入力す
るためのスキャン入力端子、108はスキャンデータを
出力するためのスキャン出力端子、601は任意の定常
値を与える基準信号、401は通常のスキャンテストを
行う第1のパス、402は次段フリップフロップ(また
はスキャン出力端子)を擬似的にセット・リセット状態
にする第2のパス、403は基準信号601と第1のパ
ス401上にあるスキャンフリップフロップ104の出
力値とを比較する比較器、404は第1のパス401と
第2のパス402の出力のどちらか一方を選択するセレ
クタを示している。
回路内のスキャンパスの故障箇所を特定する半導体集積
回路装置の動作を、図6に示す回路を例にとって説明す
る。
07から第1のパス401を通して、スキャンフリップ
フロップ104の全てに1の値を格納する場合と、全て
に0の値を格納する場合を設ける。
スの0縮退故障箇所を、全てに0の値を格納する場合ス
キャンパスの1縮退故障箇所を特定できる。第1のパス
401を通して全てのスキャンフリップフロップ104
に、特定したい縮退故障に応じて1もしくは0の値を格
納する。各スキャンフリップフロップ104に値を格納
した後、セレクタ404を切り替えて、第2のパス40
2を活性化させる。第2のパス402を用いて、第1の
パス401上にある各スキャンフリップフロップ104
の出力信号と基準信号601との比較値を比較器403
により次段のスキャンフリップフロップ104に格納す
る。
リップフロップ104の出力は比較器403により任意
の値が出力されて、その値が次段のスキャンフリップフ
ロップ104に格納される。逆に故障を持つスキャンフ
リップフロップ104は、出力が故障の影響を受けて反
転するため、正常な時とは逆の値が次段のスキャンフリ
ップフロップ104に格納される。全てのスキャンフリ
ップフロップ104に比較結果が格納された後、再びセ
レクタ404を切り替えて第1のパス401を用いる。
第1のパス401により、スキャン出力端子108から
スキャンフリップフロップ104に格納された値を観測
すると、正常なスキャンフリップフロップ104と故障
を持つスキャンフリップフロップ104の値の境目が観
測できるため、スキャンパスの故障箇所を特定できる。
キャンパスの0縮退故障箇所及び1縮退故障箇所の特定
が可能になる。
端子及び出力端子数を増加することなく、目的とする半
導体集積回路の歩留向上解析を容易に実施できるスキャ
ンパスの製造不良箇所を特定する効果がある。
内のスキャンパスの故障箇所を特定するためのスキャン
パスの構成を示す図
内のスキャンパスの故障箇所を特定するためのスキャン
パスの構成を示す図
内のスキャンパスの故障箇所を特定するためのスキャン
パスの構成を示す図
内のスキャンパスの故障箇所を特定するためのスキャン
パスの構成を示す図
内のスキャンパスの故障箇所を特定するためのスキャン
パスの構成を示す図
内のスキャンパスの故障箇所を特定するためのスキャン
パスの構成を示す図
ップフロップ 401 第1のパス 402 第2のパス 403 比較器 404 セレクタ 501 遅延器 601 基準信号
Claims (7)
- 【請求項1】半導体集積回路内の被検査回路をテストす
るための第1のスキャンパス入力及びスキャンパスの故
障箇所を特定するための第2のスキャンパス入力を備え
たスキャンフリップフロップと、複数あるスキャンフリ
ップフロップの前記第1のスキャンパス入力を用いて相
互に直列に接続しシフトレジスタ回路として動作させる
ための第1のスキャンパスと、前記第2のスキャンパス
入力を用いて相互に直列に接続しシフトレジスタ回路と
して動作させるための第2のスキャンパスを備え、 前記第1のスキャンパスにスキャン入力端子から入力し
た値を前記第2のスキャンパスでシフトし、正常時の出
力と比較するために他の第1のスキャンパスでスキャン
出力端子より取り出すように構成したことを特徴とする
半導体集積回路装置。 - 【請求項2】前記第1のスキャンパスに直列に接続され
た前記スキャンフリップフロップに保持される値が交互
に1,0になるように、前記スキャン入力端子から入力
することを特徴とする請求項1記載の半導体集積回路装
置。 - 【請求項3】前記第1のスキャンパスに直列に接続され
た前記スキャンフリップフロップを交互に外部より強制
的にセットまたはリセットする手段を備えたことを特徴
とする請求項2記載の半導体集積回路装置。 - 【請求項4】半導体集積回路内の被検査回路をテストす
るためのスキャンパスにおいて、フリップフロップのス
キャン出力を次段のフリップフロップへ入力するための
第1のパスと、反転関係にあるフリップフロップの2出
力の比較結果を任意の値として次段のフリップフロップ
に入力するための第2のパスと、前記第1のパスの出力
と前記第2のパスの出力のどちらか一方を選択するセレ
クタとを各々のフリップフロップの後ろに備え、正常時
の出力と比較するために前記第2のパスの比較結果を前
記第1のパスからスキャン出力端子より取り出すように
構成したことを特徴とする半導体集積回路装置。 - 【請求項5】半導体集積回路内の被検査回路をテストす
るためのスキャンパスにおいて、フリップフロップのス
キャン出力を次段のフリップフロップへ入力するための
第1のパスと、遅延器を通して遅延したフリップフロッ
プのスキャン入力信号とフリップフロップのスキャン出
力信号との比較結果を任意の値として次段のフリップフ
ロップに入力するための第2のパスと、前記第1のパス
の出力と前記第2のパスの出力のどちらか一方を選択す
るセレクタとを各々のフリップフロップの後ろに備え、
正常時の出力と比較するために前記第2のパスの比較結
果を前記第1のパスからスキャン出力端子より取り出す
ようにしたことを特徴とする半導体集積回路装置。 - 【請求項6】半導体集積回路内の被検査回路をテストす
るためのスキャンパスにおいて、フリップフロップのス
キャン出力を次段のフリップフロップへ入力するための
第1のパスと、任意の定常値を与える基準信号とフリッ
プフロップのスキャン出力信号との比較結果を任意の値
として次段のフリップフロップに入力するための第2の
パスと、前記第1のパスの出力と前記第2のパスの出力
のどちらか一方を選択するセレクタとを各々のフリップ
フロップの後ろに備え、正常時の出力と比較するために
前記第2のパスの比較結果を前記第1のパスからスキャ
ン出力端子より取り出すようにしたことを特徴とする半
導体集積回路装置。 - 【請求項7】半導体集積回路内の被検査回路をテストす
るスキャンパス経路に加えて、次段のフリップフロップ
を擬似的にセット・リセット状態にする経路を設けたこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001322999A JP3531635B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001322999A JP3531635B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003130917A JP2003130917A (ja) | 2003-05-08 |
JP3531635B2 true JP3531635B2 (ja) | 2004-05-31 |
Family
ID=19139951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001322999A Expired - Fee Related JP3531635B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3531635B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9564877B2 (en) * | 2014-04-11 | 2017-02-07 | Qualcomm Incorporated | Reset scheme for scan chains with asynchronous reset signals |
-
2001
- 2001-10-22 JP JP2001322999A patent/JP3531635B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003130917A (ja) | 2003-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090089637A1 (en) | Semiconductor test system and test method thereof | |
US7392448B2 (en) | Method and apparatus for determining stuck-at fault locations in cell chains using scan chains | |
JP5099869B2 (ja) | 半導体集積回路および半導体集積回路のテスト方法 | |
JP3785388B2 (ja) | 故障検出方法 | |
JP4265934B2 (ja) | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 | |
JP3531635B2 (ja) | 半導体集積回路装置 | |
JPH06201801A (ja) | Bist回路に用いるための改良されたデータ分析器および分析方法 | |
JP2007051936A (ja) | スキャンチェーンにおける故障位置特定方法 | |
JP2007003338A (ja) | 半導体装置及びそのテスト方法 | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
JP5796404B2 (ja) | 半導体回路及びテスト方法 | |
JP2007225514A (ja) | 半導体集積回路装置及びその検査方法 | |
JPH08220192A (ja) | 組み込み型自己テスト論理回路 | |
JP2010032428A (ja) | 半導体装置及び半導体装置の検査方法 | |
JP2000304829A (ja) | 半導体検査方法 | |
JP2008026074A (ja) | Icテスト方法及びic | |
JP6413777B2 (ja) | 電子回路装置及び試験装置 | |
JP3588052B2 (ja) | バウンダリスキャンテスト回路 | |
JP3904737B2 (ja) | 半導体装置及びその製造方法 | |
JP3998607B2 (ja) | 半導体集積回路装置の試験装置及び試験方法 | |
JP2003068866A (ja) | 半導体集積回路装置および半導体集積回路装置の設計方法 | |
JPH0949863A (ja) | 半導体集積回路装置の故障検査方法 | |
JP2006170678A (ja) | スキャンテスト回路 | |
JP2003172768A (ja) | 集積回路 | |
JP2002082146A (ja) | スキャンテスト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040223 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |