FR2743666A1 - Structure de boitier pour circuit integre - Google Patents

Structure de boitier pour circuit integre Download PDF

Info

Publication number
FR2743666A1
FR2743666A1 FR9700405A FR9700405A FR2743666A1 FR 2743666 A1 FR2743666 A1 FR 2743666A1 FR 9700405 A FR9700405 A FR 9700405A FR 9700405 A FR9700405 A FR 9700405A FR 2743666 A1 FR2743666 A1 FR 2743666A1
Authority
FR
France
Prior art keywords
integrated circuit
lug
circuit according
hole
housing structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9700405A
Other languages
English (en)
Other versions
FR2743666B1 (fr
Inventor
Tadayoshi Miyoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of FR2743666A1 publication Critical patent/FR2743666A1/fr
Application granted granted Critical
Publication of FR2743666B1 publication Critical patent/FR2743666B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308—Adaptations of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1081—Special cross-section of a lead; Different cross-sections of different leads; Matching cross-section, e.g. matched to a land

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

La présente invention concerne une structure de boîtier pour un circuit intégré qui comprend des supports de bandes (la à le), et un ergot (22) monté de façon verticale sur un panneau de câblage (2). Des LSI (12) sont montés sur les supports de bandes (1a à 1e) respectivement. Les supports de bandes (1a à 1e) comprennent respectivement des couches de base (13). Des bornes de connexion extérieures (11) sont prévues sur la couche de base (13) en réseau. La borne de connexion extérieure (11) comprend un trou traversant (18) et un motif conducteur (17) prévu sur la surface interne du trou traversant (18). Les ergots (22) montés de façon verticale sur le panneau de câblage (2) sont introduits dans les bornes de connexion extérieures (11) des supports de bandes (1a à 1e). Les bornes de connexion extérieures (11a à 11e) sont reliées électriquement par les ergots (22).

Description

STRUCTURE DE BOITIER POUR CIRCUIT INTEGRE
DESCRIPTION
CONTEXTE DE L'INVENTION
La présente invention concerne une structure de boîtier pour un circuit intégré et, plus particulièrement, une structure de boîtier pour un circuit intégré contenant plusieurs supports de puces stratifiés.
En référence à la figure 19, un boîtier conventionnel pour un circuit intégré ayant plusieurs supports de puces stratifiés comprend des supports de couches stratifiés 101a à 101d, et des fils conducteurs extérieurs 152a à 152e que comportent les supports de couches respectifs 101a à 101d. La connexion de chacun des fils conducteurs extérieurs 152a à 152e à un panneau de câblage 102 dépend de s'il est composé d'une borne commune de chaque fil conducteur ou d'une borne non commune.
En référence à la figure 20, le fil conducteur extérieur 152e, qui est composé de la borne commune de chaque fil conducteur, est soudé sur une borne de connexion du panneau de câblage 102 par recouvrement des extrémités de la borne commune des fils conducteurs extérieurs 151a à 151d.
En référence de nouveau la figure 19, les fils conducteurs extérieurs 152a à 152d des supports de couches 101a à 101d sont les extrémités de borne non commune. Les fils conducteurs extérieurs 152a à 152d sont connectés à l'emplacement de -onexio sur le panneau de câblage 102 en se décalant l'un par rapport à l'autre.
En référence à la figure 21, à l'emplacement de connexion du fil conducteur extérieur 152c, par exemple, les supports de couches 101a, 101b et 101d ne comportent pas les fils conducteurs extérieurs. Seul le support de couches 101c a un fil conducteur extérieur.
Le fil conducteur extérieur 152c du support de couches 101c est connecté au panneau de câblage 102. De cette façon, les fils conducteurs extérieurs 152a à 152d sont décalés par rapport à l'emplacement du fil conducteur extérieur 152c pour empêcher un court circuit.
Dans un boîtier où les supports de bandes sont stratifiés, les bornes de connexion extérieures, c'està-dire les fils conducteurs extérieurs, existent uniquement sur la périphérie de la puce. Par conséquent, afin d'augmenter le nombre de fils conducteurs extérieurs, il n'y a pas d'autre moyen que de réduire le pas entre les fils conducteurs extérieurs. Cependant, un problème réside dans le fait qu'il est difficile d'augmenter considérablement le nombre de fils conducteurs, en raison des limites de la technologie de l'emballage, telles que le pont de soudure.
De plus, étant donné qu'il est nécessaire que les bornes non communes soient disposées par décalage l'une par rapport à l'autre, l'efficacité du boîtier diminue au fur et à mesure que le nombre de bornes non communes augmente. C'est-à-dire qu'il y a un problème en ce que la borne non commune occupe une zone de montage.
En raison de ces deux problèmes, la structure du boîtier comprenant des supports de bandes stratifiés est limitée seulement pour une application à un circuit intégré ayant une quantité relativement faible de bornes de sortie/entrée extérieures, c est-à-dire, une mémoire. Même si elle peut être appliquée à la mémoire, une telle application est empêchée quand le nombre de stratifications augmente, parce que le nombre de bornes non communes augmente. Par ailleurs, elle ne peut s'appliquer à un microprocesseur parce que, non seulement le microprocesseur possède un grand nombre de bornes d'entrée/sortie extérieures, mais aussi parce que ces bornes d'entrée/sortie extérieures en plus grana nombre sont connectées de façon compliquée à d'autres circuits intégrés.
En plus de ce qui précède, une structure conventionnelle avec stratification de plusieurs supports de bandes pose un problème qui consiste en ce que la longueur des fils conducteurs extérieurs des supports de bandes respectifs doit être modifiée pour chaque support de bande. C'est-à-dire que les supports de bandes doivent être formés de façon à avoir une longueur supérieure pour les supports de bandes disposés sur les couches supérieures.
Outre la technique d'emballage mentionnée cidessus comprenant la stratification des supports de bandes, une technique pour réaliser un boîtier à densité élevée pour un circuit intégré comprend un module à paillette (MCM). Dans le module à paillette, plusieurs circuits intégrés sont montés sur un support de puce. Le MCM permet la ccmbnaison d'un microprocesseur à intégration à crante telle (lys) et d'une mémoire LSI, et fournit une excellente structure de boîtier en réalisant un module compact, à densité élevée et à vitesse élevée. Cependant, actuellement, la technologie d'inspection n'est pas complètement au point pour une puce d'appui (un LSI avant montage sur le support de puce). Par conséquent, le LSI à monter sur le MCM est habituellement inspecté après qu'il a été monté sur le MCM. C'est-à-dire que le LSI qui n' est pas inspecté ou qui est inspecté de façon insuffisante est monté sur le support de puce, et tous les LSI montés sur le support de puce sont inspectés en tant que MCM dans sa globalité. Si un défaut est constaté sur un LSI lors de cette inspection, il est nécessaire de remplacer seulement le LSI défectueux. Cependant, il est très difficile voire impossible de remplacer seulement le LSI défectueux, comparé au remplacement d'un support de puce monté sur un substrat. Ceci amène à se débarrasser du MCM tout entier. En conséquence, se débarrasser d'autres LSI acceptables montés sur le MCM entraîne une dépense élevée.
En raison des problèmes ci-dessus, un objet de la présente invention est de fournir une structure de boîtier pour un circuit intégré comprenant un grand nombre de bornes de connexion extérieures. Plus précisément, la structure de boîtier pour un circuit intégré est formée par stratification de plusieurs supports de bandes ayant des bornes de connexion extérieures disposées en réseau.
De plus, un autre objet de la présente invention est de fournir une structure de boîtier pour un circuit intégré qui peut être fabricuée facilement. Plus précisément, on peut utiliser a technologie de connexion sur bande (TAB) . De plus, la structure et la disposition des bornes de connexion extérieures sont identiques pour tous les supports de bandes. En outre, la connexion entre plusieurs supports de bandes est effectuée avec une structure simple.
Un autre objet de la présente invention est encore de fournir une structure de boîtier pour un circuit intégré où l'efficacité du boîtier n' est pas diminuée même s'il existe plusieurs bornes non communes. Plus précisément, la connexion sélective de bornes non communes à un circuit intégré peut être effectuée sans décaler les positions des bornes non communes.
Un autre objet de la présente invention est encore de fournir une structure de boîtier pour un circuit intégré qui lui permet d'inspecter individuellement les circuits intégrés.
RESUME DE L'INVENTION
Selon un aspect de la présente invention, il est prévu une structure de boîtier pour un circuit intégré qui comprend un premier support de bande ayant une première couche de base, un premier circuit intégré monté sur la première couche de base, un premier trou traversant prévu à travers la première couche de base, et un premier motif conducteur prévu sur la surface interne du premier trou traversant et connecté électriquement au premier circuit intégré au moyen du câblage, un second support de bande ayant une seconde couche de base, un second circuit intégré monté sur la seconde couche de base, un second trou traversant prévu à travers la seconde couche de base, et un second motif conducteur prévu sur la surface interne du second trou traversant et connecté électriquement au second circuit intégré, et un ergot conducteur introduit à l'intérieur du premier trou traversant dans ledit premier support de bande et du second trou traversant dans le second support de bande.
Selon un autre aspect de la présente invention, le premier support de bande et le second support de bande comprennent des trous traversants supplémentaires, des ergots supplémentaires sont prévus, et chacun des ergots s'introduit dans l'un parmi la pluralité des premiers trous traversants et dans l'un parmi la pluralité des seconds trous traversants.
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention deviendront plus visibles au moyen de la description détaillée ci-dessous examinée conjointement avec les dessins en annexe, dans lesquels
la figure 1 est une vue en perspective de la structure de boîtier pour un circuit intégré selon un premier mode de réalisation de la présente invention
la figure 2 est une vue en coupe prise le long de la ligne a-a de la figure 1
la figure 3 est une vue agrandie montrant une zone près d'une borne de connexion extérieure 11 -de la figure 2
la figure 9 est une vue agrandie montrant une zone près d'une plage de connexion 21 de la figure 2
la figure 5 est une vue montrant une structure dans laquelle un matériau isolant 41 est appliqué sur la surface d'un motif conducteur 17
la figure 6 est une vue montrant une structure dans laquelle le matériau isolant 41 est appliqué sur la surface d'un ergot 22
la figure 7 est une vue montrant un état dans lequel plusieurs bornes de connexion extérieures lîa à llc sont connectées de façon sélective à un ergot 22
la figure 8 est une vue montrant la structure d'un second mode de réalisation selon la présente invention
la figure 9 est une vue montrant la structure d'un troisième mode de réalisation selon la présente invention
la figure 10 est une vue montrant la structure d'un quatrième mode de réalisation selon la présente invention
la figure 11 est une vue montrant la structure d'un quatrième mode de réalisation selon la présente invention
la figure 12 est une vue montrant la structure d'un quatrième mode de réalisation selon la présente invention
la figure 13 est une vue montrant la structure d'un quatrième mode de réalisation selon la présente invention
la figure 14 est une vue montrant la structure d'un cinquième mode de réalisation selon la présente invention ;
la figure 15 est une vue montrant la structure d'un sixième mode de réalisation selon la présente invention
la figure 16 est une vue montrant la structure d'un sixième mode de réalisation selon la présente invention ;
la figure 17 est une vue montrant la structure d'un septième mode de réalisation selon la présente invention
la figure 18 est une vue montrant la structure d'un septième mode de réalisation selon la présente invention
la figure 19 est une vue en perspective montrant une structure de boîtier conventionnelle pour un circuit intégré
La figure 20 est une vue en coupe montrant comment les bornes non communes sont connectées dans la structure de la figure 19 ; et
la figure 21 est une vue en coupe montrant comment les bornes non communes sont connectées dans la structure de la figure 19.
Sur les dessins, les mêmes numéros de référence représentent les mêmes éléments structurels.
DESCRIPTION DETAILLEE DES MODES DE REALISATION
PREFERES
Maintenant, la présente invention va être expliquée de façon détaillée en référence aux dessins.
La figure 1 est une vue en perspective éclatée d'un premier mode de réalisation selon la présente invention, alors que la figure 2 est une vue en coupe prise le long de la ligne a-a de la figure 1.
En référence à la figure 1, le premier mode de réalisation de la structure de boîtier selon la présente invention comprend plusieurs supports de bandes 1, un panneau de câblage 2, et plusieurs ergots 22 fixés dans le sens vertical sur le panneau de câblage 2. Les ergots 22 sont disposés en réseau.
En référence aux figures 2 et 3, chacun des supports de bandes la à le comprend une couche de base 13, et un LSI 12 est monté sur la couche de base 13. La couche de base 13 est constituée de résine, telle que du polyimide, du verre-époxy, du polyester ou de la résine BT. Un motif de câblage 14 est prévu sur la surface supérieure de la couche de base 13. Le motif de câblage 14 est formé par ajustement par pression ou par feuille de cuivre de contact. Il peut être possible de former le motif de câblage 14 par attaque chimique d'une feuille conductrice plaquée sur la couche de base 13 dans un motif souhaité. Un trou de périphérique est prévu au centre de la couche de base 13. Une partie du motif de câblage 14 se projette dans le trou de périphérique pour former un fil conducteur intérieur 15. Le fil conducteur intérieur 15 est plaqué avec de l'étain (Sn), de l'or (Au) (étant donné la première couche de nickel (Ni)), ou de la soudure à l'étain. Le fil conducteur intérieur 15 est relié à une plage de connexion du LSI 12 disposée sur le trou de périphérique. Pour cette connexion, on utilise une technique de connexion telle cuve le contact par couplage ou le contact en un seul point. La connexion du fil conducteur intérieur 15 et la surface du circuit de LSI sont enrobées de résine 16. De l'époxy ou des silicones peuvent être utilisées comme résine 16.
En référence à la figure 3, le support de bande 1 est pourvu d'une borne de connexion extérieure 11. La borne de connexion extérieure du support de bande 1 comprend un trou traversant 18, et un motif conducteur 17 prévu sur la surface interne du trou traversant 18.
Le motif conducteur 17 peut être prévu sur les surfaces supérieure et inférieure de la couche de base 13 en plus de la surface interne du trou traversant 18.
Chaque motif conducteur 17 est relié au LSI 12 par le motif de câblage 14 et le fil conducteur intérieur 15.
Les bornes de connexion extérieures 11 sont alignées avec l'ergot 22 monté sur le panneau de câblage 2, et disposées en réseau.
En référence à la figure 4, l'ergot 22 est relié à la plage de connexion 21 du panneau de câblage 2 avec une soudure 23. L'ergot 22 est relié à une couche de câblage interne du panneau de câblage 2.
En référence aux figures 2 et 3 à nouveau, l'ergot 22 correspondant au trou traversant 18 prévu à travers la borne de connexion extérieure 11 est introduit dans le trou traversant 18. Quand le motif conducteur 17 sur le trou traversant 18 est mis en contact avec l'ergot 22, la borne de connexion extérieure 11 est reliée électriquement à l'ergot 22. Sur le panneau de câblage 2, plusieurs supports de bandes la à le sont successivement stratifiés. Sur la figure 2, les supports de bandes la à le sont stratifiés. L'ergot 22 passe à travers les bornes de connexion extérieures lIa à île des supports de bandes la à le. Ceci connecte les bornes de connexion extérieures lia à 11e des supports de bandes la à le les unes aux autres.
Il est souhaitable que les bornes de connexion extérieures lia à île correspondants aux supports de bandes la à le aient des fonctions communes. Parce que les bornes de connexion extérieures correspondantes lia à île sont connectées par le même ergot 22. Les fonctions des bornes de connexion extérieures lia à île consistent à servir de borne de signal, de borne d'alimentation, et de borne de mise à la terre. Quand les fonctions des bornes de connexion extérieures lia à île ne peuvent pas être rendues communes, il est nécessaire de connecter électriquement l'une des bornes de connexion extérieures lia à île en particulier à l'ergot 22, et d'isoler le reste de l'ergot 22 en question. Une telle isolation peut être réalisée en ne formant pas le motif conducteur 17 sur la borne de connexion extérieure 11 qui doit être isolée. On peut aussi la réaliser en ne connectant pas le motif conducteur 17, formé sur la borne de connexion extérieure 11, au motif de câblage 14.
En référence à la figure 5, l'isolation de la borne de connexion extérieure 11 peut être réalisée en appliquant du matériau isolant 41 sur le motif conducteur 17.
En référence à la figure 6, l'isolation ~de la borne de connexion extérieure 11 peut être réalisée en appliquant du matériau isolant 42 sur la zone correspondante sur l'ergot 22 qui est à l'opposé de la borne de connexion extérieure Il qui doit être isolée.
Il est permis d'appliquer le m2téri2 solar.. 42 sur l'ergot entier 22 et de le retirer ensuite d'une zone qui est opposée à la borne de connexion extérieure 11 qu'il est nécessaire de connecter.
En référence à la figure 7, quand les supports de bandes la et lc des supports de bandes la et lc sont connectés à l'ergot 22, le matériau isolant 42 est appliqué sur l'emplacement sur l'ergot 22 qui est à l'opposé du motif conducteur 7 de la borne extérieure llb du support de bande lb. Par conséquent, les bornes de connexion extérieures lla et llc sont connectées à l'ergot 22, et la borne de connexion extérieure lîb est isolée de l'ergot 22. La démarche consistant à connecter l'ergot 22 de façon sélective au moyen d'une application du matériau isolant sur l'ergot 22 est efficace quand le LSI 12 est une mémoire LSI. La raison en est que les supports de bandes 1 avec la même structure peuvent être stratifiés.
Le procédé de fabrication du premier mode de réalisation est maintenant décrit.
Dans une première étape, le LSI 12 est monté sur le support de bande 1. Dans une seconde étape, plusieurs supports de bandes la à ld sont successivement stratifiés par introduction de l'ergot 22 dans les bornes de connexion extérieures lla à île.
Dans une troisième étape, l'extrémité inférieure de l'ergot 22 est soudée au panneau de câblage 2. Dans ce procédé, le fonctionnement du LSI 12 est inspecté soit après la première étape soit après la seconde étape.
Il peut être fabriqué au moyen du procédé suivant.
Dans une première étape, l'ergot 22 est monté de façon verticale sur le panneau de câblage 2. Dans une seconde étape, le LSI 12 est monté sur le support de bande 1. Dans une troisième étape, les supports de bandes 1 sont successivement stratifiés sur l'ergot 22 monté de façon verticale sur le panneau de câblage 2.
Un second mode de réalisation de la présente invention est maintenant décrit ci-dessous.
En référence à la figure 8, dans le second mode de réalisation, un puits de chaleur 31 est placé sur le support de bande la disposé au-dessus de plusieurs supports de bandes. Le puits de chaleur 31 est connecté sur la surface sans circuit du LSI 12 sur le support de bande la. Le puits de chaleur 31 est maintenu sur le panneau de câblage 2 par une patte de soutien 33. Une résine thermoconductrice 32 est introduite entre chacun des LSI 12. Dans le second mode de réalisation, la chaleur produite à partir de chacun des LSI 12 est transmise au puits de chaleur 31 par le LSI 12 et la résine thermoconductrice 32 et rayonnée depuis le puits de chaleur 31.
Un troisième mode de réalisation de la présente invention est maintenant décrit.
En référence à la figure 9, dans le troisième mode de réalisation, une plaque thermoconductrice 34 est introduite entre chacun des supports de bandes 1. La plaque thermoconductrice 34 est constituée d'un bon matériau thermoconducteur tel que le cuivre ou l'aluminium. Un puits de chaleur 35 est monté sur une extrémité de la plaque thermoconductrice 34. La chaleur produite à partir du LSI 12 est transmise au puits de chaleur 35 par la plaque thermoconductrice 34 et est rayonnée à travers celle-ci. Si l'on souhaite que beaucoup de chaleur soit rayonnée, la plaque thermoconductrice 34 peut être disposée de -.2A' ère à faire saillie à partir de chaque côté du support de bande 1 et monter le puits de chaleur 35 sur chaque extrémité de la plaque thermoconductrice 34.
Un quatrième mode de réalisation de la présente invention est maintenant décrit.
Dans le quatrième mode de réalisation, une modification est apportée en ce qui concerne la conception de la forme du trou traversant 18 ou de l'ergot 22 pour réaliser une connexion plus sûre entre l'ergot 22 et la borne de connexion extérieure 11.
En référence à la figure 10, le trou traversant 18 est de forme ovale.
En référence à la figure 11, le trou traversant 18 est de forme rectangulaire.
En référence à la figure 12, l'ergot 22 est ovale en coupe transversale.
En référence à la figure 13, l'ergot 22 est rectangulaire en coupe transversale.
Dans le quatrième mode de réalisation, l'introduction de l'ergot 22 provoque une expansion et une légère déformation du trou traversant 18. Ceci rend la connexion électrique entre l'ergot 22 et la borne de connexion extérieure 11 plus sûre.
Un cinquième mode de réalisation de la présente invention est maintenant décrit.
En référence à la figure 14, dans le cinquième mode de réalisation, le trou traversant 18 a une surface conique. Ceci facilite l'introduction de l'ergot 22.
Un sixième mode de réalisation de la présente invention est maintenant décrit.
Dans le sixième mode de réalisation, une modification est apportée en ce qui concerne la forme de la surface de l'ergot 22 de telle sorte qu'il est difficile de retirer l'ergot 22 du trou traversant 18.
En référence à la figure 15, l'ergot 22 est formé pour avoir une surface en dents de scie.
En référence à la figure 16, l'ergot 22 est formé pour avoir une surface en ondulation.
Un septième mode de réalisation de la présente invention est maintenant décrit.
En référence à la figure 18, dans le septième mode de réalisation, le motif conducteur 17 sur la borne de connexion extérieure 11 et l'ergot 22 sont reliés par de la soudure 24.
Le procédé de fabrication du septième mode de réalisation est maintenant décrit.
En référence à la figure 17, dans une première étape, la soudure 24 est plaquée sur la surface de l'ergot 22. Ensuite, l'ergot 22 est introduit dans le trou traversant 18.
En référence à la figure 18, dans une seconde étape, la soudure 24 est chauffée par refusion. Cette chaleur fait fondre la soudure 24. Par conséquent, le motif conducteur 17 et l'ergot 22 sont reliés par la soudure 24. Il est souhaitable d'inspecter le fonctionnement du LSI 12 avant d'effectuer la seconde étape. La raison en est qu'il est difficile de remplacer un support de bande défectueux 1 après avoir effectué la seconde étape.
Selon le septième mode de réalisation, l'ergot 22 est relié de façon plus sûre à la home de connexion externe 11.
Des modifications de la présente invention sont maintenant décrites.
Comme structure et procédé pour monter le LSI 12 sur la couche de base 13, on peut employer la structure et le procédé utilisés dans le montage TAB. Par exemple, le montage de zone TAB peut être employé. Le montage de zone TAB est efficace quand le LSI 12- a plusieurs bornes de connexion.
Les motifs de câblage 14 peuvent être prévus sur les deux côtés de la couche de base 13.
Une bande multicouches qui comprend plusieurs couches isolantes et couches de câblage qui sont stratifiées alternativement peut être utilisée comme couche de base 13. Dans ce cas, il est préférable d'utiliser séparément chaque couche de câblage comme une couche de signal, une couche d'alimentation, et une couche de mise à la terre. Dans cette structure, des caractéristiques électriques peuvent être améliorées.
Par conséquent, il devient possible de transmettre des signaux à grande vitesse. De plus, la densité du boîtier peut être davantage accrue car une connexion plus complexe, telle que des lignes de signaux se coupant les unes les autres de façon tridimensionnelle, peut être réalisée.
Le panneau de câblage 2 peut être pourvu d'un trou traversant dans lequel est introduit l'ergot 22.
L'ergot 22 est relié au trou traversant dans le panneau de câblage 2 par de la soudure.
Les bornes de connexion extérieures 11 et les ergots 22 peuvent être disposés de façon asymétrique pour empêcher les ergots 22 de s'introduire dans les supports de bandes 1 par erreur. Des exeples de disposition asymétrique comprennent l'augmentation de plus un ou la diminution de moins un du nombre de bornes de connexion extérieures 11. Ceci détermine uniquement l'orientation des supports de bandes 1 dans lesquels s'introduisent les ergots 22.
Dans la structure des second et troisième modes de réalisation, diverses structures de refroidissement peuvent être utilisées à la place des puits de chaleur 31 et 35. Par exemple, une unité de refroidissement à eau ou un élément de refroidissement Peltier peuvent être utilisés.
L'entière structure du boîtier peut être enfermée dans un boîtier au lieu d'enrober individuellement les
LSI 12 avec la résine 16. De plus, la résine 16 peut être injectée entre les supports de bandes la à le une fois qu'ils ont été stratifiés. Ceci permet de protéger les LSI 12 de la saleté ou de l'humidité.
Des composants électroniques autres que les LSI 12 peuvent être montés sur le support de bande 1. Par exemple, un support de bande 1 monté avec un périphérique passif tel qu'un condensateur ou une résistance peut être stratifié en même temps que le support de bande 1 monté avec le LSI 12. Ceci peut stabiliser le fonctionnement du LSI 12.
Seule la disposition des bornes externes de connexion 11 doit être commune pour chaque support de bande. Par exemple, la disposition, la géométrie ou la structure du motif de câblage 14 peut varier d'un support de bande à l'autre.
Un support de bande monté avec un microprocesseur et un support de bande 1 monté avec une mémoire peuvent être stratifiés. Dans ce cas, il peut être poss ble ce placer le support de bande monté avec le microprocesseur sur la couche supérieure, et de placer les supports de bandes montés avec des mémoires à grande vitesse sur les couches successives. La mémoire à grange vitesse peut être utilisée comme mémoire cache.
Certains des ergots 22 peuvent ne pas être connectés au conducteur interne du panneau de câblage 2. De tels ergots 22 ont seulement une fonction de connexion des bornes de connexion externes 11 entre elles.
Comme décrit ci-dessus, selon la structure de boîtier pour un circuit intégré selon la présente invention, étant donné que les bornes de connexion externes du support de bande sont disposées en réseau, le nombre de bornes de connexion externes peut être considérablement augmenté.
De plus, chaque support de bande peut être facilement fabriqué au moyen de la technologie TAB. En outre, la connexion électrique peut être facilement réalisée entre les supports de bandes en introduisant les ergots conducteurs dans le trou traversant de chaque support de bande.
Une connexion sélective entre les ergots et les bornes de connexion extérieures peut être facilement réalisée. En particulier, il suffit de ne pas prévoir le motif conducteur. Le motif conducteur peut ne pas être connecté au câblage. De plus, un matériau isolant peut être appliqué sur l'ergot ou la borne de connexion extérieure. Même s'il y a une borne non commune, il n est pas nécessaire de décaler les bornes de connexion extérieures. Par conséquent, meme si le nombre de bornes non communes augmente, l'efficacité du boîtier n'est pas diminuée.
Chaque circuit intégré est monté sur le support de bande. Par conséquent, des circuits intégrés individuels peuvent être inspectés avant que plusieurs supports de bandes soient connectés. Tout circuit intégré défectueux peut être rejeté par le support de bande.
Bien que la présente invention ait été décrite en relation avec les modes de réalisation préférés, il sera tout à fait possible pour les spécialistes dans l'art de mettre en pratique cette invention de plusieurs autres façons.

Claims (18)

REVENDICATIONS
1. Structure de boîtier pour un circuit intégré comprenant
un premier support de bande ayant une première couche de base, un premier circuit intégré monté sur ladite première couche de base, un premier trou traversant prévu à travers ladite première couche de base, et un premier motif conducteur prévu sur la surface interne dudit premier trou traversant et relié électriquement audit premier circuit intégré par câblage
un second support de bande ayant une seconde couche de base, un second circuit intégré monté sur ladite seconde couche de base, un second trou traversant prévu à travers ladite seconde couche de base, et un second motif conducteur prévu sur la surface interne dudit second trou traversant et relié électriquement audit second circuit intégré; et
un ergot conducteur introduit dans ledit premier trou traversant dudit premier support de bande et dans ledit second trou traversant dudit second support de bande.
2. Structure de boîtier pour un circuit intégré selon la revendication 1, dans laquelle ledit premier motif conducteur dudit premier support de bande est relié électriquement audit second motif conducteur dudit second support de bande par ledit ergot.
3. Structure de boîtier pour un circuit intégré selon la revendication 1, comprenant e outre
un panneau de câblage, sur lequel ledit ergot est fixé verticalement.
4. Structure de boîtier pour un circuit intégré selon la revendication 1, dans laquelle ledit premier support de bande et ledit second support de bande comprennent des trous traversants supplémentaires,
dans laquelle des ergots supplémentaires sont prévus, et
dans laquelle chacun desdits ergots s'introduit dans l'un parmi la pluralité de premiers trous traversants et dans l'un parmi la pluralité de seconds trous traversants.
5. Structure de boîtier pour un circuit intégré selon la revendication 4, dans laquelle lesdits plusieurs premiers trous traversants et lesdits plusieurs seconds trous traversants sont respectivement disposés en réseau.
6. Structure de boîtier pour un circuit intégré selon la revendication 1, dans laquelle un matériau d'isolation est prévu sur ledit premier motif conducteur, ledit matériau d'isolation isolant électriquement ledit ergot et ledit premier motif conducteur.
7. Structure de boîtier pour un circuit intégré selon la revendication 1, dans laquelle un matériau d'isolation est prévu sur l'emplacement dudit ergot qui se trouve à l'opposé dudit premier motif conducteur, ledit matériau d'isolation isolant de façon électrique ledit ergot et ledit premier motif conducteur.
8. Structure de boîtier pour un circuit intégré selon la revendication 1, comprenant en outre
un élément de refroidissement prévu sur ledit premier circuit intégré ; et
un élément thermoconducteur intercalé entre lesdits premier et second circuit intégrés
9. Structure de boîtier pour un circuit intégré selon la revendication 1, comprenant en outre
un élément à rayonnement thermique (31) intercalé entre lesdits premier et second supports de bandes ; et
un élément de refroidissement relié à une extrémité de ladite plaque de rayonnement thermique.
10. Structure de boîtier pour un circuit intégré selon la revendication 1, dans laquelle au moins un desdits premier et second trous traversants est un trou ovale.
11. Structure de boîtier pour un circuit intégré selon la revendication 1, dans laquelle au moins un desdits premier et second trous traversants est un trou rectangulaire.
12. Structure de boîtier pour un circuit intégré selon la revendication 1, dans laquelle ledit ergot a une coupe transversale ovale.
13. Structure de boîtier pour un circuit intégré selon la revendication 1, dans laquelle ledit ergot a une coupe transversale rectangulaire.
14. Structure de boîtier pour un circuit intégré selon la revendication 1, dans laquelle au moins un desdits premier et second trous traversants a une surface conique.
15. Structure de boîtier pour un circuit rntégré selon la revendication 1, dans laquelle ledit ergot a une surface en dents de scie.
16. Structure de boîtier pour un circuit intégré selon la revendication 1, dans laquelle ledit ergot a une surface en ondulation.
17. Structure de boîtier pour un circuit intégré selon la revendication 1, dans laquelle lesdits premier et second motifs conducteurs sont reliés par soudure audit ergot.
18. Procédé de fabrication d'une structure de boîtier pour un circuit intégré, ladite structure de boîtier comprenant une couche de base, un circuit intégré monté sur ladite couche de base, un trou traversant prévu à travers ladite couche de base, et un motif conducteur prévu sur la surface interne dudit trou traversant et relié électriquement audit circuit intégré, ledit procédé comprenant les étapes consistant a:
appliquer la soudure sur la surface de l'ergot conducteur
introduire ledit ergot dans ledit trou traversant ; et
dissoudre ladite soudure par chauffage pour connecter ledit ergot et ledit motif conducteur avec ladite soudure.
FR9700405A 1996-01-17 1997-01-16 Structure de boitier pour circuit integre Expired - Fee Related FR2743666B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8005495A JP2792494B2 (ja) 1996-01-17 1996-01-17 集積回路の実装構造

Publications (2)

Publication Number Publication Date
FR2743666A1 true FR2743666A1 (fr) 1997-07-18
FR2743666B1 FR2743666B1 (fr) 2003-08-15

Family

ID=11612821

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9700405A Expired - Fee Related FR2743666B1 (fr) 1996-01-17 1997-01-16 Structure de boitier pour circuit integre

Country Status (3)

Country Link
JP (1) JP2792494B2 (fr)
CA (1) CA2195038C (fr)
FR (1) FR2743666B1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816932B2 (en) * 2008-02-21 2010-10-19 Teradyne, Inc. Test system with high frequency interposer
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
JP5115632B2 (ja) 2010-06-30 2013-01-09 株式会社デンソー 半導体装置
JP2016032033A (ja) * 2014-07-29 2016-03-07 株式会社村田製作所 積層基板の製造方法
JP6621450B2 (ja) 2017-09-13 2019-12-18 矢崎総業株式会社 板状配索材の導体接続構造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134743A (en) * 1980-03-26 1981-10-21 Sharp Corp Semiconductor device of film carrier type
JPH04280696A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置
JPH0563138A (ja) * 1991-04-18 1993-03-12 Hitachi Ltd 半導体集積回路装置
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
JPH05343602A (ja) * 1992-06-11 1993-12-24 Hitachi Ltd 高集積半導体装置及びそれを用いた半導体モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275981A (en) * 1975-12-22 1977-06-25 Hitachi Ltd Multichip device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134743A (en) * 1980-03-26 1981-10-21 Sharp Corp Semiconductor device of film carrier type
JPH04280696A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置
JPH0563138A (ja) * 1991-04-18 1993-03-12 Hitachi Ltd 半導体集積回路装置
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
JPH05343602A (ja) * 1992-06-11 1993-12-24 Hitachi Ltd 高集積半導体装置及びそれを用いた半導体モジュール

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 006, no. 012 (E - 091) 23 January 1982 (1982-01-23) *
PATENT ABSTRACTS OF JAPAN vol. 017, no. 085 (E - 1322) 19 February 1993 (1993-02-19) *
PATENT ABSTRACTS OF JAPAN vol. 017, no. 378 (E - 1398) 15 July 1993 (1993-07-15) *
PATENT ABSTRACTS OF JAPAN vol. 018, no. 171 (E - 1529) 23 March 1994 (1994-03-23) *

Also Published As

Publication number Publication date
JP2792494B2 (ja) 1998-09-03
FR2743666B1 (fr) 2003-08-15
JPH09199537A (ja) 1997-07-31
CA2195038A1 (fr) 1997-07-18
CA2195038C (fr) 2003-07-15

Similar Documents

Publication Publication Date Title
EP0239494B1 (fr) Boîtier de circuit intégré
TW480636B (en) Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
FR2629666A1 (fr) Carte a circuit integre comportant des modules de circuit destines au montage de composants electroniques
EP1792526A1 (fr) Dispositif electronique avec repartiteur de chaleur integre
EP0310463A1 (fr) Boîtier pour circuit intégré de haute densité
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
EP0159208B1 (fr) Procédé de fabrication de circuits électroniques de puissance miniaturisés
EP0424262B1 (fr) Electronique portable connectable à puces
FR2596608A1 (fr) Structure de montage et de protection mecanique pour une puce de circuit integre
FR2735648A1 (fr) Procede de refroidissement d'un circuit integre monte dans un boitier
EP0593330A1 (fr) Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
FR2743666A1 (fr) Structure de boitier pour circuit integre
FR2549641A1 (fr) Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche
FR2629667A1 (fr) Dispositif a circuit imprime
EP0128799A1 (fr) Procédé de réalisation d'un circuit hybride, et circuit hybride obtenu par ce procédé
FR2520932A1 (fr) Support de montage de boitier de circuit integre, a connexions de sorties reparties sur le perimetre du boitier
EP1252804B1 (fr) Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondants
FR2518813A1 (fr) Support d'interconnexion d'un boitier de circuit integre sur un circuit imprime et systeme d'interconnexion utilisant un tel support
FR2802053A1 (fr) Procede pour assembler un circuit integre et un circuit souple
FR2758908A1 (fr) Boitier d'encapsulation hyperfrequences bas cout
EP0054597A1 (fr) Dispositif pour le refroidissement des broches de modules
FR3114215A1 (fr) Carte électronique comprenant des composants enterrés dans des cavités
FR2551618A1 (fr) Procede de fabrication d'un circuit imprime a couches enterrees et circuit imprime obtenu par un tel procede
EP3109899B1 (fr) Module electronique 3d comportant un empilement de boitiers a billes
EP0795908A2 (fr) Circuit hyperfréquence multicouches à éléments actifs intégrés

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20070930