JPH08330730A - 薄膜多層配線基板の製造方法 - Google Patents
薄膜多層配線基板の製造方法Info
- Publication number
- JPH08330730A JPH08330730A JP13653795A JP13653795A JPH08330730A JP H08330730 A JPH08330730 A JP H08330730A JP 13653795 A JP13653795 A JP 13653795A JP 13653795 A JP13653795 A JP 13653795A JP H08330730 A JPH08330730 A JP H08330730A
- Authority
- JP
- Japan
- Prior art keywords
- mask material
- opening
- plating mask
- film
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 不良基板の発生を防止し、信頼性の高い薄膜
多層基板の製造方法を得ること 【構成】 非感光性ポリイミド及び導体配線パターン層
からなる各層120を複数枚形成する。次にこの複数枚
形成された各層120を厚膜基板101の上に重ね合わ
せる。次に各層120の上から所定の荷重を加えなが
ら、所定の時間、所定の温度で焼き固め接合するように
した薄膜多層基板の製造方法。
多層基板の製造方法を得ること 【構成】 非感光性ポリイミド及び導体配線パターン層
からなる各層120を複数枚形成する。次にこの複数枚
形成された各層120を厚膜基板101の上に重ね合わ
せる。次に各層120の上から所定の荷重を加えなが
ら、所定の時間、所定の温度で焼き固め接合するように
した薄膜多層基板の製造方法。
Description
【0001】
【産業上の利用分野】本発明はハイブリッドIC等に使用
される銅/ポリイミド薄膜多層配線板の製造方法に関す
るものである。
される銅/ポリイミド薄膜多層配線板の製造方法に関す
るものである。
【0002】
【従来の技術】図7、8は従来技術の一般的な薄膜多層基
板の製造方法の一例の工程を示すものであり、図7から
図8に記載されている図7(a)から図8(k)まで各段階
においての断面図を示す。
板の製造方法の一例の工程を示すものであり、図7から
図8に記載されている図7(a)から図8(k)まで各段階
においての断面図を示す。
【0003】ここで従来の方法による薄膜多層基板の製
造方法を図7(a)から図8(k)を用いて説明する。まず
図7(a)において厚膜多層基板301にあらかじめAuビア3
02が設置されている。次に厚膜多層基板301の表面全体
にスパッタリング法等を用いて、Cuなどの電気メッキ用
の共通電極膜303を厚さ0.1μmの厚さで成膜し、ポジ型
レジスト304を10μmの厚さで塗布し、30分85℃で加熱硬
化する。
造方法を図7(a)から図8(k)を用いて説明する。まず
図7(a)において厚膜多層基板301にあらかじめAuビア3
02が設置されている。次に厚膜多層基板301の表面全体
にスパッタリング法等を用いて、Cuなどの電気メッキ用
の共通電極膜303を厚さ0.1μmの厚さで成膜し、ポジ型
レジスト304を10μmの厚さで塗布し、30分85℃で加熱硬
化する。
【0004】次に図7(b)において、第1のマスクフィ
ルム305によりマスク露光を行う。そして図7(c)にお
いて、現像液によってレジストパターン306を作成す
る。さらに図7(d)において、図7(c)で形成したレジ
ストパターン306を用いて電気メッキによりCu膜307を厚
さ5μmに成膜する。
ルム305によりマスク露光を行う。そして図7(c)にお
いて、現像液によってレジストパターン306を作成す
る。さらに図7(d)において、図7(c)で形成したレジ
ストパターン306を用いて電気メッキによりCu膜307を厚
さ5μmに成膜する。
【0005】次に図7(e)において、図7(c)において
作成したレジストパターン306を有機溶剤(アセトン
等)で剥離し、さらにレジストパターン306を剥離する
ことにより表れた共通電極膜303をエッチングにより除
去してGND層308を形成する。
作成したレジストパターン306を有機溶剤(アセトン
等)で剥離し、さらにレジストパターン306を剥離する
ことにより表れた共通電極膜303をエッチングにより除
去してGND層308を形成する。
【0006】次に図7(f)において、図7(e)にて形成
したGND層308の上に非感光性ポリイミド樹脂309を10μm
の厚さで塗布し、1時間120℃で加熱硬化する。そして図
7(g)において、非感光性ポリイミド樹脂309の上にポ
ジ型レジスト304を塗布し第2のマスクフィルム310によ
りマスク露光を行う。さらに図8(h)において現像液に
よって、ポジ型レジスト304と非感光性ポリイミド樹脂3
09からなるビアパターン311を形成する。次に図8(i)
においてポジ型レジスト304を有機溶剤(酢酸ブチル
等)により剥離し非感光性ポリイミド樹脂309を1時間35
0℃で加熱硬化する。
したGND層308の上に非感光性ポリイミド樹脂309を10μm
の厚さで塗布し、1時間120℃で加熱硬化する。そして図
7(g)において、非感光性ポリイミド樹脂309の上にポ
ジ型レジスト304を塗布し第2のマスクフィルム310によ
りマスク露光を行う。さらに図8(h)において現像液に
よって、ポジ型レジスト304と非感光性ポリイミド樹脂3
09からなるビアパターン311を形成する。次に図8(i)
においてポジ型レジスト304を有機溶剤(酢酸ブチル
等)により剥離し非感光性ポリイミド樹脂309を1時間35
0℃で加熱硬化する。
【0007】次に図8(j)において、図7(a)から図7
(e)の工程でGND層308を形成した方法と同じ方法で導
体パターン312を形成する。図8(k)においては図8
(j)のように導体パターン層312を繰り返して形成し、
最終層のパッド層313及び保護膜層314を形成して銅/ポ
リイミド薄膜多層配線基板を作成する。
(e)の工程でGND層308を形成した方法と同じ方法で導
体パターン312を形成する。図8(k)においては図8
(j)のように導体パターン層312を繰り返して形成し、
最終層のパッド層313及び保護膜層314を形成して銅/ポ
リイミド薄膜多層配線基板を作成する。
【0008】
【発明が解決しようとする課題】しかしながら上記薄膜
多層基板の製造方法では、導体配線パターンの断線、剥
離が発生したり、非感光性ポリイミド樹脂の異物混入に
より導体配線パターンとショートしたり、また図8(i)
のビアパターン311のビア内部に非感光ポリイミド樹脂3
09の残渣により断線等があっても、基板が完成され試験
されるまでわからなかった。したがってこのような基板
は改修することができないため、基板を廃棄して最初か
ら製造しなければならなかった。
多層基板の製造方法では、導体配線パターンの断線、剥
離が発生したり、非感光性ポリイミド樹脂の異物混入に
より導体配線パターンとショートしたり、また図8(i)
のビアパターン311のビア内部に非感光ポリイミド樹脂3
09の残渣により断線等があっても、基板が完成され試験
されるまでわからなかった。したがってこのような基板
は改修することができないため、基板を廃棄して最初か
ら製造しなければならなかった。
【0009】
【課題を解決するための手段】本発明は上記のような問
題点を解決した薄膜多層基板の製造方法を提供するもの
である。その方法はまず、厚膜多層基板に第1の共通電
極膜を被着し、第1のメッキマスク材を第1の共通電極膜
上の所定の厚さで被着する。そして厚膜多層基板上の所
定の一部分を露出するように第1のメッキマスク材を開
口し、第1のレジストパターンを作成する。次に第1のレ
ジストパターンを用いて電気メッキによりCu膜を成膜す
る。そして第1のレジストパターンを剥離し、さらに第1
のレジストパターンを剥離することによって表れた第1
の共通電極膜をエッチングにより除去する。これらの工
程によって得られた基板を第1の厚膜多層基板とする。
題点を解決した薄膜多層基板の製造方法を提供するもの
である。その方法はまず、厚膜多層基板に第1の共通電
極膜を被着し、第1のメッキマスク材を第1の共通電極膜
上の所定の厚さで被着する。そして厚膜多層基板上の所
定の一部分を露出するように第1のメッキマスク材を開
口し、第1のレジストパターンを作成する。次に第1のレ
ジストパターンを用いて電気メッキによりCu膜を成膜す
る。そして第1のレジストパターンを剥離し、さらに第1
のレジストパターンを剥離することによって表れた第1
の共通電極膜をエッチングにより除去する。これらの工
程によって得られた基板を第1の厚膜多層基板とする。
【0010】次にガラス基板上に第2のメッキマスク材
として非感光性ポリイミド樹脂を所定の厚さに塗布し加
熱硬化する。ガラス基板上の所定位置を露出するように
第2のメッキマスク材を開口し第1のビアパターンを作成
する。次に第1のビアパターンの上に第2の共通電極膜を
被着し、さらに第2のメッキマスク材を塗布しビアパタ
ーンの所定の一部分を露出するように第2のメッキマス
ク材を開口し、第2のレジストパターンを作成する。
として非感光性ポリイミド樹脂を所定の厚さに塗布し加
熱硬化する。ガラス基板上の所定位置を露出するように
第2のメッキマスク材を開口し第1のビアパターンを作成
する。次に第1のビアパターンの上に第2の共通電極膜を
被着し、さらに第2のメッキマスク材を塗布しビアパタ
ーンの所定の一部分を露出するように第2のメッキマス
ク材を開口し、第2のレジストパターンを作成する。
【0011】次に第2のレジストパターンを用いて電気
メッキによりCu膜を成膜する。そして第2のレジストパ
ターンを剥離し、さらに第2のレジストパターンを剥離
することによって表れた第2の共通電極膜をエッチング
により除去する。このCu膜の所定の位置にハンダ印刷
し、ガラス基板から剥がし、ガラス基板に接していた面
の所定の位置にハンダ印刷し、第1のフィルムを得る。
メッキによりCu膜を成膜する。そして第2のレジストパ
ターンを剥離し、さらに第2のレジストパターンを剥離
することによって表れた第2の共通電極膜をエッチング
により除去する。このCu膜の所定の位置にハンダ印刷
し、ガラス基板から剥がし、ガラス基板に接していた面
の所定の位置にハンダ印刷し、第1のフィルムを得る。
【0012】次に第1の厚膜多層基板に密着材を塗布
し、第1のフィルムを作成した方法と同じ方法で複数の
フィルムを作成する。第1の厚膜多層基板の上に複数の
フィルムを重ね合わせ、所定の温度で加熱し荷重を加
え、薄膜多層配線板を得ることを特徴とする。
し、第1のフィルムを作成した方法と同じ方法で複数の
フィルムを作成する。第1の厚膜多層基板の上に複数の
フィルムを重ね合わせ、所定の温度で加熱し荷重を加
え、薄膜多層配線板を得ることを特徴とする。
【0013】
【作用】上記のように各層の薄膜を別々に単独で形成す
ることにより各層ごとに導体配線パターンの断線、剥
離、パターンのショートをチェックすることができる。
このように良品試料を選別し、厚膜多層基板上に積層す
るため基板が完成した時点での基板の不良品の発生を予
防できる。
ることにより各層ごとに導体配線パターンの断線、剥
離、パターンのショートをチェックすることができる。
このように良品試料を選別し、厚膜多層基板上に積層す
るため基板が完成した時点での基板の不良品の発生を予
防できる。
【0014】
(第1の実施例)以下第1の実施例に基づき本発明を詳細
に説明する。図1から図3は第1の実施例による薄膜多層
基板の製造方法の説明図である。図1(a)から図3(w)
まで各段階においての断面図を示している。
に説明する。図1から図3は第1の実施例による薄膜多層
基板の製造方法の説明図である。図1(a)から図3(w)
まで各段階においての断面図を示している。
【0015】ここで本発明の第1の実施例による薄膜多
層基板の製造方法を図1(a)から図3(w)を用いて説明
する。まず図1(a)においては、厚膜多層基板101にあ
らかじめAuビア102が設置されている。次に厚膜多層基
板101の表面全体にスパッタリング法等を用いてCuなど
の電気メッキ用の第1の共通電極膜103を厚さ0.1μmに成
膜する。そして図1(b)において、.第1の共通電極膜10
3上にポジ型レジスト104を10μmの厚さで塗布し、30分8
5℃で加熱硬化する。
層基板の製造方法を図1(a)から図3(w)を用いて説明
する。まず図1(a)においては、厚膜多層基板101にあ
らかじめAuビア102が設置されている。次に厚膜多層基
板101の表面全体にスパッタリング法等を用いてCuなど
の電気メッキ用の第1の共通電極膜103を厚さ0.1μmに成
膜する。そして図1(b)において、.第1の共通電極膜10
3上にポジ型レジスト104を10μmの厚さで塗布し、30分8
5℃で加熱硬化する。
【0016】次に図1(c)において、第1のマスクフィ
ルム105によりマスク露光を行う。そして図1(d)にお
いて、現像液によって第1のレジストパターン106を作成
する。図1(e)において、第1のレジストパターン106を
用いて電気メッキによりCu膜107を厚さ5μmに成膜す
る。次に図1(f)において、第1のレジストパターン106
を有機溶剤(アセトン等)で剥離する。
ルム105によりマスク露光を行う。そして図1(d)にお
いて、現像液によって第1のレジストパターン106を作成
する。図1(e)において、第1のレジストパターン106を
用いて電気メッキによりCu膜107を厚さ5μmに成膜す
る。次に図1(f)において、第1のレジストパターン106
を有機溶剤(アセトン等)で剥離する。
【0017】次に図1(g)において、第1のレジストパ
ターン106を剥離することによって表れた第1の共通電極
膜102をエッチングにより除去してGND層108を形成す
る。ここで第1の共通電極膜102の厚さは0.1μmであり、
Cu膜107の厚さは5μmであるためこのエッチングによっ
て第1の共通電極膜102が除去されてもCu膜107にはほと
んど影響はない。
ターン106を剥離することによって表れた第1の共通電極
膜102をエッチングにより除去してGND層108を形成す
る。ここで第1の共通電極膜102の厚さは0.1μmであり、
Cu膜107の厚さは5μmであるためこのエッチングによっ
て第1の共通電極膜102が除去されてもCu膜107にはほと
んど影響はない。
【0018】次に図1(h)において、ガラス基板109上
に非感光性ポリイミド樹脂110を厚さ10μmに塗布し、1
時間120℃で加熱硬化する。そして図2(i)において非
感光性ポリイミド樹脂110の上に、ポジ型レジスト104を
厚さ10μmに塗布し、30分85℃で加熱硬化し、第2のマス
クフィルム111によりマスク露光を行う。
に非感光性ポリイミド樹脂110を厚さ10μmに塗布し、1
時間120℃で加熱硬化する。そして図2(i)において非
感光性ポリイミド樹脂110の上に、ポジ型レジスト104を
厚さ10μmに塗布し、30分85℃で加熱硬化し、第2のマス
クフィルム111によりマスク露光を行う。
【0019】次に図2(j)において、現像液にてポジ型
レジスト104と非感光性ポリイミド樹脂110からなるビア
パターン112を作成する。そして図2(k)においてビア
パターン112のうちポジ型レジスト104を酢酸ブチルで剥
離する。
レジスト104と非感光性ポリイミド樹脂110からなるビア
パターン112を作成する。そして図2(k)においてビア
パターン112のうちポジ型レジスト104を酢酸ブチルで剥
離する。
【0020】次に図2(l)において、ビアパターン112
上に対してスパッタリング法等を用いてCuなどの電気メ
ッキ用の第2の共通電極膜103を厚さ0.1μmに成膜する。
図2(m)において、ポジ型レジスト104を厚さ10μmに塗
布し、30分85℃で加熱硬化し第3のマスクフィルム113に
よりマスク露光を行う。
上に対してスパッタリング法等を用いてCuなどの電気メ
ッキ用の第2の共通電極膜103を厚さ0.1μmに成膜する。
図2(m)において、ポジ型レジスト104を厚さ10μmに塗
布し、30分85℃で加熱硬化し第3のマスクフィルム113に
よりマスク露光を行う。
【0021】次に図2(n)において、現像液によって第
2のレジストパターン114を作成する。そして図2(o)に
おいて、第2のレジストパターン114を用いて電気メッキ
によってCu膜107を厚さ5μmに成膜する。
2のレジストパターン114を作成する。そして図2(o)に
おいて、第2のレジストパターン114を用いて電気メッキ
によってCu膜107を厚さ5μmに成膜する。
【0022】次に図2(p)において、第2のレジストパ
ターン114を有機溶剤(アセトン等)で剥離する。そし
て図3(q)において、第2のレジストパターン114を剥離
することによって表れた第2の共通電極膜103をエッチン
グ液により除去して、ビアホールとビアホールを結ぶ導
体配線パターン115を形成する。ここで第2の共通電極膜
103の厚さは、0.1μmでありCu膜107の厚さは5μmである
ため、このエッチングによって第2の共通電極膜103は除
去されてもCu膜107にはほとんど影響ない。
ターン114を有機溶剤(アセトン等)で剥離する。そし
て図3(q)において、第2のレジストパターン114を剥離
することによって表れた第2の共通電極膜103をエッチン
グ液により除去して、ビアホールとビアホールを結ぶ導
体配線パターン115を形成する。ここで第2の共通電極膜
103の厚さは、0.1μmでありCu膜107の厚さは5μmである
ため、このエッチングによって第2の共通電極膜103は除
去されてもCu膜107にはほとんど影響ない。
【0023】次に図3(r)において、導体配線パターン
112をインサーキットテスタ等により導通チェックを行
い、そして外観検査を行い、パターンの断線、ショート
剥がれ等がない良品を選別する。そして導体配線パター
ン112のパッド部つまり各層と重ね合わせた時に上の層
の導体部分に接する部分に印刷マスク116を用いペース
ト状のハンダでハンダ印刷117を行う。そして図3(s)
において、ガラス基板109から非感光性ポリイミド樹脂1
10を剥がし、ビアパターン111の裏面側からペースト状
のハンダでハンダ印刷114を行う。
112をインサーキットテスタ等により導通チェックを行
い、そして外観検査を行い、パターンの断線、ショート
剥がれ等がない良品を選別する。そして導体配線パター
ン112のパッド部つまり各層と重ね合わせた時に上の層
の導体部分に接する部分に印刷マスク116を用いペース
ト状のハンダでハンダ印刷117を行う。そして図3(s)
において、ガラス基板109から非感光性ポリイミド樹脂1
10を剥がし、ビアパターン111の裏面側からペースト状
のハンダでハンダ印刷114を行う。
【0024】以上のように、図1(h)から図3(s)の工
程によって、非感光性ポリイミド樹脂層110並びに導体
配線パターン層118からなる各層を作成する。
程によって、非感光性ポリイミド樹脂層110並びに導体
配線パターン層118からなる各層を作成する。
【0025】次に図3(t)において、図1(a)から図1
(g)の工程によって作成された厚膜多層基板101のGND
層108上に密着材119として非感光性ポリイミド樹脂を塗
布する。そして図3(u)において厚膜多層基板101の上
に非感光性ポリイミド樹脂層110並びに導体配線パター
ン層からなる各層120を正確に重ね合わせる。
(g)の工程によって作成された厚膜多層基板101のGND
層108上に密着材119として非感光性ポリイミド樹脂を塗
布する。そして図3(u)において厚膜多層基板101の上
に非感光性ポリイミド樹脂層110並びに導体配線パター
ン層からなる各層120を正確に重ね合わせる。
【0026】次に図3(v)において、図3(u)にて各層
120重ね合わせた厚膜多層基板101に荷重を加えながら1
時間350℃の恒温槽内で各層120上下の非感光性ポリイミ
ド樹脂を焼き固め接合する。又同時に、ハンダ印刷117
したハンダが溶けて各層120上下の導体配線パターン112
を接続する。次に図3(w)において保護膜121を形成す
る。
120重ね合わせた厚膜多層基板101に荷重を加えながら1
時間350℃の恒温槽内で各層120上下の非感光性ポリイミ
ド樹脂を焼き固め接合する。又同時に、ハンダ印刷117
したハンダが溶けて各層120上下の導体配線パターン112
を接続する。次に図3(w)において保護膜121を形成す
る。
【0027】(第2の実施例)以下第2の実施例に基づ
き、本発明を詳細に説明する。図4から図6は第2の実施
例による薄膜多層基板の製造方法の説明図である。図4
(a)から図6(w)まで、各段階においての断面図を示
している。ここで本発明の第2の実施例による薄膜多層
基板の製造方法を図4(a)から図6(w)を用いて説明す
る。
き、本発明を詳細に説明する。図4から図6は第2の実施
例による薄膜多層基板の製造方法の説明図である。図4
(a)から図6(w)まで、各段階においての断面図を示
している。ここで本発明の第2の実施例による薄膜多層
基板の製造方法を図4(a)から図6(w)を用いて説明す
る。
【0028】まず図4(a)においては、厚膜多層基板20
1にあらかじめAuビア202が設置されている。次に厚膜多
層基板201の表面全体にスパッタリング法等を用いてCu
などの電気メッキ用の第1の共通電極膜203を厚さ0.1μm
に成膜する。そして図4(b)において、第1の.共通電極
膜203上にポジ型レジスト204を10μmの厚さで塗布し、3
0分85℃で加熱硬化する。
1にあらかじめAuビア202が設置されている。次に厚膜多
層基板201の表面全体にスパッタリング法等を用いてCu
などの電気メッキ用の第1の共通電極膜203を厚さ0.1μm
に成膜する。そして図4(b)において、第1の.共通電極
膜203上にポジ型レジスト204を10μmの厚さで塗布し、3
0分85℃で加熱硬化する。
【0029】次に図4(c)において、第1のマスクフィ
ルム205によりマスク露光を行う。そして図4(d)にお
いて、現像液によって第1のレジストパターン206を作成
する。図4(e)において、第1のレジストパターン206を
用いて電気メッキによりCu膜207を厚さ5μmに成膜す
る。次に図4(f)において、第1のレジストパターン106
を有機溶剤(アセトン等)で剥離する。
ルム205によりマスク露光を行う。そして図4(d)にお
いて、現像液によって第1のレジストパターン206を作成
する。図4(e)において、第1のレジストパターン206を
用いて電気メッキによりCu膜207を厚さ5μmに成膜す
る。次に図4(f)において、第1のレジストパターン106
を有機溶剤(アセトン等)で剥離する。
【0030】次に図4(g)において、レジストパターン
206を剥離することによって表れた第1の共通電極膜203
をエッチングにより除去してGND層208を形成する。ここ
で第1の共通電極膜203の厚さは0.1μmであり、Cu膜207
の厚さは5μmであるためこのエッチングによって第1の
共通電極膜203が除去されてもCu膜207にはほとんど影響
はない。
206を剥離することによって表れた第1の共通電極膜203
をエッチングにより除去してGND層208を形成する。ここ
で第1の共通電極膜203の厚さは0.1μmであり、Cu膜207
の厚さは5μmであるためこのエッチングによって第1の
共通電極膜203が除去されてもCu膜207にはほとんど影響
はない。
【0031】次に図4(h)において、ガラス基板209上
に非感光性ポリイミド樹脂210を厚さ10μmに塗布し、1
時間120℃で加熱硬化する。そして図5(i)において非
感光性ポリイミド樹脂210の上に、ポジ型レジスト204を
厚さ10μmに塗布し、30分85℃で加熱硬化し、第2のマス
クフィルム211によりマスク露光を行う。
に非感光性ポリイミド樹脂210を厚さ10μmに塗布し、1
時間120℃で加熱硬化する。そして図5(i)において非
感光性ポリイミド樹脂210の上に、ポジ型レジスト204を
厚さ10μmに塗布し、30分85℃で加熱硬化し、第2のマス
クフィルム211によりマスク露光を行う。
【0032】次に図5(j)において、現像液にてポジ型
レジスト204と非感光性ポリイミド樹脂210からなるビア
パターン212を作成する。そして図5(k)においてビア
パターン211のうちポジ型レジスト204を酢酸ブチルで剥
離する。
レジスト204と非感光性ポリイミド樹脂210からなるビア
パターン212を作成する。そして図5(k)においてビア
パターン211のうちポジ型レジスト204を酢酸ブチルで剥
離する。
【0033】次に図5(l)において、ビアパターン212
上に対してスパッタリング法等を用いてCuなどの電気メ
ッキ用の第2の共通電極膜103を厚さ0.1μmに成膜する。
そして図5(m)において、ポジ型レジスト204を厚さ10
μmに塗布し30分85℃で加熱硬化し、第3のマスクフィル
ム213により、露光時間を通常条件の70%にしてマスク
露光し、図5(n)において、現像液によって第2のレジ
ストパターン214を作成する。この時ビアパターン211の
底部分にポジ型レジスト204が残る。
上に対してスパッタリング法等を用いてCuなどの電気メ
ッキ用の第2の共通電極膜103を厚さ0.1μmに成膜する。
そして図5(m)において、ポジ型レジスト204を厚さ10
μmに塗布し30分85℃で加熱硬化し、第3のマスクフィル
ム213により、露光時間を通常条件の70%にしてマスク
露光し、図5(n)において、現像液によって第2のレジ
ストパターン214を作成する。この時ビアパターン211の
底部分にポジ型レジスト204が残る。
【0034】次に図5(o)において、第2のレジストパ
ターン214を用い電気メッキによってCu膜207を厚さ5μm
に成膜する。この場合、ビアパターン211の底部分には
ポジ型レジスト204が残っているため、表面に露出して
いる第2の共通電極膜上のみにCu膜207が成膜される。し
たがって残留しているポジ型レジスト204上にはCu膜は
成膜されず、残留しているポジ型レジスト204は外側に
接している状態になっている。
ターン214を用い電気メッキによってCu膜207を厚さ5μm
に成膜する。この場合、ビアパターン211の底部分には
ポジ型レジスト204が残っているため、表面に露出して
いる第2の共通電極膜上のみにCu膜207が成膜される。し
たがって残留しているポジ型レジスト204上にはCu膜は
成膜されず、残留しているポジ型レジスト204は外側に
接している状態になっている。
【0035】次に図5(p)においては、第2のレジスト
パターン214を有機溶剤(アセトン等)で剥離すると同
時にビアパターン212の底部にある残留しているポジ型
レジスト204も剥離される。
パターン214を有機溶剤(アセトン等)で剥離すると同
時にビアパターン212の底部にある残留しているポジ型
レジスト204も剥離される。
【0036】次に図6(q)においては、第2のレジスト
パターン214と残留していたポジ型レジスト204を剥離す
ることによって表れた第2の共通電極膜203をエッチング
液により溶解して導体配線パターン215を形成する。こ
こで第2の共通電極膜203の厚さは0.1μmであり、Cu膜20
7の厚さは5μmであるため、エッチングによって第2の共
通電極膜203は溶解されてもCu膜207にはほとんど影響な
い。
パターン214と残留していたポジ型レジスト204を剥離す
ることによって表れた第2の共通電極膜203をエッチング
液により溶解して導体配線パターン215を形成する。こ
こで第2の共通電極膜203の厚さは0.1μmであり、Cu膜20
7の厚さは5μmであるため、エッチングによって第2の共
通電極膜203は溶解されてもCu膜207にはほとんど影響な
い。
【0037】次に図6(r)においては、導体配線パター
ン215をインサーキットテスタ等により導通チェックを
行い、そして外観検査を行い、パターンの断線、ショー
ト、剥がれなどがない良品を選別する。そして導体配線
パターン215のパッド部つまり各層を重ね合わせた時に
上の層の導体部分に接する部分に印刷マスク216を用い
てペースト状のハンダでハンダ印刷217を行う。さらに
ビアパターン212内部にハンダ印刷する。
ン215をインサーキットテスタ等により導通チェックを
行い、そして外観検査を行い、パターンの断線、ショー
ト、剥がれなどがない良品を選別する。そして導体配線
パターン215のパッド部つまり各層を重ね合わせた時に
上の層の導体部分に接する部分に印刷マスク216を用い
てペースト状のハンダでハンダ印刷217を行う。さらに
ビアパターン212内部にハンダ印刷する。
【0038】次に図6(s)においてはガラス基板209か
ら非感光性ポリイミド210を剥がし、ビアパターン211の
裏側面からペースト状のハンダでハンダ印刷218を行
う。
ら非感光性ポリイミド210を剥がし、ビアパターン211の
裏側面からペースト状のハンダでハンダ印刷218を行
う。
【0039】以上のように図4(h)から図6(s)の工程
によって、銅/ポリイミド薄膜多層配線基板に必要な各
層220ごとの非感光性ポリイミド樹脂層210並びに導体配
線パターン層215を作成する。
によって、銅/ポリイミド薄膜多層配線基板に必要な各
層220ごとの非感光性ポリイミド樹脂層210並びに導体配
線パターン層215を作成する。
【0040】次に図6(t)において、図4(a)から図4
(g)の工程によって作成された厚膜多層基板201のGND
層208上に非感光性ポリイミド樹脂である密着剤219を塗
布する。
(g)の工程によって作成された厚膜多層基板201のGND
層208上に非感光性ポリイミド樹脂である密着剤219を塗
布する。
【0041】次に図6(u)において、厚膜多層基板201
上に非感光性ポリイミド樹脂層210並びに導体配線パタ
ーン層215からなる各層220を正確に重ね合わせる。そし
て図6(v)において、図6(u)にて各層220を重ね合わ
せた厚膜多層基板201に荷重を加えながら1時間350℃の
恒温槽内で各層220の上下の非感光性ポリイミド樹脂を
加熱硬化して接合すると同時にハンダ印刷214したハン
ダが溶けて上下の各層220の導体配線パターン215を接続
する。さらに図6(w)において、保護膜217を形成す
る。
上に非感光性ポリイミド樹脂層210並びに導体配線パタ
ーン層215からなる各層220を正確に重ね合わせる。そし
て図6(v)において、図6(u)にて各層220を重ね合わ
せた厚膜多層基板201に荷重を加えながら1時間350℃の
恒温槽内で各層220の上下の非感光性ポリイミド樹脂を
加熱硬化して接合すると同時にハンダ印刷214したハン
ダが溶けて上下の各層220の導体配線パターン215を接続
する。さらに図6(w)において、保護膜217を形成す
る。
【0042】
【発明の効果】以上述べたように本発明によれば、厚膜
多層基板を形成し、さらに薄膜多層基板の各層の薄膜を
それぞれ独立して形成し、厚膜多層基板の上に薄膜であ
る各層を重ね合わせ、所定の温度で所定の時間で所定の
荷重で接合する。したがって、各層単独で形成された薄
膜の導体配線パターンの導通検査及び外観検査を各層ご
とに単独で行うことができ、良品試料の選別が可能にな
り、基板が完成した時点での基板の不良品の発生を予防
することができる。
多層基板を形成し、さらに薄膜多層基板の各層の薄膜を
それぞれ独立して形成し、厚膜多層基板の上に薄膜であ
る各層を重ね合わせ、所定の温度で所定の時間で所定の
荷重で接合する。したがって、各層単独で形成された薄
膜の導体配線パターンの導通検査及び外観検査を各層ご
とに単独で行うことができ、良品試料の選別が可能にな
り、基板が完成した時点での基板の不良品の発生を予防
することができる。
【0043】請求項2ではさらに、ガラス基板上に成膜
される薄膜のうち、ガラス基板と直接接触する部分はポ
リイミド樹脂だけとなり、薄膜をガラス基板から剥離し
やすくなり作業性が向上する。また、ビアパターン内部
にペースト状のハンダが充填されることにより、各層と
重ね合わせて荷重し加熱するときにペースト状のハンダ
が溶解する。したがって隣接する各層の導体配線パター
ンとの接続がより一層強固になるため、より信頼性の高
い銅/ポリイミド薄膜多層配線板を得ることができる。
される薄膜のうち、ガラス基板と直接接触する部分はポ
リイミド樹脂だけとなり、薄膜をガラス基板から剥離し
やすくなり作業性が向上する。また、ビアパターン内部
にペースト状のハンダが充填されることにより、各層と
重ね合わせて荷重し加熱するときにペースト状のハンダ
が溶解する。したがって隣接する各層の導体配線パター
ンとの接続がより一層強固になるため、より信頼性の高
い銅/ポリイミド薄膜多層配線板を得ることができる。
【図1】第1の実施例による薄膜多層基板の製造方法
(その1)
(その1)
【図2】第1の実施例による薄膜多層基板の製造方法
(その2)
(その2)
【図3】第1の実施例による薄膜多層基板の製造方法
(その3)
(その3)
【図4】第2の実施例による薄膜多層基板の製造方法
(その1)
(その1)
【図5】第2の実施例による薄膜多層基板の製造方法
(その2)
(その2)
【図6】第2の実施例による薄膜多層基板の製造方法
(その3)
(その3)
【図7】従来の薄膜多層基板の製造方法(その1)
【図8】従来の薄膜多層基板の製造方法(その2)
101、201 厚膜多層基板 102、202 Auビア 103、203 共通電極膜 106、206 第1のレジストパターン 107、207 Cu膜 108、208 GND層 112、212 ビアパターン 114、214 第2のレジストパターン
Claims (2)
- 【請求項1】 第1のメッキマスク材を厚膜多層基板上
に所定の厚さで被着させ、前記第1のメッキマスク材を
開口することにより所定の位置の部分を露出する第1の
開口部を形成し、前記第1の開口部にメッキにより金属
を析出させ、前記第1のメッキマスク材を除去すること
によって、第1の厚膜多層基板を得るための工程と第2
のメッキマスク材をガラス基板上に所定の厚さで被着さ
せ、前記第2のメッキマスク材を開口することにより所
定の位置の部分を露出する第2の開口部を形成し、第3の
メッキマスク材を前記第2のメッキマスク材の上から所
定の厚さで被着させ、前記第3のメッキマスク材を開口
することにより前記第2の開口部を含む所定の位置の部
分を露出する第3の開口部を形成し、前記第2の開口部と
前記第3の開口部にメッキにより金属を析出させ、前記
第3のメッキマスク材を除去し、前記メッキにより金属
を析出することによって得られた金属の上の所定の位置
にハンダ印刷し、第2のメッキマスク材と析出された金
属を含む第1のフィルムを前記ガラス基板から剥がし、
前記第1のフィルムと前記ガラス基板に接していた面の
所定の位置にハンダ印刷することによって、第2のフィ
ルムを得るための工程と、 前記第1の厚膜多層基板の上に密着材を塗布する工程と
前記第1の厚膜多層基板の上に複数の前記第2のフィルム
を重ね合わせて、所定の温度で所定の時間で荷重する工
程を含むことを特徴とする薄膜多層配線基板の製造方
法。 - 【請求項2】 第1のメッキマスク材を厚膜多層基板上
に所定の厚さで被着させ、前記第1のメッキマスク材を
開口することにより所定の位置の部分を露出する第1の
開口部を形成し、前記第1の開口部にメッキにより金属
を析出させ、前記第1のメッキマスク材を除去する工程
によって、第1の厚膜多層基板を得るための工程と、 第2のメッキマスク材をガラス基板上に所定の厚さで被
着させ、前記第2のメッキマスク材を開口することによ
り所定の位置の部分を露出する第2の開口部を形成し、
第3のメッキマスク材を前記第2のメッキマスク材の上か
ら所定の厚さで被着させ、前記第2の開口部の底に前記
第3のメッキマスク材が残るように前記第3のメッキマス
ク材を開口することにより前記第2の開口部を含む所定
の位置する部分を露出する第3の開口部を形成し、前記
第2の開口部と前記第3の開口部にメッキにより金属を析
出させ、前記第3のメッキマスク材を除去し、前記メッ
キにより金属を析出させる工程によって得られた金属の
上の所定の位置にハンダ印刷し、前記ガラス基板から以
上の工程によって得られた第2のメッキマスク材と析出
された金属を含む第1のフィルムを前記ガラス基板から
剥がし、前記第1のフィルムと前記ガラス基板に接して
いた面の所定の位置のハンダ印刷することによって第2
のフィルムを得るための工程と前記第1の厚膜多層基板
の上に密着材を塗布する工程と前記第1の厚膜多層基板
の上に複数の前記第2のフィルムを重ね合わせて、所定
の温度で所定の時間で荷重する工程を含むことを特徴と
する薄膜多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13653795A JPH08330730A (ja) | 1995-06-02 | 1995-06-02 | 薄膜多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13653795A JPH08330730A (ja) | 1995-06-02 | 1995-06-02 | 薄膜多層配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08330730A true JPH08330730A (ja) | 1996-12-13 |
Family
ID=15177515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13653795A Withdrawn JPH08330730A (ja) | 1995-06-02 | 1995-06-02 | 薄膜多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08330730A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017163027A (ja) * | 2016-03-10 | 2017-09-14 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
WO2021141045A1 (ja) * | 2020-01-10 | 2021-07-15 | 凸版印刷株式会社 | 回路基板 |
-
1995
- 1995-06-02 JP JP13653795A patent/JPH08330730A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017163027A (ja) * | 2016-03-10 | 2017-09-14 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
WO2021141045A1 (ja) * | 2020-01-10 | 2021-07-15 | 凸版印刷株式会社 | 回路基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5386627A (en) | Method of fabricating a multi-layer integrated circuit chip interposer | |
JP3320325B2 (ja) | 高密度プリント回路基板にパッドを設ける方法 | |
US3464855A (en) | Process for forming interconnections in a multilayer circuit board | |
EP0494668A2 (en) | Polyimide multilayer wiring board and method of producing same | |
US20090290318A1 (en) | Printed wiring board and method for manufacturing the same | |
JPH0837376A (ja) | 多層回路基板の製造方法 | |
KR100285116B1 (ko) | 반도체패키지의제조방법 | |
KR0157060B1 (ko) | 실장기판 | |
WO2010005592A2 (en) | Microelectronic interconnect element with decreased conductor spacing | |
JPH0710032B2 (ja) | 多層配線板の製造方法 | |
JPH0779196B2 (ja) | 配線変更方法 | |
JP2002124756A (ja) | 回路基板および回路基板の端子部の接続構造 | |
US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
JP2001223460A (ja) | 実装回路基板及びその製造方法 | |
JPH08330730A (ja) | 薄膜多層配線基板の製造方法 | |
JPH07202424A (ja) | 多層配線基板の製造方法 | |
USRE29284E (en) | Process for forming interconnections in a multilayer circuit board | |
JPH1131877A (ja) | プリント配線板および電気部品の試験方法 | |
JPH0567878A (ja) | 混成回路基板及びその製造方法 | |
JP2001135918A (ja) | 両面薄膜配線基板の製造方法 | |
JPH05144973A (ja) | ポリイミド多層配線基板およびその製造方法 | |
JP2616588B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
JPS618996A (ja) | 多層配線板の製造方法 | |
JPS6372193A (ja) | 回路板 | |
JP2023142049A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |