JPH10163261A - 電子部品搭載用配線基板の製造方法 - Google Patents

電子部品搭載用配線基板の製造方法

Info

Publication number
JPH10163261A
JPH10163261A JP8319258A JP31925896A JPH10163261A JP H10163261 A JPH10163261 A JP H10163261A JP 8319258 A JP8319258 A JP 8319258A JP 31925896 A JP31925896 A JP 31925896A JP H10163261 A JPH10163261 A JP H10163261A
Authority
JP
Japan
Prior art keywords
solder layer
electronic component
solder
terminal electrode
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8319258A
Other languages
English (en)
Inventor
Shunji Murano
俊次 村野
Shinjiro Oka
真二郎 岡
Yasuhiko Shigeta
泰彦 重田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP8319258A priority Critical patent/JPH10163261A/ja
Publication of JPH10163261A publication Critical patent/JPH10163261A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】配線基板と電子部品との間に熱応力等が印加さ
れると両者の半田接合部が容易に破損してしまってい
た。 【解決手段】絶縁基板１上に形成された複数個の配線導
体２の各々の一部上面に半田層３を被着させるとともに
前記絶縁基板上面の各配線導体２間に配線導体２及び半
田層３の厚みの総和に対し略等しい厚みを有する分離帯
４を配設する工程と、前記半田層３よりも小さな面積の
端子電極７ａが複数個形成された電子部品７を絶縁基板
１上に、各端子電極７ａが半田層３の一部に当接するよ
うにして載置させる工程と、前記電子部品７の端子電極
７ａが当接された半田層３の露出領域を、該半田層３の
溶融温度よりも高い熱分解温度を有した流出防止材８に
よって被覆する工程と、前記半田層３を加熱・溶融さ
せ、配線導体２に電子部品７の端子電極７ａを半田接合
させる工程と、によって電子部品搭載用配線基板を製造
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、発光ダイオードア
レイやＬＳＩ等の電子部品をフリップチップ方式にて搭
載した電子部品搭載用配線基板の製造方法に関する。
【０００２】
【従来技術及びその問題点】従来、発光ダイオードアレ
イやＬＳＩ等の電子部品が搭載される配線基板は、例え
ば図５に示す如く、アルミナセラミックスやガラス等か
ら成る絶縁基板１１の上面にＡｇやＣｕ等から成る複数
個の配線導体１２を所定厚み、所定パターンに被着・形
成するとともに、これら配線導体１２の一部上面に所定
厚みの半田層１３をスクリーン印刷等によって被着させ
た構造を有しており、かかる配線基板の半田層１３に電
子部品１４の端子電極１５を当接させた状態で前記半田
層１３を高温で加熱・溶融させ、電子部品１４の端子電
極１５を配線導体１２に半田接合させることによって電
子部品１４が配線基板上に搭載されることとなる。
【０００３】しかしながら、この従来の配線基板におい
ては、配線導体１２の配列密度が高密度（例えば、１０
０μｍ以下のピッチ）である場合、前述の如く半田層１
３を加熱・溶融させた際に該溶融した半田１３がその表
面張力や電子部品１４の重み等によって横に広がり、隣
接する半田層同士が短絡を起こす欠点を有していた。そ
こで本願発明者等は上記欠点を解消するために、絶縁基
板１１上の各配線導体１２間に配線導体１２及び半田層
１３の厚みの総和と略等しい厚みをもった分離帯を設
け、この分離帯によって溶融半田１３が横に広がるのを
防止することを提案した（特願平８−１６６２４３号参
照）。
【０００４】ところが、近年、発光ダイオードアレイや
ＬＳＩ等の電子部品はコウトダウンの要求に応えるべく
徐々に小型化される傾向にあり、これに伴って電子部品
の端子電極や半田層の面積も極めて小さくなってきてい
る。この場合、電子部品の端子電極は極めて少量の半田
によって配線導体に接合されることから、半田接合部に
十分な機械的強度を付与することができず、配線基板及
び電子部品間に熱応力等が印加されると、これによって
半田接合部が容易に破損してしまうという欠点が誘発さ
れる。
【０００５】
【課題を解決するための手段】本発明は上記欠点に鑑み
案出されたもので、本発明の電子部品搭載用配線基板の
製造方法は、絶縁基板上に形成された複数個の配線導体
の各々の一部上面に半田層を被着させるとともに前記絶
縁基板上面の各配線導体間に配線導体及び半田層の厚み
の総和に対し略等しい厚みを有する分離帯を配設する工
程と、前記半田層よりも小さな面積の端子電極が複数個
形成された電子部品を絶縁基板上に、各端子電極が前記
半田層の一部に当接するようにして載置させる工程と、
前記電子部品の端子電極が当接された半田層の露出領域
を、該半田層の溶融温度よりも高い熱分解温度を有した
流出防止材によって被覆する工程と、前記半田層を加熱
・溶融させ、配線導体に電子部品の端子電極を半田接合
させる工程と、を含むことを特徴とする。
【０００６】また本発明の電子部品搭載用配線基板の製
造方法は、絶縁基板上に形成された複数個の配線導体の
各々の一部上面に半田層を被着させるとともに、該半田
層の上面及び配線導体間に位置する絶縁基板上面に、半
田層の溶融温度よりも高い熱分解温度を有し、かつ各半
田層の一部を露出させるための窓部を有する流出防止膜
を被着させる工程と、前記流出防止膜の窓部と略等しい
面積の複数個の端子電極を有した電子部品を絶縁基板上
に、各端子電極を前記流出防止膜の窓部内の半田層に当
接するようにして載置させる工程と、前記半田層を加熱
・溶融させ、配線導体に電子部品の端子電極を半田接合
させる工程と、を含むことを特徴とする。
【０００７】
【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。 （第１形態）まず本発明の製法の第１形態について説明
する。図１は本発明の製法の第１形態によって製作した
電子部品搭載用配線基板の部分平面図、図２（ａ）は図
１のＸ−Ｘ線断面図、図２（ｂ）は図１のＹ−Ｙ線断面
図であり、１は絶縁基板、２は配線導体、３は半田層、
４は分離帯、７は電子部品、７ａは端子電極、８は流出
防止材である。
【０００８】前記絶縁基板１は、例えば、厚み１ｍｍ程
度のホウケイ酸ガラス、ソーダライムガラス、アルミナ
セラミックス等によって形成されており、その上面で複
数個の配線導体２や半田層３，分離帯４等を支持するよ
うになっている。
【０００９】また前記絶縁基板１の上面に被着されてい
る複数個の配線導体２は、隣接する配線導体２との間に
所定の間隔を隔てて高密度（例えば、１００μｍ以下の
ピッチ）に配列されており、例えばＡｇやＣｕ，Ａｕ等
の金属によって３〜２０μｍの厚みをもって被着・形成
される。
【００１０】前記配線導体２は、その一部上面に被着さ
れる半田層３を介して電子部品７の端子電極７ａに電気
的に接続され、これによって電子部品７に駆動電力や種
々の電気信号等を供給するようになっている。
【００１１】そして前記配線導体２の一部上面に被着さ
れている半田層３は、後述する電子部品７の端子電極７
ａを配線導体２に半田接合させるためのものであり、複
数個の配線導体２の各一端に略一定の厚み（５〜３０μ
ｍ）をもって被着される。
【００１２】また前記絶縁基板上面の各配線導体２間に
は、配線導体２及び半田層３の厚みの総和に対し略等し
い厚みを有する分離帯４が配設されている。
【００１３】前記分離帯４は半田ぬれ性の悪い電気絶縁
材、例えば、ガラス、熱可塑性樹脂等から成り、隣接す
る半田層３間に配線導体２及び半田層３の厚みの総和と
略等しい高さの壁をつくることから、後述する電子部品
７を絶縁基板１上に搭載するにあたって半田層３を加熱
・溶融（半田リフロー）させる際、該溶融した半田３が
その表面張力や電子部品７の重み等によって隣接する半
田層３と短絡を起こそうとするのを分離帯４によって有
効に防止することができる。
【００１４】そして前記絶縁基板１の上面所定位置に
は、発光ダイオードアレイやＬＳＩ等の電子部品７がフ
リップチップ方式にて搭載されている。
【００１５】前記電子部品７は、その下面に前記半田層
３よりも小さな面積の端子電極７ａが複数個形成されて
おり、これらの端子電極７ａの下面を半田層３の上面の
一部に被着させておくことにより電子部品７の端子電極
７ａを半田層３を介して配線導体２に電気的に接続させ
ている。
【００１６】尚、前述のように電子部品７の端子電極７
ａの面積を半田層３に比し小さくなしておくのは、端子
電極７ａを配線導体２に対して強固に半田接合させるの
に十分な半田の量を確保するためであり、これによって
絶縁基板１と電子部品７との間に熱応力等が印加された
際に半田接合部が破損するのを有効に防止することがで
きる。
【００１７】また更に前記端子電極７ａが当接されてい
る半田層３の上面には、該当接部を除く領域に流出防止
材８が被着されている。
【００１８】前記流出防止材８は、電子部品７を絶縁基
板１上に搭載するにあたって半田層３を加熱・溶融（半
田リフロー）させる際、該溶融した半田３が分離帯４等
で囲まれる空間から流出しないようにするための蓋とし
ての作用を為し、半田層３の溶融温度よりも高い熱分解
温度を有した電気絶縁材料、例えば樹脂やワックス，ゴ
ム等によって形成される。
【００１９】次に上述した電子部品搭載用配線基板の製
造方法について図３を用いて説明する。 （１）まず、図３（ａ）に示すように、絶縁基板１上に
形成された複数個の配線導体２の各々の一部上面に半田
層３を被着させるとともに前記絶縁基板１上面の各配線
導体２間に配線導体２及び半田層３の厚みの総和に対し
略等しい厚みを有する分離帯４を配設する。
【００２０】前記配線導体２は、例えば、銀粉末に適当
な有機溶媒、有機溶剤等を添加混合して得た銀ペースト
を絶縁基板１の上面に従来周知のスクリーン印刷等を採
用することによって所定厚み（３〜２０μｍ）、所定パ
ターンに印刷・塗布し、しかる後、これを約５８０℃の
温度で焼き付けることによって絶縁基板１上に被着・形
成される。
【００２１】また前記分離帯４は、上述のようにして配
線導体２を形成した後、従来周知の厚膜手法、フォトリ
ソグラフィー技術（リフトオフ法）等を採用することに
よって所定厚み、所定パターンに被着・形成される。具
体的には、まず絶縁基板１の上面所定領域に液状に成し
た光硬化型樹脂の前駆体をスクリーン印刷法、スピンコ
ート法等によって所定の厚みに塗布し、次に前記前駆体
を分離帯４の反転パターンに応じて露光、現像し、しか
る後、絶縁基板上面の電子部品７が実装される領域にわ
たってガラスペーストを塗布、焼成し、最後に前記光硬
化させた樹脂をその上に被着させたガラスと共に剥離さ
せることによってガラスから成る分離帯４が所定のパタ
ーンで被着・形成される。この場合、前記分離帯４は熱
伝導率の比較的低いガラスにより形成されているため、
後述する半田リフローの際に外部より印加される熱は分
離帯４中で良好に蓄積されることとなり、半田リフロー
を短時間で効率良く行うことができる。
【００２２】そして前記半田層３は、上述のようにして
分離帯４を形成した後、従来周知のディッピング法等を
採用することによって極めて簡単に形成することができ
る。即ち、上面に配線導体２及び分離帯４が形成されて
いる絶縁基板１をそのまま半田浴の中に浸漬することに
よって配線導体２の表面に半田が選択的に付着し、これ
によって半田層３が形成されることとなる。尚、このよ
うなディッピング法によって半田層３を形成する場合
は、半田を付着させたくない領域に予めソルダーレジス
ト層５を被着させておかなければならない。
【００２３】（２）次に図３（ｂ）に示すように、前記
半田層３よりも小さな面積の端子電極７ａが複数個形成
された電子部品７を絶縁基板１上に、各端子電極７ａが
前記半田層３の一部に当接するようにして載置させる。
【００２４】前記電子部品７の端子電極７ａは、例えば
半田層３の面積が7.0 ×10-3ｍｍ2である場合、3.2 ×1
0-3ｍｍ2 の面積で形成されており、このように半田層
３を端子電極７ａよりも大きくなしておくことにより、
後述する半田リフローの際に端子電極７ａを配線導体２
に対して強固に半田接合させるのに十分な半田の量を確
保することができる。
【００２５】（３）続いて図３（ｃ）に示すように、前
記電子部品７の端子電極７ａが当接された半田層３の露
出領域を、該半田層３の溶融温度よりも高い熱分解温度
を有した流出防止材８によって被覆する。
【００２６】前記流出防止材８は、半田層３の溶融温度
よりも高い熱分解温度を有した電気絶縁材料、例えば半
田層３の溶融温度が１８０℃である場合、これよりも熱
分解温度の高いエポキシ樹脂やポリイミド樹脂，アクリ
ル樹脂等の種々の樹脂材、カルナウバワックスやモンタ
ンワックス，カンデリラワックス等の種々のワックス
材、ニトリルゴム，シリコンゴム等のゴム材等から成
り、例えばエポキシ系の光硬化型樹脂を用いる場合、光
硬化型樹脂の前駆体をディスペンサー等を用いて半田層
３が露出する領域に１００〜３００μｍ程度の厚みをも
って帯状に塗布するとともに、該前駆体にＵＶランプ等
を用いて光を照射させ、これを光硬化させることによっ
て形成される。
【００２７】また前記流出防止材８として、前述の光硬
化型樹脂に代えて熱硬化型樹脂を用いる場合、必ずしも
この工程中で樹脂を硬化させておく必要はなく、後述す
る半田リフローの際に同時に熱硬化させても構わない。
【００２８】（４）そして最後に、前記半田層３を加熱
・溶融させ、配線導体２に電子部品７の端子電極７ａを
半田接合させる。
【００２９】前記半田層３は、流出防止材８の熱分解温
度よりも十分に低い温度（例えば２００〜２５０℃）に
設定された炉の中で半田リフローされ、これによって絶
縁基板１上の配線導体２と電子部品７の端子電極７ａと
がフリップチップ方式にて電気的・機械的に接続される
こととなる。
【００３０】この場合、半田層３の面積は電子部品７の
端子電極７ａよりも十分に大きく形成されており、電子
部品７が極めて小型のものであっても、端子電極７ａと
配線導体２とをより多くの半田３によって強固に接合す
ることができることから、絶縁基板１と電子部品７との
間に熱応力等が印加されても両者の半田接合部が容易に
破損することはなく、電子部品搭載用配線基板を長期間
にわたって良好に機能させることができる。
【００３１】しかも、前記半田層３の露出領域は該半田
３の溶融温度よりも高い熱分解温度を有する流出防止材
８によって被覆されていることから、半田リフローの際
に溶融した半田３が表面張力等によって分離帯４等で囲
まれる領域から外部に流出しようとするのが流出防止材
８によって有効に防止され、電子部品７の搭載作業をよ
り確実に行うことができる。
【００３２】（第２形態）次に本発明の製法の第２形態
について説明する。図４（ａ）及び（ｂ）は本発明の製
法の第２形態によって製作した電子部品搭載用配線基板
の断面図であり、９は流出防止膜、９ａは窓部である。
尚、同図の分図（ａ）（ｂ）は図２の分図（ａ）（ｂ）
にそれぞれ対応させて示したもので、先に述べた第１形
態のものと同じ構成要素には同一の符号を付し、重複説
明を省略する。
【００３３】図４に示す電子部品搭載用配線基板が第１
形態によって製作されたものと相違する点は、第１形態
で用いた分離帯４及び流出防止材８の代わりに、複数個
の窓部９ａを有する流出防止膜９を用いている点であ
る。
【００３４】前記流出防止膜９は半田層３の溶融温度よ
りも高い熱分解温度の電気絶縁性材料、例えばエポキシ
樹脂やアクリル樹脂等によって形成されており、個々の
窓部９ａが各半田層３上に位置するようにして絶縁基板
１及び電子部品７間に介在させている。
【００３５】また前記電子部品７の端子電極７ａは流出
防止膜９の窓部９ａと略等しい面積で形成されており、
該端子電極７ａを流出防止膜９の窓部９ａ内の半田層３
に被着させておくことによって電子部品７の端子電極７
ａを半田層３を介して配線導体２に電気的に接続させて
いる。
【００３６】そして、上述の電子部品搭載用配線基板は
以下の手順（１）〜（４）に沿って製造される。 （１）まず複数個の配線導体２が形成された絶縁基板１
を準備し、該絶縁基板１上の配線導体２の各々の一部上
面に半田層３を被着させる。
【００３７】（２）次に前記半田層３の上面及び配線導
体２間に位置する絶縁基板１の上面に、前記半田層３の
溶融温度よりも高い熱分解温度を有し、かつ各半田層３
の一部を露出させるための窓部９ａを有する流出防止膜
９を被着させる。
【００３８】前記流出防止膜９は、例えば光硬化型のエ
ポキシ樹脂から成る場合、該樹脂の前駆体を従来周知の
スクリーン印刷法等によって各半田層３上に窓部９ａが
形成されるようにして所定の厚みをもって印刷・塗布
し、しかる後、前記前駆体にＵＶランプを用いて紫外線
を照射し、前駆体を光硬化させることによって形成され
る。このとき、流出防止膜９の膜厚は、電子部品７の端
子電極７ａの厚みと略同じか、もしくはそれよりも薄く
形成しておかなければならない。
【００３９】（３）続いて前記流出防止膜９の窓部９ａ
と略等しい面積の複数個の端子電極７ａを有した電子部
品７を絶縁基板１上に、各端子電極７ａを前記流出防止
膜９の窓部９ａ内の半田層３に当接するようにして載置
させる。
【００４０】（４）そして最後に前記半田層３を所定の
温度で加熱・溶融させ、配線導体２に電子部品７の端子
電極７を半田接合させることによって電子部品搭載用配
線基板が完成する。
【００４１】このような第２形態の製法によっても、半
田層３の面積は電子部品７の端子電極７ａよりも十分に
大きく形成されており、電子部品７が極めて小型のもの
であっても、端子電極７ａと配線導体２とをより多くの
半田３によって強固に接合することができることから、
絶縁基板１と電子部品７との間に熱応力等が印加されて
も両者の半田接合部が容易に破損することはなく、電子
部品搭載用配線基板を長期間にわたって良好に機能させ
ることができる。
【００４２】また、前記半田層３の表面のうち端子電極
７ａが当接される部位を除く全領域を半田層３の溶融温
度よりも高い熱分解温度を有する流出防止膜９によって
被覆するようにしたことから、半田リフローの際に溶融
した半田３が表面張力等によって横に広がったり、或い
は外部に流出したりすることはなく、電子部品７の搭載
作業を確実に行うことができる。
【００４３】尚、本発明は上述した形態に限定されるも
のではなく、本発明の要旨を逸脱しない範囲において種
々の変更、改良等が可能である。
【００４４】
【発明の効果】本発明によれば、半田層の面積は電子部
品の端子電極よりも十分に大きく形成することができ、
電子部品が極めて小型のものであっても、その端子電極
と配線導体とをより多くの半田によって強固に接合する
ことが可能である。そのため、絶縁基板と電子部品との
間に熱応力等が印加されても両者の半田接合部が容易に
破損することはなく、電子部品搭載用配線基板を長期間
にわたって良好に機能させることができる。
【００４５】また本発明によれば、半田の溶融温度より
も高い熱分解温度を有する流出防止材もしくは流出防止
膜を用いて半田層の露出表面を覆うようにしたことか
ら、半田リフローの際に溶融した半田が外部に流出して
しまうことはなく、電子部品の実装作業を確実に行うこ
とができる。
【図面の簡単な説明】
【図１】本発明の製法の第１形態によって製作した電子
部品搭載用配線基板の部分平面図である。
【図２】（ａ）は図１のＸ−Ｘ線断面図、（ｂ）は図１
のＹ−Ｙ線断面図である。
【図３】（ａ）〜（ｃ）は本発明の製法の一形態を示す
各工程毎の断面図である。
【図４】（ａ）及び（ｂ）は本発明の製法の第２形態に
よって製作した電子部品搭載用配線基板の断面図であ
る。
【図５】従来の電子部品搭載用配線基板の部分断面図で
ある。
【符号の説明】
１・・・絶縁基板 ２・・・配線導体 ３・・・半田層 ４・・・分離帯 ７・・・電子部品 ７ａ・・端子電極 ８・・・流出防止材 ９・・・流出防止膜 ９ａ・・窓部

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】絶縁基板上に形成された複数個の配線導体
    の各々の一部上面に半田層を被着させるとともに前記絶
    縁基板上面の各配線導体間に配線導体及び半田層の厚み
    の総和に対し略等しい厚みを有する分離帯を配設する工
    程と、 前記半田層よりも小さな面積の端子電極が複数個形成さ
    れた電子部品を絶縁基板上に、各端子電極が前記半田層
    の一部に当接するようにして載置させる工程と、 前記電子部品の端子電極が当接された半田層の露出領域
    を、該半田層の溶融温度よりも高い熱分解温度を有した
    流出防止材によって被覆する工程と、 前記半田層を加熱・溶融させ、配線導体に電子部品の端
    子電極を半田接合させる工程と、を含むことを特徴とす
    る電子部品搭載用配線基板の製造方法。
  2. 【請求項２】絶縁基板上に形成された複数個の配線導体
    の各々の一部上面に半田層を被着させるとともに、該半
    田層の上面及び配線導体間に位置する絶縁基板上面に、
    半田層の溶融温度よりも高い熱分解温度を有し、かつ各
    半田層の一部を露出させるための窓部を有する流出防止
    膜を被着させる工程と、 前記流出防止膜の窓部と略等しい面積の複数個の端子電
    極を有した電子部品を絶縁基板上に、各端子電極を前記
    流出防止膜の窓部内の半田層に当接するようにして載置
    させる工程と、 前記半田層を加熱・溶融させ、配線導体に電子部品の端
    子電極を半田接合させる工程と、を含むことを特徴とす
    る電子部品搭載用配線基板の製造方法。
JP8319258A 1996-11-29 1996-11-29 電子部品搭載用配線基板の製造方法 Pending JPH10163261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8319258A JPH10163261A (ja) 1996-11-29 1996-11-29 電子部品搭載用配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8319258A JPH10163261A (ja) 1996-11-29 1996-11-29 電子部品搭載用配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH10163261A true JPH10163261A (ja) 1998-06-19

Family

ID=18108195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8319258A Pending JPH10163261A (ja) 1996-11-29 1996-11-29 電子部品搭載用配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH10163261A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168829A (ja) * 2001-09-19 2003-06-13 Matsushita Electric Works Ltd 発光装置
KR100618941B1 (ko) * 2005-11-08 2006-09-01 김성규 투명발광장치 및 그 제조방법
CN103196107A (zh) * 2012-01-05 2013-07-10 莫列斯公司 保持架、led模块和led***
KR101336699B1 (ko) * 2012-03-06 2013-12-04 한국프린티드일렉트로닉스연구조합 인쇄전자기술을 이용한 발광다이오드의 제조 및 스마트 패키징 방법
JP2015500561A (ja) * 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロデバイス転写ヘッドのヒータアセンブリ及びマイクロデバイスを転写する方法
JP5899517B2 (ja) * 2012-08-10 2016-04-06 パナソニックＩｐマネジメント株式会社 部品実装基板の製造方法及び製造システム

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168829A (ja) * 2001-09-19 2003-06-13 Matsushita Electric Works Ltd 発光装置
KR100618941B1 (ko) * 2005-11-08 2006-09-01 김성규 투명발광장치 및 그 제조방법
WO2007055455A1 (en) * 2005-11-08 2007-05-18 Sung Kyu Kim Transparent light emitting apparatus and manufacturing method thereof
JP2015500561A (ja) * 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロデバイス転写ヘッドのヒータアセンブリ及びマイクロデバイスを転写する方法
CN103196107A (zh) * 2012-01-05 2013-07-10 莫列斯公司 保持架、led模块和led***
JP2013157319A (ja) * 2012-01-05 2013-08-15 Molex Inc ホルダおよびホルダ使用のｌｅｄモジュール
US9170002B2 (en) 2012-01-05 2015-10-27 Molex, Llc Holder and LED module using same
CN105698130A (zh) * 2012-01-05 2016-06-22 莫列斯有限公司 保持架
TWI579501B (zh) * 2012-01-05 2017-04-21 Molex Inc Cylinders, LED modules and LED systems
KR101336699B1 (ko) * 2012-03-06 2013-12-04 한국프린티드일렉트로닉스연구조합 인쇄전자기술을 이용한 발광다이오드의 제조 및 스마트 패키징 방법
JP5899517B2 (ja) * 2012-08-10 2016-04-06 パナソニックＩｐマネジメント株式会社 部品実装基板の製造方法及び製造システム

Similar Documents

Publication Publication Date Title
JP4809761B2 (ja) エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜
KR100416921B1 (ko) 플립칩반도체장치 및 그 제조방법
TWI478254B (zh) 引線上凸塊之倒裝晶片互連
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
US6731004B2 (en) Electronic device and method of producing same
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
WO2007043639A9 (ja) プリント配線基板及びプリント配線基板の製造方法
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
KR100367955B1 (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
JP3269390B2 (ja) 半導体装置
US6808959B2 (en) Semiconductor device having reinforced coupling between solder balls and substrate
JPH10163261A (ja) 電子部品搭載用配線基板の製造方法
JP2003273160A (ja) 半導体実装モジュール
JP3554650B2 (ja) 回路基板
JPH07226421A (ja) Ｉｃ素子実装回路装置およびｉｃ素子の実装方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP4285140B2 (ja) 半導体装置の製造方法
JP2004014651A (ja) 配線基板、それを用いた半導体装置及び配線基板の製造方法
JPH06204290A (ja) 回路基板の製造方法及び前記電気接続部材と電気的回路部品との接続方法
JP2980402B2 (ja) 回路部品搭載用中間基板の製造法
JP2004221525A (ja) Ｉｃパッケージ及びその製造方法
JPH03177034A (ja) 電子部品の接続方法
JPH1079403A (ja) 半導体装置及びその製造方法
JPH08181449A (ja) 電子回路基板の接続電極とその製造方法
JP3168998B2 (ja) 素子実装方法及び半導体装置